JP4222368B2 - 信号処理装置、及びダイレクトコンバージョン受信装置 - Google Patents
信号処理装置、及びダイレクトコンバージョン受信装置 Download PDFInfo
- Publication number
- JP4222368B2 JP4222368B2 JP2005502665A JP2005502665A JP4222368B2 JP 4222368 B2 JP4222368 B2 JP 4222368B2 JP 2005502665 A JP2005502665 A JP 2005502665A JP 2005502665 A JP2005502665 A JP 2005502665A JP 4222368 B2 JP4222368 B2 JP 4222368B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal processing
- gain
- processing device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Description
本発明は、信号処理装置に関し、特に、入力信号に含まれるＤＣオフセットを除去することが可能な信号処理装置の技術に関する。
近年、携帯電話機等の無線通信装置の小型化、低消費電力化及び、低価格化等の要求を実現するための無線受信方式の一つとしてダイレクトコンバージョン方式が知られている。
図２４は、ダイレクトコンバージョン方式を適用した受信装置（以下、「ダイレクトコンバージョン受信装置」という）の一般的構成を示す図である。図２４に示すダイレクトコンバージョン受信装置１００において、アンテナ１０１で受信された高周波信号であるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号は、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）１０２で増幅された後、２経路に分岐されミキサ１０３，１０４のＲＦポートに入力される。そして、増幅された各ＲＦ信号は、それぞれのミキサ１０３，１０４でダウンコンバージョンされる。この時、ミキサ１０３，１０４のローカルポートには、それぞれ、入力端子１０５，１０６から局部発振信号であるローカル信号が入力されるようになっており、これらのローカル信号は、互いに９０度の位相差があり、その周波数が受信すべき（所望の）ＲＦ信号のキャリア（搬送波）周波数とほぼ同一に選択されている。これにより、１回のダウンコンバージョンでベースバンド信号が得られる。
また、ミキサ１０３，１０４から出力されたベースバンド信号は、それぞれ、増幅器１０７，１０８で増幅され、チャネル選択のためのローパスフィルタ（ＬＰＦ）１０９，１１０を通過する。ローパスフィルタ１０９，１１０を通過したベースバンド信号は、それぞれ、増幅器１１１，１１２で増幅され、ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１１３，１１４でディジタル信号に変換される。
このように、ダイレクトコンバージョン受信装置１００では、チャネル信号以外の信号成分が濾波される前にベースバンドへのダウンコンバージョンが行われるため、妨害波の存在などを考慮すると、ミキサ１０３，１０４よりも前段で充分な利得を稼ぐことができない。従って、ダウンコンバージョン後の所望波の強度は基本的に弱く、ミキサ１０３，１０４の出力のＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）オフセットの影響が相対的に大きくなる。
ところで、ＤＣオフセットは、素子のばらつきによるミキサ出力のＤＣレベルのドリフト以外にも、幾つかの機構により発生することが知られている。図２５Ａ，図２５Ｂ、及び図２６Ａ，図２６Ｂに、ＤＣオフセットの発生機構の主な例を示す。図２５Ａは、ローカル信号がリークなどにより経路１１５を通ってミキサ１０３のＲＦポートに廻り込む様子を示している。この場合、かかるローカル信号の廻り込みによって、ローカル信号どうしの自己ミキシングによりＤＣオフセットが発生する。このＤＣオフセットは、時間と共に変動しない、いわゆるスタティックＤＣオフセットである。図２５Ｂは、ローカル信号が経路１１６を通ってミキサ１０３のＲＦポートに廻り込む様子を示している。この場合も図２５Ａの場合と同様、ローカル信号の廻り込みによってＤＣオフセットが発生する。また、この場合、ＬＮＡ１０２の利得設定によってＤＣオフセット量が変動することになる。従って、ＲＦ信号の受信開始直後のＬＮＡ利得設定時には、ＤＣオフセット量が変動する。また、ＬＮＡ１０２の入力端子に廻り込んだローカル信号がアンテナ１０１に逆流し、これが一旦空間に放射された後、再度アンテナからＬＮＡ１０２、ミキサ１０３へと戻ってくる場合がある。この場合のＤＣオフセットは、周囲環境の変化等により変動する、いわゆるダイナミックＤＣオフセットとなる。
図２６Ａは、アンテナ１０１で受信されたＲＦ信号の一部が経路１１７を通ってミキサ１０３のローカルポートに入力される様子を示している。この場合、ＲＦ信号のローカルポートへの入力によって、ＲＦ信号どうしの自己ミキシングによりＤＣオフセットが発生する。このＤＣオフセットは、所望のＲＦ信号の近傍周波数帯に強い妨害波がある場合に顕著に現れる。妨害波の受信強度はフェージングなどの影響により変動するため、このＤＣオフセットはダイナミックＤＣオフセットとなる。図２６Ｂは、ＬＮＡ１０２で増幅されたＲＦ信号の一部が経路１１８を通ってミキサ１０３のローカルポートに廻り込む様子を示している。この場合、ＲＦ信号の廻り込みによって、ＲＦ信号どうしの自己ミキシングによりＤＣオフセットが発生する。このＤＣオフセットは、フェージングなどによるダイナミックＤＣオフセットの性質と、ＬＮＡ利得変化によるステップ的なＤＣオフセット変動の性質との両方を有する。この他にも、ミキサの２次歪みによってもＤＣオフセットは変動する。
以上説明したＤＣオフセットを除去するために、例えば、図２７及び図２８に示す方法が考えられる。図２７Ａは、ＤＣ成分を遮断するコンデンサ１１９をミキサ１０３の出力部に設けた方法を示し、図２７Ｂは、ＤＣ成分を遮断するハイパスフィルタ１２０をミキサ１０３の出力部に設けた方法を示している。図２７Ａ，図２７Ｂに示すどちらの方法も、特性的にはハイパス特性になる。図２７Ｃは、増幅器１０７に帰還素子１２１を追加してＤＣサーボをかけた方法示しており、その機能は、ハイパスフィルタと増幅器を兼ねたものである。
図２８は、ＡＤＣ１２２、信号処理部１２３及び、ＤＡＣ１２４を追加し、ＤＣオフセット量をＡＤＣ１２で取り込み、信号処理部１２３でＤＣオフセット量を検出し、ＤＡＣ１２４でＤＣオフセットを取り消す（キャンセル）する信号を発生する方法を示している。なお、図２８では、フィードフォワード型で構成されているが、フィードバック型の構成とすることも可能である。また、図２８に示す方法において、ＤＣオフセット量の検出を非所望の受信タイムスロット内で行い、所望の受信タイムスロット内ではＤＣオフセットを取り消す（キャンセル）する信号を固定する方法が知られている。
さらに、ＤＣオフセットの除去は、特許文献に開示された技術によっても可能である。特許文献１（特開平８−３１６９９８号公報）に開示された受信装置では、受信信号レベル（受信信号強度）をモニタし、これが所定より大きく変化した時に限り、ハイパスフィルタの時定数を小さくするようにしている。この受信信号レベルの変化は、ミキサの２次歪みに起因するＤＣオフセットの変動や、利得可変アンプの利得切り替えが生じることによるＤＣオフセットの変動等を招くことになる。従って、特許文献１の技術によれば、ＤＣオフセットの変動に対応することができる。また、特許文献２（特開平１１−１８６８７４号公報）には、反転入力端と非反転入力端とを有する増幅器と、その増幅器からの出力信号を帰還増幅する帰還増幅器とを備えたＤＣ帰還型ハイパスフィルタが開示されており、その帰還増幅器は、小振幅信号に対しては低利得で、大振幅信号に対しては高利得になるように非線形に変化する非線形素子を有している。これにより、特許文献２の技術では、出力ＤＣレベルを収束させるまでの応答時間を短くすることができるようにしている。
しかしながら、図２７Ａ〜図２７Ｃに示す方法では、受信すべき（所望の）信号成分の一部が失われる場合があること、及びＤＣオフセット量が時間と共に変動する場合には、ＤＣオフセットの除去と所望の信号成分の保存との両立が難しくなるという課題がある。即ち、ダイナミックＤＣオフセットなどによるＤＣオフセットの時間的変動に追従するためには、ハイパスフィルタ等のカットオフ周波数を高く取ることが必要であるが、このカットオフ周波数を高めると、所望の信号成分のうちＤＣ付近の成分も欠落することになるため、受信信号の変調方式によってはビットエラーレート（ＢＥＲ）が許容できないくらい劣化する。一方、図２８に示す方法では、ハードウェアが複雑となること、受信タイムスロットに同期した制御信号を論理演算回路で生成しＲＦ信号等のアナログ信号を処理する回路に供給することが必要となること、及び所望の受信タイムスロット内でＤＣオフセットの変動があると対応できないこと、などの課題がある。
また、上記特許文献１の技術では、ＤＣオフセットの変動を受信信号レベルの変動という形で、間接的に観測して制御しているため、必ずしも適切な制御がなされないという課題がある。即ち、ＤＣオフセット発生の機構と詳細な条件によっては、ＤＣオフセットが変動しないにも関わらずハイパスフィルタの時定数が短い方に切り替えられたり、ＤＣオフセットが変動しているにもかかわらず時定数が長いままであったりする可能性がある。また、この技術では、検出された受信信号レベルを受けて、ハイパスフィルタの時定数切替信号を発生する装置が別途必要になるため、装置構成が複雑になる。一方、上記特許文献２の技術では、増幅器への入力信号に定常的なＤＣオフセットがある場合、例えば、入力信号に含まれるＤＣオフセット電圧が、理想的な中点電位よりも大幅に高く、そこにＤＣオフセット電圧よりも小振幅の所望の信号成分が重畳している場合、帰還信号のＤＣ電圧も、上記ＤＣオフセット電圧に近い理想的な中点電位よりも大幅に高い電圧になる。即ち、上記非線形素子の出力ＤＣレベルも、理想的な中点電位からはかなり外れた電圧レベルになる。従って、上記非線形素子は、小振幅信号に対しても高利得状態になり、上記ハイパスフィルタのカットオフ周波数が高い状態のままとなってしまう。よって、特許文献２の技術では、ハイパスフィルタの時定数は、入力信号に含まれるＤＣオフセットの絶対値で決まり、出力ＤＣレベルの収束と共に時定数を大きくする作用は得られない。
以上述べたように、従来技術では、ダイナミックＤＣオフセットへの対応と、受信すべき（所望の）信号成分の欠落のない信号伝送とを両立することができない。
図２４は、ダイレクトコンバージョン方式を適用した受信装置（以下、「ダイレクトコンバージョン受信装置」という）の一般的構成を示す図である。図２４に示すダイレクトコンバージョン受信装置１００において、アンテナ１０１で受信された高周波信号であるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号は、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）１０２で増幅された後、２経路に分岐されミキサ１０３，１０４のＲＦポートに入力される。そして、増幅された各ＲＦ信号は、それぞれのミキサ１０３，１０４でダウンコンバージョンされる。この時、ミキサ１０３，１０４のローカルポートには、それぞれ、入力端子１０５，１０６から局部発振信号であるローカル信号が入力されるようになっており、これらのローカル信号は、互いに９０度の位相差があり、その周波数が受信すべき（所望の）ＲＦ信号のキャリア（搬送波）周波数とほぼ同一に選択されている。これにより、１回のダウンコンバージョンでベースバンド信号が得られる。
また、ミキサ１０３，１０４から出力されたベースバンド信号は、それぞれ、増幅器１０７，１０８で増幅され、チャネル選択のためのローパスフィルタ（ＬＰＦ）１０９，１１０を通過する。ローパスフィルタ１０９，１１０を通過したベースバンド信号は、それぞれ、増幅器１１１，１１２で増幅され、ＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）１１３，１１４でディジタル信号に変換される。
このように、ダイレクトコンバージョン受信装置１００では、チャネル信号以外の信号成分が濾波される前にベースバンドへのダウンコンバージョンが行われるため、妨害波の存在などを考慮すると、ミキサ１０３，１０４よりも前段で充分な利得を稼ぐことができない。従って、ダウンコンバージョン後の所望波の強度は基本的に弱く、ミキサ１０３，１０４の出力のＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）オフセットの影響が相対的に大きくなる。
ところで、ＤＣオフセットは、素子のばらつきによるミキサ出力のＤＣレベルのドリフト以外にも、幾つかの機構により発生することが知られている。図２５Ａ，図２５Ｂ、及び図２６Ａ，図２６Ｂに、ＤＣオフセットの発生機構の主な例を示す。図２５Ａは、ローカル信号がリークなどにより経路１１５を通ってミキサ１０３のＲＦポートに廻り込む様子を示している。この場合、かかるローカル信号の廻り込みによって、ローカル信号どうしの自己ミキシングによりＤＣオフセットが発生する。このＤＣオフセットは、時間と共に変動しない、いわゆるスタティックＤＣオフセットである。図２５Ｂは、ローカル信号が経路１１６を通ってミキサ１０３のＲＦポートに廻り込む様子を示している。この場合も図２５Ａの場合と同様、ローカル信号の廻り込みによってＤＣオフセットが発生する。また、この場合、ＬＮＡ１０２の利得設定によってＤＣオフセット量が変動することになる。従って、ＲＦ信号の受信開始直後のＬＮＡ利得設定時には、ＤＣオフセット量が変動する。また、ＬＮＡ１０２の入力端子に廻り込んだローカル信号がアンテナ１０１に逆流し、これが一旦空間に放射された後、再度アンテナからＬＮＡ１０２、ミキサ１０３へと戻ってくる場合がある。この場合のＤＣオフセットは、周囲環境の変化等により変動する、いわゆるダイナミックＤＣオフセットとなる。
図２６Ａは、アンテナ１０１で受信されたＲＦ信号の一部が経路１１７を通ってミキサ１０３のローカルポートに入力される様子を示している。この場合、ＲＦ信号のローカルポートへの入力によって、ＲＦ信号どうしの自己ミキシングによりＤＣオフセットが発生する。このＤＣオフセットは、所望のＲＦ信号の近傍周波数帯に強い妨害波がある場合に顕著に現れる。妨害波の受信強度はフェージングなどの影響により変動するため、このＤＣオフセットはダイナミックＤＣオフセットとなる。図２６Ｂは、ＬＮＡ１０２で増幅されたＲＦ信号の一部が経路１１８を通ってミキサ１０３のローカルポートに廻り込む様子を示している。この場合、ＲＦ信号の廻り込みによって、ＲＦ信号どうしの自己ミキシングによりＤＣオフセットが発生する。このＤＣオフセットは、フェージングなどによるダイナミックＤＣオフセットの性質と、ＬＮＡ利得変化によるステップ的なＤＣオフセット変動の性質との両方を有する。この他にも、ミキサの２次歪みによってもＤＣオフセットは変動する。
以上説明したＤＣオフセットを除去するために、例えば、図２７及び図２８に示す方法が考えられる。図２７Ａは、ＤＣ成分を遮断するコンデンサ１１９をミキサ１０３の出力部に設けた方法を示し、図２７Ｂは、ＤＣ成分を遮断するハイパスフィルタ１２０をミキサ１０３の出力部に設けた方法を示している。図２７Ａ，図２７Ｂに示すどちらの方法も、特性的にはハイパス特性になる。図２７Ｃは、増幅器１０７に帰還素子１２１を追加してＤＣサーボをかけた方法示しており、その機能は、ハイパスフィルタと増幅器を兼ねたものである。
図２８は、ＡＤＣ１２２、信号処理部１２３及び、ＤＡＣ１２４を追加し、ＤＣオフセット量をＡＤＣ１２で取り込み、信号処理部１２３でＤＣオフセット量を検出し、ＤＡＣ１２４でＤＣオフセットを取り消す（キャンセル）する信号を発生する方法を示している。なお、図２８では、フィードフォワード型で構成されているが、フィードバック型の構成とすることも可能である。また、図２８に示す方法において、ＤＣオフセット量の検出を非所望の受信タイムスロット内で行い、所望の受信タイムスロット内ではＤＣオフセットを取り消す（キャンセル）する信号を固定する方法が知られている。
さらに、ＤＣオフセットの除去は、特許文献に開示された技術によっても可能である。特許文献１（特開平８−３１６９９８号公報）に開示された受信装置では、受信信号レベル（受信信号強度）をモニタし、これが所定より大きく変化した時に限り、ハイパスフィルタの時定数を小さくするようにしている。この受信信号レベルの変化は、ミキサの２次歪みに起因するＤＣオフセットの変動や、利得可変アンプの利得切り替えが生じることによるＤＣオフセットの変動等を招くことになる。従って、特許文献１の技術によれば、ＤＣオフセットの変動に対応することができる。また、特許文献２（特開平１１−１８６８７４号公報）には、反転入力端と非反転入力端とを有する増幅器と、その増幅器からの出力信号を帰還増幅する帰還増幅器とを備えたＤＣ帰還型ハイパスフィルタが開示されており、その帰還増幅器は、小振幅信号に対しては低利得で、大振幅信号に対しては高利得になるように非線形に変化する非線形素子を有している。これにより、特許文献２の技術では、出力ＤＣレベルを収束させるまでの応答時間を短くすることができるようにしている。
しかしながら、図２７Ａ〜図２７Ｃに示す方法では、受信すべき（所望の）信号成分の一部が失われる場合があること、及びＤＣオフセット量が時間と共に変動する場合には、ＤＣオフセットの除去と所望の信号成分の保存との両立が難しくなるという課題がある。即ち、ダイナミックＤＣオフセットなどによるＤＣオフセットの時間的変動に追従するためには、ハイパスフィルタ等のカットオフ周波数を高く取ることが必要であるが、このカットオフ周波数を高めると、所望の信号成分のうちＤＣ付近の成分も欠落することになるため、受信信号の変調方式によってはビットエラーレート（ＢＥＲ）が許容できないくらい劣化する。一方、図２８に示す方法では、ハードウェアが複雑となること、受信タイムスロットに同期した制御信号を論理演算回路で生成しＲＦ信号等のアナログ信号を処理する回路に供給することが必要となること、及び所望の受信タイムスロット内でＤＣオフセットの変動があると対応できないこと、などの課題がある。
また、上記特許文献１の技術では、ＤＣオフセットの変動を受信信号レベルの変動という形で、間接的に観測して制御しているため、必ずしも適切な制御がなされないという課題がある。即ち、ＤＣオフセット発生の機構と詳細な条件によっては、ＤＣオフセットが変動しないにも関わらずハイパスフィルタの時定数が短い方に切り替えられたり、ＤＣオフセットが変動しているにもかかわらず時定数が長いままであったりする可能性がある。また、この技術では、検出された受信信号レベルを受けて、ハイパスフィルタの時定数切替信号を発生する装置が別途必要になるため、装置構成が複雑になる。一方、上記特許文献２の技術では、増幅器への入力信号に定常的なＤＣオフセットがある場合、例えば、入力信号に含まれるＤＣオフセット電圧が、理想的な中点電位よりも大幅に高く、そこにＤＣオフセット電圧よりも小振幅の所望の信号成分が重畳している場合、帰還信号のＤＣ電圧も、上記ＤＣオフセット電圧に近い理想的な中点電位よりも大幅に高い電圧になる。即ち、上記非線形素子の出力ＤＣレベルも、理想的な中点電位からはかなり外れた電圧レベルになる。従って、上記非線形素子は、小振幅信号に対しても高利得状態になり、上記ハイパスフィルタのカットオフ周波数が高い状態のままとなってしまう。よって、特許文献２の技術では、ハイパスフィルタの時定数は、入力信号に含まれるＤＣオフセットの絶対値で決まり、出力ＤＣレベルの収束と共に時定数を大きくする作用は得られない。
以上述べたように、従来技術では、ダイナミックＤＣオフセットへの対応と、受信すべき（所望の）信号成分の欠落のない信号伝送とを両立することができない。
本発明は、上記課題に鑑みてなされたものであり、ダイナミックＤＣオフセットへの対応と、受信すべき（所望の）信号成分を欠落させない信号伝送とを両立させること等が可能な信号処理装置、及びダイレクトコンバージョン受信装置を提供することを目的とする。
すなわち、本発明にかかる信号処理装置は、処理対象信号から予め設定された電圧範囲外となる電圧部分の信号を抽出する抽出手段と、前記抽出された信号に基づいて前記処理対象信号の直流電位を調整して出力する調整手段と、を備えることを特徴とする。
また、本発明にかかるダイレクトコンバージョン受信装置は、受信した高周波信号と発振信号とを周波数混合してベースバンド信号に変換するミキシング手段と、前記ベースバンド信号から予め設定された電圧範囲外となる電圧部分の信号を抽出する抽出手段と、前記抽出された信号に基づいて前記ベースバンド信号の直流電位を調整して出力する調整手段と、を備えることを特徴とする。
すなわち、本発明にかかる信号処理装置は、処理対象信号から予め設定された電圧範囲外となる電圧部分の信号を抽出する抽出手段と、前記抽出された信号に基づいて前記処理対象信号の直流電位を調整して出力する調整手段と、を備えることを特徴とする。
また、本発明にかかるダイレクトコンバージョン受信装置は、受信した高周波信号と発振信号とを周波数混合してベースバンド信号に変換するミキシング手段と、前記ベースバンド信号から予め設定された電圧範囲外となる電圧部分の信号を抽出する抽出手段と、前記抽出された信号に基づいて前記ベースバンド信号の直流電位を調整して出力する調整手段と、を備えることを特徴とする。
図１は、本実施形態におけるダイレクトコンバージョン受信装置の概要構成例を示す図である。
図２は、第１実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図３Ａは、アクティブフィルタの構成例を示す図である。
図３Ｂは、信号抽出回路１５の構成例１を示す図である。
図３Ｃは、信号抽出回路１５の入力電圧−電流特性を示す図である。
図４は、信号抽出回路１５の構成例２を示す図である。
図５は、信号抽出回路１５の構成例３を示す図である。
図６は、第２実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図７は、第３実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図８は、第４実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図９は、第５実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１０は、第６実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１１は、第７実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１２は、第８実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１３は、第９実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１４は、第１０実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１５は、第１１実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１６は、第１２実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１７は、第１３実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１８は、第１４実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１９は、第１５実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図２０は、第１６実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図２１は、第１７実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図２２は、第１８実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図２３は、第１９実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図２４は、ダイレクトコンバージョン方式を適用した受信装置の一般的構成を示す図である。
図２５Ａは、ＤＣオフセットの発生機構の主な例を示す図である。
図２５Ｂは、ＤＣオフセットの発生機構の他の例を示す図である。
図２６Ａは、ＤＣオフセットの発生機構の主な例を示す図である。
図２６Ｂは、ＤＣオフセットの発生機構の他の例を示す図である。
図２７Ａは、ＤＣオフセットを除去するための従来の方法を示すための図である。
図２７Ｂは、ＤＣオフセットを除去するための従来の他の方法を示すための図である。
図２７Ｃは、ＤＣオフセットを除去するための従来の他の方法を示すための図である。
図２８は、ＤＣオフセットを除去するための従来の方法を示すための図である。
図２は、第１実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図３Ａは、アクティブフィルタの構成例を示す図である。
図３Ｂは、信号抽出回路１５の構成例１を示す図である。
図３Ｃは、信号抽出回路１５の入力電圧−電流特性を示す図である。
図４は、信号抽出回路１５の構成例２を示す図である。
図５は、信号抽出回路１５の構成例３を示す図である。
図６は、第２実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図７は、第３実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図８は、第４実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図９は、第５実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１０は、第６実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１１は、第７実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１２は、第８実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図１３は、第９実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１４は、第１０実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１５は、第１１実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１６は、第１２実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１７は、第１３実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１８は、第１４実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図１９は、第１５実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図２０は、第１６実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図２１は、第１７実施形態における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。
図２２は、第１８実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図２３は、第１９実施形態における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
図２４は、ダイレクトコンバージョン方式を適用した受信装置の一般的構成を示す図である。
図２５Ａは、ＤＣオフセットの発生機構の主な例を示す図である。
図２５Ｂは、ＤＣオフセットの発生機構の他の例を示す図である。
図２６Ａは、ＤＣオフセットの発生機構の主な例を示す図である。
図２６Ｂは、ＤＣオフセットの発生機構の他の例を示す図である。
図２７Ａは、ＤＣオフセットを除去するための従来の方法を示すための図である。
図２７Ｂは、ＤＣオフセットを除去するための従来の他の方法を示すための図である。
図２７Ｃは、ＤＣオフセットを除去するための従来の他の方法を示すための図である。
図２８は、ＤＣオフセットを除去するための従来の方法を示すための図である。
以下、本発明の好適な実施例について図面を参照して説明する。なお、以下の実施例は、本発明にかかる信号処理装置をダイレクトコンバージョン受信装置に対して適用した場合の一実施例である。
図１は、本実施例におけるダイレクトコンバージョン受信装置の概要構成例を示す図である。図１に示すように、ダイレクトコンバージョン受信装置Ｓは、高周波信号としてのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を受信するアンテナ１と、ＲＦ信号を増幅するＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）２と、発振信号（局部発振信号）としてのローカル信号を発生する局部発振器３と、ローカル信号の位相を９０度移相する移相器４と、増幅されたＲＦ信号とローカル信号とを周波数混合してベースバンド信号に変換（ダウンコンバート）するミキシング手段としてのミキサ５ａ，５ｂと、ベースバンド信号に対し所定の処理を施す信号処理部としての信号処理回路６ａ，６ｂと、チャネル選択フィルタ及び処理されたベースバンド信号（Ｉ成分、Ｑ成分）をディジタル信号に変換するＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を含むＩＦ（Ｉｎｔｅｒｆａｃｅ）処理回路７ａ，７ｂと、変換されたディジタル信号に基づいて信号復調等を行う復調制御部としてのディジタルドメイン信号処理装置８と、を備えて構成されている。
ここで、ミキサ５ａとミキサ５ｂに入力されるローカル信号は、移相器４により互いに９０度の位相差があり、その周波数が受信すべき（所望の）ＲＦ信号のキャリア（搬送波）周波数とほぼ同一に選択されている。また、ディジタルドメイン信号処理装置８は、論理演算回路（例えば、ＣＰＵを主体として）で構成されている。信号処理回路６ａ，６ｂは、ミキサ５ａ，５ｂのダウンコンバージョンにより得られたベースバンド信号に対し、ＤＣオフセット除去等の処理を行うとともに、信号の直流電位を調整する機能を有する。これにより、ダイナミックＤＣオフセットへの対応と、受信すべき（所望の）信号成分を欠落させない信号伝送とを両立させること等が可能となる。
以下に、この信号処理回路６ａ，６ｂ、ＩＦ（Ｉｎｔｅｒｆａｃｅ）処理回路７ａ，７ｂ及びディジタルドメイン信号処理装置８等を含む信号処理装置の複数の実施例について説明する。なお、以下の実施例では、信号処理回路６ａ，６ｂを主体として説明するものとし、信号処理回路６ａと６ｂは、同様の回路構成であるため、信号処理回路６ａを代表として説明する。
（第１実施例）
先ず、第１実施例における信号処理装置の構成及び機能について、図２を参照して説明する。図２は、第１実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
信号処理回路６ａは、入力部としての入力端子１０から入力されたベースバンド信号に対して所定の処理を施し、出力部としての出力端子１１から出力するようになっている。より具体的には、図２に示すように、第１実施例における信号処理回路６ａは、直流成分遮断手段（抽出手段）としてのハイパスフィルタ（ＨＰＦ）１２、増幅器１３、高域成分除去手段としてのローパスフィルタ（ＬＰＦ）１４、信号抽出手段（抽出手段）としての信号抽出回路１５、及び反転手段としての反転増幅器１６を備えており、入力端子１０から出力端子１１に至る出力経路には、ハイパスフィルタ１２及び増幅器１３が介挿され、出力端子１１からハイパスフィルタ１２の出力ノードに帰還する帰還経路には、ローパスフィルタ（ＬＰＦ）１４、信号抽出回路１５、及び反転増幅器１６が介挿されている。
なお、図２の例では、上記帰還経路は、反転増幅器１６の介挿により、負帰還経路になっている。また、帰還経路を通じて信号が帰還する帰還点１７は、本発明の直流電位調整手段（調整手段）としての機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。ハイパスフィルタ１２は、入力されたベースバンド信号の直流（以下、「ＤＣ」という）成分を遮断する機能を有する。ハイパスフィルタ１２のカットオフ周波数は、受信すべき（所望の）信号成分の欠落の影響が無視できる程度に充分低く選ばれている。なお、ハイパスフィルタ１２の代わりにコンデンサを適用してもよい。また、図３Ａは、アクティブフィルタの構成例を示す図であり、ハイパスフィルタ１２の代わりに、増幅器３５、ローパスフィルタ３６、及び反転増幅器３７で構成されるアクティブフィルタ１２ａを適用してもよい。
図２に戻り、増幅器１３は、帰還点１７からのベースバンド信号を増幅する機能を有する。また、増幅器１３は、本発明の直流電位調整手段の利得を決めるものである。増幅器１３から出力されたベースベンド信号は、出力端子１１から出力されるとともに、帰還経路に入力されるようになる。なお、増幅器１３の代わりにアッテネータ、或いは、チャネル選択フィルタを適用してもよい。ローパスフィルタ１４は、増幅器１３からの帰還経路に入力されたベースバンド信号の高域成分を除去する機能を有する。ローパスフィルタ１４のカットオフ周波数は、フェージングや妨害波のバースト長などに起因するＤＣオフセットの時間変動に相当する周波数成分を取り出せるように選ばれている。即ち、ＤＣオフセットとは関係のない、高周波成分による影響を除去する役割を果たしている。
信号抽出回路１５は、ローパスフィルタ１４からのベースバンド信号の電圧が予め設定された電圧範囲外である場合には、当該電圧範囲外となる電圧部分の信号を抽出する機能を有する。図３Ｂは、信号抽出回路１５の構成例１を示す図であり、図３Ｃは、信号抽出回路１５の入力電圧−電流特性を示す図である。図３Ｂに示すように、信号抽出回路１５は、ダイオード１５ａとダイオード１５ｂがアンチパラレルに接続され、その接続点Ｂに負荷抵抗１５ｃの一端が接続された構成になっている。また、接続点Ｂは、反転増幅器１６に接続されるようになっており、負荷抵抗１５ｃの他端には、反転増幅器１６の入力とＤＣレベルを合わせるための電圧源１５ｄが接続されている。また、信号抽出回路１５における接続点Ａから上記ベースバンド信号が入力されるようになっている。
そして、図３Ｃに示す「Ｖ０」は電圧源１５ｄから供給されるＤＣ電圧であり、「Ｖ１」はダイオード１５ａ，１５ｂのターンオン電圧である。つまり、信号抽出回路１５では、入力された信号の電圧Ｖが「Ｖ０−Ｖ１」から「Ｖ０＋Ｖ１」の電圧範囲では入力電流Ｉがほぼゼロになる。また、負荷抵抗１５ｃには、入力電流Ｉに比例した出力電圧が現れることになる。従って、入力された信号の電圧Ｖが「Ｖ０−Ｖ１」から「Ｖ０＋Ｖ１」の電圧範囲（予め設定された電圧範囲）では出力電圧は電圧源１５ｄのバイアス電圧、即ち、「Ｖ０」であり、入力された信号の電圧Ｖがこの電圧範囲外である（この電圧範囲を超過する）場合には、その電圧範囲外となる電圧部分（超過分）だけが出力電圧に反映、つまり、当該電圧範囲外となる電圧部分の信号が抽出されて反転増幅器１６に出力されることになる。言い換えれば、信号抽出回路１５に入力されたベースバンド信号の電圧が予め定められた電圧範囲内にある場合には、その信号をその出力ノード（接続点Ｂ）に伝達せず、電圧範囲外である場合には、その信号のうち電圧範囲外となる電圧部分の信号を出力ノード（接続点Ｂ）に伝達することになる。ここで、「Ｖ０−Ｖ１」から「Ｖ０＋Ｖ１」の電圧範囲は、定常状態において信号抽出回路１５に入力されるベースバンド信号の電圧が、当該電圧範囲内に収まるように設定される。なお、図３Ｂの例では、２つのダイオード１５ａ，１５ｂのアンチパラレル接続の構成例を示したが、これに限定されるものではない。
図４は、信号抽出回路１５の構成例２を示す図である。図４の例では、２個のダイオードを直列接続したダイオード群１５ｅ，１５ｆをアンチパラレル接続しており、それ以外の部分は、図３Ｂの例と同様である。また、直列接続されるダイオードの数は、３個以上の任意の数でよい。また、複数個のダイオードを直列接続したダイオード群のアンチパラレル接続の代わりに、ダイオードを２個アンチパラレル接続したダイオード群を、複数個直列に接続してもよく、或いはこれらの中間的な構成でもよい。また、図３Ｂ及び図４に示す例において、アンチパラレル接続されたダイオード若しくはダイオード群の一方を省略し、１個のダイオードの順方向オン電圧と、逆方向降伏電圧を利用した構成でもよい。更に、信号抽出回路１５は、ダイオードを適用した構成ばかりでなく、バイポーラトランジスタや、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を適用して構成されるようにしてもよい。
図５は、信号抽出回路１５の構成例３を示す図である。図５の例では、信号抽出回路１５のコア部のみを示しており、当該コア部は、Ｎ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ１５ｇと、Ｐ型ＭＯＳＦＥＴ１５ｈとを備えており、Ｎ型ＭＯＳＦＥＴ１５ｇのゲートＧとＰ型ＭＯＳＦＥＴ１５ｈのゲートＧが接続され、Ｎ型ＭＯＳＦＥＴ１５ｇのソースＳとＰ型ＭＯＳＦＥＴ１５ｈのソースＳが接続されて構成されている。Ｎ型ＭＯＳＦＥＴ１５ｇとＰ型ＭＯＳＦＥＴ１５ｈは、それぞれソースフォロワとして動作する接続となっている。また、Ｎ型ＭＯＳＦＥＴ１５ｇのゲートＧとＰ型ＭＯＳＦＥＴ１５ｈのゲートＧの接続点Ｃは上記ベースバンド信号が入力される入力端子１５ｉに接続され、Ｎ型ＭＯＳＦＥＴ１５ｇのソースＳとＰ型ＭＯＳＦＥＴ１５ｈのソースＳの接続点Ｄは、出力端子１５ｊに接続されている。更に、電源端子１５ｋには正の電源電圧ＶＤＤが与えられ、接続点Ｄには一定のバイアス電圧ＶＤＤ／２が与えられ、出力は電流として取り出される。
ここで、Ｎ型ＭＯＳＦＥＴ１５ｇのしきい値電圧をＶＴｎ、Ｐ型ＭＯＳＦＥＴ１５ｈのしきい値電圧をＶＴｐ（但し、ＶＴｐ＜０）とすると、この信号抽出回路１５では、入力電圧が「ＶＤＤ／２＋ＶＴｐ」から「ＶＤＤ／２＋ＶＴｎ」の電圧範囲では、増幅動作が行われない。従って、入力された信号の電圧がこの電圧範囲外となった場合には、増幅動作が行われ、その電圧範囲外となる電圧部分の信号が抽出され反転増幅器１６に出力されることになる。なお、図５示す信号抽出回路１５におけるコア部以外の回路構成については、上記信号を抽出できるものであれば如何なる回路構成であってもよい。
図２に戻り、反転増幅器１６は、信号抽出回路１５により抽出された信号の極性を反転して増幅する機能を有する。反転された信号は、ハイパスフィルタ１２の出力ノードに帰還されることになる。なお、反転増幅器１６は、増幅器１３とローパスフィルタ１４との間、或いは、ローパスフィルタ１４と信号抽出回路１５との間に介挿されるように構成してもよい。また、増幅器１３を反転増幅器で置き換え、かつ反転増幅器１６を非反転増幅器で置き換えるように構成してもよい。更に、増幅器１３を反転増幅器で置き換え、かつ反転増幅器１６を省略するように構成してもよい。
次に、第１実施例における信号処理装置の動作について説明する。先ず、定常状態の場合の動作について説明する。この場合、入力端子１０から入力されたベースバンド信号は、ハイパスフィルタ１２を通過して、増幅器１３にて増幅され出力端子１１から出力される。また、帰還経路において、信号抽出回路１５の電圧範囲は、定常状態におけるローパスフィルタ１４からのベースバンド信号の電圧が当該電圧範囲内に収まるように設定されているので、信号の抽出は行われず、従って、ハイパスフィルタ１２の出力ノードへの信号の負帰還は行われない。
次に、ＤＣオフセット量がある時刻でステップ状に変動した場合の動作について説明する。上述したようにハイパスフィルタ１２のカットオフ周波数は充分低く選ばれていることから、この場合、入力されたベースバンド信号に含まれるＤＣオフセット変動によるＤＣ電圧のステップは、ハイパスフィルタ１２にて遮断されず、ほぼそのままハイパスフィルタ１２を通過して増幅器１３に入力され増幅される。そして、ＤＣ電圧のステップを含んだベースバンド信号は、帰還経路のローパスフィルタ１４に入力され、そこで低周波成分が取り出され、信号抽出回路１５に入力される。次いで、信号抽出回路１５において、入力されたベースバンド信号成分のうち、上記電圧範囲外となる部分（図３Ｂの例では、Ｐｅａｋ Ｔｏ Ｐｅａｋで２×Ｖ１を越える成分）の信号成分が、ＤＣオフセットの無視できない時間変動として抽出され、反転増幅器１６に出力（伝送）される。
次いで、抽出された信号は、反転増幅器１６にて反転増幅され、ハイパスフィルタ１２の出力ノードに帰還する。これにより、ハイパスフィルタ１２の出力ノードは即座に充電され、その電位はＤＣオフセットのステップ変動とは逆方向に電位を変化させる。つまり、図２に示す帰還点１７において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。この動作は、信号抽出回路１５に入力されたベースバンド信号の電圧が、上記電圧範囲内（信号が抽出されない範囲）に収まるまで続くことになる。以上の動作が終了すると、再びＤＣオフセットの変動が生じない限り、信号抽出（伝達）動作が停止する範囲に収まり続け、即ち、定常状態が継続することになる。これは、帰還回路に入力されたベースバンド信号の電圧が予め設定された電圧範囲外の状態にある場合におけるハイパスフィルタ１２の出力ノードから出力端子１１への伝達関数に関して、その低域遮断周波数が、ハイパスフィルタ１２の低域遮断周波数よりも高くなっていることを意味している。
こうして、信号処理回路６ａにて処理され出力端子１１から出力された信号は、ＩＦ処理回路７ａにてディジタル信号に変換され（信号処理回路６ｂ側でも同様）、ディジタルドメイン信号処理装置８にて信号復調が行われる。
以上説明したように、上記第１実施例によれば、単純なハイパス特性の素子を用いた従来技術では両立できなかった、所望の信号成分の欠落のない伝送と、ダイナミックオフセットに対する対応とを、両立することができる。また、上記第１実施例によれば、図２８示す従来技術のように、複雑なＡＤＣ、ＤＡＣを必要とせず、タイムスロットに同期した制御信号を外部から供給する必要が無く、所望の受信タイムスロット内でＤＣオフセットの変動にも対応することができる。
また、上記第１実施例によれば、特許文献１の技術のようにＤＣオフセットの変動を受信信号レベルの変動という形で間接的に観測して制御を行うのではなく、ＤＣオフセットの変動を直接的にモニタして、そのキャンセル動作を行っているので、その動作の確実性で優れる。即ち、受信信号レベルが変動しなくても、ＤＣオフセットが変動すれば出力ＤＣレベルを収束させる機構が確実に動作し、受信信号レベルが変動してもＤＣオフセットが変動しなければ、所望の信号成分を欠落させるような余計な動作は一切しない。また受信信号レベルの変動を判断し、ハイパスフィルタへの制御信号を発生するような制御装置を必要としないため、構成が簡単であるという利点もある。
更に、上記第１実施例によれば、ハイパスフィルタ１２により、その入出力ノード間がＤＣ的に切り離されているため、特許文献２の技術における出力ＤＣレベルの収束と共に時定数を大きくする作用は得られないという課題が解決されている。即ち、上記第１実施例では、ハイパスフィルタ１２の出力ノードの充電が終了すれば、信号抽出回路１５が信号を抽出（伝達）しない、定常状態に確実に復帰する。
なお、上記第１実施例において、例えば、増幅器１３の出力の高周波成分レベルの具合や、或いは、増幅器１３の周波数特性と想定されるＤＣオフセットの時定数の関係等によっては、ローパスフィルタ１４を省略した信号処理回路６ａであっても、上記第１実施例と同様の効果を得ることができる。
以上説明した第１実施例における信号処理装置は、本発明の一例を示すものであるが、この他の実施例について、以下に説明する。なお、以下の実施例（第２から第１９実施例）における信号処理装置において、第１実施例（又は第５実施例）における信号処理装置と同様の構成部分については、同一の符号を付し重複した説明を省略するものとする。また、以下の実施例（第２から第１９実施例）においても、第１実施例と同様、ローパスフィルタ１４を省略した構成としてもよく、また、信号抽出回路１５の構成は、第１実施例と同様（例えば、図３Ｂ、図４、図５の何れかの構成）である。
（第２実施例）
先ず、第２実施例における信号処理装置について、図６を参照して説明する。図６は、第２実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図６に示すように、第２実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、増幅器１３が増幅器１８に置き換えられている点が異なる。増幅器１８は、入力端子、出力端子の他に、出力電圧のＤＣレベルを調整する調整端子を備えており、本発明の直流電位調整手段として機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。また、増幅器１８は、本発明の直流電位調整手段の利得を決めるものである。
このような構成において、反転増幅器１６から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅された信号）は、増幅器１８の調整端子に入力される。これにより、増幅器１８において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電圧が調整されることになる。従って、第２実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、増幅器１８の制御端子に与える制御信号と、出力電圧のＤＣレベルの相関の符号によっては、反転増幅器１６を非反転増幅器で置き換えるか、或いは反転増幅器を増幅器１８から帰還経路の入口までの間に介挿する必要がある。
（第３実施例）
次に、第３実施例における信号処理装置について、図７を参照して説明する。図７は、第３実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図７に示すように、第３実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、反転増幅器１６が非反転の増幅器２０に、増幅器１３が差動増幅器１９にそれぞれ置き換えられている点が異なる。差動増幅器１９は、反転入力端子、非反転入力端子、及び出力端子を備えており、本発明の直流電位調整手段として機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。また、差動増幅器１９は、本発明の直流電位調整手段の利得を決めるものである。
このような構成において、ハイパスフィルタ１２を通過したベースバンド信号は、差動増幅器１９の反転入力端子に入力され、信号抽出回路１５にて抽出され、増幅器２０にて増幅された帰還信号は、差動増幅器１９の非反転入力端子に入力され、差動増幅器１９において、両入力信号の差分がとられ出力される。これにより、差動増幅器１９において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第３実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。
（第４実施例）
次に、第４実施例における信号処理装置について、図８を参照して説明する。図８は、第４実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図８に示すように、第４実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、図２に示す帰還点１７に加算器２１が設けられている点が異なる。加算器２１は、本発明の直流電位調整手段として機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。
このような構成において、加算器２１は、ハイパスフィルタ１２を通過したベースバンド信号と、反転増幅器１６から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅された信号）とを加算し出力する。これにより、加算器２１において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第４実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。
（第５実施例）
次に、第５実施例における信号処理装置について、図９を参照して説明する。図９は、第５実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図９に示すように、第５実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、直流成分遮断手段としてのハイパスフィルタ１２が省略されており、かつ帰還経路の出口に積分手段（調整手段）としての積分器２２が設けられている点が異なる。
このような構成において、ＤＣオフセット量がある時刻でステップ状に変動した場合、入力部１０から入力されたベースバンド信号は、増幅器１３にて増幅され、帰還経路のローパスフィルタ１４にて低周波成分が取り出され、信号抽出手段（抽出手段）である信号抽出回路１５に入力される。次いで、信号抽出回路１５において、入力されたベースバンド信号成分のうち、上記電圧範囲外となる部分の信号成分がＤＣオフセットの無視できない時間変動として抽出され、反転増幅器１６に出力（伝送）される。次いで抽出された信号は、反転増幅器１６にて反転増幅され積分器２２に出力される。そして、かかる信号は積分器２２で積分され、増幅器１３の入力におけるＤＣオフセット補正量が更新される。このＤＣオフセット補正量の更新は、残留ＤＣオフセット量が充分小さくなり、信号抽出回路１５に入力されたベースバンド信号の電圧が上記電圧範囲内（信号が抽出されない範囲）に収まるまで続くことになる。従って、第５実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお上記第５実施例において、積分器２２は、帰還経路の出口に設けられる構成としたが、これに限定されるものではなく、信号抽出回路１５と反転増幅器１６との間に介挿するように構成してもよい。
（第６実施例）
次に、第６実施例における信号処理装置について、図１０を参照して説明する。図１０は、第６実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図１０に示すように、第６実施例における信号処理回路６ａは、第５実施例における信号処理回路６ａと比べ、増幅器１３が増幅器１８に置き換えられている点が異なる。この増幅器１８は、第２実施例における増幅器１８と同様の機能を有する。
このような構成において、積分器２２から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅され、積分器２２にて積分された信号）は、増幅器１８の調整端子に入力される。これにより、増幅器１８において、入力されたベースバンド信号から、信号抽出回路１５にて抽出され積分された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第６実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、上記第６実施例においても、第５実施例と同様、積分器２２を、例えば、信号抽出回路１５と反転増幅器１６との間に介挿するように構成してもよい。
（第７実施例）
次に、第７実施例における信号処理装置について、図１１を参照して説明する。図１１は、第７実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図１１に示すように、第７実施例における信号処理回路６ａは、第５実施例における信号処理回路６ａと比べ、反転増幅器１６が非反転の増幅器２０に、増幅器１３が差動増幅器１９にそれぞれ置き換えられている点が異なる。この差動増幅器１９は、第３実施例における差動増幅器１９と同様の機能を有する。
このような構成において、入力されたベースバンド信号は、差動増幅器１９の反転入力端子に入力され、積分器２２から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅され、積分器２２にて積分された信号）は、差動増幅器１９の非反転入力端子に入力され、差動増幅器１９において、両入力信号の差分がとられ出力される。これにより、差動増幅器１９において、入力されたベースバンド信号から、信号抽出回路１５にて抽出され積分された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第７実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、上記第７実施例においても、第５実施例と同様、積分器２２を、例えば、信号抽出回路１５と増幅器２０との間に介挿するように構成してもよい。
（第８実施例）
次に、第８実施例における信号処理装置について、図１２を参照して説明する。図１２は、第８実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図１２に示すように、第８実施例における信号処理回路６ａは、第５実施例における信号処理回路６ａと比べ、図２に示す帰還点１７に加算器２１が設けられている点が異なる。この加算器２１は、第４実施例における加算器２１と同様の機能を有する。
このような構成において、加算器２１は、入力されたベースバンド信号と、積分器２２から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅され、積分器２２にて積分された信号）とを加算し出力する。これにより、加算器２１において、入力されたベースバンド信号から、信号抽出回路１５にて抽出され積分された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第８実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、上記第８実施例においても、第５実施例と同様、積分器２２を、例えば、信号抽出回路１５と反転増幅器１６との間に介挿するように構成してもよい。
（第９実施例）
次に、第９実施例における信号処理装置について、図１３を参照して説明する。図１３は、第９実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１３に示すように、第９実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に第３利得可変手段としての利得可変増幅器２３が介挿されている点が異なる。更に、第９実施例においては、信号処理装置に、利得可変増幅器２３の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、例えば、論理演算回路により構成されており、利得を計算し、これに応じた制御信号を利得可変増幅器２３に与えるようになっている。利得可変増幅器２３は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第９実施例の構成によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができる。なお、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿するように構成してもよく、これにより第９実施例と同様の効果を得ることができる。
（第１０実施例）
次に、第１０実施例における信号処理装置について、図１４を参照して説明する。図１４は、第１０実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１４に示すように、第１０実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、反転増幅器１６が第２利得可変手段としての利得可変反転増幅器２４に置き換えられている点が異なる。更に、第１０実施例においては、信号処理装置に、利得可変反転増幅器２４の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変反転増幅器２４に与えるようになっている。利得可変反転増幅器２４は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１０実施例によれば、第１実施例と同様の効果を得ることができることに加え、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができる。なお、上記第２から第８実施例の信号処理回路６ａにおいても、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１０実施例と同様の効果を得ることができる。
（第１１実施例）
次に、第１１実施例における信号処理装置について、図１５を参照して説明する。図１５は、第１１実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１５に示すように、第１１実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、増幅器１３が第１利得可変手段としての利得可変増幅器２５に置き換えられている点が異なる。更に、第１１実施例においては、信号処理装置に利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２５に与えるようになっている。利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１１実施例によれば、第１実施例と同様の効果を得ることができることに加え、回路全体として利得可変増幅器の機能を持たせることが可能になる。なお、上記第２から第８実施例の信号処理回路６ａにおいても、増幅器１３の代わりに、利得可変増幅器２５を適用してもよく、これにより第１１実施例と同様の効果を得ることができる。
（第１２実施例）
次に、第１２実施例における信号処理装置について、図１６を参照して説明する。図１６は、第１２実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１６に示すように、第１２実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、増幅器１３が利得可変増幅器２５に置き換えられている点、及び反転増幅器１６が利得可変反転増幅器２４に置き換えられている点が異なる。更に、第１２実施例においては、信号処理装置に利得可変反転増幅器２４及び利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、例えば、利得を計算し、これに応じた制御信号を利得可変反転増幅器２４及び利得可変増幅器２５に与えるようになっている。利得可変反転増幅器２４及び利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１２実施例によれば、第１実施例と同様の効果を得ることができることに加え、回路全体として利得可変増幅器の機能を持たせることが可能になるとともに、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができる。なお、利得制御部６ｃは、利得可変反転増幅器２４及び利得可変増幅器２５の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変反転増幅器２４及び利得可変増幅器２５の利得の積を一定に保つ方法がある。
また、上記第２から第８実施例の信号処理回路６ａにおいても、増幅器１３の代わりに利得可変増幅器２５を適用し、かつ、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１２実施例と同様の効果を得ることができる。
（第１３実施例）
次に、第１３実施例における信号処理装置について、図１７を参照して説明する。図１７は、第１３実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１７に示すように、第１３実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３が介挿されている点、及び反転増幅器１６が利得可変反転増幅器２４に置き換えられている点が異なる。更に、第１３実施例においては、信号処理装置に、利得可変増幅器２３及び利得可変反転増幅器２４の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２３及び利得可変反転増幅器２４に与えるようになっている。利得可変増幅器２３及び利得可変反転増幅器２４は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１３実施例によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができるとともに、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができる。
なお、利得制御部６ｃは、利得可変増幅器２３及び利得可変反転増幅器２４の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変増幅器２３及び利得可変反転増幅器２４の利得の積を一定に保つ方法がある。この方法により、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を一定に保ったまま、信号抽出回路１５での信号の抽出（伝達）／非抽出（非伝達）のしきい値を実質的に変化させることができる。また、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿し、かつ、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１３実施例と同様の効果を得ることができる。
（第１４実施例）
次に、第１４実施例における信号処理装置について、図１８を参照して説明する。図１８は、第１４実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１８に示すように、第１４実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３が介挿されている点、及び増幅器１３が利得可変増幅器２５に置き換えられている点が異なる。更に、第１４実施例においては、信号処理装置に、利得可変増幅器２３及び利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２３及び利得可変増幅器２５に与えるようになっている。利得可変増幅器２３及び利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１４実施例によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができるとともに、回路全体として利得可変増幅器の機能を持たせることが可能になる。
なお、利得制御部６ｃは、利得可変増幅器２３及び利得可変増幅器２５の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変増幅器２３及び利得可変増幅器２５の利得の積を一定に保つ方法がある。この方法により、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を一定に保ったまま、回路全体として利得可変増幅器の機能を持たせることが可能になる。また、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿し、かつ、増幅器１３の代わりに利得可変増幅器２５を適用してもよく、これにより第１４実施例と同様の効果を得ることができる。
（第１５実施例）
次に、第１５実施例における信号処理装置について、図１９を参照して説明する。図１９は、第１５実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１９に示すように、第１５実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３が介挿されている点、反転増幅器１６が利得可変反転増幅器２４に置き換えられている点、及び増幅器１３が利得可変増幅器２５に置き換えられている点が異なる。更に、第１４実施例においては、信号処理装置に、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５に与えるようになっている。利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１５実施例によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができるとともに、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができ、更に、利得可変増幅器２５の利得を変化させることにより、回路全体として利得可変増幅器の機能を持たせることが可能になる。
なお、利得制御部６ｃは、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得の積を一定に保つ方法がある。相関を持たせた方によって、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を一定に保ったまま、信号抽出回路１５での信号の抽出（伝達）／非抽出（非伝達）のしきい値を実質的に変化させることができる。或いは、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動と、信号抽出回路１５での信号の抽出（伝達）／非抽出（非伝達）の実効的なしきい値を一定に保ったまま、回路全体の利得を変化させることができる。
また、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿し、かつ、増幅器１３の代わりに利得可変増幅器２５を適用し、かつ、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１５実施例と同様の効果を得ることができる。
（第１６実施例）
次に、第１６実施例における信号処理装置について、図２０を参照して説明する。図２０は、第１６実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。第１６実施例における信号処理回路６ａは、第１５実施例における信号処理回路６ａと同様の構成であるが、第１６実施例における信号処理装置には、更にベースバンド制御部６ｄが備えられている。
このような構成において、ベースバンド制御部６ｄは、受信されたＲＦ信号の強度に応じて利得可変増幅器２５の利得を制御するようになっており、更に、利得可変増幅器２５の利得設定情報を、利得制御部６ｃに供給するようになっている。一方、利得制御部６ｃは、ベースバンド制御部６ｄから供給された利得可変増幅器２５の利得設定情報を基に、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得を計算し、これに応じた制御信号を利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の全部若しくは一部に与え、利得制御を行うようになっている。
第１６実施例によれば、第１実施例と同様の効果を得ることができることに加え、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動、及び増幅器の利得変更に伴う過渡応答などを最適化することができる。なお、上記第２から第８実施例の信号処理装置においても、第１実施例と同様、第１６実施例における信号処理装置のように構成してもよく、これにより第１６実施例と同様の効果を得ることができる。
（第１７実施例）
次に、第１７実施例における信号処理装置について、図２１を参照して説明する。図２１は、第１７実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。第１７実施例における信号処理装置は、第１６実施例における信号処理装置と同様の構成であるが、各増幅器の利得制御方法が異なる。
このような構成において、ベースバンド制御部６ｄは、受信されたＲＦ信号の強度に応じて利得可変増幅器２５の利得を制御するようになっており、更に、利得可変増幅器２５の利得設定情報を利得制御部６ｃに供給するようになっている。また、ディジタルドメイン信号処理装置８は、信号復調の際に評価されるビットエラー（信号復調エラーを検出）レートデータを利得制御部６ｃに供給するようになっている。
そして、利得制御部６ｃは、ディジタルドメイン信号処理装置８から供給されたビットエラーレートの情報とを基に、復調エラーが最小になるように、利得可変増幅器２３、利得可変反転増幅器２４及び利得可変増幅器２５の利得を計算し、これを制御信号として利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の全部若しくは一部に与え、利得制御を行うようになっている。更に、利得制御部６ｃは、ベースバンド制御部６ｄから供給された利得可変増幅器２５の利得設定情報と、ディジタルドメイン信号処理装置８から供給されたビットエラーレートの情報とを基に、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得を計算し、これに応じた制御信号を利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の全部若しくは一部に与え、利得制御を行うようになっている。
第１７実施例によれば、第１実施例と同様の効果を得ることができることに加え、ＤＣオフセット変動に対する追従応答の速さ、追従時のオーバーシュートの挙動、増幅器の利得変更に伴う過渡応答等の最適化、及びビットエラーレートの低減を図ることができる。なお、上記第２から第８実施例の信号処理装置においても、第１実施例と同様、第１７実施例における信号処理装置のように構成してもよく、これにより第１７実施例と同様の効果を得ることができる。
（第１８実施例）
次に、第１８実施例における信号処理装置について、図２２を参照して説明する。図２２は、第１８実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図２２に示すように、第１８実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ハイパスフィルタ２６が帰還経路の入口から出力端子１１の間に介挿されている点が異なる。
このような構成において、ハイパスフィルタ１２は、その後に接続される帰還経路の応答特性を最適化するような特性に選び、スタティックオフセットのキャンセルに必要な特性は、ハイパスフィルタ２６で実現することができる。従って、第１８実施例によれば、より効果的に第１実施例と同様の効果を得ることができる。なお、上記第２から第１７実施例の信号処理回路６ａにおいても、ハイパスフィルタ２６を帰還経路の入口から出力端子１１の間に介挿してもよく、これにより第１８実施例と同様の効果を得ることができる。
（第１９実施例）
次に、第１９実施例における信号処理装置について、図２３を参照して説明する。図２３は、第１９実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図２３に示すように、第１９実施例における信号処理回路６ａは、ハイパスフィルタ２９、増幅器３０、ローパスフィルタ３１、信号抽出回路３２、及び増幅器３３を備えて構成されており、それぞれの素子（回路）は２入力及び２出力化され、信号経路が差動化されている。第１９実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、その基本的機能は同じであるが、第１９実施例における信号処理回路６ａにおけるそれぞれの素子（回路）は、２つの信号に対して同じ処理を行うようになっている。
このような構成において、入力端子２７ａ，２７ｂには互いに極性が異なる同じベースバンド信号が入力され、それぞれの信号がハイパスフィルタ２９を通過し増幅器３０にて増幅された後、出力端子２８ａ，２８ｂから出力されるとともに、それぞれの帰還経路に入力される。帰還経路に入力されたそれぞれのベースバンド信号は、ローパスフィルタ３１にて高調波成分が除去され、信号抽出回路３２にてそれらのベースバンド信号の電圧が予め設定された電圧範囲外である場合には、当該電圧範囲外となる電圧部分の信号が抽出される。そして、抽出されたそれぞれの信号は、増幅器３３にて増幅された後、お互いの信号経路に帰還（つまり、負帰還と同じになる）することになる。これにより、ハイパスフィルタ２９を通過したそれぞれのベースバンド信号から信号抽出回路３２にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。
従って、第１９実施例の構成においても、第１実施例と同様の効果を得ることができる。なお、上記第２から第１８実施例の信号処理回路６ａにおいても、全ての信号経路を差動化するように構成してもよく、これにより第１９実施例と同様の効果を得ることができる。
以上、本発明の一実施例を説明したが、本発明の具体的な構成は、上記第１乃至第１９実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても、本発明の範囲に含まれる。
また、上記第１乃至第１９実施例においては、本発明をフィードバック型の回路（帰還回路）構成で実現したが、これに限定されるものではなく、フィードフォワード型の回路構成で実現することも可能である。また、上記実施例においては、本発明の信号処理装置をダイレクトコンバージョン受信装置に対して適用したが、これに限定されるものではなく、簡単な構成で、ダイナミックＤＣオフセットへの対応と、所望の信号成分を欠落させない信号伝送とを両立させる必要性のある、あらゆる受信装置に対して適用することができる。
以上説明したように、上述した実施例によれば、信号抽出手段などからなる抽出手段により、処理対象信号の電圧が予め設定された電圧範囲外である場合には、当該電圧範囲外となる電圧部分の信号が抽出され、直流電位調整手段などからなる調整手段により、その抽出された信号に基づいて処理対象信号の直流電位が調整されて出力されるものとなり、所望の信号成分の欠落のない伝送と、ダイナミックオフセットに対する対応とを両立させることができる。
図１は、本実施例におけるダイレクトコンバージョン受信装置の概要構成例を示す図である。図１に示すように、ダイレクトコンバージョン受信装置Ｓは、高周波信号としてのＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を受信するアンテナ１と、ＲＦ信号を増幅するＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）２と、発振信号（局部発振信号）としてのローカル信号を発生する局部発振器３と、ローカル信号の位相を９０度移相する移相器４と、増幅されたＲＦ信号とローカル信号とを周波数混合してベースバンド信号に変換（ダウンコンバート）するミキシング手段としてのミキサ５ａ，５ｂと、ベースバンド信号に対し所定の処理を施す信号処理部としての信号処理回路６ａ，６ｂと、チャネル選択フィルタ及び処理されたベースバンド信号（Ｉ成分、Ｑ成分）をディジタル信号に変換するＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）を含むＩＦ（Ｉｎｔｅｒｆａｃｅ）処理回路７ａ，７ｂと、変換されたディジタル信号に基づいて信号復調等を行う復調制御部としてのディジタルドメイン信号処理装置８と、を備えて構成されている。
ここで、ミキサ５ａとミキサ５ｂに入力されるローカル信号は、移相器４により互いに９０度の位相差があり、その周波数が受信すべき（所望の）ＲＦ信号のキャリア（搬送波）周波数とほぼ同一に選択されている。また、ディジタルドメイン信号処理装置８は、論理演算回路（例えば、ＣＰＵを主体として）で構成されている。信号処理回路６ａ，６ｂは、ミキサ５ａ，５ｂのダウンコンバージョンにより得られたベースバンド信号に対し、ＤＣオフセット除去等の処理を行うとともに、信号の直流電位を調整する機能を有する。これにより、ダイナミックＤＣオフセットへの対応と、受信すべき（所望の）信号成分を欠落させない信号伝送とを両立させること等が可能となる。
以下に、この信号処理回路６ａ，６ｂ、ＩＦ（Ｉｎｔｅｒｆａｃｅ）処理回路７ａ，７ｂ及びディジタルドメイン信号処理装置８等を含む信号処理装置の複数の実施例について説明する。なお、以下の実施例では、信号処理回路６ａ，６ｂを主体として説明するものとし、信号処理回路６ａと６ｂは、同様の回路構成であるため、信号処理回路６ａを代表として説明する。
（第１実施例）
先ず、第１実施例における信号処理装置の構成及び機能について、図２を参照して説明する。図２は、第１実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。
信号処理回路６ａは、入力部としての入力端子１０から入力されたベースバンド信号に対して所定の処理を施し、出力部としての出力端子１１から出力するようになっている。より具体的には、図２に示すように、第１実施例における信号処理回路６ａは、直流成分遮断手段（抽出手段）としてのハイパスフィルタ（ＨＰＦ）１２、増幅器１３、高域成分除去手段としてのローパスフィルタ（ＬＰＦ）１４、信号抽出手段（抽出手段）としての信号抽出回路１５、及び反転手段としての反転増幅器１６を備えており、入力端子１０から出力端子１１に至る出力経路には、ハイパスフィルタ１２及び増幅器１３が介挿され、出力端子１１からハイパスフィルタ１２の出力ノードに帰還する帰還経路には、ローパスフィルタ（ＬＰＦ）１４、信号抽出回路１５、及び反転増幅器１６が介挿されている。
なお、図２の例では、上記帰還経路は、反転増幅器１６の介挿により、負帰還経路になっている。また、帰還経路を通じて信号が帰還する帰還点１７は、本発明の直流電位調整手段（調整手段）としての機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。ハイパスフィルタ１２は、入力されたベースバンド信号の直流（以下、「ＤＣ」という）成分を遮断する機能を有する。ハイパスフィルタ１２のカットオフ周波数は、受信すべき（所望の）信号成分の欠落の影響が無視できる程度に充分低く選ばれている。なお、ハイパスフィルタ１２の代わりにコンデンサを適用してもよい。また、図３Ａは、アクティブフィルタの構成例を示す図であり、ハイパスフィルタ１２の代わりに、増幅器３５、ローパスフィルタ３６、及び反転増幅器３７で構成されるアクティブフィルタ１２ａを適用してもよい。
図２に戻り、増幅器１３は、帰還点１７からのベースバンド信号を増幅する機能を有する。また、増幅器１３は、本発明の直流電位調整手段の利得を決めるものである。増幅器１３から出力されたベースベンド信号は、出力端子１１から出力されるとともに、帰還経路に入力されるようになる。なお、増幅器１３の代わりにアッテネータ、或いは、チャネル選択フィルタを適用してもよい。ローパスフィルタ１４は、増幅器１３からの帰還経路に入力されたベースバンド信号の高域成分を除去する機能を有する。ローパスフィルタ１４のカットオフ周波数は、フェージングや妨害波のバースト長などに起因するＤＣオフセットの時間変動に相当する周波数成分を取り出せるように選ばれている。即ち、ＤＣオフセットとは関係のない、高周波成分による影響を除去する役割を果たしている。
信号抽出回路１５は、ローパスフィルタ１４からのベースバンド信号の電圧が予め設定された電圧範囲外である場合には、当該電圧範囲外となる電圧部分の信号を抽出する機能を有する。図３Ｂは、信号抽出回路１５の構成例１を示す図であり、図３Ｃは、信号抽出回路１５の入力電圧−電流特性を示す図である。図３Ｂに示すように、信号抽出回路１５は、ダイオード１５ａとダイオード１５ｂがアンチパラレルに接続され、その接続点Ｂに負荷抵抗１５ｃの一端が接続された構成になっている。また、接続点Ｂは、反転増幅器１６に接続されるようになっており、負荷抵抗１５ｃの他端には、反転増幅器１６の入力とＤＣレベルを合わせるための電圧源１５ｄが接続されている。また、信号抽出回路１５における接続点Ａから上記ベースバンド信号が入力されるようになっている。
そして、図３Ｃに示す「Ｖ０」は電圧源１５ｄから供給されるＤＣ電圧であり、「Ｖ１」はダイオード１５ａ，１５ｂのターンオン電圧である。つまり、信号抽出回路１５では、入力された信号の電圧Ｖが「Ｖ０−Ｖ１」から「Ｖ０＋Ｖ１」の電圧範囲では入力電流Ｉがほぼゼロになる。また、負荷抵抗１５ｃには、入力電流Ｉに比例した出力電圧が現れることになる。従って、入力された信号の電圧Ｖが「Ｖ０−Ｖ１」から「Ｖ０＋Ｖ１」の電圧範囲（予め設定された電圧範囲）では出力電圧は電圧源１５ｄのバイアス電圧、即ち、「Ｖ０」であり、入力された信号の電圧Ｖがこの電圧範囲外である（この電圧範囲を超過する）場合には、その電圧範囲外となる電圧部分（超過分）だけが出力電圧に反映、つまり、当該電圧範囲外となる電圧部分の信号が抽出されて反転増幅器１６に出力されることになる。言い換えれば、信号抽出回路１５に入力されたベースバンド信号の電圧が予め定められた電圧範囲内にある場合には、その信号をその出力ノード（接続点Ｂ）に伝達せず、電圧範囲外である場合には、その信号のうち電圧範囲外となる電圧部分の信号を出力ノード（接続点Ｂ）に伝達することになる。ここで、「Ｖ０−Ｖ１」から「Ｖ０＋Ｖ１」の電圧範囲は、定常状態において信号抽出回路１５に入力されるベースバンド信号の電圧が、当該電圧範囲内に収まるように設定される。なお、図３Ｂの例では、２つのダイオード１５ａ，１５ｂのアンチパラレル接続の構成例を示したが、これに限定されるものではない。
図４は、信号抽出回路１５の構成例２を示す図である。図４の例では、２個のダイオードを直列接続したダイオード群１５ｅ，１５ｆをアンチパラレル接続しており、それ以外の部分は、図３Ｂの例と同様である。また、直列接続されるダイオードの数は、３個以上の任意の数でよい。また、複数個のダイオードを直列接続したダイオード群のアンチパラレル接続の代わりに、ダイオードを２個アンチパラレル接続したダイオード群を、複数個直列に接続してもよく、或いはこれらの中間的な構成でもよい。また、図３Ｂ及び図４に示す例において、アンチパラレル接続されたダイオード若しくはダイオード群の一方を省略し、１個のダイオードの順方向オン電圧と、逆方向降伏電圧を利用した構成でもよい。更に、信号抽出回路１５は、ダイオードを適用した構成ばかりでなく、バイポーラトランジスタや、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を適用して構成されるようにしてもよい。
図５は、信号抽出回路１５の構成例３を示す図である。図５の例では、信号抽出回路１５のコア部のみを示しており、当該コア部は、Ｎ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ１５ｇと、Ｐ型ＭＯＳＦＥＴ１５ｈとを備えており、Ｎ型ＭＯＳＦＥＴ１５ｇのゲートＧとＰ型ＭＯＳＦＥＴ１５ｈのゲートＧが接続され、Ｎ型ＭＯＳＦＥＴ１５ｇのソースＳとＰ型ＭＯＳＦＥＴ１５ｈのソースＳが接続されて構成されている。Ｎ型ＭＯＳＦＥＴ１５ｇとＰ型ＭＯＳＦＥＴ１５ｈは、それぞれソースフォロワとして動作する接続となっている。また、Ｎ型ＭＯＳＦＥＴ１５ｇのゲートＧとＰ型ＭＯＳＦＥＴ１５ｈのゲートＧの接続点Ｃは上記ベースバンド信号が入力される入力端子１５ｉに接続され、Ｎ型ＭＯＳＦＥＴ１５ｇのソースＳとＰ型ＭＯＳＦＥＴ１５ｈのソースＳの接続点Ｄは、出力端子１５ｊに接続されている。更に、電源端子１５ｋには正の電源電圧ＶＤＤが与えられ、接続点Ｄには一定のバイアス電圧ＶＤＤ／２が与えられ、出力は電流として取り出される。
ここで、Ｎ型ＭＯＳＦＥＴ１５ｇのしきい値電圧をＶＴｎ、Ｐ型ＭＯＳＦＥＴ１５ｈのしきい値電圧をＶＴｐ（但し、ＶＴｐ＜０）とすると、この信号抽出回路１５では、入力電圧が「ＶＤＤ／２＋ＶＴｐ」から「ＶＤＤ／２＋ＶＴｎ」の電圧範囲では、増幅動作が行われない。従って、入力された信号の電圧がこの電圧範囲外となった場合には、増幅動作が行われ、その電圧範囲外となる電圧部分の信号が抽出され反転増幅器１６に出力されることになる。なお、図５示す信号抽出回路１５におけるコア部以外の回路構成については、上記信号を抽出できるものであれば如何なる回路構成であってもよい。
図２に戻り、反転増幅器１６は、信号抽出回路１５により抽出された信号の極性を反転して増幅する機能を有する。反転された信号は、ハイパスフィルタ１２の出力ノードに帰還されることになる。なお、反転増幅器１６は、増幅器１３とローパスフィルタ１４との間、或いは、ローパスフィルタ１４と信号抽出回路１５との間に介挿されるように構成してもよい。また、増幅器１３を反転増幅器で置き換え、かつ反転増幅器１６を非反転増幅器で置き換えるように構成してもよい。更に、増幅器１３を反転増幅器で置き換え、かつ反転増幅器１６を省略するように構成してもよい。
次に、第１実施例における信号処理装置の動作について説明する。先ず、定常状態の場合の動作について説明する。この場合、入力端子１０から入力されたベースバンド信号は、ハイパスフィルタ１２を通過して、増幅器１３にて増幅され出力端子１１から出力される。また、帰還経路において、信号抽出回路１５の電圧範囲は、定常状態におけるローパスフィルタ１４からのベースバンド信号の電圧が当該電圧範囲内に収まるように設定されているので、信号の抽出は行われず、従って、ハイパスフィルタ１２の出力ノードへの信号の負帰還は行われない。
次に、ＤＣオフセット量がある時刻でステップ状に変動した場合の動作について説明する。上述したようにハイパスフィルタ１２のカットオフ周波数は充分低く選ばれていることから、この場合、入力されたベースバンド信号に含まれるＤＣオフセット変動によるＤＣ電圧のステップは、ハイパスフィルタ１２にて遮断されず、ほぼそのままハイパスフィルタ１２を通過して増幅器１３に入力され増幅される。そして、ＤＣ電圧のステップを含んだベースバンド信号は、帰還経路のローパスフィルタ１４に入力され、そこで低周波成分が取り出され、信号抽出回路１５に入力される。次いで、信号抽出回路１５において、入力されたベースバンド信号成分のうち、上記電圧範囲外となる部分（図３Ｂの例では、Ｐｅａｋ Ｔｏ Ｐｅａｋで２×Ｖ１を越える成分）の信号成分が、ＤＣオフセットの無視できない時間変動として抽出され、反転増幅器１６に出力（伝送）される。
次いで、抽出された信号は、反転増幅器１６にて反転増幅され、ハイパスフィルタ１２の出力ノードに帰還する。これにより、ハイパスフィルタ１２の出力ノードは即座に充電され、その電位はＤＣオフセットのステップ変動とは逆方向に電位を変化させる。つまり、図２に示す帰還点１７において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。この動作は、信号抽出回路１５に入力されたベースバンド信号の電圧が、上記電圧範囲内（信号が抽出されない範囲）に収まるまで続くことになる。以上の動作が終了すると、再びＤＣオフセットの変動が生じない限り、信号抽出（伝達）動作が停止する範囲に収まり続け、即ち、定常状態が継続することになる。これは、帰還回路に入力されたベースバンド信号の電圧が予め設定された電圧範囲外の状態にある場合におけるハイパスフィルタ１２の出力ノードから出力端子１１への伝達関数に関して、その低域遮断周波数が、ハイパスフィルタ１２の低域遮断周波数よりも高くなっていることを意味している。
こうして、信号処理回路６ａにて処理され出力端子１１から出力された信号は、ＩＦ処理回路７ａにてディジタル信号に変換され（信号処理回路６ｂ側でも同様）、ディジタルドメイン信号処理装置８にて信号復調が行われる。
以上説明したように、上記第１実施例によれば、単純なハイパス特性の素子を用いた従来技術では両立できなかった、所望の信号成分の欠落のない伝送と、ダイナミックオフセットに対する対応とを、両立することができる。また、上記第１実施例によれば、図２８示す従来技術のように、複雑なＡＤＣ、ＤＡＣを必要とせず、タイムスロットに同期した制御信号を外部から供給する必要が無く、所望の受信タイムスロット内でＤＣオフセットの変動にも対応することができる。
また、上記第１実施例によれば、特許文献１の技術のようにＤＣオフセットの変動を受信信号レベルの変動という形で間接的に観測して制御を行うのではなく、ＤＣオフセットの変動を直接的にモニタして、そのキャンセル動作を行っているので、その動作の確実性で優れる。即ち、受信信号レベルが変動しなくても、ＤＣオフセットが変動すれば出力ＤＣレベルを収束させる機構が確実に動作し、受信信号レベルが変動してもＤＣオフセットが変動しなければ、所望の信号成分を欠落させるような余計な動作は一切しない。また受信信号レベルの変動を判断し、ハイパスフィルタへの制御信号を発生するような制御装置を必要としないため、構成が簡単であるという利点もある。
更に、上記第１実施例によれば、ハイパスフィルタ１２により、その入出力ノード間がＤＣ的に切り離されているため、特許文献２の技術における出力ＤＣレベルの収束と共に時定数を大きくする作用は得られないという課題が解決されている。即ち、上記第１実施例では、ハイパスフィルタ１２の出力ノードの充電が終了すれば、信号抽出回路１５が信号を抽出（伝達）しない、定常状態に確実に復帰する。
なお、上記第１実施例において、例えば、増幅器１３の出力の高周波成分レベルの具合や、或いは、増幅器１３の周波数特性と想定されるＤＣオフセットの時定数の関係等によっては、ローパスフィルタ１４を省略した信号処理回路６ａであっても、上記第１実施例と同様の効果を得ることができる。
以上説明した第１実施例における信号処理装置は、本発明の一例を示すものであるが、この他の実施例について、以下に説明する。なお、以下の実施例（第２から第１９実施例）における信号処理装置において、第１実施例（又は第５実施例）における信号処理装置と同様の構成部分については、同一の符号を付し重複した説明を省略するものとする。また、以下の実施例（第２から第１９実施例）においても、第１実施例と同様、ローパスフィルタ１４を省略した構成としてもよく、また、信号抽出回路１５の構成は、第１実施例と同様（例えば、図３Ｂ、図４、図５の何れかの構成）である。
（第２実施例）
先ず、第２実施例における信号処理装置について、図６を参照して説明する。図６は、第２実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図６に示すように、第２実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、増幅器１３が増幅器１８に置き換えられている点が異なる。増幅器１８は、入力端子、出力端子の他に、出力電圧のＤＣレベルを調整する調整端子を備えており、本発明の直流電位調整手段として機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。また、増幅器１８は、本発明の直流電位調整手段の利得を決めるものである。
このような構成において、反転増幅器１６から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅された信号）は、増幅器１８の調整端子に入力される。これにより、増幅器１８において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電圧が調整されることになる。従って、第２実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、増幅器１８の制御端子に与える制御信号と、出力電圧のＤＣレベルの相関の符号によっては、反転増幅器１６を非反転増幅器で置き換えるか、或いは反転増幅器を増幅器１８から帰還経路の入口までの間に介挿する必要がある。
（第３実施例）
次に、第３実施例における信号処理装置について、図７を参照して説明する。図７は、第３実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図７に示すように、第３実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、反転増幅器１６が非反転の増幅器２０に、増幅器１３が差動増幅器１９にそれぞれ置き換えられている点が異なる。差動増幅器１９は、反転入力端子、非反転入力端子、及び出力端子を備えており、本発明の直流電位調整手段として機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。また、差動増幅器１９は、本発明の直流電位調整手段の利得を決めるものである。
このような構成において、ハイパスフィルタ１２を通過したベースバンド信号は、差動増幅器１９の反転入力端子に入力され、信号抽出回路１５にて抽出され、増幅器２０にて増幅された帰還信号は、差動増幅器１９の非反転入力端子に入力され、差動増幅器１９において、両入力信号の差分がとられ出力される。これにより、差動増幅器１９において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第３実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。
（第４実施例）
次に、第４実施例における信号処理装置について、図８を参照して説明する。図８は、第４実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図８に示すように、第４実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、図２に示す帰還点１７に加算器２１が設けられている点が異なる。加算器２１は、本発明の直流電位調整手段として機能し、ハイパスフィルタ１２を通過したベースバンド信号の直流電位を調整するようになっている。
このような構成において、加算器２１は、ハイパスフィルタ１２を通過したベースバンド信号と、反転増幅器１６から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅された信号）とを加算し出力する。これにより、加算器２１において、ハイパスフィルタ１２を通過したベースバンド信号から信号抽出回路１５にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第４実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。
（第５実施例）
次に、第５実施例における信号処理装置について、図９を参照して説明する。図９は、第５実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図９に示すように、第５実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、直流成分遮断手段としてのハイパスフィルタ１２が省略されており、かつ帰還経路の出口に積分手段（調整手段）としての積分器２２が設けられている点が異なる。
このような構成において、ＤＣオフセット量がある時刻でステップ状に変動した場合、入力部１０から入力されたベースバンド信号は、増幅器１３にて増幅され、帰還経路のローパスフィルタ１４にて低周波成分が取り出され、信号抽出手段（抽出手段）である信号抽出回路１５に入力される。次いで、信号抽出回路１５において、入力されたベースバンド信号成分のうち、上記電圧範囲外となる部分の信号成分がＤＣオフセットの無視できない時間変動として抽出され、反転増幅器１６に出力（伝送）される。次いで抽出された信号は、反転増幅器１６にて反転増幅され積分器２２に出力される。そして、かかる信号は積分器２２で積分され、増幅器１３の入力におけるＤＣオフセット補正量が更新される。このＤＣオフセット補正量の更新は、残留ＤＣオフセット量が充分小さくなり、信号抽出回路１５に入力されたベースバンド信号の電圧が上記電圧範囲内（信号が抽出されない範囲）に収まるまで続くことになる。従って、第５実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお上記第５実施例において、積分器２２は、帰還経路の出口に設けられる構成としたが、これに限定されるものではなく、信号抽出回路１５と反転増幅器１６との間に介挿するように構成してもよい。
（第６実施例）
次に、第６実施例における信号処理装置について、図１０を参照して説明する。図１０は、第６実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図１０に示すように、第６実施例における信号処理回路６ａは、第５実施例における信号処理回路６ａと比べ、増幅器１３が増幅器１８に置き換えられている点が異なる。この増幅器１８は、第２実施例における増幅器１８と同様の機能を有する。
このような構成において、積分器２２から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅され、積分器２２にて積分された信号）は、増幅器１８の調整端子に入力される。これにより、増幅器１８において、入力されたベースバンド信号から、信号抽出回路１５にて抽出され積分された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第６実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、上記第６実施例においても、第５実施例と同様、積分器２２を、例えば、信号抽出回路１５と反転増幅器１６との間に介挿するように構成してもよい。
（第７実施例）
次に、第７実施例における信号処理装置について、図１１を参照して説明する。図１１は、第７実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図１１に示すように、第７実施例における信号処理回路６ａは、第５実施例における信号処理回路６ａと比べ、反転増幅器１６が非反転の増幅器２０に、増幅器１３が差動増幅器１９にそれぞれ置き換えられている点が異なる。この差動増幅器１９は、第３実施例における差動増幅器１９と同様の機能を有する。
このような構成において、入力されたベースバンド信号は、差動増幅器１９の反転入力端子に入力され、積分器２２から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅され、積分器２２にて積分された信号）は、差動増幅器１９の非反転入力端子に入力され、差動増幅器１９において、両入力信号の差分がとられ出力される。これにより、差動増幅器１９において、入力されたベースバンド信号から、信号抽出回路１５にて抽出され積分された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第７実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、上記第７実施例においても、第５実施例と同様、積分器２２を、例えば、信号抽出回路１５と増幅器２０との間に介挿するように構成してもよい。
（第８実施例）
次に、第８実施例における信号処理装置について、図１２を参照して説明する。図１２は、第８実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図１２に示すように、第８実施例における信号処理回路６ａは、第５実施例における信号処理回路６ａと比べ、図２に示す帰還点１７に加算器２１が設けられている点が異なる。この加算器２１は、第４実施例における加算器２１と同様の機能を有する。
このような構成において、加算器２１は、入力されたベースバンド信号と、積分器２２から出力された帰還信号（信号抽出回路１５にて抽出され、反転増幅器１６にて反転増幅され、積分器２２にて積分された信号）とを加算し出力する。これにより、加算器２１において、入力されたベースバンド信号から、信号抽出回路１５にて抽出され積分された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。従って、第８実施例によれば、第１実施例の場合と同様、ＤＣオフセットのステップ変動の影響を受けず、第１実施例と同様の効果を得ることができる。なお、上記第８実施例においても、第５実施例と同様、積分器２２を、例えば、信号抽出回路１５と反転増幅器１６との間に介挿するように構成してもよい。
（第９実施例）
次に、第９実施例における信号処理装置について、図１３を参照して説明する。図１３は、第９実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１３に示すように、第９実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に第３利得可変手段としての利得可変増幅器２３が介挿されている点が異なる。更に、第９実施例においては、信号処理装置に、利得可変増幅器２３の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、例えば、論理演算回路により構成されており、利得を計算し、これに応じた制御信号を利得可変増幅器２３に与えるようになっている。利得可変増幅器２３は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第９実施例の構成によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができる。なお、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿するように構成してもよく、これにより第９実施例と同様の効果を得ることができる。
（第１０実施例）
次に、第１０実施例における信号処理装置について、図１４を参照して説明する。図１４は、第１０実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１４に示すように、第１０実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、反転増幅器１６が第２利得可変手段としての利得可変反転増幅器２４に置き換えられている点が異なる。更に、第１０実施例においては、信号処理装置に、利得可変反転増幅器２４の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変反転増幅器２４に与えるようになっている。利得可変反転増幅器２４は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１０実施例によれば、第１実施例と同様の効果を得ることができることに加え、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができる。なお、上記第２から第８実施例の信号処理回路６ａにおいても、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１０実施例と同様の効果を得ることができる。
（第１１実施例）
次に、第１１実施例における信号処理装置について、図１５を参照して説明する。図１５は、第１１実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１５に示すように、第１１実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、増幅器１３が第１利得可変手段としての利得可変増幅器２５に置き換えられている点が異なる。更に、第１１実施例においては、信号処理装置に利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２５に与えるようになっている。利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１１実施例によれば、第１実施例と同様の効果を得ることができることに加え、回路全体として利得可変増幅器の機能を持たせることが可能になる。なお、上記第２から第８実施例の信号処理回路６ａにおいても、増幅器１３の代わりに、利得可変増幅器２５を適用してもよく、これにより第１１実施例と同様の効果を得ることができる。
（第１２実施例）
次に、第１２実施例における信号処理装置について、図１６を参照して説明する。図１６は、第１２実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１６に示すように、第１２実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、増幅器１３が利得可変増幅器２５に置き換えられている点、及び反転増幅器１６が利得可変反転増幅器２４に置き換えられている点が異なる。更に、第１２実施例においては、信号処理装置に利得可変反転増幅器２４及び利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、例えば、利得を計算し、これに応じた制御信号を利得可変反転増幅器２４及び利得可変増幅器２５に与えるようになっている。利得可変反転増幅器２４及び利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１２実施例によれば、第１実施例と同様の効果を得ることができることに加え、回路全体として利得可変増幅器の機能を持たせることが可能になるとともに、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができる。なお、利得制御部６ｃは、利得可変反転増幅器２４及び利得可変増幅器２５の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変反転増幅器２４及び利得可変増幅器２５の利得の積を一定に保つ方法がある。
また、上記第２から第８実施例の信号処理回路６ａにおいても、増幅器１３の代わりに利得可変増幅器２５を適用し、かつ、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１２実施例と同様の効果を得ることができる。
（第１３実施例）
次に、第１３実施例における信号処理装置について、図１７を参照して説明する。図１７は、第１３実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１７に示すように、第１３実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３が介挿されている点、及び反転増幅器１６が利得可変反転増幅器２４に置き換えられている点が異なる。更に、第１３実施例においては、信号処理装置に、利得可変増幅器２３及び利得可変反転増幅器２４の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２３及び利得可変反転増幅器２４に与えるようになっている。利得可変増幅器２３及び利得可変反転増幅器２４は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１３実施例によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができるとともに、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができる。
なお、利得制御部６ｃは、利得可変増幅器２３及び利得可変反転増幅器２４の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変増幅器２３及び利得可変反転増幅器２４の利得の積を一定に保つ方法がある。この方法により、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を一定に保ったまま、信号抽出回路１５での信号の抽出（伝達）／非抽出（非伝達）のしきい値を実質的に変化させることができる。また、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿し、かつ、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１３実施例と同様の効果を得ることができる。
（第１４実施例）
次に、第１４実施例における信号処理装置について、図１８を参照して説明する。図１８は、第１４実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１８に示すように、第１４実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３が介挿されている点、及び増幅器１３が利得可変増幅器２５に置き換えられている点が異なる。更に、第１４実施例においては、信号処理装置に、利得可変増幅器２３及び利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２３及び利得可変増幅器２５に与えるようになっている。利得可変増幅器２３及び利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１４実施例によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができるとともに、回路全体として利得可変増幅器の機能を持たせることが可能になる。
なお、利得制御部６ｃは、利得可変増幅器２３及び利得可変増幅器２５の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変増幅器２３及び利得可変増幅器２５の利得の積を一定に保つ方法がある。この方法により、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を一定に保ったまま、回路全体として利得可変増幅器の機能を持たせることが可能になる。また、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿し、かつ、増幅器１３の代わりに利得可変増幅器２５を適用してもよく、これにより第１４実施例と同様の効果を得ることができる。
（第１５実施例）
次に、第１５実施例における信号処理装置について、図１９を参照して説明する。図１９は、第１５実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。図１９に示すように、第１５実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３が介挿されている点、反転増幅器１６が利得可変反転増幅器２４に置き換えられている点、及び増幅器１３が利得可変増幅器２５に置き換えられている点が異なる。更に、第１４実施例においては、信号処理装置に、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得制御を行う利得制御部６ｃが備えられている。利得制御部６ｃは、利得を計算し、これに応じた制御信号を利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５に与えるようになっている。利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５は、利得制御部６ｃからの制御信号により利得を変化させることができる。
第１５実施例によれば、第１実施例と同様の効果を得ることができることに加え、入力されたベースバンド信号に含まれる所望の信号成分の振幅が変化した場合にも、利得可変増幅器２３の利得を調整することで、定常状態における信号抽出回路１５への入力振幅が過小になったり過大になったりすることを防ぐことができるとともに、利得可変反転増幅器２４の利得を変化させることで、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を調整することができ、更に、利得可変増幅器２５の利得を変化させることにより、回路全体として利得可変増幅器の機能を持たせることが可能になる。
なお、利得制御部６ｃは、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得を互いに相関を持たせて制御しても良いし、互いに独立に制御しても良い。相関を持たせた制御の例としては、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得の積を一定に保つ方法がある。相関を持たせた方によって、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動を一定に保ったまま、信号抽出回路１５での信号の抽出（伝達）／非抽出（非伝達）のしきい値を実質的に変化させることができる。或いは、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動と、信号抽出回路１５での信号の抽出（伝達）／非抽出（非伝達）の実効的なしきい値を一定に保ったまま、回路全体の利得を変化させることができる。
また、上記第２から第８実施例の信号処理回路６ａにおいても、ローパスフィルタ１４と信号抽出回路１５との間に利得可変増幅器２３を介挿し、かつ、増幅器１３の代わりに利得可変増幅器２５を適用し、かつ、反転増幅器１６（又は増幅器２０）の代わりに利得可変反転増幅器２４（又は利得可変増幅器）を適用してもよく、これにより第１５実施例と同様の効果を得ることができる。
（第１６実施例）
次に、第１６実施例における信号処理装置について、図２０を参照して説明する。図２０は、第１６実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。第１６実施例における信号処理回路６ａは、第１５実施例における信号処理回路６ａと同様の構成であるが、第１６実施例における信号処理装置には、更にベースバンド制御部６ｄが備えられている。
このような構成において、ベースバンド制御部６ｄは、受信されたＲＦ信号の強度に応じて利得可変増幅器２５の利得を制御するようになっており、更に、利得可変増幅器２５の利得設定情報を、利得制御部６ｃに供給するようになっている。一方、利得制御部６ｃは、ベースバンド制御部６ｄから供給された利得可変増幅器２５の利得設定情報を基に、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得を計算し、これに応じた制御信号を利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の全部若しくは一部に与え、利得制御を行うようになっている。
第１６実施例によれば、第１実施例と同様の効果を得ることができることに加え、ＤＣオフセット変動に対する追従応答の速さと、追従時のオーバーシュートの挙動、及び増幅器の利得変更に伴う過渡応答などを最適化することができる。なお、上記第２から第８実施例の信号処理装置においても、第１実施例と同様、第１６実施例における信号処理装置のように構成してもよく、これにより第１６実施例と同様の効果を得ることができる。
（第１７実施例）
次に、第１７実施例における信号処理装置について、図２１を参照して説明する。図２１は、第１７実施例における信号処理装置のうちの信号処理回路６ａ等の概要構成例を示す図である。第１７実施例における信号処理装置は、第１６実施例における信号処理装置と同様の構成であるが、各増幅器の利得制御方法が異なる。
このような構成において、ベースバンド制御部６ｄは、受信されたＲＦ信号の強度に応じて利得可変増幅器２５の利得を制御するようになっており、更に、利得可変増幅器２５の利得設定情報を利得制御部６ｃに供給するようになっている。また、ディジタルドメイン信号処理装置８は、信号復調の際に評価されるビットエラー（信号復調エラーを検出）レートデータを利得制御部６ｃに供給するようになっている。
そして、利得制御部６ｃは、ディジタルドメイン信号処理装置８から供給されたビットエラーレートの情報とを基に、復調エラーが最小になるように、利得可変増幅器２３、利得可変反転増幅器２４及び利得可変増幅器２５の利得を計算し、これを制御信号として利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の全部若しくは一部に与え、利得制御を行うようになっている。更に、利得制御部６ｃは、ベースバンド制御部６ｄから供給された利得可変増幅器２５の利得設定情報と、ディジタルドメイン信号処理装置８から供給されたビットエラーレートの情報とを基に、利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の利得を計算し、これに応じた制御信号を利得可変増幅器２３、利得可変反転増幅器２４、及び利得可変増幅器２５の全部若しくは一部に与え、利得制御を行うようになっている。
第１７実施例によれば、第１実施例と同様の効果を得ることができることに加え、ＤＣオフセット変動に対する追従応答の速さ、追従時のオーバーシュートの挙動、増幅器の利得変更に伴う過渡応答等の最適化、及びビットエラーレートの低減を図ることができる。なお、上記第２から第８実施例の信号処理装置においても、第１実施例と同様、第１７実施例における信号処理装置のように構成してもよく、これにより第１７実施例と同様の効果を得ることができる。
（第１８実施例）
次に、第１８実施例における信号処理装置について、図２２を参照して説明する。図２２は、第１８実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図２２に示すように、第１８実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、ハイパスフィルタ２６が帰還経路の入口から出力端子１１の間に介挿されている点が異なる。
このような構成において、ハイパスフィルタ１２は、その後に接続される帰還経路の応答特性を最適化するような特性に選び、スタティックオフセットのキャンセルに必要な特性は、ハイパスフィルタ２６で実現することができる。従って、第１８実施例によれば、より効果的に第１実施例と同様の効果を得ることができる。なお、上記第２から第１７実施例の信号処理回路６ａにおいても、ハイパスフィルタ２６を帰還経路の入口から出力端子１１の間に介挿してもよく、これにより第１８実施例と同様の効果を得ることができる。
（第１９実施例）
次に、第１９実施例における信号処理装置について、図２３を参照して説明する。図２３は、第１９実施例における信号処理装置のうちの信号処理回路６ａの概要構成例を示す図である。図２３に示すように、第１９実施例における信号処理回路６ａは、ハイパスフィルタ２９、増幅器３０、ローパスフィルタ３１、信号抽出回路３２、及び増幅器３３を備えて構成されており、それぞれの素子（回路）は２入力及び２出力化され、信号経路が差動化されている。第１９実施例における信号処理回路６ａは、第１実施例における信号処理回路６ａと比べ、その基本的機能は同じであるが、第１９実施例における信号処理回路６ａにおけるそれぞれの素子（回路）は、２つの信号に対して同じ処理を行うようになっている。
このような構成において、入力端子２７ａ，２７ｂには互いに極性が異なる同じベースバンド信号が入力され、それぞれの信号がハイパスフィルタ２９を通過し増幅器３０にて増幅された後、出力端子２８ａ，２８ｂから出力されるとともに、それぞれの帰還経路に入力される。帰還経路に入力されたそれぞれのベースバンド信号は、ローパスフィルタ３１にて高調波成分が除去され、信号抽出回路３２にてそれらのベースバンド信号の電圧が予め設定された電圧範囲外である場合には、当該電圧範囲外となる電圧部分の信号が抽出される。そして、抽出されたそれぞれの信号は、増幅器３３にて増幅された後、お互いの信号経路に帰還（つまり、負帰還と同じになる）することになる。これにより、ハイパスフィルタ２９を通過したそれぞれのベースバンド信号から信号抽出回路３２にて抽出された信号分が打ち消され、ベースバンド信号の直流電位が調整されることになる。
従って、第１９実施例の構成においても、第１実施例と同様の効果を得ることができる。なお、上記第２から第１８実施例の信号処理回路６ａにおいても、全ての信号経路を差動化するように構成してもよく、これにより第１９実施例と同様の効果を得ることができる。
以上、本発明の一実施例を説明したが、本発明の具体的な構成は、上記第１乃至第１９実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても、本発明の範囲に含まれる。
また、上記第１乃至第１９実施例においては、本発明をフィードバック型の回路（帰還回路）構成で実現したが、これに限定されるものではなく、フィードフォワード型の回路構成で実現することも可能である。また、上記実施例においては、本発明の信号処理装置をダイレクトコンバージョン受信装置に対して適用したが、これに限定されるものではなく、簡単な構成で、ダイナミックＤＣオフセットへの対応と、所望の信号成分を欠落させない信号伝送とを両立させる必要性のある、あらゆる受信装置に対して適用することができる。
以上説明したように、上述した実施例によれば、信号抽出手段などからなる抽出手段により、処理対象信号の電圧が予め設定された電圧範囲外である場合には、当該電圧範囲外となる電圧部分の信号が抽出され、直流電位調整手段などからなる調整手段により、その抽出された信号に基づいて処理対象信号の直流電位が調整されて出力されるものとなり、所望の信号成分の欠落のない伝送と、ダイナミックオフセットに対する対応とを両立させることができる。
Claims (43)
- 信号を入力する入力部と、前記入力された信号を処理する信号処理部と、前記処理された信号を出力する出力部とを備える信号処理装置において、
前記信号処理部は、前記入力された信号の直流成分を遮断する直流成分遮断手段と、前記直流成分遮断手段を通過した信号の電圧が予め設定された電圧範囲外となる電圧部分の信号を抽出する信号抽出手段と、前記抽出された信号に基づいて前記直流成分遮断手段を通過した信号の直流電位を調整して出力する直流電位調整手段と、を備えることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記信号処理部は、前記入力部から前記出力部に至る出力経路と、前記出力部から当該直流成分遮断手段の出力ノードに帰還する帰還経路と、を備え、
前記信号抽出手段は、前記帰還経路に介挿され、
前記直流電位調整手段は、前記出力経路に介挿されていることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備えることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備え、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第２項に記載の信号処理装置において、
前記信号処理部は、前記帰還経路に入力された信号の高域成分を除去する高域成分除去手段を更に備え、
前記信号抽出手段は、前記高域成分が除去された信号の電圧が予め設定された電圧範囲外である場合に、当該電圧範囲外となる電圧部分の信号を抽出することを特徴とする信号処理装置。 - 請求の範囲第６項に記載の信号処理装置において、
前記信号処理部は、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第６項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備え、
前記信号処理部は、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第６項に記載の信号処理装置において、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段と、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第６項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備え、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段と、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記信号処理部は、前記抽出された信号の極性を反転する反転手段を更に備え、
前記直流電位調整手段は、前記反転された信号に基づいて、前記直流成分遮断手段を通過した信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記信号処理部は、前記直流成分遮断手段を通過した信号の極性を反転する反転手段を更に備え、
前記信号抽出手段は、前記反転された信号の電圧が予め設定された電圧範囲外である場合に、当該電圧範囲外となる電圧部分の信号を抽出することを特徴とする信号処理装置。 - 請求の範囲第２項に記載の信号処理装置において、
前記帰還経路は、負帰還経路であることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記直流電位調整手段は、前記直流成分遮断手段を通過した信号から前記抽出された信号分を打ち消すことにより、前記直流成分遮断手段を通過した信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記直流電位調整手段は、前記直流成分遮断手段を通過した信号と、前記抽出された信号との差分をとることにより、前記直流成分遮断手段を通過した信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記電圧が予め設定された電圧範囲外の状態にある場合における前記直流成分遮断手段の出力ノードから前記出力部への伝達関数に関して、その低域遮断周波数が、前記直流成分遮断手段の低域遮断周波数よりも高くなっていることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記直流成分遮断手段のカットオフ周波数は、所望の信号成分の欠落の影響が無視できる程度に低く選ばれていることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記直流電位調整手段は、前記抽出された信号を積分する積分手段を有し、前記積分された信号に基づいて前記直流成分遮断手段を通過した信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記信号処理部は、前記入力部から前記出力部に至る出力経路と、前記出力部から当該直流成分遮断手段の出力ノードに帰還する帰還経路と、を備え、
前記信号抽出手段は、前記帰還経路に介挿され、
前記直流電位調整手段は、前記出力経路に介挿されていることを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備えることを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段を備えることを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備え、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第１９項に記載の信号処理装置において、
前記信号処理部は、前記帰還経路に入力された信号の高域成分を除去する高域成分除去手段を更に備え、
前記信号抽出手段は、前記高域成分が除去された信号の電圧が予め設定された電圧範囲外である場合に、当該電圧範囲外となる電圧部分の信号を抽出することを特徴とする信号処理装置。 - 請求の範囲第２３項に記載の信号処理装置において、
前記信号処理部は、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第２３項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備え、
前記信号処理部は、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段を更に備えることを特徴とする信号処理装置。 - 請求の範囲第２３項に記載の信号処理装置において、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段と、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第２３項に記載の信号処理装置において、
前記直流電位調整手段は、利得が可変である第１利得可変手段を備え、
前記信号処理部は、前記信号抽出手段と前記直流電位調整手段との間に介挿された、利得が可変である第２利得可変手段と、前記高域成分除去手段と前記信号抽出手段との間に介挿された、利得が可変である第３利得可変手段と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第５、１０，２２，２７項のうちのいずれか１項に記載の信号処理装置において、
前記第１利得可変手段と前記第２利得可変手段の利得の積が一定になるように前記第１利得可変手段または前記第２利得可変手段のうちの少なくとも一つの利得制御を行う利得制御部を更に備えることを特徴とする信号処理装置。 - 請求の範囲第８、１０，２５，２７項のうちのいずれか１項に記載の信号処理装置において、
前記第１利得可変手段と前記第３利得可変手段の利得の積が一定になるように前記第１利得可変手段または前記第３利得可変手段のうちの少なくとも一つの利得制御を行う利得制御部を更に備えることを特徴とする信号処理装置。 - 請求の範囲第９、１０，２６，２７項のうちのいずれか１項に記載の信号処理装置において、
前記第２利得可変手段と前記第３利得可変手段の利得の積が一定になるように前記第２利得可変手段または前記第３利得可変手段のうちの少なくとも一つの利得制御を行う利得制御部を更に備えることを特徴とする信号処理装置。 - 請求の範囲第１０，２７項のうちのいずれか１項に記載の信号処理装置において、
前記第１利得可変手段、前記第２利得可変手段、および前記第３利得可変手段の利得の積が一定になるように前記第１利得可変手段、前記第２利得可変手段、または前記第３利得可変手段のうちの少なくとも一つの利得制御を行う利得制御部を更に備えることを特徴とする信号処理装置。 - 請求の範囲第３，５，８，１０，２０，２２，２５，２７項のうちのいずれか１項に記載の信号処理装置において、
前記出力部から出力された前記信号に基づいて、信号復調を行うとともに、信号復調エラーを検出する復調制御部と、
前記検出された信号復調エラーが最小になるように前記前記第１利得可変手段の利得制御を行う利得制御部と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第４，５，９，１０，２１，２２，２６，２７項のうちのいずれか１項に記載の信号処理装置において、
前記出力部から出力された前記信号に基づいて、信号復調を行うとともに、信号復調エラーを検出する復調制御部と、
前記検出された信号復調エラーが最小になるように前記前記第２利得可変手段の利得制御を行う利得制御部と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第７，８，９，１０，２４，２５，２６，２７項のうちのいずれか１項に記載の信号処理装置において、
前記出力部から出力された前記信号に基づいて、信号復調を行うとともに、信号復調エラーを検出する復調制御部と、
前記検出された信号復調エラーが最小になるように前記前記第３利得可変手段の利得制御を行う利得制御部と、を更に備えることを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記信号処理部は、前記抽出された信号の極性を反転する反転手段を更に備え、
前記積分手段は、前記反転された信号を積分することを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記信号処理部は、前記積分された信号の極性を反転する反転手段を更に備え、
前記直流電位調整手段は、前記反転された信号に基づいて、前記入力された信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１９項に記載の信号処理装置において、
前記帰還経路は、負帰還経路であることを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記直流電位調整手段は、前記入力された信号から前記抽出された信号分を打ち消すことにより、前記信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１８項に記載の信号処理装置において、
前記直流電位調整手段は、前記入力された信号と、前記抽出された信号との差分をとることにより、前記信号の直流電位を調整することを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記予め設定された電圧範囲は、定常状態における前記信号の電圧が、当該電圧範囲内に収まるように設定されていることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記抽出手段は、アンチパラレル接続されたダイオードにより構成されていることを特徴とする信号処理装置。 - 請求の範囲第１項に記載の信号処理装置において、
前記抽出手段は、Ｎ型ＭＯＳＦＥＴと、Ｐ型ＭＯＳＦＥＴとを備え、前記Ｎ型ＭＯＳＦＥＴのゲートと前記Ｐ型ＭＯＳＦＥＴのゲートが接続され、前記Ｎ型ＭＯＳＦＥＴのソースと前記Ｐ型ＭＯＳＦＥＴのソースが接続されて構成されていることを特徴とする信号処理装置。 - 受信した高周波信号と発振信号とを周波数混合してベースバンド信号に変換するミキシング手段と、
前記ベースバンド信号から予め設定された電圧範囲外となる電圧部分の信号を抽出する抽出手段と、
前記抽出された信号に基づいて前記ベースバンド信号の直流電位を調整して出力する調整手段と、を備えることを特徴とするダイレクトコンバージョン受信装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042686 | 2003-02-20 | ||
| JP2003042686 | 2003-02-20 | ||
| PCT/JP2004/000313 WO2004075426A1 (ja) | 2003-02-20 | 2004-01-16 | 信号処理装置、及びダイレクトコンバージョン受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004075426A1 JPWO2004075426A1 (ja) | 2006-06-01 |
| JP4222368B2 true JP4222368B2 (ja) | 2009-02-12 |
Family
ID=32905361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005502665A Expired - Fee Related JP4222368B2 (ja) | 2003-02-20 | 2004-01-16 | 信号処理装置、及びダイレクトコンバージョン受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060141972A1 (ja) |
| JP (1) | JP4222368B2 (ja) |
| WO (1) | WO2004075426A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10344851B3 (de) * | 2003-09-26 | 2005-04-28 | Infineon Technologies Ag | Signalaufbereitungsschaltung |
| JP4332095B2 (ja) * | 2004-10-01 | 2009-09-16 | パナソニック株式会社 | Ｄｃオフセットキャリブレーションシステム |
| JP4227599B2 (ja) | 2005-04-12 | 2009-02-18 | パナソニック株式会社 | 受信回路 |
| US7532874B2 (en) * | 2005-11-09 | 2009-05-12 | Texas Instruments Incorporated | Offset balancer, method of balancing an offset and a wireless receiver employing the balancer and the method |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5179730A (en) * | 1990-03-23 | 1993-01-12 | Rockwell International Corporation | Selectivity system for a direct conversion receiver |
| JPH0832462A (ja) * | 1994-07-15 | 1996-02-02 | Uniden Corp | カーテジアンループのｄｃオフセット回路 |
| US5898912A (en) * | 1996-07-01 | 1999-04-27 | Motorola, Inc. | Direct current (DC) offset compensation method and apparatus |
| EP0863606B1 (en) * | 1997-03-05 | 2003-09-24 | Nec Corporation | Direct conversion receiver capable of cancelling DC offset voltages |
| US6516187B1 (en) * | 1998-03-13 | 2003-02-04 | Maxim Integrated Products, Inc. | DC offset correction for direct conversion tuner IC |
| CA2234037A1 (en) * | 1998-04-03 | 1999-10-03 | Mohammad Hossein Shakiba | Latch-up recovery in quantized feedback dc restorer circuits |
| US6356749B1 (en) * | 1998-11-04 | 2002-03-12 | Motorola, Inc. | Automatic adapt circuit for circumventing demodulator transients in radio receiver |
| EP1201029B1 (en) * | 1999-05-24 | 2003-04-02 | Level One Communications, Inc | Automatic gain control and offset correction |
| GB2355900B (en) * | 1999-10-29 | 2004-03-17 | Ericsson Telefon Ab L M | Radio receiver |
| US6631255B1 (en) * | 2000-06-28 | 2003-10-07 | Northrop Grumman Corporation | Multi-carrier receiver for a wireless telecommunication system |
| JP3489621B2 (ja) * | 2000-09-28 | 2004-01-26 | 日本電気株式会社 | ダイレクトコンバージョン受信機のベースバンド回路 |
| EP1202511B1 (en) * | 2000-10-30 | 2006-01-11 | Texas Instruments France | Method for estimating and removing a time-varying DC-offset |
| US6907235B2 (en) * | 2001-01-02 | 2005-06-14 | Texas Instruments Incorporated | Apparatus and method for canceling DC offset in communications signals |
| JP3979485B2 (ja) * | 2001-01-12 | 2007-09-19 | 株式会社ルネサステクノロジ | 信号処理用半導体集積回路および無線通信システム |
| US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
| JP2002359575A (ja) * | 2001-05-31 | 2002-12-13 | Fujitsu Ltd | ダイレクトコンバージョン受信機 |
| US7072427B2 (en) * | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7356326B2 (en) * | 2001-12-12 | 2008-04-08 | Samsung Electronics Co., Ltd. | Direct-conversion receiver for removing DC offset |
| JP2003198404A (ja) * | 2001-12-26 | 2003-07-11 | Matsushita Electric Ind Co Ltd | ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにｒｆ信号の受信方法 |
| JP3984482B2 (ja) * | 2002-02-04 | 2007-10-03 | 富士通株式会社 | Ｄｃオフセットキャンセル回路 |
| US7123046B2 (en) * | 2002-02-13 | 2006-10-17 | Micron Technology, Inc | Apparatus for adaptively adjusting a data receiver |
| US6975848B2 (en) * | 2002-06-04 | 2005-12-13 | Parkervision, Inc. | Method and apparatus for DC offset removal in a radio frequency communication channel |
| US6862439B2 (en) * | 2002-06-28 | 2005-03-01 | Nokia Corporation | Offset compensation in a direct-conversion receiver |
| DE10250613B4 (de) * | 2002-10-30 | 2007-02-08 | Advanced Micro Devices, Inc., Sunnyvale | Integrierter RF-Signalpegeldetektor, der für die automatische Leistungspegelsteuerung verwendbar ist |
-
2004
- 2004-01-16 JP JP2005502665A patent/JP4222368B2/ja not_active Expired - Fee Related
- 2004-01-16 US US10/545,671 patent/US20060141972A1/en not_active Abandoned
- 2004-01-16 WO PCT/JP2004/000313 patent/WO2004075426A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2004075426A1 (ja) | 2006-06-01 |
| WO2004075426A1 (ja) | 2004-09-02 |
| US20060141972A1 (en) | 2006-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4235841B2 (ja) | 信号処理装置および信号処理方法 | |
| US8060038B2 (en) | Radio transmitter using Cartesian loop | |
| TWI502882B (zh) | 功率放大器飽和偵測 | |
| US9031529B2 (en) | Method and system for low-noise, highly-linear receiver front-end | |
| US7196579B2 (en) | Gain-controlled amplifier, receiver circuit and radio communication device | |
| JP4468359B2 (ja) | 受信回路と、それを用いた受信装置および送受信装置 | |
| WO2009147891A1 (ja) | カーテシアンループを用いた無線送信装置 | |
| US8610495B2 (en) | Adaptive filtering of blocker signals in demodulators | |
| JP2002314345A (ja) | 高周波増幅回路およびこれを用いた無線通信装置 | |
| JPWO2004057768A1 (ja) | 送信回路およびそれを用いた送受信機 | |
| JP2009253814A (ja) | フィルタ回路及び受信装置 | |
| JP4222368B2 (ja) | 信号処理装置、及びダイレクトコンバージョン受信装置 | |
| US7209715B2 (en) | Power amplifying method, power amplifier, and communication apparatus | |
| JP5163657B2 (ja) | ノイズ抑制装置 | |
| JP5074279B2 (ja) | 信号処理装置 | |
| KR20180092706A (ko) | 포락선 검출 회로 | |
| US20080242253A1 (en) | Frequency converter and radio receiver using the same | |
| JP2010273009A (ja) | 電圧変換回路および無線通信装置 | |
| JP2010193280A (ja) | カーテシアンループを用いた無線送信装置 | |
| US6563361B1 (en) | Method and apparatus for a limiting amplifier with precise output limits | |
| JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
| KR100470718B1 (ko) | 직류 오프셋 제거 장치 | |
| JPS5875906A (ja) | 高周波直線増幅装置 | |
| JP3653566B2 (ja) | 直交変調回路 | |
| JP2009296073A (ja) | カーテシアンループを用いた無線送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4222368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |