JP5163657B2 - ノイズ抑制装置 - Google Patents

Description

本発明は無線装置が備える受信装置で発生するＤＣ成分（ＤＣオフセット）を補正する際に発生するノイズや送信装置で発生するローカルリーク成分を補正する際に発生するノイズの振幅を抑制するためのノイズ抑制装置に関する。

近年の携帯用電子機器や家電機器あるいはパーソナルコンピュータ用の周辺機器等では、機器間のデータ通信に無線装置が用いられる。無線装置には、データ量の増大に伴って伝送速度の高速化や省電力化が要求され、そのような要求を実現する通信方式として、例えばマルチバンドＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｉｐｌｅｘｉｎｇ）方式を利用したＵＷＢ（Ｕｌｔｒａ ｗｉｄｅ Ｂａｎｄ）通信装置が期待されている（例えば“Ｈｉｇｈ Ｒａｔｅ Ｕｌｔｒａ Ｗｉｄｅｂａｎｄ ＰＨＹ ａｎｄ ＭＡＣ Ｓｔａｎｄａｒｄ”， Ｅｃｍａ ｉｎｔｅｒｎａｔｉｏｎａｌ ｓｔａｎｄａｒｄ ＥＣＭＡ−３６８ １ｓｔ Ｅｄｉｔｉｏｎ， Ｄｅｃｅｍｂｅｒ ２００５， ｐｐ．７，１４−１６参照）。さらに、近年の無線装置には、通信規格を統一することで、より広範な機器で利用できるように低コスト化が要求されている。

無線装置の低コスト化に有利な構成としては、図１に示すような無線周波数（ＲＦ）信号を局部発信周波数（ＬＯ）信号によってベースバンド帯の信号へ直接変換するダイレクトコンバージョン方式が知られている。なお、図１はダイレクトコンバージョン方式を採用した受信装置の背景技術の構成例を示している。

図１に示す受信装置は、アンテナ装置１０１、低雑音増幅回路（ＬＮＡ）１０２、ミキサ１０３、局部発振器（ＬＯ）１０４、第１の可変利得増幅器（ＶＧＡ）１０５、低域通過型フィルタ（ＬＰＦ）１０６、第２のＶＧＡ１０７及びＡ／Ｄ変換器（ＡＤＣ）１０８を備えている。

ＬＮＡ１０２は、アンテナ装置１０１で受信したＲＦ信号を増幅する。

ミキサ１０３は、ＬＮＡ１０２から出力されたＲＦ信号とＬＯ１０４から出力されたＬＯ（局部発信周波数）信号とをミキシングし、ベースバンド信号を生成する。

第１のＶＧＡ１０５及び第２のＶＧＡ１０７は、ＡＤＣ１０８のダイナミックレンジに合わせてミキサ１０３から出力されたベースバンド信号を増幅する。

ＬＰＦ１０６は、ベースバンド信号に含まれる不要な高周波成分を除去する。

ＡＤＣ１０８は、アナログ信号から成るベースバンド信号をデジタル信号に変換し、不図示のベースバンド処理回路へ出力する。

ダイレクトコンバージョン方式は、少ない部品点数でＲＦ信号からベースバンド信号への変換、及びベースバンド信号からＲＦ信号への変換が可能であるため、無線装置を低コストで実現できる。しかしながら、ダイレクトコンバージョン方式には以下のような課題があることが知られている。

図１に示す受信装置では、上述したようにミキサ１０３によってＬＮＡ１０２から出力されたＲＦ信号とＬＯ１０４から出力されたＬＯ信号とをミキシングすることでベースバンド信号を生成する。このとき、ミキサ１０３は、ＲＦ信号とＬＯ信号とをミキシングすると共に、ＬＯ１０４から基板や電源を経由してミキサ１０３へ混入したＬＯ信号の漏洩成分（以下、ＬＯ成分と称す）１０９とＬＯ１０４から供給されたＬＯ信号とをミキシングするため、ベースバンド信号にＤＣ成分（ＤＣオフセット）が発生する。このミキサ１０３に対するＬＯ成分１０９の漏洩量はＬＯ信号の周波数によって変化するため、ミキサ１０３から出力されるＤＣオフセットの値はＬＯ信号の周波数に応じて変化する。

上述したように第１のＶＧＡ１０５及び第２のＶＧＡ１０７は、ＡＤＣ１０８の入力信号が飽和しないように利得を調整する。そのため、ミキサ１０３の出力にＤＣオフセットが含まれていると、第１のＶＧＡ１０５及び第２のＶＧＡ１０７は、該ＤＣオフセットでＡＤＣ１０８の入力信号が飽和しないように利得を抑制してベースバンド信号を増幅する。その結果、ベースバンド信号が十分に増幅されずに受信感度が低下してしまう。この現象は、ＲＦ信号に漏洩したＬＯ成分１０９をＬＯ信号自身でミキシングすることからセルフミキシングと呼ばれる。

ミキサ１０３の出力にＤＣオフセットが現れる原因には、上記セルフミキシング以外に、ミキサ１０３の各部品の特性ばらつきに起因するＤＣオフセットが知られているが、ここではセルフミキシングによるＤＣオフセットについてのみ説明した。

ミキサ１０３の出力に現れるＤＣオフセットは、複数の異なる周波数のＬＯ信号を用いる場合にさらに深刻な問題となる。例えば上記ＯＦＤＭ方式を採用するＵＷＢ通信装置（以下、単にＵＷＢと称す）では、３．１ＧＨzから１０．６ＧＨｚの通信帯域を１４のバンドに分割し、１バンドあたり５２８ＭＨｚの帯域を使用してＯＦＤＭ変調された信号を送受信する。また、ＵＷＢでは、各端末に対して３つのバンドを割り当て、それらのバンドを３１２．５ｎｓ毎に切り替えてデータを送受信する（図２参照）。このように、時間の経過と共にキャリアとして用いる無線周波数を切り替える方式は周波数ホッピングと呼ばれる。

図１に示したダイレクトコンバージョン方式の受信装置において無線周波数がホッピングすると、ミキサ１０３の出力に現れるＤＣオフセットの大きさは、例えば図３に示すように変化する。このとき、ホッピング周期に対応するホッピング周波数成分が受信信号の帯域に近いと、ホッピング周波数成分のみを除去するのが困難であるため、受信信号の帯域の一部も遮断されてＳ／Ｎが劣化し、受信感度がさらに低下する。

このような問題を改善する第１背景技術として、図４Ａや図４Ｂに示す構成が知られている。図４Ａおよび図４Ｂは特開２００１−２１１０９８号公報に記載された無線装置が備えるベースバンド回路の一例を示している。

図４Ａおよび図４Ｂは、ＶＧＡから出力されるＤＣオフセットを検出し、該検出したＤＣオフセットがゼロになるようにＶＧＡの出力電圧を制御する構成である。

図４Ａに示す回路は、ＶＧＡ４０１の出力に現れるＤＣオフセットをＡ／Ｄ変換器（ＡＤＣ）を用いてデジタル信号に変換し、制御回路により該ＤＣオフセットを補正するための補正信号を生成し、生成した補正信号をＤ／Ａ変換器（ＤＡＣ）を用いてアナログ信号に変換してＶＧＡ４０１の制御端子に供給する。

同様に、ＶＧＡ４０２の出力に現れるＤＣオフセットをＡ／Ｄ変換器（ＡＤＣ）を用いてデジタル信号に変換し、制御回路により該ＤＣオフセットを補正するための補正信号を生成し、生成した補正信号をＤ／Ａ変換器（ＤＡＣ）を用いてアナログ信号に変換してＶＧＡ４０２の制御端子に供給する。

さらに、図４Ａに示す回路は、ＶＧＡ４０２に差動入力するための２つの信号線どうしを短絡するスイッチ４０５を備えている。スイッチ４０５は、ＶＧＡ４０２のＤＣオフセットの補正時にオンすることでＶＧＡ４０２の入力信号をゼロに設定する。

図４Ｂに示す回路は、後段するＶＧＡ４０４の出力に現れるＤＣオフセットをＡ／Ｄ変換器（ＡＤＣ）を用いてデジタル信号に変換し、制御回路により該ＤＣオフセットを補正するための補正信号を生成し、生成した補正信号をＤ／Ａ変換器（ＤＡＣ）を用いてアナログ信号に変換して前段のＶＧＡ４０３の制御端子に供給している。

また、図４Ｂに示す回路は、ＶＧＡ４０３とＶＧＡ４０４間に挿入されたＬＰＦ４０６にスイッチ４０７を備えている。スイッチ４０７は、ＬＰＦ４０６の遅延によりＤＣオフセットの補正に時間を要する問題を改善するためのものであり、補正時にスイッチをオフにしてＬＰＦ４０６の時定数を小さくすることで補正に要する収束時間を短縮している。

第１背景技術では、ＶＧＡのオフセットを補正すると共に、ミキサから出力されるセルフミキシングによるＤＣオフセットも補正できる。また、周波数ホッピングに同期してミキサから異なる値のＤＣオフセットが出力されても、ホッピング周波数毎に上記と同様の処理を実行することでＤＣオフセットを補正できる。

また、ミキサの出力に現れるＤＣオフセットを補正する第２背景技術として、図５に示す特開２００６−２２０３６８６号公報に記載された構成がある。

図５に示すように、第２背景技術は、直列に接続されたスイッチ５０１及びキャパシタ５０２を３組備え、それらと抵抗器５０３により構成される３組の高域通過型フィルタ（ＨＰＦ）がミキサの出力に接続された構成である。なお、図５に示す例では、ＩチャネルとＱチャネルとにそれぞれ３組のＨＰＦを備えている。

スイッチ５０１は、周波数のホッピングに同期してオン、オフを繰り返す。例えば、ＬＯ信号がＦ１、Ｆ２、Ｆ３の３種類の周波数でホッピングする場合を例にして動作を説明する。

図５に示す構成では、ローカル周波数がＦ１の時、ＳＷ＃１がオンし、ＳＷ＃２及びＳＷ＃３がオフする。このとき、ミキサの出力信号はＣ＃１とＲで構成されたＨＰＦを経由してＬＰＦへ出力され、Ｃ＃１とＲで積分された信号の直流成分がＣ＃１の両端に蓄積される。

次に、ローカル周波数がＦ１からＦ２にホッピングすると、ＳＷ＃１及びＳＷ＃３がオフし、ＳＷ＃２がオンする。このとき、ミキサの出力信号はＣ＃２とＲで構成されたＨＰＦを経由してＬＰＦへ出力され、Ｃ＃２とＲで積分された信号の直流成分がＣ＃２の両端に蓄積される。

ローカル周波数がＦ２からＦ３にホッピングした場合も、同様にＣ＃３とＲで積分された信号の直流成分がＣ＃３の両端に蓄積される。以上の処理を繰り返すことで、各ローカル周波数に対応した直流成分が容量Ｃ＃１〜３に蓄積され、周波数がホッピングすることでミキサから出力されるＤＣオフセットがＬＰＦへ出力されることがない。

また、ミキサの出力に現れるＤＣオフセットを補正する第３背景技術として、図６に示す特開２００６−０２０３３４号公報に記載された構成がある。

第３背景技術は、図４Ａ及び図４Ｂに示した第１背景技術と同様に、増幅部（第１背景技術ではＶＧＡ）の出力に現れるＤＣオフセットをＡ／Ｄ変換器（ＡＤＣ）でデジタル信号に変換して制御部に供給し、制御部で生成した補正信号をＤ／Ａ変換器（ＤＡＣ）でアナログ信号に変換して増幅部の入力に帰還する構成である。

この第３背景技術と第１背景技術の主な相違点は次の２点である。

第１に、第１背景技術では補正信号をＶＧＡに供給することでＶＧＡのＤＣオフセットを補正する。それに対して、第３背景技術では補正信号を増幅部（ＶＧＡ）の前段に配置した加算器６０１に入力することで増幅部のＤＣオフセットを補正する構成である。

第２に、第１背景技術では周波数ホッピング毎にミキサから出力されるＤＣオフセットを１つのＤＡＣを用いてアナログ信号に変換してＶＧＡに供給する。それに対して、第３背景技術では各ホッピング周波数に対応するＤＡＣを備え、予め各周波数で発生するＤＣオフセットの補正値をレジスタ等に保存しておき、各レジスタに保存された値を対応するＤＡＣでアナログ信号に変換して加算器６０１に供給している。このように複数のＤＡＣを用いる構成では、高速な周波数ホッピングが要求される無線装置でも比較的変換速度が遅いＤＡＣで対応できる。

また、上述した周波数ホッピングは、受信装置だけでなく送信装置にも悪影響を与えることが知られている。

送信装置では、ミキサのオフセットやミキサに入力されるベースバンド信号のＤＣオフセットがＬＯ信号によってミキシングされると、ミキサの出力にＬＯ信号の周波数成分が現れる（以降、この現象をローカルリークと呼ぶ）。このＬＯ信号を送信することで不要輻射が発生すると、法令等で定められた無線装置の規格を満たさないおそれがある。

また、ローカルリーク量はミキサを構成する部品の特性ばらつきによってＬＯ信号の周波数に依存して変化するため、周波数ホッピング方式を採用するシステムではＬＯ信号の周波数毎にローカルリークの補正が必要になる。

この送信装置で発生するＤＣオフセットを補正する第４背景技術として、図７に示す特開２００６−２３８２４３号公報に記載された構成が知られている。なお、図７では特開２００６−２３８２４３号公報に記載された構成を要点が分かる程度に簡略化して示している。

第４背景技術では、ミキサ（変調回路）７０２の出力をコンパレータ７０３でモニタし、ミキサ７０２から出力されるＬＯ信号が無くなるように制御ロジック回路７０４で生成した補正信号をミキサの入力側に設けた加算器に入力する構成である。このような構成により、特性ばらつきの大きい部品を用いてミキサを構成してもローカルリークを低減できる。

しかしながら上述した第１背景技術〜第４背景技術を用いてＤＣオフセットやローカルリークを補正する構成では以下のような問題がある。

第１の問題点は、周波数ホッピングによるＤＣオフセットの変動を正確に補正できないと、補正誤差によりスパイクノイズが発生することである。以下、図８を用いてこの現象について説明する。

図８は、Ｆ１、Ｆ２、Ｆ３の３種類の周波数で周波数ホッピングを行う受信装置の信号波形の例を示している。

ミキサの出力には、Ｆ１、Ｆ２、Ｆ３に対応するＬＯ信号と、点線で示すＤＣオフセットと、受信信号（不図示）を含む波形が現れる。図８ではＤＣオフセットの変動のみを抜き出して示している。

ＤＣオフセットは、該ＤＣオフセットと絶対値が等しく、かつ極性が反転した理想的な補正値（図８の「理想補正値」参照）を生成し、ミキサの出力信号に加算することで補正できる。ここで、理想補正値を生成するためには、ＤＣオフセットの変動を高速に検出すると共に、高速かつ高分解能のＤＡＣを用いる必要がある。そのため、無線装置のコストが増大してしまう。コストの増大を抑制するために簡易なＤＡＣを用いると、ＤＣオフセットの変動に追随する補正値を生成できないため（図８の「実際の補正値」参照）、ホッピングによって無線周波数が遷移している期間（周波数遷移期間）で補正誤差が生じる。

上述したように、ミキサの出力にＤＣオフセットがあると、ＶＧＡの利得が抑制されて受信感度が低下するため、ＤＣオフセットはミキサから出力されたベースバンド信号をＶＧＡに入力する前に除去するのが望ましい。

しかしながら、ミキサの出力側にＤＡＣを用いたＤＣオフセットを補正する回路を設けると、上述した周波数遷移期間で発生した補正誤差がＶＧＡへ出力されてしまうため、この補正誤差が増幅されて図８の「補正出力」で示すようにスパイクノイズが生成されてしまう。

第２の問題点は、ＤＣオフセットの補正時、補正タイミングのずれによって大きなスパイクノイズが発生することである。図８に示した例では周波数ホッピングにおける周波数遷移期間で発生する補正誤差を例示したが、周波数ホッピングのタイミングと補正のタイミングがずれた場合も補正誤差が発生する。このような補正タイミングのずれに起因して発生するスパイクノイズは、第２背景技術のようにＤＡＣを用いない構成でも発生する。すなわち、周波数ホッピングのタイミングと図５に示したスイッチ５０１の切り替えのタイミングとがずれていると、補正誤差が発生してスパイクノイズが生成されてしまう。

この補正タイミングのずれに起因する補正誤差は、特に高速な周波数ホッピングが要求される無線装置で顕著に現れる。例えばＵＷＢ通信装置では、３１２．５ｎｓ毎に９．４７ｎｓの期間で周波数ホッピングを完了することが要求されている。このような高速に周波数がホッピングする要求は、従来の無線装置にはなかった。今後、データ伝送速度に対する高速化要求がさらに大きくなると、より高速な周波数ホッピングが要求される可能性がある。

近年の無線装置は、機能の増加に伴うＬＳＩの大規模化等によって配線長が長くなる傾向にあるため、周波数の切り替えタイミングとＤＣオフセットの補正値の出力タイミングのスキュー調整が必要になる。そのため、無線装置の設計工数が増大してコストが増大する。

第３の問題点は、ＤＡＣを用いてＤＣオフセットを補正する構成では、ＤＡＣのグリッジノイズによってスパイクノイズが発生することである。

ＤＡＣは、入力されたデジタルコードに対応するアナログ値を出力する際に、変更前のデジタルコードや変更後のデジタルコード以外のアナログ値（グリッジノイズ）を一瞬出力することがある。

ＤＡＣから出力されるグリッジノイズはＤＣオフセットの補正誤差となるため、上述した第１及び第２の問題点と同様に、後段のＶＧＡ等によって増幅されてスパイクノイズとなる。

この現象を改善するためには、グリッジノイズが発生しないＤＡＣを用いる必要があるが、グリッジノイズが発生しない高性能なＤＡＣを用いると、ＤＣオフセットを補正するためのオフセット補正回路の規模や消費電力の増大を招いてしまう。なお、ＤＡＣの出力信号をフィルタリングすることでグリッジノイズを低減する方法も考えられるが、その場合、ＤＡＣのセトリング特性の劣化を防止しなければならず、設計が困難になる。

第４の問題点は、第４背景技術で示したローカルリークを補正する構成でも、上述した第１〜第３の問題点と同様に、補正誤差の発生や補正タイミングのずれ、あるいはＤＡＣのグリッジによってスパイクノイズが発生することである。

送信装置が備えるミキサからスパイクノイズが出力されると、後段の送信用の増幅回路が飽和動作し、不要な輻射が発生して法令等で定められた規格を満足しないおそれがある。このスパイクノイズを低減するためにスキューの調整やＤＡＣの特性改善等を行うと、無線装置の回路規模や消費電力の増大を招いてしまう。

そこで、本発明は、無線周波数のホッピングに伴って発生するＤＣオフセットやローカルリークを補正することで生成されるノイズの振幅を抑制できるノイズ抑制装置を提供することを目的とする。

上記目的を達成するため本発明のノイズ抑制装置は、受信装置で発生するノイズの振幅を抑制するためのノイズ抑制装置であって、
無線周波数がホッピングすることで発生するＤＣオフセットの変動を補正する少なくとも１つのオフセット補正部と、
前記無線周波数のホッピングに同期してオンオフするスイッチ及び前記スイッチを介して低インピーダンスノードと前記オフセット補正部の２つの差動出力線間にそれぞれ接続される２つの振幅抑制部を備え、前記オフセット補正部で発生した前記ノイズの振幅を抑制する少なくとも１つのノイズ除去部と、
を有する。

または、送信装置で発生するノイズの振幅を抑制するためのノイズ抑制装置であって、
無線周波数がホッピングすることで発生するローカルリークの変動を補正する少なくとも１つのローカルリーク補正部と、
前記無線周波数のホッピングに同期してオンオフするスイッチ及び前記スイッチを介して低インピーダンスノードと前記オフセット補正部の２つの差動出力線間にそれぞれ接続される２つの振幅抑制部を備え、前記ローカルリーク補正部で発生した前記ノイズの振幅を抑制する少なくとも１つのノイズ除去部と、
を有する。

図１は、ダイレクトコンバージョン方式を採用した受信装置の背景技術の構成を示すブロック図である。 図８０は、ＵＷＢ通信装置における周波数ホッピングの様子を示す模式図である。 図３は、図１に示したミキサの出力に現れるＤＣオフセットが周波数ホッピングによって変化する様子を示す模式図である。 図４Ａは、ＤＣオフセットを補正するための第１背景技術の構成を示すブロック図である。 図４Ｂは、ＤＣオフセットを補正するための第１背景技術の構成を示すブロック図である。 図５は、ＤＣオフセットを補正するための第２背景技術の構成を示すブロック図である。 図６は、ＤＣオフセットを補正するための第３背景技術の構成を示すブロック図である。 図７は、ローカルリークを補正するための第４背景技術の構成を示すブロック図である。 図８は、背景技術によるＤＣオフセットの補正時にスパイクノイズが発生する様子を示すタイミングチャートである。 図９は、第１の実施の形態のノイズ抑制装置の構成を示すブロック図である。 図１０は、図９に示したノイズ抑制装置の動作を示すタイミングチャートである。 図１１は、第２の実施の形態のノイズ抑制装置の構成を示すブロック図である。 図１２は、第３の実施の形態のノイズ抑制装置の構成を示すブロック図である。 図１２は、第４の実施の形態のノイズ抑制装置の構成を示すブロック図である。 図１４は、第５の実施の形態のノイズ抑制装置の構成を示すブロック図である。 図１５Ａは、第１の実施の形態〜第４の実施の形態で示した振幅抑制部の実施例を示す回路図である。 図１５Ｂは、第１の実施の形態〜第４の実施の形態で示した振幅抑制部の実施例を示す回路図である。 図１５Ｃは、第１の実施の形態〜第４の実施の形態で示した振幅抑制部の実施例を示す回路図である。

次に本発明について図面を用いて説明する。

（第１の実施の形態）
図９は第１の実施の形態のノイズ抑制装置の構成を示すブロック図であり、図１０は図９に示したノイズ抑制装置の動作を示すタイミングチャートである。なお、図９は第１の実施の形態のノイズ抑制装置を含む受信装置が備えるミキサからＡＤＣまでの構成例を示している。

図９に示すように、第１の実施の形態のノイズ抑制装置は、ミキサ９０１を含むオフセット補正部９０２と、オフセット補正部９０２の２つの差動出力線間に接続されたノイズ除去部９０５と、オフセット補正部９０２に対してＤＣオフセットを補正するための補正信号を供給すると共にノイズ除去部９０５の動作を制御する制御部９０６とを有する構成である。

ノイズ除去部９０５は、直列に接続されたスイッチ９０３Ａ、振幅抑制部９０４及びスイッチ９０３Ｂを備えている。

オフセット補正部９０２は、例えば図４〜図６で示した背景技術の回路を備え、ミキサ９０１から出力される、周波数ホッピングに同期して変動するＤＣオフセットを補正する機能を備えている。

スイッチ９０３Ａ及び９０３Ｂは、オフセット補正部９０２の２つの差動出力線と振幅抑制部９０４間に接続され、制御部９０６から出力される制御信号にしたがって、キャリアとして用いる無線周波数のホッピングに伴う周波数遷移期間でオンし、キャリアとして用いる無線周波数が一定の信号受信期間でオフする。

振幅抑制部９０４は、スイッチ９０３Ａ及び９０３Ｂのオン時、オフセット補正部９０２の２つの出力信号（差動信号）の電位差を予め設定されたしきい値以下にクリップする、または高周波成分に対してインピーダンスが十分に小さい回路を用いてオフセット補正部９０２の２つの出力信号に含まれる高周波成分の振幅を抑制する。

制御部９０６は、プログラムにしたがって動作するＣＰＵやＤＳＰあるいは各種の論理回路を組み合わせることで実現できる。

図９に示した受信装置が備えるノイズ抑制装置の動作について図１０を用いて説明する。

図１０は、Ｆ１、Ｆ２、Ｆ３の３種類の周波数で周波数ホッピングを行う受信装置の信号波形の例を示している。

図１０に示すように、ミキサ９０１の出力には、Ｆ１、Ｆ２、Ｆ３に対応するＬＯ信号と、点線で示すＤＣオフセットと、受信信号（不図示）を含む波形が現れる。図１０ではＤＣオフセットの変動のみを抜き出して示している。

上述したように、ＤＣオフセットは、該ＤＣオフセットと極性が異なる理想的な補正値を生成し、ミキサの出力信号に加算することで補正できる。理想的な補正値を生成するためには、ＤＣオフセットの変化を高速に検出すると共に、高速かつ高分解能のＤＡＣを用いる必要がある。本実施形態では、無線装置のコストの増大を抑制するためにオフセット補正部９０２に簡易な構成のＤＡＣを用いる。そのため、ＤＣオフセットの変動に追随する補正値を生成できない（図１０の「補正値」参照）。

しかしながら、本実施形態では、周波数ホッピングに伴う周波数遷移期間でスイッチ９０３Ａ及び９０３Ｂをオンさせ、オフセット補正部９０２の出力信号を振幅抑制部９０４に通過させる。このとき、周波数遷移期間で発生するスパイクノイズは、比較的高い周波数成分であるため、図１０の「補正出力」で示すように振幅抑制部９０４によって振幅が抑制される。

したがって、周波数遷移期間にてオフセット補正部９０２からスパイクノイズが出力されても、振幅抑制部９０４により該スパイクノイズの振幅が抑制されるため、ＶＧＡによる増幅後の信号（ベースバンド出力）に含まれるスパイクノイズの振幅も低減する。

なお、スイッチ９０３Ａ及び９０３Ｂがオンオフすることで発生するスイッチングノイズは、オフセット補正部９０２の差動出力に同相成分で現れるため無視できる。部品の特性ばらつき等によってオフセット補正部９０２の差動出力に差動成分のスイッチングノイズが現れても、スイッチ９０３Ａ及び９０３Ｂのサイズを小さくすれば、該スイッチングノイズを無視できる程度に低減できる。

よって、本実施形態のノイズ抑制装置によれば、補正誤差や補正タイミングのずれ等によってオフセット補正部９０２でスパイクノイズが発生しても、該スパイクノイズの振幅をノイズ除去部９０５によって抑制できるため、設計時に周波数の切り替えタイミングとＤＣオフセットの補正値の出力タイミングのスキューを考慮する必要がない。そのため、設計コストを低減できる。

また、オフセット補正部９０２にグリッジノイズが発生するＤＡＣを用いてもノイズ除去部９０５によってスパイクノイズを抑制できるため、高性能なＤＡＣを用いる必要がない。そのため、無線装置の消費電力や回路面積を低減できる。

なお、本実施形態では、オフセット補正部９０２の後段にノイズ除去部９０５を接続した構成例を示したが、ノイズ除去部９０５は回路が飽和動作しなければフィルタやＶＧＡの後段に接続してもよい。また、ノイズ除去部９０５はオフセット補正部９０２とＡＤＣ間に２つ以上備えていてもよい。
（第２の実施の形態）
第１の実施の形態では、振幅抑制部９０４をオフセット補正部９０２の２つの差動出力線間に配置した構成例を示した。第２の実施の形態のノイズ抑制装置は、ノイズ除去部を低インピーダンスノード（例えば接地電位や電源等）とオフセット補正部の２つの差動出力線間にそれぞれ配置する構成である。

図１１は第２の実施の形態のノイズ抑制装置の構成を示すブロック図である。

図１１に示すように、第２の実施の形態のノイズ抑制装置は、ノイズ除去部１１０５が接地電位とオフセット補正部１１０２の２つの差動出力線間にそれぞれ接続された構成である。

ノイズ除去部１１０５は、直列に接続されたスイッチ１１０３及び振幅抑制部１１０４を備えている。図１１では、ノイズ除去部１１０５を接地電位とオフセット補正部１１０２の２つの差動出力線間にそれぞれ接続した構成例を示しているが、上述したようにノイズ除去部１１０５は、他の低インピーダンスノード（例えば、電源）とオフセット補正部１１０２の２つの差動出力線間に接続してもよい。その他の構成及び動作は第１の実施の形態と同様であるため、その説明は省略する。

第２の実施の形態のノイズ抑制装置によれば、ノイズ除去部１１０５が接地電位または低インピーダンスノードとオフセット補正部１１０２の２つの差動出力線間に接続されているため、第１の実施の形態と同様の効果に加えてオフセット補正部１１０２の出力信号に同相成分で現れるスパイクノイズも除去できる。
（第３の実施の形態）
第３の実施の形態は、第１の実施の形態で示したノイズ抑制装置を送信装置に適用した例である。

図１２は第３の実施の形態のノイズ抑制装置の構成を示すブロック図である。なお、図１２は第３の実施の形態のノイズ抑制装置を含む送信装置が備えるミキサからアンテナ装置までの無線信号処理に係る構成例を示している。

図１２に示すように、第３の実施の形態のノイズ抑制装置は、ミキサ１２０１を含むローカルリーク補正部１２０２と、ローカルリーク補正部１２０２の２つの差動出力線間に接続されたノイズ除去部１２０５と、ローカルリーク補正部１２０２にＤＣオフセットを補正するための補正信号を供給すると共にノイズ除去部１２０５の動作を制御する制御部１２０６とを有する構成である。

ノイズ除去部１２０５は、直列に接続されたスイッチ１２０３Ａ、振幅抑制部１２０４及びスイッチ１２０３Ｂを備えている。

ローカルリーク補正部１２０２は、例えば図４〜図６で示した背景技術の回路を備え、ミキサ１２０１から出力される、周波数ホッピングに同期して変動するローカルリークを補正する機能を備えている。

制御部１２０６は、プログラムにしたがって動作するＣＰＵやＤＳＰあるいは各種の論理回路を組み合わせることで実現できる。

本実施形態では、第１の実施の形態のノイズ抑制装置と同様に、制御部１２０６の制御により、周波数ホッピングに伴う周波数遷移期間でスイッチ１２０３Ａ及び１２０３Ｂをオンさせ、オフセット補正部１２０２の出力信号を振幅抑制部１２０４に通過させる。このとき、周波数遷移期間で発生するスパイクノイズは、比較的高い周波数成分であるため、振幅抑制部１２０４によって振幅が抑制される。

したがって、本実施形態のノイズ抑制装置によれば、後段の送信用の増幅回路が飽和動作することが無く、かつ不要な輻射を発生することなく所望のＲＦ信号を得ることができる。

また、ローカルリーク補正部１２０２の補正誤差や補正タイミングのずれ等によってスパイクノイズが発生しても、該スパイクノイズの振幅をノイズ除去部１２０５によって抑制できるため、設計時に周波数の切り替えタイミングとＤＣオフセットの補正値の出力タイミングのスキューを考慮する必要がない。そのため、設計コストを低減できる。

また、ローカルリーク補正部１２０２にグリッジノイズが発生するＤＡＣを用いてもノイズ除去部１２０５によってスパイクノイズを抑制できるため、高性能なＤＡＣを用いる必要がない。そのため、無線装置の消費電力や回路面積を低減できる。

なお、本実施形態では、ローカルリーク補正部１２０２の後段にノイズ除去部１２０５が接続された構成例を示したが、ノイズ除去部１２０５はＬＮＡなどの増幅器の後段に配置してもよい。また、ノイズ除去部１２０５はローカルリーク補正部１２０２の後段に２つ以上備えていてもよい。
（第４の実施の形態）
第４の実施の形態は、第２の実施の形態で示したノイズ抑制装置を送信装置に適用した例である。

図１３は第４の実施の形態のノイズ抑制装置の構成を示すブロック図である。

図１３に示すように、第４の実施の形態では、接地電位とローカルリーク補正部１３０２の２つの差動出力線間にそれぞれノイズ除去部１３０５が接続された構成である。

ノイズ除去部１３０５は、直列に接続されたスイッチ１３０３及び振幅抑制部１３０４を備えている。図１３では、ノイズ除去部１３０５を接地電位とローカルリーク補正部１３０２の２つの差動出力線間にそれぞれ接続した構成例を示しているが、ノイズ除去部１３０５は、他の低インピーダンスノード（例えば、電源）とローカルリーク補正部１３０２の２つの差動出力線間に接続してもよい。その他の構成及び動作は第３の実施の形態と同様であるため、その説明は省略する。

第４の実施の形態のノイズ抑制装置によれば、ノイズ除去部１３０５がローカルリーク補正部１３０２の２つの差動出力線と接地電位または低インピーダンスノード間に接続されているため、第３の実施の形態と同様の効果に加えてローカルリーク補正部１３０２の出力信号に差動成分で現れるスパイクノイズも除去できる。
（第５の実施の形態）
第１の実施の形態〜第４の実施の形態では、ノイズ除去部に振幅抑制部を備えた構成を示した。第５の実施の形態のノイズ抑制装置は、ノイズ除去部にスイッチのみ備え、周波数のホッピング時に発生する周波数遷移期間でスイッチをオンさせ、オフセット補正部の２つの差動出力線どうしを短絡する構成である。

図１４は第５の実施の形態のノイズ抑制装置の構成を示すブロック図である。

図１４に示すように、第５の実施の形態では、オフセット補正部１５０２の２つの差動出力線間にノイズ除去部１５０５が接続されている。ノイズ除去部１５０５はスイッチ１５０３を備えている。スイッチ１５０３は、キャリアとして用いる無線周波数のホッピングに伴う周波数遷移期間でオンし、キャリアとして用いる無線周波数が一定の信号受信期間でオフする。

このような構成でも、第１の実施の形態と同様に、周波数遷移期間にてオフセット補正部１５０２からスパイクノイズが出力されても、ノイズ除去部１５０５により該スパイクノイズが除去されるため、ＶＧＡによる増幅後の信号（ベースバンド出力）に含まれるスパイクノイズの振幅も低減する。

さらに、本実施形態のノイズ抑制装置では、第１の実施の形態〜第４の実施の形態で示した振幅抑制部が不要なため、部品点数を削減できる。

なお、本実施形態では、第１の実施の形態で示したノイズ除去部から振幅抑制部を削除した構成例を示したが、本実施形態のノイズ除去部１５０５の構成は、第２の実施の形態〜第４の実施の形態で示した各ノイズ抑制装置にも適用可能である。
（実施例）
次に本発明の実施例について図面を用いて説明する。

本実施例では第１の実施の形態〜第４の実施の形態で示した振幅抑制部の具体的な構成について説明する。

図１５Ａ〜Ｃは第１の実施の形態〜第４の実施の形態で示した振幅抑制部の実施例を示している。

図１５Ａは、振幅抑制部に、互いのカソードとアノードを接続した２つのダイオードを備えた構成である。このような構成では２つの端子間の電位差をダイオードのしきい値電圧以下に抑制できる。すなわち、図１５Ａに示す振幅抑制部は、所定の振幅を超える信号成分をクリップするリミッタ回路として動作する。なお、図１５Ａでは、２つのダイオードのみ備える構成を示しているが、図１５Ａに示すダイオードとオペアンプ等のアクティブ素子と組み合わせても周知のリミッタ回路を構成できる。

図１５Ｂは、振幅抑制部に、２つの端子間に印加される高周波成分のインピーダンスを低下させるキャパシタを備えた構成である。キャパシタは、信号周波数が高いほどインピーダンスが低下するため、低域通過型フィルタ（ＨＰＦ）として動作する。そのため、高周波成分の振幅を抑制できる。

図１５Ｃは、振幅抑制部に、直列に接続された抵抗器及びキャパシタを備えた構成である。図１５Ｃに示すようにキャパシタと直列に抵抗器を接続することで、２つの端子間の時定数を意図した値に設定できる。図１５Ｃでは、キャパシタと抵抗器とが直列に接続された構成を示しているが、キャパシタと抵抗器とは並列に接続されていてもよい。

以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細は本願発明のスコープ内で当業者が理解し得る様々な変更が可能である。

この出願は、２００８年１月２５日に出願された特願２００８−０１４７６５号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (6)

1. 受信装置で発生するノイズの振幅を抑制するためのノイズ抑制装置であって、
   無線周波数がホッピングすることで発生するＤＣオフセットの変動を補正する少なくとも１つのオフセット補正部と、
   前記無線周波数のホッピングに同期してオンオフするスイッチ及び前記スイッチを介して低インピーダンスノードと前記オフセット補正部の２つの差動出力線間にそれぞれ接続される２つの振幅抑制部を備え、前記オフセット補正部で発生した前記ノイズの振幅を抑制する少なくとも１つのノイズ除去部と、
   を有するノイズ抑制装置。
2. 送信装置で発生するノイズの振幅を抑制するためのノイズ抑制装置であって、
   無線周波数がホッピングすることで発生するローカルリークの変動を補正する少なくとも１つのローカルリーク補正部と、
   前記無線周波数のホッピングに同期してオンオフするスイッチ及び前記スイッチを介して低インピーダンスノードと前記オフセット補正部の２つの差動出力線間にそれぞれ接続される２つの振幅抑制部を備え、前記ローカルリーク補正部で発生した前記ノイズの振幅を抑制する少なくとも１つのノイズ除去部と、
   を有するノイズ抑制装置。
3. 前記スイッチを、前記無線周波数が遷移している期間でオンさせ、前記無線周波数が一定の信号受信期間でオフさせる制御部を有する請求項１または２記載のノイズ抑制装置。
4. 前記振幅抑制部は、
   所定の振幅を超える信号成分をクリップするリミッタ回路を備える請求項１または２記載のノイズ抑制装置。
5. 前記振幅抑制部は、
   キャパシタを備える請求項１または２記載のノイズ抑制装置。
6. 前記振幅抑制部は、
   直列または並列に接続された抵抗器及びキャパシタを備える請求項１または２記載のノイズ抑制装置。

Images