KR20130103173A - 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치 - Google Patents

무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20130103173A
KR20130103173A KR1020120024597A KR20120024597A KR20130103173A KR 20130103173 A KR20130103173 A KR 20130103173A KR 1020120024597 A KR1020120024597 A KR 1020120024597A KR 20120024597 A KR20120024597 A KR 20120024597A KR 20130103173 A KR20130103173 A KR 20130103173A
Authority
KR
South Korea
Prior art keywords
signal
pass filter
low pass
variable gain
compensator
Prior art date
Application number
KR1020120024597A
Other languages
English (en)
Inventor
윤여준
조태희
박형원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120024597A priority Critical patent/KR20130103173A/ko
Priority to US13/785,317 priority patent/US20130235961A1/en
Publication of KR20130103173A publication Critical patent/KR20130103173A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 무선통신시스템에서 수신 DC를 제거하기 위한 장치 및 방법에 관한 것이다. 이때, 수신 DC를 제거하기 위한 장치는, 국부 발진기와, 상기 국부 발진기로부터 제공받은 주파수를 이용하여 수신신호를 기저대역 신호로 변환하는 믹서와, 연산 증폭기와 저역통과필터를 포함하며, 상기 저역통과필터의 통과 대역 크기를 조절하여 상기 주파수 변환기의 출력 신호에 포함된 DC를 보상하는 DC 보상기를 포함한다.

Description

무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치{APPARATUS AND METHOD FOR REDUCING RX CALIBRATION DELAY IN WIRELESS COMMUNICATION SYSTEM}
본 발명은 다중 대역을 사용하는 무선통신시스템에서 갭(GAP) 측정 구간에서 수신 DC(RX DC)에 의한 신호 왜곡을 줄이기 위한 장치 및 방법에 관한 것이다.
무선통신시스템에서 단말이 다중 대역을 사용하는 경우, 단말은 현재 사용하는 서빙 대역에서 타겟 대역으로 핸드오버할 수 있다. 이때, 단말은 타겟 대역으로 핸드오버하기 위한 타겟 대역의 수신 변수(parameter)를 측정한다.
상술한 바와 같이 단말이 핸드오버하기 위한 타겟 대역의 수신 변수를 측정하는 경우, 단말은 대역별로 서로 다른 수신 경로를 사용하고, 대역별로 RFIC(Radio Frequency IC)의 다른 설정으로 인한 RX DC의 신호 왜곡을 줄이기 위해 RX DC 캘리브레이션을 수행한다. 즉, 단말은 타겟 대역의 수신 변수를 측정하기 전에 타겟 대역에 대한 RX DC 캘리브레이션을 수행한다.
RX DC 캘리브레이션을 수행하는 경우, 단말은 RFIC(Radio Frequency Intergrated Circuit)를 구성하는 N개의 가변 이득 증폭기(VGA: Variable Gain Amplifier)들 각각의 RX DC를 순차적으로 최적화해야 한다.
이에 따라, 기 설정된 시간 동안 수신 변수를 측정해야하는 단말은 RX DC 캘리브레이션을 위한 시간 지연에 의해 타겟 대역의 수신 변수를 측정하기 위한 시간이 단축되는 문제가 발생한다.
따라서, 본 발명의 목적은 다중 대역을 사용하는 무선통신시스템에서 수신 DC에 의한 신호 왜곡을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 다중 대역을 사용하는 무선통신시스템에서 특정 대역의 수신 변수 측정 시, 수신 DC에 의한 신호 왜곡을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 다중 대역을 사용하는 무선통신시스템의 단말에서 특정 대역의 수신 변수 측정 시, 수신 DC에 의한 신호 왜곡을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 무선통신시스템에서 수신 DC 캘리브레이션에 의한 지연을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 무선통신시스템의 단말에서 수신 DC 캘리브레이션에 의한 지연을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 무선통신시스템의 단말에서 DAC 스캔 시간을 개선하여 수신 DC 캘리브레이션에 의한 지연을 줄이기 위한 장치 및 방법을 제공함에 있다.
본 발명의 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 무선통신시스템의 수신 단에서 수신 DC를 제거하기 위한 장치는, 국부 발진기와, 상기 국부 발진기로부터 제공받은 주파수를 이용하여 수신신호를 기저대역 신호로 변환하는 믹서와, 연산 증폭기와 저역통과필터를 포함하며, 상기 저역통과필터의 통과 대역 크기를 조절하여 상기 주파수 변환기의 출력 신호에 포함된 DC를 보상하는 DC 보상기를 포함하는 것을 특징으로 한다.
본 발명의 제 2 견지에 따르면, 무선통신시스템의 수신 단에서 수신 DC를 제거하기 위한 방법은, 주파수 변환기를 이용하여 수신신호를 기저대역 신호로 하향변환하는 과정과, DC 보상기에 포함되는 저역통과필터의 통과 대역 크기를 조절하여 상기 기저대역신호에 포함된 DC를 보상하는 과정을 포함하는 것을 특징으로 한다.
상술한 바와 같이 다중 대역을 사용하는 무선통신시스템에서 단말의 서비스 대역 변화에 따라 RFIC의 DC 오프셋을 제어함으로써, 수신 DC 캘리브레이션에 의한 지연을 줄일 수 있고, 수신 변수 측정 시, 수신 DC에 의한 신호 왜곡을 줄일 수 있는 이점이 있다.
도 1은 본 발명의 제 1 실시 예에 따른 무선통신시스템에서 수신 DC를 보상하기 위한 블록 구성을 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 DC 보상기의 상세 블록 구성을 도시하는 도면,
도 3은 본 발명의 제 1 실시 예에 따른 무선통신시스템에서 수신 DC에 의한 신호 왜곡을 줄이기 위한 절차를 도시하는 도면.
도 4는 본 발명의 제 2 실시 예에 따른 무선통신시스템에서 수신 DC를 보상하기 위한 블록 구성을 도시하는 도면, 및
도 5는 본 발명의 제 2 실시 예에 따른 무선통신시스템에서 수신 DC에 의한 신호 왜곡을 줄이기 위한 절차를 도시하는 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 다중 대역을 사용하는 무선통신시스템에서 갭(GAP) 측정 구간 동안 수신 DC(RX DC)에 의한 신호 왜곡을 줄이기 위한 기술에 대해 설명한다.
이하 설명에서 무선통신시스템의 단말은 갭 측정 구간 동안 타겟 대역에 대한 수신 변수를 측정하는 것으로 가정하여 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 무선통신시스템에서 수신 DC를 보상하기 위한 블록 구성을 도시하고 있다.
도시된 바와 같이 단말은 RF 처리기(100)와 기저대역 처리부(120)를 포함한다.
RF 처리기(100)는 I채널 RF 처리기(130), Q 채널 RF 처리기(140) 및 국부 발진기(104)를 포함한다. 이하 설명에서 I채널 RF 처리기(130)와 Q 채널 RF 처리기(140)는 처리하는 신호의 채널이 다를 뿐 구성이 동일하므로 I채널 RF 처리기(130)의 구성만을 대표로 설명한다.
국부발진기(104)는 단말이 신호를 송수신하기 위해 결정한 대역 정보에 따라 I채널과 Q채널에서 수신 신호를 기저대역 신호로 변환하기 위한 주파수를 발진한다.
I채널 RF 처리기(130)는 믹서(102-I), DC 보상기(106-I), 가산기들(108-I1 내지 108-IN), DAC들(Digital/Analog Convertor)(110-I1 내지 110-IN), 연결 제어기들(112-I1 내지 112-IN), 수신 가변 이득 증폭기들(VGA)(114-I1 내지 114-IN) 및 버퍼(116-I)를 포함한다.
믹서(102-I)는 국부발진기(104)로부터 제공받은 주파수를 이용하여 입력 신호를 기저대역 신호로 변환한다.
DC 보상기(106-I)는 믹서(102-I)로부터 제공받은 기저대역 신호의 DC 오프셋을 보상한다. 예를 들어, DC 보상기(106-I)는 도 2에 도시된 바와 같이 연산 증폭기(OP AMP)(200) 및 저역통과필터(LPF: Low Pass Filter)(210)를 포함한다. 즉, 저역통과필터(210)는 연산 증폭기(200)의 입출력단을 단락시켜 DC 신호를 제거할 수 있다. 이때, DC 보상기(106-1)는 저역통과필터(210)의 통과 대역의 크기에 따라 DC 보상 시간이 달라지는 특징을 이용하여 연산 증폭기(200)의 DC를 보상한다. 예를 들어, 저역통과필터(210)는 통과 대역이 클수록 DC 주변이 넓게 필터링하여 DC 보상 시간이 짧아지는 장점이 있다. 또한, 저역통과필터(210)는 통과 대역이 작을수록 DC 부분만 필터링하여 DC 주변의 신호 손실이 적어 신호 품질이 떨어지지 않는다. 이에 따라, 수신 DC 캘리브레이션의 시작 시점이 도래하는 경우, 저역통과필터(210)는 통과 대역을 확대하여 DC 보상 시간을 줄인다. 이후, 수신 DC 캘리브레이션 구간이 만료되는 경우, 저역통과필터(210)는 통과 대역을 축소하여 신호 품질이 저하되는 것을 방지한다. 여기서, I채널과 Q채널은 미 도시되었지만 각각 +채널과 -채널을 포함한다. 이에 따라, 도 2의 DC 보상기(106-I)는 I채널과 Q채널 중 어느 하나의 채널에 포함되는 +채널과 -채널의 DC를 보상하는 것으로 도시된다.
가산기들(108-I1 내지 108-IN)은 각 수신 가변 이득 증폭기(114-I1 내지 114-IN)의 DC가 최소화되도록 각 DAC(110-I1 내지 110-IN)로부터 제공받은 신호를 입력 신호에 추가한다.
연결 제어기들(112-I1 내지 112-IN)은 초기 설정 시, 각 수신 가변 이득 증폭기(114-I1 내지 114-IN)의 DC가 최소화되도록 각 DAC(110-I1 내지 110-IN)의 DAC 값을 설정하기 위해 각 수신 가변 이득 증폭기(114-I1 내지 114-IN)로 입력되는 DC값을 순차적으로 차단한다. 예를 들어, 초기 설정을 위해 수신 DC 캘리브레이션을 수행하는 경우, I채널 RF 처리기(130)는 먼저 N번째 연결 제어기(112-IN)를 이용하여 N번째 수신 가변 이득 증폭기(114-IN)로 입력되는 DC 값을 차단한다. 이때, N번째 DAC(110-IN)은 N번째 수신 가변 이득 증폭기(114-IN)의 DC가 최소화되는 DAC값을 결정한다. 이후, RF 처리기(130)는 (N-1)번째 연결 제어기(112-I(N-1))를 이용하여 (N-1)번째 수신 가변 이득 증폭기(114-I(N-1))로 입력되는 DC 값을 차단한다. 이때, (N-1)번째 DAC(110-I(N-1))은 (N-1)번째 수신 가변 이득 증폭기(114-I(N-1))의 DC가 최소화되는 DAC값을 결정한다. 여기서, N번째 연결 제어기(112-IN)는 (N-1)번째 수신 가변 이득 증폭기(114-I(N-1))와 N번째 수신 가변 이득 증폭기(114-IN)를 연결한다.
상술한 방식으로 I채널 RF 처리기(130)에서 초기 설정을 위한 수신 DC 캘리브레이션을 수행하는 경우, 각각의 연결 제어기들(112-I1 내지 112-IN)을 이용하여 각 수신 가변 이득 증폭기(114-I1 내지 114-IN)로 입력되는 DC값을 순차적으로 차단한다.
수신 가변 이득 증폭기들(114-I1 내지 114-IN)은 기저대역 처리부(120)로 인가되는 신호의 크기가 일정하도록 입력 신호의 크기에 따라 가변적으로 입력 신호를 증폭한다. 예를 들어, 입력 신호의 크기가 큰 경우, 수신 가변 이득 증폭기들(114-I1 내지 114-IN)은 작은 이득(gain)으로 신호를 증폭한다. 한편, 입력 신호의 크기가 작은 경우, 수신 가변 이득 증폭기들(114-I1 내지 114-IN)은 큰 이득으로 신호를 증폭한다.
버퍼(116-I)는 I채널 RF 처리기(130)의 출력단에 위치하여 I채널 RF 처리기(130)의 출력 임피던스(impedance)를 낮추기 위해 사용된다.
기저대역 처리부(120)는 I채널 기저대역 처리부(150) 및 Q 채널 기저대역 처리부(160)를 포함한다. 이하 설명에서 I채널 기저대역 처리부(150)와 Q 채널 기저대역 처리부(160)는 처리하는 신호의 채널이 다를 뿐 구성이 동일하므로 I채널 기저대역 처리부(150)의 구성만을 대표로 설명한다.
I채널 기저대역 처리부(150)는 ADC(Analog/Digital Convertor)(122-I), 스위치(124-I), 모뎀(126-I) 및 캘리브레이션 모듈(128-I)을 포함한다.
ADC(122-I)는 I채널 RF 처리기(130)로부터 제공받은 아날로그 신호를 디지털 신호로 변환한다.
스위치(124-I)는 수신 DC 캘리브레이션 여부에 따라 ADC(122-I)와 모뎀(126-I) 및 캘리브레이션 모듈(128-I)의 연결을 제어한다. 예를 들어, 수신 DC 캘리브레이션을 수행하는 경우, 스위치(124-I)는 ADC(122-I)와 캘리브레이션 모듈(128-I)을 연결한다. 다른 예를 들어, 수신 DC 캘리브레이션을 수행하지 않는 경우, 스위치(124-I)는 ADC(122)와 모뎀(126-I)을 연결한다.
도 3은 본 발명의 제 1 실시 예에 따른 무선통신시스템에서 수신 DC에 의한 신호 왜곡을 줄이기 위한 절차를 도시하고 있다.
도 3을 참조하면 무선통신시스템의 단말은 301단계에서 수신 DC를 제거할 것인지 결정한다.
수신 DC를 제거하지 않는 경우, 단말은 본 알고리즘을 종료한다.
한편, 수신 DC를 제거하는 경우, 단말은 303단계에서 초기 설정을 위해 수신 DC를 제거하는지 확인한다.
초기 설정을 위해 수신 DC를 제거하는 경우, 단말은 305단계로 진행하여 수신 DC 캘리브레이션을 위해 RF 처리부의 출력 신호가 기저대역 처리부의 캘리브레이션 모듈로 제공되도록 설정한다. 예를 들어, 단말이 도 1에 도시된 바와 같이 구성되는 경우, 단말은 기저대역 처리부(120)의 스위치(124-I, 124-Q)를 이용하여 ADC(122-I, 122-Q)와 캘리브레이션 모듈(128-I, 128-Q)을 연결한다.
이후, 단말은 307단계로 진행하여 N번째 가변 이득 증폭기의 입력을 차단한다. 즉, 단말은 N번째 가변 이득 증폭기로 입력되는 DC값을 차단한다. 여기서, N은 초기 값으로 RF 처리기에 포함되는 가변 이득 증폭기들의 전체 개수를 포함한다.
N번째 가변 이득 증폭기의 입력을 차단한 후, 단말은 309단계로 진행하여 N번째 DAC의 DAC값을 변경하여 N번째 가변 이득 증폭기의 DC가 최소화되는 DAC 값을 결정한다.
이후, 단말은 311단계로 진행하여 RF 처리기에 포함되는 모든 가변 이득 증폭기에 대한 DAC값을 결정하였는지 확인하기 위해 가변 이득 증폭기의 인덱스(N)과 1을 비교한다.
가변 이득 증폭기의 인덱스(N)가 1보다 큰 경우, 단말은 RF 처리기에 포함되는 모든 가변 이득 증폭기에 대한 DAC값을 결정하지 않은 것으로 인식한다. 이에 따라, 단말은 313단계로 진행하여 가변 이득 증폭기의 인덱스를 갱신한다(N--).
이후, 단말은 307단계로 진행하여 313단계에서 갱신한 인덱스를 갖는 가변 이득 증폭기의 입력을 차단한다.
한편, 311단계에서 가변 이득 증폭기의 인덱스(N)가 1인 경우, 단말은 RF 처리기에 포함되는 모든 가변 이득 증폭기에 대한 DAC값을 결정한 것으로 인식한다. 이에 따라, 단말은 315단계로 진행하여 수신 변수 측정을 위해 RF 처리부의 출력 신호가 기저대역 처리부의 모뎀으로 제공되도록 설정한다. 예를 들어, 단말이 도 1에 도시된 바와 같이 구성되는 경우, 단말은 기저대역 처리부(120)의 스위치(124-I, 124-Q)를 이용하여 ADC(122-I, 122-Q)와 모뎀(126-I, 126-Q)을 연결한다.
이후, 단말은 317단계로 진행하여 해당 대역의 수신 변수를 측정한다.
한편, 303단계에서 초기 설정을 위한 수신 DC 제거가 아닌 경우, 단말은 319단계로 진행하여 DC 보상 시간을 줄이기 위해 DC 보상기에 포함되는 저역통과필터(210)의 통과 대역을 확대한다.
저역통과필터의 통과 대역을 확대한 후, 단말은 321단계로 진행하여 통과 대역이 확대된 저역통과필터(210)를 이용하여 DC를 보상한다.
이후, 단말은 323단계로 진행하여 GAP 측정 시점이 도래하는지 확인한다.
GAP 측정 시점이 도래하지 않는 경우, 단말은 321단계로 진행하여 통과 대역이 확대된 저역통과필터(210)를 이용하여 DC를 보상한다.
한편, GAP 측정 시점이 도래하는 경우, 단말은 325단계로 진행하여 신호의 품질 저하를 막기 위해 DC 보상기에 포함되는 저역통과필터(210)의 통과 대역을 축소한다.
이후, 단말은 317단계로 진행하여 해당 대역의 수신 변수를 측정한다.
이후, 단말은 본 알고리즘을 종료한다.
상술한 실시 예에서 DC 보상기는 기 설정된 수신 DC 캘리브레이션의 시작 시점에 저역통과필터의 통과 대역을 확대하고, 기 설정된 수신 DC 캘리브레이션 구간이 만료 시점에 저역통과필터의 통과 대역을 축소한다.
다른 실시 예에서 DC 보상기는 DC 보상기의 출력 신호에 포함되는 DC 성분의 크기를 고려하여 저역통과필터의 통과 대역 축소 시점을 결정할 수도 있다.
도 4는 본 발명의 제 2 실시 예에 따른 무선통신시스템에서 수신 DC를 보상하기 위한 블록 구성을 도시하고 있다.
도시된 바와 같이 단말은 RF 처리기(400)와 기저대역 처리부(430)를 포함한다.
RF 처리기(400)는 I채널 RF 처리기(440), Q 채널 RF 처리기(450) 및 국부 발진기(404)를 포함한다. 이하 설명에서 I채널 RF 처리기(440)와 Q 채널 RF 처리기(450)는 처리하는 신호의 채널이 다를 뿐 구성이 동일하므로 I채널 RF 처리기(440)의 구성만을 대표로 설명한다.
국부발진기(404)는 단말이 신호를 송수신하기 위해 결정한 대역 정보에 따라 I채널과 Q채널에서 수신 신호를 기저대역 신호로 변환하기 위한 주파수를 발진한다.
I채널 RF 처리기(440)는 믹서(402-I), DC 보상기(406-I), 검출기(408-I), 보상 제어기(410-I), 가산기들(412-I1 내지 412-IN), DAC들(Digital/Analog Convertor)(414-I1 내지 414-IN), 연결 제어기들(416-I1 내지 416-IN), 수신 가변 이득 증폭기들(VGA)(418-I1 내지 418-IN) 및 버퍼(420-I)를 포함한다.
믹서(402-I)는 국부발진기(404)로부터 제공받은 주파수를 이용하여 입력 신호를 기저대역 신호로 변환한다.
DC 보상기(406-I)는 보상 제어기(410-I)의 제어에 따라 믹서(402-I)로부터 제공받은 기저대역 신호의 DC 오프셋을 보상한다. 예를 들어, DC 보상기(406-I)는 도 2에 도시된 바와 같이 연산 증폭기(OP AMP)(200) 및 저역통과필터(LPF)(210)를 포함한다. 즉, 저역통과필터(210)는 연산 증폭기(200)의 입출력단을 단락시켜 DC 신호를 제거할 수 있다. 수신 DC 캘리브레이션의 시작 시점이 도래하는 경우, 저역통과필터(210)는 보상 제어기(410-I)의 제어에 따라 통과 대역을 확대하여 DC 보상 시간을 줄인다. 이후, 저역통과필터(210)는 보상 제어기(410-I)의 제어에 따라 통과 대역을 축소하여 신호 품질이 저하되는 것을 방지한다. 여기서, I채널과 Q채널은 미 도시되었지만 각각 +채널과 -채널을 포함한다. 이에 따라, 도 2의 DC 보상기(102-1)는 I채널과 Q채널 중 어느 하나의 채널에 포함되는 +채널과 -채널의 DC를 보상하는 것으로 도시된다.
검출기(408-I)는 DC 보상기(406-I)의 출력신호에 포함된 DC 성분을 검출한다.
보상 제어기(410-I)는 검출기(408-I)에서 검출한 DC 성분의 크기에 띠리 DC 보상기(406-I)에 포함되는 저역통과필터(210)의 통과 대역의 크기를 제어한다. 즉, 저역통과필터(210)는 통과 대역이 클수록 DC 주변이 넓게 필터링하여 DC 보상 시간이 짧아지는 장점이 있다. 또한, 저역통과필터(210)는 통과 대역이 작을수록 DC 부분만 필터링하여 DC 주변의 신호 손실이 적어 신호 품질이 떨어지지 않는다. 이에 따라, 보상 제어기(410-I)는 수신 DC 캘리브레이션의 시작 시점이 도래하는 경우, DC 보상기(406)의 저역통과필터(210)의 통과 대역을 확대하도록 제어한다. 한편, 보상 제어기(410-I)는 검출기(408-I)에서 검출한 DC 성분이 기준 DC 범위에 포함되는 경우, DC 보상기(406)의 저역통과필터(210)의 통과 대역을 축소하도록 제어한다. 여기서, 기준 DC 범위는 초기 설정을 위한 수신 DC 캘리브레이션 수행 후 검출된 입력 신호에 포함된 DC 성분의 크기를 고려하여 결정될 수 있다.
가산기들(412-I1 내지 412-IN)은 각 수신 가변 이득 증폭기(418-I1 내지 418-IN)의 DC가 최소화되도록 각 DAC(414-I1 내지 414-IN)로부터 제공받은 신호를 입력 신호에 추가한다.
연결 제어기들(416-I1 내지 416-IN)은 초기 설정 시, 각 수신 가변 이득 증폭기(418-I1 내지 418-IN)의 DC가 최소화되도록 각 DAC(414-I1 내지 414-IN)의 DAC 값을 설정하기 위해 각 수신 가변 이득 증폭기(418-I1 내지 418-IN)로 입력되는 DC값을 순차적으로 차단한다. 예를 들어, 초기 설정을 위해 수신 DC 캘리브레이션을 수행하는 경우, I채널 RF 처리기(440)는 먼저 N번째 연결 제어기(416-IN)를 이용하여 N번째 수신 가변 이득 증폭기(418-IN)로 입력되는 DC 값을 차단한다. 이때, N번째 DAC(414-IN)은 N번째 수신 가변 이득 증폭기(418-IN)의 DC가 최소화되는 DAC값을 결정한다. 이후, RF 처리기(440)는 (N-1)번째 연결 제어기(416-I(N-1))를 이용하여 (N-1)번째 수신 가변 이득 증폭기(418-I(N-1))로 입력되는 DC 값을 차단한다. 이때, (N-1)번째 DAC(414-I(N-1))은 (N-1)번째 수신 가변 이득 증폭기(418-I(N-1))의 DC가 최소화되는 DAC값을 결정한다. 여기서, N번째 연결 제어기(416-IN)는 (N-1)번째 수신 가변 이득 증폭기(418-I(N-1))와 N번째 수신 가변 이득 증폭기(418-IN)를 연결한다.
상술한 방식으로 I채널 RF 처리기(440)에서 초기 설정을 위한 수신 DC 캘리브레이션을 수행하는 경우, 각각의 연결 제어기들(416-I1 내지 416-IN)을 이용하여 각 수신 가변 이득 증폭기(418-I1 내지 418-IN)로 입력되는 DC값을 순차적으로 차단한다.
수신 가변 이득 증폭기들(418-I1 내지 418-IN)은 기저대역 처리부(430)로 인가되는 신호의 크기가 일정하도록 입력 신호의 크기에 따라 가변적으로 입력 신호를 증폭한다. 예를 들어, 입력 신호의 크기가 큰 경우, 수신 가변 이득 증폭기들(418-I1 내지 418-IN)은 작은 이득(gain)으로 신호를 증폭한다. 한편, 입력 신호의 크기가 작은 경우, 수신 가변 이득 증폭기들(418-I1 내지 418-IN)은 큰 이득으로 신호를 증폭한다.
버퍼(420-I)는 I채널 RF 처리기(440)의 출력단에 위치하여 I채널 RF 처리기(440)의 출력 임피던스(impedance)를 낮추기 위해 사용된다.
기저대역 처리부(430)는 I채널 기저대역 처리부(460) 및 Q 채널 기저대역 처리부(470)를 포함한다. 이하 설명에서 I채널 기저대역 처리부(460)와 Q 채널 기저대역 처리부(470)는 처리하는 신호의 채널이 다를 뿐 구성이 동일하므로 I채널 기저대역 처리부(460)의 구성만을 대표로 설명한다.
I채널 기저대역 처리부(460)는 ADC(432-I), 스위치(434-I), 모뎀(436-I) 및 캘리브레이션 모듈(438-I)을 포함한다.
ADC(432-I)는 I채널 RF 처리기(440)로부터 제공받은 아날로그 신호를 디지털 신호로 변환한다.
스위치(434-I)는 수신 DC 캘리브레이션 여부에 따라 ADC(432-I)와 모뎀(436-I) 및 캘리브레이션 모듈(438-I)의 연결을 제어한다. 예를 들어, 수신 DC 캘리브레이션을 수행하는 경우, 스위치(434-I)는 ADC(432-I)와 캘리브레이션 모듈(438-I)을 연결한다. 다른 예를 들어, 수신 DC 캘리브레이션을 수행하지 않는 경우, 스위치(434-I)는 ADC(432)와 모뎀(436-I)을 연결한다.
도 5는 본 발명의 제 2 실시 예에 따른 무선통신시스템에서 수신 DC에 의한 신호 왜곡을 줄이기 위한 절차를 도시하고 있다.
도 5를 참조하면 무선통신시스템의 단말은 501단계에서 수신 DC를 제거할 것인지 결정한다.
수신 DC를 제거하지 않는 경우, 단말은 본 알고리즘을 종료한다.
한편, 수신 DC를 제거하는 경우, 단말은 503단계에서 초기 설정을 위해 수신 DC를 제거하는지 확인한다.
초기 설정을 위해 수신 DC를 제거하는 경우, 단말은 505단계로 진행하여 수신 DC 캘리브레이션을 위해 RF 처리부의 출력 신호가 기저대역 처리부의 캘리브레이션 모듈로 제공되도록 설정한다. 예를 들어, 단말이 도 4에 도시된 바와 같이 구성되는 경우, 단말은 기저대역 처리부(430)의 스위치(434-I, 434-Q)를 이용하여 ADC(432-I, 432-Q)와 캘리브레이션 모듈(438-I, 438-Q)을 연결한다.
이후, 단말은 507단계로 진행하여 N번째 가변 이득 증폭기의 입력을 차단한다. 즉, 단말은 N번째 가변 이득 증폭기로 입력되는 DC값을 차단한다. 여기서, N은 초기 값으로 RF 처리기에 포함되는 가변 이득 증폭기들의 전체 개수를 포함한다.
N번째 가변 이득 증폭기의 입력을 차단한 후, 단말은 509단계로 진행하여 N번째 DAC의 DAC값을 변경하여 N번째 가변 이득 증폭기의 DC가 최소화되는 DAC 값을 결정한다.
이후, 단말은 511단계로 진행하여 RF 처리기에 포함되는 모든 가변 이득 증폭기에 대한 DAC값을 결정하였는지 확인하기 위해 가변 이득 증폭기의 인덱스(N)과 1을 비교한다.
가변 이득 증폭기의 인덱스(N)가 1보다 큰 경우, 단말은 RF 처리기에 포함되는 모든 가변 이득 증폭기에 대한 DAC값을 결정하지 않은 것으로 인식한다. 이에 따라, 단말은 513단계로 진행하여 가변 이득 증폭기의 인덱스를 갱신한다(N--).
이후, 단말은 507단계로 진행하여 513단계에서 갱신한 인덱스를 갖는 가변 이득 증폭기의 입력을 차단한다.
한편, 511단계에서 가변 이득 증폭기의 인덱스(N)가 1인 경우, 단말은 RF 처리기에 포함되는 모든 가변 이득 증폭기에 대한 DAC값을 결정한 것으로 인식한다. 이에 따라, 단말은 515단계로 진행하여 수신 변수 측정을 위해 RF 처리부의 출력 신호가 기저대역 처리부의 모뎀으로 제공되도록 설정한다. 예를 들어, 단말이 도 4에 도시된 바와 같이 구성되는 경우, 단말은 기저대역 처리부(430)의 스위치(434-I, 434-Q)를 이용하여 ADC(432-I, 432-Q)와 모뎀(436-I, 436-Q)을 연결한다.
이후, 단말은 517단계로 진행하여 해당 대역의 수신 변수를 측정한다.
한편, 503단계에서 초기 설정을 위한 수신 DC 제거가 아닌 경우, 단말은 519단계로 진행하여 DC 보상 시간을 줄이기 위해 DC 보상기에 포함되는 저역통과필터(210)의 통과 대역을 확대한다.
저역통과필터의 통과 대역을 확대한 후, 단말은 521단계로 진행하여 통과 대역이 확대된 저역통과필터(210)를 이용하여 DC를 보상한다.
DC를 보상한 후, 단말은 523단계로 진행하여 DC 보상기에서 DC가 보상된 신호의 DC 성분을 측정한다.
이후, 단말은 525단계로 진행하여 수신 DC 캘리브레이션의 마감 구간을 확인하기 위해 DC가 보상된 신호의 DC 성분과 기준 DC가 동일한지 비교한다. 여기서, 기준 DC는 특정 DC 값 또는 특정 DC 범위를 포함한다.
DC가 보상된 신호의 DC 성분과 기준 DC가 동일하지 않은 경우, 단말은 수신 DC 캘리브레이션을 지속적으로 수행해야되는 것으로 인식한다. 이에 따라, 단말은 521단계로 진행하여 통과 대역이 확대된 저역통과필터(210)를 이용하여 DC를 보상한다.
한편, DC가 보상된 신호의 DC 성분과 기준 DC가 동일한 경우, 단말은 527단계로 진행하여 신호의 품질 저하를 막기 위해 DC 보상기에 포함되는 저역통과필터(210)의 통과 대역을 축소한다.
이후, 단말은 517단계로 진행하여 해당 대역의 수신 변수를 측정한다.
이후, 단말은 본 알고리즘을 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (16)

  1. 무선통신시스템의 수신 단에서 수신 DC를 제거하기 위한 장치에 있어서,
    국부 발진기와,
    상기 국부 발진기로부터 제공받은 주파수를 이용하여 수신신호를 기저대역 신호로 변환하는 믹서와,
    연산 증폭기와 저역통과필터를 포함하며, 상기 저역통과필터의 통과 대역 크기를 조절하여 상기 주파수 변환기의 출력 신호에 포함된 DC를 보상하는 DC 보상기를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 DC 보상기는, 상기 저역통과필터를 이용하여 상기 연산 증폭기의 출력을 입력으로 피드백하는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    상기 DC 보상기는, 수신 DC 캘리브레이션 시작 구간이 도래하는 경우, 상기 저역통과필터의 통과 대역을 확대하고,
    상기 수신 DC 캘리브레이션 구동 시간이 만료하는 경우, 상기 저역통과필터의 통과 대역을 축소하는 것을 특징으로 하는 장치.
  4. 제 1항에 있어서,
    제 1 가변 이득 증폭기의 DC 성분이 최소화되는 신호를 제공하는 제 1 DAC(Digital/Analog Convertor)와,
    상기 DC 보상기로부터 제공받은 신호에 상기 제 1 DAC로부터 제공받은 신호를 추가하는 제 1 가산기와,
    상기 제 1 가산기와 상기 제 1 가변 이득 증폭기를 연결하는 제 1 연결 제어기와,
    상기 제 1 연결 제어기를 통해 상기 제 1 가산기로부터 제공받은 신호의 크기를 제어하는 상기 제 1 가변 이득 증폭기를 더 포함하는 것을 특징으로 하는 장치.
  5. 제 4항에 있어서,
    제 2 가변 이득 증폭기의 DC 성분이 최소화되는 신호를 제공하는 제 2 DAC(Digital/Analog Convertor)와,
    상기 제 1 가변 이득 증폭기부터 제공받은 신호에 상기 제 2 DAC로부터 제공받은 신호를 추가하는 제 2 가산기와,
    상기 제 2 가산기와 상기 제 2 가변 이득 증폭기를 연결하는 제 2 연결 제어기와,
    상기 제 2 연결 제어기를 통해 상기 제 2 가산기로부터 제공받은 신호의 크기를 제어하는 상기 제 2 가변 이득 증폭기를 더 포함하는 것을 특징으로 하는 장치.
  6. 제 1항에 있어서,
    상기 DC 보상기의 출력 신호에 포함된 DC를 검출하는 검출기와,
    상기 검출기에서 검출한 DC를 고려하여 상기 DC 보상기에 포함되는 저역통과필터의 통과 대역을 제어하는 보상 제어기를 더 포함하는 것을 특징으로 하는 장치.
  7. 제 6항에 있어서,
    상기 보상 제어기는, 수신 DC 캘리브레이션 시작 구간이 도래하는 경우, 상기 저역통과필터의 통과 대역을 확대하고,
    상기 검출기에서 검출한 DC가 기준 DC 범위에 포함되는 경우, 상기 저역통과필터의 통과 대역을 축소하도록 제어하는 것을 특징으로 하는 장치.
  8. 제 7항에 있어서,
    상기 기준 DC 범위는, 초기 설정을 위한 수신 DC 캘리브레이션 수행 후 검출된 입력 신호에 포함된 DC 성분의 크기를 포함하는 것을 특징으로 하는 장치.
  9. 제 6항에 있어서,
    제 1 가변 이득 증폭기의 DC 성분이 최소화되는 신호를 제공하는 제 1 DAC(Digital/Analog Convertor)와,
    상기 검출기로부터 제공받은 신호에 상기 제 1 DAC로부터 제공받은 신호를 추가하는 제 1 가산기와,
    상기 제 1 가산기와 상기 제 1 가변 이득 증폭기를 연결하는 제 1 연결 제어기와,
    상기 제 1 연결 제어기를 통해 상기 제 1 가산기로부터 제공받은 신호의 크기를 제어하는 상기 제 1 가변 이득 증폭기를 더 포함하는 것을 특징으로 하는 장치.
  10. 무선통신시스템의 수신 단에서 수신 DC를 제거하기 위한 방법에 있어서,
    주파수 변환기를 이용하여 수신신호를 기저대역 신호로 하향변환하는 과정과,
    DC 보상기에 포함되는 저역통과필터의 통과 대역 크기를 조절하여 상기 기저대역신호에 포함된 DC를 보상하는 과정을 포함하는 것을 방법.
  11. 제 10항에 있어서,
    상기 DC 보상기는, 상기 저역통과필터를 이용하여 상기 연산 증폭기의 출력을 입력으로 피드백하는 것을 특징으로 하는 방법.
  12. 제 10항에 있어서,
    상기 DC를 보상하는 과정은,
    수신 DC 캘리브레이션 시작 구간이 도래하는 경우, 상기 저역통과필터의 통과 대역을 확대하여 상기 기저대역 신호의 DC를 보상하는 과정을 포함하는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    상기 수신 DC 캘리브레이션 구동 시간이 만료하는 경우, 상기 저역통과필터의 통과 대역을 축소하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  14. 제 12항에 있어서,
    상기 DC가 보상된 기저대역 신호에 포함된 DC를 검출하는 과정과,
    상기 검출한 DC를 고려하여 상기 DC 보상기에 포함되는 저역통과필터의 통과 대역의 축소 시점을 결정하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서,
    상기 축소 시점을 결정하는 과정은,
    상기 검출한 DC가 기준 DC 범위에 포함되는 경우, 상기 저역통과필터의 통과 대역을 축소하는 과정을 포함하는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서,
    상기 기준 DC 범위는, 초기 설정을 위한 수신 DC 캘리브레이션 수행 후 검출된 입력 신호에 포함된 DC 성분의 크기를 포함하는 것을 특징으로 하는 방법.
KR1020120024597A 2012-03-09 2012-03-09 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치 KR20130103173A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120024597A KR20130103173A (ko) 2012-03-09 2012-03-09 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치
US13/785,317 US20130235961A1 (en) 2012-03-09 2013-03-05 Apparatus and method for reducing rx calibration delay in wireless communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024597A KR20130103173A (ko) 2012-03-09 2012-03-09 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20130103173A true KR20130103173A (ko) 2013-09-23

Family

ID=49114125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024597A KR20130103173A (ko) 2012-03-09 2012-03-09 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치

Country Status (2)

Country Link
US (1) US20130235961A1 (ko)
KR (1) KR20130103173A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109379312A (zh) * 2018-11-02 2019-02-22 钟祥博谦信息科技有限公司 一种用于频率信号的相位补偿系统及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335656B1 (en) * 1999-09-30 2002-01-01 Analog Devices, Inc. Direct conversion receivers and filters adapted for use therein
EP1298795A3 (en) * 2001-09-27 2004-05-06 Kabushiki Kaisha Toshiba Variable gain amplifier
EP1668647B1 (en) * 2003-09-29 2009-09-16 Nokia Corporation Active current mode sampling circuit
JP2005210261A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 無線通信システムおよび高周波ｉｃ
US7231193B2 (en) * 2004-04-13 2007-06-12 Skyworks Solutions, Inc. Direct current offset correction systems and methods
US7969222B2 (en) * 2005-09-16 2011-06-28 Broadcom Corporation Method and system for DC offset correction loop for a mobile digital cellular television environment
US7603094B2 (en) * 2006-06-14 2009-10-13 Freescale Semiconductor Inc. DC offset correction for direct conversion receivers
US8195096B2 (en) * 2006-07-13 2012-06-05 Mediatek Inc. Apparatus and method for enhancing DC offset correction speed of a radio device
US7912437B2 (en) * 2007-01-09 2011-03-22 Freescale Semiconductor, Inc. Radio frequency receiver having dynamic bandwidth control and method of operation
US20090088106A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions Inc. (Cayman) Radio frequency filtering
US8731024B2 (en) * 2008-01-25 2014-05-20 Nec Corporation Noise suppression apparatus
US20100254711A1 (en) * 2009-04-03 2010-10-07 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Method and apparatus for performing direct current (dc) offset cancellation in an optical communications device
JP5665571B2 (ja) * 2011-01-28 2015-02-04 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法

Also Published As

Publication number Publication date
US20130235961A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
US7136431B2 (en) DC offset correcting in a direct conversion or very low IF receiver
US8615207B2 (en) Power amplifier linearization feedback methods and systems
US8358170B2 (en) Power amplifier linearization using cancellation-based feed forward methods and systems
US11646755B2 (en) Method and devices for determining a frequency range of a signal to be transmitted
US20160329926A1 (en) Devices and methods for diversity signal enhancement and cosite cancellation
TWI565232B (zh) 增益控制方法、模組與使用其的無線信號接收器
US9294135B2 (en) Digital radio frequency (RF) receiver
US8594601B2 (en) Receiver with on-demand linearity
US20150303990A1 (en) Wireless interference scanning method and device for adaptive frequency hopping
KR100602642B1 (ko) 무선 기지국 시스템에서의 위상 에러 보정장치 및 그 방법
JP2010206330A (ja) 信号送信装置及び無線基地局
KR20130103173A (ko) 무선통신시스템에서 수신 경로 캘리브레이션에 의한 지연을 줄이기 위한 방법 및 장치
WO2018176201A1 (zh) 一种射频通道校准装置及方法
US9991994B1 (en) Method and terminal device for reducing image distortion
JP5569165B2 (ja) 無線受信装置
US9692393B2 (en) Radio communication receiver apparatus and method
KR20030075476A (ko) 무선랜 기능이 구비된 무선 이동통신 단말기에서의 무선통신환경 설정장치 및 그 방법
JP2008252490A (ja) 無線機
US11463119B2 (en) High frequency radio including an adjustable-bandwidth tunable bandpass filter for improved detection of incoming calls and methods for processing incoming calls
JP6193062B2 (ja) 集約・中継局装置
CN112235009B (zh) 一种通信方法及系统
KR20120072219A (ko) 디지털 ｒｆ 수신기
KR20180076780A (ko) 중계기 및 중계기의 동작 방법
KR100639388B1 (ko) 이동통신 단말기의 송신 전력 설정 장치 및 그 방법
EP1579594A1 (en) A control solution for transmission power of mobile handset

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid