JP3984482B2 - Ｄｃオフセットキャンセル回路 - Google Patents
Ｄｃオフセットキャンセル回路 Download PDFInfo
- Publication number
- JP3984482B2 JP3984482B2 JP2002026341A JP2002026341A JP3984482B2 JP 3984482 B2 JP3984482 B2 JP 3984482B2 JP 2002026341 A JP2002026341 A JP 2002026341A JP 2002026341 A JP2002026341 A JP 2002026341A JP 3984482 B2 JP3984482 B2 JP 3984482B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- unit
- signal
- detection
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 237
- 238000012545 processing Methods 0.000 claims description 109
- 238000012937 correction Methods 0.000 description 34
- 238000004891 communication Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 31
- 238000000034 method Methods 0.000 description 22
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 17
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 15
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 101100202849 Drosophila melanogaster sel gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力信号に混入する直流オフセット成分のキャンセルに関するものであり、特に、携帯電話等の移動体通信に用いられる受信機に関するものである。
【０００２】
【従来の技術】
近年、普及の著しい携帯電話に代表される移動体無線通信機は、その小型・軽量化、多機能化への要求に対応するため、従来より無線処理部に用いられてきたスーパーヘテロダイン方式に代えて、中間周波数信号（ＩＦ信号）が不要で無線信号（ＲＦ信号）を直接ベースバンド信号に変換するダイレクトコンバージョン方式が採用されてきている。中間周波数信号（ＩＦ信号）の処理部分が不要になる分、スーパーヘテロダイン方式に比して回路規模を圧縮することができ、機器の小型・軽量化、多機能化に寄与することができる。
【０００３】
ただし、ダイレクトコンバージョン方式では、無線信号（ＲＦ信号）を直接ベースバンド信号に変換するため、従来のように中間周波数信号（ＩＦ信号）において帯域通過フィルタ等で除去されていた不要なＤＣオフセット成分を除去することができず、別途、ＤＣオフセットをキャンセルする回路が必要となる。
【０００４】
図８乃至１１に、従来より用いられているＤＣオフセットキャンセル回路を例示する。このうち図８乃至１０の回路構成は、ＦＤＭＡ（周波数分割多重接続）やＣＤＭＡ（符号分割多重接続）等の時間的に連続した無線信号を受信する通信方式に適用して好適な回路構成である。これに対して、図１１の回路構成は、ＴＤＭＡ（時分割多重接続）等の時間的に不連続な無線信号を受信する通信方式に適用して好適な回路構成である。以下の説明では、時間的に連続した無線信号を受信する通信方式を、ＴＤＭＡ方式に対して、非ＴＤＭＡ方式と記す。
【０００５】
ここで、ＦＤＭＡ（周波数分割多重接続）とは、チャネル毎に異なる周波数を割り当てる通信方式であり、またＣＤＭＡ（符号分割多重接続）とは、チャネル毎に異なる符号を割り当てる通信方式であり、何れの通信方式も受信信号は時間的に連続している。これに対して、ＴＤＭＡ（時分割多重接続）方式では、所定長の時間スロット毎にチャネルを割り当て、各チャネルを巡回して通信を行なう通信方式である。従って、受信動作は所定時間スロット内でのみ行なわれる。
【０００６】
図８に示す第１従来技術の回路構成１１０では、差動入力信号ＩＮ、ＸＩＮから増幅器（ＡＭＰ）１１を介して差動出力信号ＯＵＴ、ＸＯＵＴに至る信号経路上に、ハイパスフィルタ（ＨＰＦ）１０１、１０２が備えられることにより、ＤＣオフセット成分がキャンセルされる回路構成である。図８では、増幅器（ＡＭＰ）１１の入力側と出力側との双方に、各々ハイパスフィルタ（ＨＰＦ）１０１とハイパスフィルタ（ＨＰＦ）１０２とが備えられる構成であり、２段階でＤＣオフセット成分がカットされる場合である。これ以外にも、何れか一方のハイパスフィルタ（ＨＰＦ）を備えて構成することもできる。ハイパスフィルタ（ＨＰＦ）１０１、１０２は信号経路上に容量素子を備えて構成されており、必要に応じて容量素子の出力側と基準電圧との間に抵抗素子を備えて構成される。回路構成１１０は、ＤＣオフセット信号がアナログ信号のままフィルタリングされることによりキャンセルされる。時間的に連続している非ＴＤＭＡ方式に適用して好適な回路例である。
【０００７】
図９に示す第２従来技術の回路構成１２０では、差動出力信号ＯＵＴ、ＸＯＵＴが積分回路１０３により積分されて、差動入力信号ＩＮ、ＸＩＮにフィードバックされることによりＤＣオフセットがキャンセルされる。積分回路１０３は、コンパレータ１２の差動入出力間に抵抗素子及び容量素子（Ｒ１０１とＣ１０１、及びＲ１０２とＣ１０２）で構成される時定数回路が接続されて構成される。抵抗素子Ｒ１０１、Ｒ１０２を介して入力される差動出力信号ＯＵＴ、ＸＯＵＴは、ＡＣ成分である信号成分とＤＣ成分であるオフセット成分とが含まれるが、抵抗素子及び容量素子（Ｒ１０１とＣ１０１、及びＲ１０２とＣ１０２）で決定される時定数に応じて積分回路１０３により積分されることにより、所定のＤＣオフセット成分のみが増幅器（ＡＭＰ）１１にフィードバックされる。図９では、フィードバック信号が直接、差動入力信号ＩＮ、ＸＩＮにフィードバックされる構成を示しているが、増幅器（ＡＭＰ）１１のＤＣオフセットを調整することができるポイントであれば、これ以外のポイントにフィードバックすることも可能である。例えば、増幅器（ＡＭＰ）１１の入力段差動対へのバイアス電流源にフィードバックすることもできる。回路構成１２０は、アナログ信号を積分してＤＣオフセット信号の補正値を算出する。時間的に連続している非ＴＤＭＡ方式に適用して好適な回路例である。
【０００８】
ここで、コンパレータ１２とは、所定ゲインを有しており、入力される差動出力信号ＯＵＴ、ＸＯＵＴの差分信号に応じた信号を出力する機能を有する回路である。
【０００９】
図１０に示す第３従来技術の回路構成１３０では、差動出力信号ＯＵＴ、ＸＯＵＴがコンパレータ１２で比較され、比較結果として得られる差動出力信号が抵抗素子及び容量素子（Ｒ１０３とＣ１０３、及びＲ１０４とＣ１０４）で構成されるローパスフィルタ１０４を介して増幅器（ＡＭＰ）１１にフィードバックされることによりＤＣオフセットがキャンセルされる。差動出力信号ＯＵＴ、ＸＯＵＴ及びその比較結果は、ＡＣ成分である信号成分とＤＣ成分であるオフセット成分とを含んでいるが、ローパスフィルタ１０４により所定のＤＣオフセット成分のみが抽出され、増幅器（ＡＭＰ）１１にフィードバックされる。図９とは異なり、フィードバック信号は、増幅器（ＡＭＰ）１１の入力段差動対へのバイアス電流源等の内部回路にフィードバックされる構成である。回路構成１３０は、アナログ信号をローパスフィルタでフィルタリングしてＤＣオフセット信号の補正値を算出する。時間的に連続している非ＴＤＭＡ方式に適用して好適な回路例である。
【００１０】
図１１に示す第４実施形態の回路構成１４０では、差動出力信号ＯＵＴ、ＸＯＵＴはコンパレータ１２で比較された後、ＡＤ変換器１８によりディジタル信号に変換される。このディジタル信号は、信号処理回路（ＤＳＰ）１３において信号処理されることによりＤＣオフセットに対する補正信号を出力する。この補正信号はディジタル信号であるのでＤＡ変換器１７でアナログ信号に変換された後、増幅器（ＡＭＰ）１１にフィードバックされる。ＴＤＭＡ方式のように、所定通信時間サイクル中の所定時間スロットがオフセット量検出時間として設定されている場合に、信号処理され算出された補正値が、信号処理回路（ＤＳＰ）１３あるいはＤＡ変換器１７に保持されてＤＣオフセットのキャンセルが行なわれる。回路構成１４０は、アナログ信号をディジタル信号に変換して信号処理をすることによりＤＣオフセット信号の補正値を算出する。所定通信時間サイクル中の所定時間スロットを信号成分が受信されないオフセット量検出時間として設け、この所定時間スロットに次の通信時間サイクルにおけるＤＣオフセットの補正値を決定するＴＤＭＡ方式に適用して好適な回路例である。
【００１１】
更に、移動体無線通信機の通信方式としては、日本ではＦＤＭＡ方式であるＰＤＣが普及しており、欧州ではＴＤＭＡ方式であるＧＳＭが普及しているというように地域ごとに異なる通信方式が普及しているのが現状である。また、次世代の通信方式としてはＷ−ＣＤＭＡ方式が検討されており、次世代通信方式への移行過渡期間においては更に異なる通信方式が混在する可能性もある。そこで、１つの通信機器が複数の通信方式に対応するように構成されていれば便利である。このような要請から、ＴＤＭＡ方式と非ＴＤＭＡ方式との何れの通信方式にも対応できるデュアルモード構成の受信機が提案されている。図１２に示すようにＤＣオフセットキャンセル回路の切り換えを可能とした回路構成である。選択回路１０５、１０６により、ＤＣオフセットキャンセル回路を、ＴＤＭＡ方式の場合には回路構成１４０を使用し、非ＴＤＭＡ方式の場合には回路構成１１０、１２０、または１３０を使用するように切り換える機能を有するものである。
【００１２】
【発明が解決しようとする課題】
しかしながら、図１２に示す切り替え回路構成を有するＤＣオフセットキャンセル回路では、ＴＤＭＡ方式に好適なＤＣオフセットキャンセル回路１４０と、非ＴＤＭＡ方式に好適なＤＣオフセットキャンセル回路１１０、１２０、または１３０との両回路構成を共に備えなければならない。更に、何れのＤＣオフセットキャンセル回路を選択するかを制御する選択回路１０５、１０５、１０６、１０６や、制御信号を出力する制御回路（不図示）も必要となる。小型・軽量化が要請されている携帯電話等の移動体無線通信機器においては、回路規模が大きくなってしまい問題である。
【００１３】
また、第１乃至第３従来技術における非ＴＤＭＡ方式に好適な回路構成１１０乃至１３０を、ＴＤＭＡ方式においても使用することも考えられなくはない。しかしながら、非ＴＤＭＡ方式において信号成分がカットされず確実に伝播するためには、第１従来技術のハイパスフィルタ１０１、１０２の周波数帯域を充分に低い周波数にしてＤＣオフセット成分のみをカットする必要がある。また、第２従来技術の積分回路１０３の時定数を充分に大きくし、あるいは第３従来技術のローパスフィルタ１０４の周波数帯域を充分に低くして、ＤＣオフセット成分のみを補正値としてフィードバックする必要がある。これらの方策は何れも容量素子Ｃ１０１乃至Ｃ１０４の容量値を充分に大きな値にすることを意味する。そのため、チャネル毎に所定通信時間サイクル中の所定時間スロットが割り当てられこの時間にのみ信号を受信するＴＤＭＡ方式においてこれらの回路構成１１０乃至１３０を使用すると、所定時間スロットにおける受信信号の立ち上り時間が長くなってしまい高速動作に追従できないおそれもあり問題である。
【００１４】
逆に、第４従来技術におけるＴＤＭＡ方式に好適な回路構成１４０を、非ＴＤＭＡ方式においても使用することも考えられなくはない。しかしながら、ＴＤＭＡ方式は、チャネル毎に所定通信時間サイクル中の所定時間スロットが割り当てられると共にオフセット量検出時間も所定時間スロットが割り当てられており、各チャネル及びオフセット量の検出は、各々の所定時間スロットにおいて行なわれる通信方式である。そのため、オフセット量の検出のための特別の時間を確保することができない非ＴＤＭＡ方式に対しては使用することはできず問題である。
【００１５】
本発明は前記従来技術の問題点を解消するためになされたものであり、ＴＤＭＡ方式及び非ＴＤＭＡ方式の何れの通信方式にも対応することができるデュアルモード構成の受信機に適用して、各々の通信方式に好適なＤＣオフセットキャンセル回路をコンパクトな回路構成で提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、検出信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、検出部と保持部とを含んで信号処理部に戻る第１帰還ループと、検出部とフィルタ部とを含んで信号処理部に戻る第２帰還ループとを備え、第１帰還ルー プまたは第２帰還ループの何れか一方が活性化されることを特徴とする。
【００１７】
請求項１のＤＣオフセットキャンセル回路では、保持部が活性化される場合には、検出部と保持部とを含んで信号処理部に戻る第１帰還ループが形成され、検出信号に応じた検出結果が保持部から信号処理部にフィードバックされて直流オフセット成分が相殺される。フィルタ部が活性化される場合には、検出部とフィルタ部とを含んで信号処理部に戻る第２帰還ループが形成され、フィルタ部により直流オフセット成分が識別されて信号処理部にフィードバックされて直流オフセット成分が相殺される。
【００１８】
これにより、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、検出部でオフセット量を検出し検出信号に応じた検出結果を保持部で保持することにより、保持されている検出結果に応じた直流オフセット成分をキャンセルすることができる。オフセット量を検出するための特別な時間が設けられておらず時間的に連続して検出動作を行なうオフセットの検出方式の場合には、フィルタ部で直流オフセット成分に応じた周波数帯域を通過させることにより、直流オフセット成分をキャンセルすることができる。
検出部、保持部、及びフィルタ部を備えていれば、何れの検出方式に対しても出力信号の直流オフセット成分を除去することができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を個別に備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００１９】
ここで、直流オフセット成分とは、信号処理部が出力する有意な信号を含む周波数帯域より低周波数帯域の信号成分のことであり、有意な信号成分には寄与しない不必要な信号成分をいう。
【００２０】
具体的には、所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、検出部と保持部とを含む第１帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果がフィードバックされて、直流オフセット成分を相殺することができる。時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、検出部とフィルタ部とを含む第２帰還ループが信号処理部のフィードバックループとして形成されるので、常時、検出部で検出された検出信号に対して直流オフセット成分が識別され信号処理部にフィードバックされて、直流オフセット成分を相殺することができる。
オフセットの検出方式に応じて、検出部と保持部とを含んで形成される第１帰還ループ、または検出部とフィルタ部とを含んで形成される第２帰還ループの何れか一方の帰還ループが選択的に活性化されることにより、信号処理部に直流オフセット成分を相殺するフィードバックをかけることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００２１】
また、請求項２に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、検出信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、フィルタ部の周波数帯域を切り換える第１切り換え部と、検出部、フィルタ部、及び保持部をこの順序に含んで信号処理部に戻る第３帰還ループとを備えることを特徴とする。
【００２２】
請求項２のＤＣオフセットキャンセル回路では、第３帰還ループが、検出部、フィルタ部、及び保持部をこの順序に含んで形成されており、フィルタ部により識別される直流オフセット成分を信号処理部にフィードバックする場合には、所定の周波数帯域で識別されるように第１切り換え部が設定され、フィルタ部により識別された信号が保持部に保持された上で信号処理部にフィードバックされて直流オフセット成分が相殺される。検出部から出力される検出信号に応じた検出結果を信号処理部にフィードバックする場合には、フィルタ部におけるフィルタ機能が排除されるように第１切り換え部が設定され、保持部に入力された検出結果に基づき信号処理部にフィードバックされて直流オフセット成分が相殺される。
【００２３】
これにより、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第１切り換え部によりフィルタ部が所定の周波数帯域を識別するように設定されるので、第３帰還ループはフィルタ部で識別した信号を保持部で保持してフィードバックすることができ、フィルタ部で識別された所定の周波数帯域に応じて直流オフセット成分を相殺することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第１切り換え部によりフィルタ部のフィルタ機能が排除されるように設定されるので、第３帰還ループは検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。
オフセットの検出方式に応じて、フィルタ部が識別する周波数帯域を切り換えることによりフィルタ機能の有無の切り換えることができるので、信号処理部にフィードバックすべき直流オフセット成分を的確に切り換えることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００２４】
ここで、フィルタ機能を排除する際の第１切り換え部による切り換えの態様は、フィルタ部において識別すべき周波数帯域から設定周波数をずらすことの他、フィルタ部を構成する構成素子をフィルタ部から切り離してフィルタ機能を停止させたり、フィルタ部を介さない経路を接続してフィルタ部をバイパスしたりすることによっても構成することができる。
【００２５】
また、請求項３に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、検出信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、フィルタ部をバイパスする第１バイパス経路と、フィルタ部を介する第１経路または第１バイパス経路の何れか一方を選択する第１選択部と、検出部、第１経路または第１バイパス経路、及び保持部をこの順序に含んで信号処理部に戻る第４帰還ループとを備えることを特徴とする。
【００２６】
請求項３に係るＤＣオフセットキャンセル回路によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第１選択部によりフィルタ部を介する第１経路が選択され、検出部と保持部との間にフィルタ部を含んで第４帰還ループが形成されるので、フィルタ部で識別した信号を保持部で保持してフィードバックすることができ、フィルタ部で識別された所定の周波数帯域に応じて直流オフセット成分を相殺することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第１選択部により第１バイパス経路が選択され、検出部と保持部との間のフィルタ部がバイパスされて第４帰還ループが形成されるので、検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路 をコンパクトに構成することができる。
【００２７】
また、請求項４に係るＤＣオフセットキャンセル回路は、請求項１乃至３の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路において、フィルタ部は、ローパスフィルタまたは積分回路を備えることを特徴とする。
【００２８】
請求項４のＤＣオフセットキャンセル回路では、ローパスフィルタまたは積分回路により、除去すべき直流オフセット成分に対応する直流信号成分が信号処理部にフィードバックされる。
【００２９】
これにより、第２または第３帰還ループに含まれるフィルタ部において抽出され信号処理部にフィードバックされる信号は、検出部から出力される検出信号から有意な信号成分を含む周波数帯域を除いた、低周波数帯域および直流の信号成分となるので、相殺すべき直流オフセット成分をフィードバックすることができる。
【００３０】
また、請求項５に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、出力信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、フィルタ部をバイパスする第２バイパス経路と、フィルタ部を介する第２経路または第２バイパス経路の何れか一方を選択する第２選択部とを備え、検出部と保持部とを含んで信号処理部に戻る帰還ループを備えることを特徴とする。
【００３１】
請求項５のＤＣオフセットキャンセル回路では、フィルタ部は信号処理部から出力される出力信号の信号経路に配置され、フィルタ部が活性化される場合には、出力信号に混入する直流オフセット成分が除去される。保持部が活性化される場合には、検出部と保持部とを含んで信号処理部に戻る帰還ループが形成され、検出信号に応じた検出結果が保持部から信号処理部にフィードバックされて、直流オフセット成分が相殺される。この場合、フィルタ部により出力信号の経路上で直流オフセット成分を除去する場合には、信号処理部からフィルタ部を介する第２経路が選択されるように第２選択部が設定される。検出信号に応じた検出結果を保持部から信号処理部にフィードバックして直流オフセット成分を相殺する場合には、フィルタ部をバイパスする第２バイパス経路が選択されるように第２選択部が設定される。
【００３２】
これにより、所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、検出部と保持部とを含む帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果がフィードバックされて直流オフセット成分を相殺することができる。時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、フィルタ部が信号処理部から出力される出力信号の信号経路に配置されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。
オフセットの検出方式に応じて、検出部と保持部とを含んで形成される帰還ループによるオフセット成分の相殺、またはフィルタ部によるオフセット成分の除去を選択的に活性化することができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００３３】
具体的には、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第２選択部により、フィルタ部が信号処理部から出力される出力信号の信号経路に配置される第２経路が選択されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。尚、第２経路が選択されてフィルタ部によるオフセット成分の除去が行なわれる際には、帰還ループは非活性化されていることが好ましい。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第２選択部により、第２バイパス経路が選択されてフィルタ部がバイパスされるので、帰還ループにより検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。
オフセットの検出方式に応じて、フィルタ部を介する第２経路と、フィルタ部をバイパスする第２バイパス経路とが選択されるので、オフセットの検出方式を的確に切り換えることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００３４】
ここでは、フィルタ部をバイパスする構成として第２バイパス経路を選択する構成を示したが、この他に、フィルタ部において識別すべき周波数帯域から設定周波数をずらしたり、フィルタ部を構成する構成素子をフィルタ部から切り離してフィルタ機能を停止させたりすることにより、フィルタ機能を排除する構成とすることもできる。
【００３５】
また、請求項６に係るＤＣオフセットキャンセル回路は、請求項５に記載のＤＣオフセットキャンセル回路において、フィルタ部の周波数帯域を切り換える第２切り換え部を備えることを特徴とする。
【００３６】
請求項６に係るＤＣオフセットキャンセル回路によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、信号処理部のフィードバックループである帰還ループが非活性化されると共に第２切り換え部によりフィルタ部が所定の周波数帯域を識別するように設定されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第２切り換え部によりフィルタ部のフィルタ機能が排除されるように設定されると共に帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果をフィードバックして、直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００３７】
また、請求項７に係るＤＣオフセットキャンセル回路は、請求項１乃至６の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路において、信号処理部は、増幅器を含むことを特徴とする。また、請求項８に係るＤＣオフセットキャンセル回路は、請求項１乃至６の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路において、信号処理部は、能動フィルタを含むことを特徴とする。
【００３８】
請求項７に係るＤＣオフセットキャンセル回路によれば、増幅器のＤＣオフセットを的確に除去または相殺することができる。また、請求項８に係るＤＣオフセットキャンセル回路によれば、能動フィルタのＤＣオフセットを的確に除去または相殺することができる。
【００３９】
ここで、本発明の原理について図１および図２に基づき説明する。図１に示す第１原理説明図は、本発明のうち請求項１に示す発明の原理を構成するブロック図である。図２に示す第２原理説明図は、本発明のうち請求項５に示す発明の原理を構成するブロック図である。
【００４０】
図１の第１原理説明図では、差動入力信号ＩＮ、ＸＩＮを信号処理部である増幅器（ＡＭＰ）１で増幅して差動出力信号ＯＵＴ、ＸＯＵＴを出力する際、差動出力信号ＯＵＴ、ＸＯＵＴに混入する直流オフセット成分をキャンセルする方法として、第１または第２帰還ループにより直流オフセットを相殺する場合を示している。
【００４１】
オフセットの検出方式として、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられている場合には、選択信号ＳＥＬに応じて保持部３が選択される。図１では、選択部５により保持部３側が選択される構成を例示している。検出部であるコンパレータ２が差動出力信号ＯＵＴ、ＸＯＵＴの差分信号に応じた検出信号を出力して、保持部３において検出信号に応じた検出結果が保持される。検出結果の保持動作は、トリガ信号であるストローブ信号ＳＴＢに応じて行われる。このストローブ信号ＳＴＢは図示しない制御回路により制御され、所定時間スロットのオフセット量検出時間に出力される。ストローブ信号ＳＴＢの出力に応じてコンパレータ２の検出信号が保持部３に入力される。保持部３では、検出信号に応じた検出結果がそれまで保持されていた検出結果を書き換えて更新される。保持部３からの出力信号が選択部５を介して増幅器（ＡＭＰ）１にフィードバックされて直流オフセットが相殺される。この時のフィードバック量は、オフセット量検出時間ごとに更新されるまでは保持された一定のフィードバック量となる。コンパレータ２と保持部３とを含んで形成される帰還ループが第１帰還ループである。
【００４２】
オフセットの検出方式として、オフセット量を検出するための特別な時間が設けられておらず時間的に連続して検出動作を行なうオフセットの検出方式の場合には、選択信号ＳＥＬに応じてフィルタ部４が選択される。コンパレータ２から出力される検出信号がフィルタ部４に入力される。フィルタ部４では所定周波数帯域が識別され、選択部５を介して増幅器（ＡＭＰ）１にフィードバックされて直流オフセットが相殺される。この場合には、コンパレータ２とフィルタ部４を介して、常時、差動出力信号ＯＵＴ、ＸＯＵＴの差動信号が検出されて増幅器（ＡＭＰ）１にフィードバックがかかっている状態である。コンパレータ２とフィルタ部４とを含んで形成される帰還ループが第２帰還ループである。
【００４３】
尚、選択部５に入力されている選択信号ＳＥＬを保持部３およびフィルタ部４に入力して選択された何れか一方を活性化することにより、第１または第２帰還ループを形成するように構成することもできる。この場合には選択部５を備える必要はない。保持部３またはフィルタ部４の何れか一方が活性化されて第１または第２帰還ループが形成される際には、他方は非活性状態に維持され第２または第１帰還ループが形成されることはない。
【００４４】
図２の第２原理説明図では、差動入力信号ＩＮ、ＸＩＮを信号処理部である増幅器（ＡＭＰ）１で増幅して差動出力信号ＯＵＴ、ＸＯＵＴを出力する際、差動出力信号ＯＵＴ、ＸＯＵＴに混入する直流オフセット成分をキャンセルする方法として帰還ループにより直流オフセットを相殺し、またはフィルタ部４により直流オフセットを除去する場合を示している。
【００４５】
オフセットの検出方式として、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられている場合には、第１原理図と同様な構成により帰還ループを形成してオフセット成分を相殺する。コンパレータ２と保持部３を含んで形成される帰還ループは第１原理説明図の場合と同様であり、同様の作用・効果を奏するのでここでの説明は省略する。第２原理説明図では、第１原理説明図の選択部５に代えて、増幅器（ＡＭＰ）１から差動出力信号ＯＵＴ、ＸＯＵＴが出力される経路に選択部６を備えている。帰還ループを使用してオフセットを相殺する場合にはフィルタ部４は使用しないので、選択信号ＳＥＬにより選択部６を選択してフィルタ部４を介さず差動出力信号ＯＵＴ、ＸＯＵＴを出力する経路が形成される。
【００４６】
オフセットの検出方式として、オフセット量を検出するための特別な時間が設けられておらず時間的に連続して検出動作を行なうオフセットの検出方式の場合には、帰還ループに代えてフィルタ部４によりオフセットを除去するために、選択信号ＳＥＬにより選択部６が選択されて増幅器（ＡＭＰ）１から差動出力信号ＯＵＴ、ＸＯＵＴが出力される経路にフィルタ部４が接続される。フィルタ部４では所定周波数帯域が識別されて有意な信号成分を有する周波数帯域の信号が差動出力信号ＯＵＴ、ＸＯＵＴとして出力される。
【００４７】
尚、フィルタ部４が活性化される場合には、保持部３を含む帰還ループを非活性化する必要があることは言うまでもない。
【００４８】
【発明の実施の形態】
以下、本発明のＤＣオフセットキャンセル回路について具体化した第１乃至第５実施形態を図３乃至図７に基づき図面を参照しつつ詳細に説明する。ここで、第１乃至第３実施形態に示すＤＣオフセットキャンセル回路１０乃至３０は、第１原理説明図（図１）を具体化した実施形態であり、第４および第５実施形態に示すＤＣオフセットキャンセル回路４０および５０は、第２原理説明図（図２）を具体化した実施形態である。
図３は、第１実施形態の回路ブロック図である。図４は、第２実施形態の回路ブロック図である。図５は、第３実施形態の回路ブロック図である。図６は、第４実施形態の回路ブロック図である。図７は、第５実施形態の回路ブロック図である。
【００４９】
図３に示す第１実施形態のＤＣオフセットキャンセル回路１０では、差動入力信号ＩＮ、ＸＩＮが増幅器（ＡＭＰ）１１で増幅されて差動出力信号ＯＵＴ、ＸＯＵＴを出力する。差動出力信号ＯＵＴ、ＸＯＵＴはコンパレータ１２により比較され、差動信号に応じた検出信号が出力される。コンパレータ１２から出力される差動の検出信号は、ＡＤ変換器１８とローパスフィルタ（ＬＰＦ）１４とに入力される。ＡＤ変換器１８でＡＤ変換された検出信号はディジタル信号として信号処理回路（ＤＳＰ）１３に入力されて信号処理された後、ＤＡ変換器１７によりアナログ信号に再変換される。ＤＡ変換器の出力とローパスフィルタ（ＬＰＦ）１４の出力とは相互に接続されて増幅器（ＡＭＰ）１１にフィードバックされる。コンパレータ１２、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７とを備えて形成される第１帰還ループと、コンパレータ１２、ローパスフィルタ（ＬＰＦ）１４とを備えて形成される第２帰還ループとが備えられている。
【００５０】
帰還ループの選択は、選択信号ＳＥＬ１、ＳＥＬ２により行なわれる。選択信号ＳＥＬ１、ＳＥＬ２が、信号処理回路（ＤＳＰ）１３、ローパスフィルタ（ＬＰＦ）１４の各々に入力されており、選択信号ＳＥＬ１、ＳＥＬ２のうち何れか一方が択一的に選択されて、信号処理回路（ＤＳＰ）１３またはローパスフィルタ（ＬＰＦ）１４のうち何れか一方を択一的に活性化する。このとき、選択されない構成要素については非活性化された状態となる。ＤＣオフセットキャンセル回路１０では、信号処理回路（ＤＳＰ）１３とローパスフィルタ（ＬＰＦ）１４との出力は直接接続される回路構成であるため、非活性化された構成要素については回路動作が停止されると共に出力がフローティングの状態に維持されることとなる。この回路方式を採らず両出力を選択的に接続する回路構成とすることもできる。これにより、第１または第２帰還ループの何れか一方が活性化される。また、ストローブ信号ＳＴＢは、信号処理回路（ＤＳＰ）１３のトリガ信号として入力されている。
【００５１】
所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるＴＤＭＡ方式等では、選択信号ＳＥＬ１が選択されて第１帰還ループが活性化される。オフセット量検出時間に応じてストローブ信号ＳＴＢが活性化され、コンパレータ１２により検出された検出信号を取り込むことができる。取り込みに際し、アナログ信号である検出信号は、ＡＤ変換器１８によりディジタル信号に変換された上で信号処理回路（ＤＳＰ）１３に取り込まれる。取り込まれたディジタル信号は、信号処理回路（ＤＳＰ）１３によりディジタル信号処理が施され検出信号に応じたオフセットの補正値が算出される。この補正値は、ディジタル信号として次のストローブ信号の活性化まで信号処理回路（ＤＳＰ）１３内に保持される。こうして保持されたディジタル信号の補正値は、ＤＡ変換器１７を介してアナログ量に変換された上で増幅器（ＡＭＰ）１１にフィードバックされる。
【００５２】
オフセット量の検出時間として所定時間スロットが割り当てられるＴＤＭＡ方式等の通信方式において、検出されたオフセット量に応じた補正値を保持しておき、次の検出時間までの間の補正値とすることができる。
【００５３】
オフセットの補正値算出のための特別な時間を確保することができず、時間的に連続してオフセット量の検出が行なわれるＦＤＭＡやＣＤＭＡ等の非ＴＤＭＡ方式では、選択信号ＳＥＬ２が選択されて第２帰還ループが活性化される。コンパレータ１２により検出される検出信号は、差動出力信号ＯＵＴ、ＸＯＵＴの差動信号に応じて出力される信号であり、直流オフセット成分と共に有意な信号成分を含んだ信号である。この検出信号をローパスフィルタ（ＬＰＦ）１４に入力することにより直流オフセット成分のみを通過させて、増幅器（ＡＭＰ）１１にフィードバックする。ローパスフィルタ（ＬＰＦ）１４のフィルタ時定数を、信号成分を含む周波数帯域に比して充分に低い周波数の周波数帯域に設定しておけば、ローパスフィルタ（ＬＰＦ）１４から出力される信号は直流オフセット成分のみとすることができ、この信号をフィードバックさせることにより、増幅器（ＡＭＰ）１１から出力される差動出力信号ＯＵＴ、ＸＯＵＴに混入されるオフセット成分を有効に相殺することができる。
【００５４】
オフセットの補正値算出のための特別な時間がなく、時間的に連続してオフセット量の検出が行なわれる非ＴＤＭＡ方式において、検出信号からオフセット量のみを抽出して補正値としてフィードバックさせることができる。
【００５５】
以上に説明したように、第１実施形態のＤＣオフセットキャンセル回路１０によれば、所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式等におけるオフセットの検出方式の場合には、オフセット量の検出部であるコンパレータ１２と、保持部である、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７とを含む第１帰還ループが信号処理部である増幅器（ＡＭＰ）１１のフィードバックループとして形成される。これにより、オフセット量検出時間に検出された検出信号は、ディジタル信号に変換されて信号処理されてオフセット量のディジタルの補正値として保持される。そして、アナログ値に変換されてフィードバックされ直流オフセット成分を相殺することができる。
【００５６】
時間的に連続したオフセット量の検出を行なう非ＴＤＭＡ方式におけるオフセットの検出方式の場合には、コンパレータ１２とフィルタ部であるローパスフィルタ（ＬＰＦ）１４とを含む第２帰還ループが増幅器（ＡＭＰ）１１のフィードバックループとして形成される。これにより、常時、コンパレータ１２で検出された検出信号に対して直流オフセット成分を識別して増幅器（ＡＭＰ）１１にフィードバックして、直流オフセット成分を相殺することができる。
【００５７】
オフセットの検出方式に応じて、第１または第２帰還ループの何れか一方の帰還ループを選択して活性化することにより、増幅器（ＡＭＰ）１１に直流オフセット成分を相殺するフィードバックをかけることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００５８】
また、保持部を構成する信号処理回路（ＤＳＰ）１３に保持されている直流オフセット成分のディジタルの補正値は、オフセット量検出時間に応じて出力されるトリガ信号であるストローブ信号ＳＴＢにより、オフセット量検出時間ごとに更新することができる。
【００５９】
図４に示す第２実施形態のＤＣオフセットキャンセル回路２０では、第１実施形態のＤＣオフセットキャンセル回路１０における第１および第２帰還ループに代えて、コンパレータ１２、ローパスフィルタ（ＬＰＦ）１４Ａ、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７をこの順に備える第３帰還ループを形成している。
【００６０】
ここで、ローパスフィルタ（ＬＰＦ）１４Ａは、容量素子Ｃ１、Ｃ２と抵抗素子Ｒ１、Ｒ２とにより構成されるが、信号経路と容量素子Ｃ１、Ｃ２との間に第１切換スイッチ部１５が備えられており、選択信号ＳＥＬ２により制御される。制御信号ＳＥＬ２が活性化されローパスフィルタ（ＬＰＦ）１４Ａによるオフセットの相殺をさせたい場合に、容量素子Ｃ１、Ｃ２が信号経路に接続されてローパスフィルタ（ＬＰＦ）１４Ａが所定周波数帯域のフィルタ機能を奏する。ローパスフィルタ（ＬＰＦ）１４Ａにより、有意な信号成分と直流オフセット成分とを含んだ検出信号から直流オフセット成分が抽出される。抽出されたオフセット成分は、ディジタル信号に変換された後信号処理され、ディジタルの補正値として信号処理回路（ＤＳＰ）１３に保持される。このディジタルの補正値がアナログ信号に変換されて増幅器（ＡＭＰ）１１にフィードバックされる。このフィードバック動作は時間的に連続しており、非ＴＤＭＡ方式の際に適用することができる。
【００６１】
一方、選択信号ＳＥＬ２が非活性化されると、ローパスフィルタ（ＬＰＦ）１４Ａから容量素子Ｃ１、Ｃ２が切り離されてフィルタ機能が機能しなくなる。この時の帰還ループの構成は、第１実施形態のＤＣオフセットキャンセル回路１０における第１帰還ループと同等の構成となり、ＴＤＭＡ方式の際に適用することができる。ここでは、選択信号ＳＥＬ１を使用していないが、選択信号ＳＥＬ１の活性状態は選択信号ＳＥＬ２の非活性状態であるとして構成されている。
【００６２】
尚、ＤＣオフセットキャンセル回路２０では、ローパスフィルタ（ＬＰＦ）１４Ａにおいて容量素子Ｃ１、Ｃ２の接続・切り離しの場合を例示して説明したが、容量素子Ｃ１、Ｃ２を完全に切り離す場合の他、フィルタ時定数を変化させる構成も適用することができる。容量素子あるいは抵抗素子、または双方を切り換えることにより、特性値を低減することでも対応できる。
【００６３】
また、図５に示す第３実施形態のＤＣオフセットキャンセル回路３０では、第２実施形態のＤＣオフセットキャンセル回路２０におけるローパスフィルタ（ＬＰＦ）１４Ａに代えて、ローパスフィルタ（ＬＰＦ）１４を介する帰還信号経路と、ローパスフィルタ（ＬＰＦ）１４をバイパスする帰還信号経路を有しており、何れか一方の帰還信号経路が帰還信号選択部２１により選択される構成である。帰還信号経路選択部２１は選択信号ＳＥＬ１、ＳＥＬ２により制御される。
【００６４】
制御信号ＳＥＬ１が活性化される場合は、ローパスフィルタ（ＬＰＦ）１４をバイパスする帰還信号経路が選択され、制御信号ＳＥＬ２が活性化される場合は、ローパスフィルタ（ＬＰＦ）１４を介する帰還信号経路が選択される。制御信号ＳＥＬ１、ＳＥＬ２により選択された帰還信号経路は、ＡＤ変換器１８に入力される。制御信号ＳＥＬ１、ＳＥＬ２によりローパスフィルタ（ＬＰＦ）１４の有無を切り換えることができる。ローパスフィルタ（ＬＰＦ）１４の設定が異なる以外は、第２実施形態のＤＣオフセットキャンセル回路２０と同様な回路構成を有しており、同様な作用・効果を奏する。
【００６５】
以上に説明したように、第２実施形態のＤＣオフセットキャンセル回路２０によれば、時間的に連続したオフセット量の検出を行なう非ＴＤＭＡ方式におけるオフセットの検出方式の場合には、第１切り換え部である第１切換スイッチ部１５により容量素子Ｃ１、Ｃ２が接続されてフィルタ部であるローパスフィルタ（ＬＰＦ）１４Ａが所定の周波数帯域を識別するように設定される。これにより、第３帰還ループはローパスフィルタ（ＬＰＦ）１４Ａで識別した信号を信号処理回路（ＤＳＰ）１３で保持してフィードバックすることができる。ローパスフィルタ（ＬＰＦ）１４Ａで識別された所定の周波数帯域以下の直流成分に応じて直流オフセット成分を相殺することができる。
【００６６】
所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式におけるオフセットの検出方式の場合には、第１切換スイッチ部１５により容量素子Ｃ１、Ｃ２が切り離されて、ローパスフィルタ（ＬＰＦ）１４Ａのフィルタ機能が排除されるように設定される。これにより、第３帰還ループは、検出部であるコンパレータ１２からの検出信号に応じた検出結果をフィードバックすることができ、コンパレータ１２の検出結果に応じて直流オフセット成分を相殺することができる。
【００６７】
また、第３実施形態のＤＣオフセットキャンセル回路３０によれば、時間的に連続したオフセット量の検出を行なう非ＴＤＭＡ方式におけるオフセットの検出方式の場合には、帰還信号経路選択部２１によりフィルタ部であるローパスフィルタ（ＬＰＦ）１４を介する帰還信号経路が選択される。これにより、第３帰還ループはローパスフィルタ（ＬＰＦ）１４で識別した信号を信号処理回路（ＤＳＰ）１３で保持してフィードバックすることができる。ローパスフィルタ（ＬＰＦ）１４で識別された所定の周波数帯域以下の直流成分に応じて直流オフセット成分を相殺することができる。
【００６８】
所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式におけるオフセットの検出方式の場合には、帰還信号経路選択部２１により、ローパスフィルタ（ＬＰＦ）１４をバイパスする帰還信号経路が選択される。これにより、第３帰還ループは、検出部であるコンパレータ１２からの検出信号に応じた検出結果をフィードバックすることができ、コンパレータ１２の検出結果に応じて直流オフセット成分を相殺することができる。
【００６９】
オフセットの検出方式に応じて、ローパスフィルタ（ＬＰＦ）１４Ａまたは１４のフィルタ機能の有無を切り換えることができるので、信号処理部である増幅器（ＡＭＰ）１１にフィードバックすべき直流オフセット成分を的確に切り換えることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００７０】
また、第２及び第３実施形態のＤＣオフセットキャンセル回路２０及び３０において、他の実施形態と同様な回路構成については、同様の符号を付しており、同様な作用・効果を奏するので、ここでの説明は省略する。
【００７１】
また、第１乃至第３実施形態のＤＣオフセットキャンセル回路１０乃至３０では、ローパスフィルタ（ＬＰＦ）１４、１４Ａに代えて、積分回路を備える構成としても同様な作用・効果を得ることができる。
【００７２】
図６に示す第４実施形態のＤＣオフセットキャンセル回路４０では、差動入力信号ＩＮ、ＸＩＮは増幅器（ＡＭＰ）１１で増幅され、ハイパスフィルタ（ＨＰＦ）１６を介する経路またはバイパスする経路の何れか一方の経路が、出力信号経路選択部２２により選択される。増幅器（ＡＭＰ）１１の差動出力信号が、コンパレータ１２、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７を備える帰還ループによりフィードバックされる構成は、第１実施形態のＤＣオフセットキャンセル回路１０における第１帰還ループと同様である。
【００７３】
出力信号経路選択部２２による出力信号経路の選択は、選択信号ＳＥＬ１、ＳＥＬ２のうち何れか一方が択一的に選択されて行なわれる。このとき、選択されない構成要素については非活性化された状態となる。具体的には、選択信号ＳＥＬ１が活性化されハイパスフィルタ（ＨＰＦ）１６をバイパスする出力信号経路が選択されると、ハイパスフィルタ（ＨＰＦ）１６は出力信号経路が遮断されることにより非活性化される。また、選択信号ＳＥＬ２が活性化されハイパスフィルタ（ＨＰＦ）１６を介する出力信号経路が選択されると、信号処理回路（ＤＳＰ）１３は補正値の維持されない状態となる。フィードバック量がゼロとなり帰還ループが非活性化されたのと同様な状態となる。尚、他の回路構成として、コンパレータ１２への信号経路とハイパスフィルタ（ＨＰＦ）１６への信号経路との間に信号経路の選択部を備えることにより、何れか一方を活性化し他方を非活性化することも可能である。
【００７４】
所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式等では、選択信号ＳＥＬ１が選択されて帰還ループが活性化される。オフセット量検出時間に応じて活性化されるストローブ信号ＳＴＢにより、信号処理回路（ＤＳＰ）１３によりディジタル信号処理が施され検出信号に応じたオフセットの補正値が更新される。このディジタルの補正値が、ＤＡ変換器１７を介してアナログ量に変換されて増幅器（ＡＭＰ）１１にフィードバックされる。この時、ハイパスフィルタ（ＨＰＦ）１６をバイパスする出力信号経路が選択され差動出力信号ＯＵＴ、ＸＯＵＴが出力される。
【００７５】
オフセット量の検出のための特別な時間を確保することができず、時間的に連続してオフセット量の検出が行なわれるＦＤＭＡやＣＤＭＡ等の非ＴＤＭＡ方式では、選択信号ＳＥＬ２が選択されて増幅器（ＡＭＰ）１１の差動出力信号はハイパスフィルタ（ＨＰＦ）１６を介する出力信号経路により差動出力信号ＯＵＴ、ＸＯＵＴが出力される。ハイパスフィルタ（ＨＰＦ）１６により、増幅器（ＡＭＰ）１１の差動出力信号から直流オフセット成分が除去され、有意な信号成分が出力される。
【００７６】
尚、第４実施形態のＤＣオフセットキャンセル回路４０において、他の実施形態と同様な回路構成については、同様の符号を付しており、同様な作用・効果を奏するので、ここでの説明は省略する。
【００７７】
図７に示す第５実施形態のＤＣオフセットキャンセル回路５０では、第４実施形態のＤＣオフセットキャンセル回路４０における出力信号経路選択部２２およびこれに伴う２経路の出力信号経路に代えて、第２切換スイッチ部１９が備えられており、差動出力信号ＯＵＴ、ＸＯＵＴへの出力信号経路に接続される容量素子の有無を切り換えており、ハイパスフィルタ（ＨＰＦ）１６Ａのフィルタ機能を切り換えている。
【００７８】
選択信号ＳＥＬ１が活性化されると出力信号経路には容量素子は付加されなくなり、ハイパスフィルタ（ＨＰＦ）１６によるフィルタ機能は停止する。この時の構成は、第４実施形態のＤＣオフセットキャンセル回路４０における帰還ループによるオフセットの相殺の場合と同等であり、ＴＤＭＡ方式の際に適用することができる。
【００７９】
選択信号ＳＥＬ２が活性化されると出力信号経路に容量素子が接続され、ハイパスフィルタ（ＨＰＦ）１６Ａは所定周波数帯域のフィルタ機能を奏することとなる。この時の構成は、第４実施形態のＤＣオフセットキャンセル回路４０におけるハイパスフィルタ（ＨＰＦ）１６によるオフセットの除去の場合と同様であり、非ＴＤＭＡ方式の際に適用することができる。
【００８０】
尚、ＤＣオフセットキャンセル回路５０では、ハイパスフィルタ（ＨＰＦ）１６Ａを構成する容量素子の接続・切り離しの場合を例示して説明したが、容量素子を完全に切り離す場合の他、フィルタ時定数を変化させる構成も適用することができる。容量素子の特性値を低減することでも対応できる。
【００８１】
尚、第５実施形態のＤＣオフセットキャンセル回路５０において、他の実施形態と同様な回路構成については、同様の符号を付しており、同様な作用・効果を奏するので、ここでの説明は省略する。
【００８２】
以上に説明したように、第４または第５実施形態のＤＣオフセットキャンセル回路４０または５０によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第２選択部である出力信号経路選択部２２により信号処理部である増幅器（ＡＭＰ）１１からフィルタ部であるハイパスフィルタ（ＨＰＦ）１６を介して差動出力信号ＯＵＴ、ＸＯＵＴに至る第２経路が選択され、または第２切換スイッチ部１９によりハイパスフィルタ（ＨＰＦ）１６Ａのフィルタ機能が有効とされる。これにより、増幅器（ＡＭＰ）１１の差動出力信号に混入する直流オフセット成分を常時識別して、差動出力信号ＯＵＴ、ＸＯＵＴから直流オフセット成分を除去することができる。
【００８３】
この場合、ハイパスフィルタ（ＨＰＦ）１６、１６Ａにより直流オフセット成分の除去を行なう際、保持部を構成する信号処理回路（ＤＳＰ）１３に補正値を保持しない構成とすることにより、フィードバック量をゼロにすることができ、切り換えスイッチ等の帰還ループの開放手段を設けることなく、フィードバックによる直流オフセット成分の変動を抑止することができる。
【００８４】
所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、出力信号経路選択部２２によりハイパスフィルタ（ＨＰＦ）１６をバイパスする第２バイパス経路が選択され、または第２切換スイッチ部１９によりハイパスフィルタ（ＨＰＦ）１６Ａのフィルタ機能が停止されるので、帰還ループにより、検出部であるコンパレータ１２からの検出信号に応じた検出結果をフィードバックすることができ、コンパレータ１２の検出結果に応じて直流オフセット成分を相殺することができる。
【００８５】
オフセットの検出方式に応じて、コンパレータ１２と保持部を構成する信号処理回路（ＤＳＰ）１３とを含んで形成される帰還ループによるオフセット成分の相殺、またはハイパスフィルタ（ＨＰＦ）１６、１６Ａによるオフセット成分の除去を選択的に活性化することができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００８６】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、増幅器（ＡＭＰ）１１の出力信号に混入するＤＣオフセットを除去または相殺する場合を例に説明したが、本発明はこれに限定されるものではなく、能動フィルタ等、増幅器以外の信号処理回路についても適用することができる。
【００８７】
（付記１） 入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、
前記直流オフセット成分のオフセット量を検出する検出部と、
前記検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、
前記直流オフセット成分を識別するフィルタ部とを備え、
前記保持部または前記フィルタ部の何れか一方が活性化されることを特徴とするＤＣオフセットキャンセル回路。
（付記２） 前記フィルタ部には前記検出信号が入力され、
前記検出部と前記保持部とを含んで前記信号処理部に戻る第１帰還ループと、
前記検出部と前記フィルタ部とを含んで前記信号処理部に戻る第２帰還ループとを備え、
前記第１または第２帰還ループの何れか一方が活性化されることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記３） 前記フィルタ部には前記検出信号が入力され、
前記フィルタ部の周波数帯域を切り換える第１切り換え部と、
前記検出部、前記フィルタ部、及び前記保持部をこの順序に含んで前記信号処理部に戻る第３帰還ループとを備えることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記４） 前記フィルタ部には前記検出信号が入力され、
前記フィルタ部をバイパスする第１バイパス経路と、
前記フィルタ部を介する第１経路または前記第１バイパス経路の何れか一方を選択する第１選択部と、
前記検出部、前記第１経路または前記第１バイパス経路、及び前記保持部をこの順序に含んで前記信号処理部に戻る第４帰還ループとを備えることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記５） 前記フィルタ部は、ローパスフィルタまたは積分回路を備えることを特徴とする付記２乃至４の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
（付記６） 前記フィルタ部には前記出力信号が入力され、
前記検出部と前記保持部とを含んで前記信号処理部に戻る帰還ループを備えることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記７） 前記フィルタ部の周波数帯域を切り換える第２切り換え部を備えることを特徴とする付記６に記載のＤＣオフセットキャンセル回路。
（付記８） 前記フィルタ部をバイパスする第２バイパス経路と、
前記フィルタ部を介する第２経路または前記第２バイパス経路の何れか一方を選択する第２選択部とを備えることを特徴とする付記６に記載のＤＣオフセットキャンセル回路。
（付記９） 前記フィルタ部は、ハイパスフィルタを備えることを特徴とする付記６乃至８の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
（付記１０） 前記保持部は、前記検出信号に応じて信号処理された前記直流オフセット成分の補正値を前記検出結果として保持することを特徴とする付記１乃至４のうち少なくとも何れか１項または付記６乃至８のうち少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
（付記１１） 前記信号処理はディジタル信号処理であり、前記補正値はディジタル値であることを特徴とする付記１０に記載のＤＣオフセットキャンセル回路。
（付記１２） 前記補正値は、トリガ信号により更新されることを特徴とする付記１０に記載のＤＣオフセットキャンセル回路。
（付記１３） 前記保持部が非活性化状態にある場合、前記保持部には前記補正値は保持されないことを特徴とする付記１０に記載のＤＣオフセットキャンセル回路。
（付記１４） 前記信号処理部は、増幅器を含むことを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記１５） 前記信号処理部は、能動フィルタを含むことを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
【００８８】
ここで、付記４によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第１選択部によりフィルタ部を介する第１経路が選択され、検出部と保持部との間にフィルタ部を含んで第４帰還ループが形成されるので、フィルタ部で識別した信号を保持部で保持してフィードバックすることができ、フィルタ部で識別された所定の周波数帯域に応じて直流オフセット成分を相殺することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第１選択部により第１バイパス経路が選択され、検出部と保持部との間のフィルタ部がバイパスされて第４帰還ループが形成されるので、検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
また、付記７によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、信号処理部のフィードバックループである帰還ループが非活性化されると共に第２切り換え部によりフィルタ部が所定の周波数帯域を識別するように設定されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第２切り換え部によりフィルタ部のフィルタ機能が排除されるように設定されると共に帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果をフィードバックして、直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
また、付記１１によれば、オフセット成分の補正値がディジタル信号処理により演算されるので、直流オフセット成分に応じた検出信号に対して的確な補正値を迅速且つ確実に算出することができる。
また、付記１４によれば、増幅器のＤＣオフセットを的確に除去または相殺することができる。
また、付記１５によれば、能動フィルタのＤＣオフセットを的確に除去または相殺することができる。
【００８９】
【発明の効果】
本発明によれば、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるＴＤＭＡ方式、及びオフセット量を検出するための特別な時間が設けられておらず時間的に連続してオフセットの検出動作を行なう非ＴＤＭＡ方式の何れの通信方式にも対応することができるデュアルモード構成の受信機に適用して、各々の通信方式に好適なＤＣオフセットキャンセル回路をコンパクトな回路構成で提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１原理説明図を示すブロック図である。
【図２】 本発明の第２原理説明図を示すブロック図である。
【図３】 第１実施形態の回路ブロック図である。
【図４】 第２実施形態の回路ブロック図である。
【図５】 第３実施形態の回路ブロック図である。
【図６】 第４実施形態の回路ブロック図である。
【図７】 第５実施形態の回路ブロック図である。
【図８】 第１従来技術としてハイパスフィルタによる補正を行なう回路ブロック図である。
【図９】 第２従来技術として積分器による補正を行なう回路ブロック図である。
【図１０】 第３従来技術としてローパスフィルタによる補正を行なう回路ブロック図である。
【図１１】 第４従来技術としてディジタル調整による補正を行なう回路ブロック図である。
【図１２】 従来技術におけるデュアルモード構成の回路ブロック図である。
【符号の説明】
１、１１ 増幅器（ＡＭＰ）
２、１２ コンパレータ
３ 保持部
４ フィルタ部
５ 選択部
６ 選択部
１０ ＤＣオフセットキャンセル回路
１３ 信号処理回路（ＤＳＰ）
１４、１４Ａ ローパスフィルタ（ＬＰＦ）
１５ 第１切換スイッチ部
１６ ハイパスフィルタ（ＨＰＦ）
１７ ＤＡ変換器
１８ ＡＤ変換器
１９ 第２切換スイッチ部
２０、３０、４０，５０ ＤＣオフセットキャンセル回路
２１ 帰還信号選択部
２２ 出力信号経路選択部
ＩＮ、ＸＩＮ 差動入力信号
ＯＵＴ、ＸＯＵＴ 差動出力信号
ＳＥＬ、ＳＥＬ１、ＳＥＬ２ 選択信号
ＳＴＢ ストローブ信号
【発明の属する技術分野】
本発明は、出力信号に混入する直流オフセット成分のキャンセルに関するものであり、特に、携帯電話等の移動体通信に用いられる受信機に関するものである。
【０００２】
【従来の技術】
近年、普及の著しい携帯電話に代表される移動体無線通信機は、その小型・軽量化、多機能化への要求に対応するため、従来より無線処理部に用いられてきたスーパーヘテロダイン方式に代えて、中間周波数信号（ＩＦ信号）が不要で無線信号（ＲＦ信号）を直接ベースバンド信号に変換するダイレクトコンバージョン方式が採用されてきている。中間周波数信号（ＩＦ信号）の処理部分が不要になる分、スーパーヘテロダイン方式に比して回路規模を圧縮することができ、機器の小型・軽量化、多機能化に寄与することができる。
【０００３】
ただし、ダイレクトコンバージョン方式では、無線信号（ＲＦ信号）を直接ベースバンド信号に変換するため、従来のように中間周波数信号（ＩＦ信号）において帯域通過フィルタ等で除去されていた不要なＤＣオフセット成分を除去することができず、別途、ＤＣオフセットをキャンセルする回路が必要となる。
【０００４】
図８乃至１１に、従来より用いられているＤＣオフセットキャンセル回路を例示する。このうち図８乃至１０の回路構成は、ＦＤＭＡ（周波数分割多重接続）やＣＤＭＡ（符号分割多重接続）等の時間的に連続した無線信号を受信する通信方式に適用して好適な回路構成である。これに対して、図１１の回路構成は、ＴＤＭＡ（時分割多重接続）等の時間的に不連続な無線信号を受信する通信方式に適用して好適な回路構成である。以下の説明では、時間的に連続した無線信号を受信する通信方式を、ＴＤＭＡ方式に対して、非ＴＤＭＡ方式と記す。
【０００５】
ここで、ＦＤＭＡ（周波数分割多重接続）とは、チャネル毎に異なる周波数を割り当てる通信方式であり、またＣＤＭＡ（符号分割多重接続）とは、チャネル毎に異なる符号を割り当てる通信方式であり、何れの通信方式も受信信号は時間的に連続している。これに対して、ＴＤＭＡ（時分割多重接続）方式では、所定長の時間スロット毎にチャネルを割り当て、各チャネルを巡回して通信を行なう通信方式である。従って、受信動作は所定時間スロット内でのみ行なわれる。
【０００６】
図８に示す第１従来技術の回路構成１１０では、差動入力信号ＩＮ、ＸＩＮから増幅器（ＡＭＰ）１１を介して差動出力信号ＯＵＴ、ＸＯＵＴに至る信号経路上に、ハイパスフィルタ（ＨＰＦ）１０１、１０２が備えられることにより、ＤＣオフセット成分がキャンセルされる回路構成である。図８では、増幅器（ＡＭＰ）１１の入力側と出力側との双方に、各々ハイパスフィルタ（ＨＰＦ）１０１とハイパスフィルタ（ＨＰＦ）１０２とが備えられる構成であり、２段階でＤＣオフセット成分がカットされる場合である。これ以外にも、何れか一方のハイパスフィルタ（ＨＰＦ）を備えて構成することもできる。ハイパスフィルタ（ＨＰＦ）１０１、１０２は信号経路上に容量素子を備えて構成されており、必要に応じて容量素子の出力側と基準電圧との間に抵抗素子を備えて構成される。回路構成１１０は、ＤＣオフセット信号がアナログ信号のままフィルタリングされることによりキャンセルされる。時間的に連続している非ＴＤＭＡ方式に適用して好適な回路例である。
【０００７】
図９に示す第２従来技術の回路構成１２０では、差動出力信号ＯＵＴ、ＸＯＵＴが積分回路１０３により積分されて、差動入力信号ＩＮ、ＸＩＮにフィードバックされることによりＤＣオフセットがキャンセルされる。積分回路１０３は、コンパレータ１２の差動入出力間に抵抗素子及び容量素子（Ｒ１０１とＣ１０１、及びＲ１０２とＣ１０２）で構成される時定数回路が接続されて構成される。抵抗素子Ｒ１０１、Ｒ１０２を介して入力される差動出力信号ＯＵＴ、ＸＯＵＴは、ＡＣ成分である信号成分とＤＣ成分であるオフセット成分とが含まれるが、抵抗素子及び容量素子（Ｒ１０１とＣ１０１、及びＲ１０２とＣ１０２）で決定される時定数に応じて積分回路１０３により積分されることにより、所定のＤＣオフセット成分のみが増幅器（ＡＭＰ）１１にフィードバックされる。図９では、フィードバック信号が直接、差動入力信号ＩＮ、ＸＩＮにフィードバックされる構成を示しているが、増幅器（ＡＭＰ）１１のＤＣオフセットを調整することができるポイントであれば、これ以外のポイントにフィードバックすることも可能である。例えば、増幅器（ＡＭＰ）１１の入力段差動対へのバイアス電流源にフィードバックすることもできる。回路構成１２０は、アナログ信号を積分してＤＣオフセット信号の補正値を算出する。時間的に連続している非ＴＤＭＡ方式に適用して好適な回路例である。
【０００８】
ここで、コンパレータ１２とは、所定ゲインを有しており、入力される差動出力信号ＯＵＴ、ＸＯＵＴの差分信号に応じた信号を出力する機能を有する回路である。
【０００９】
図１０に示す第３従来技術の回路構成１３０では、差動出力信号ＯＵＴ、ＸＯＵＴがコンパレータ１２で比較され、比較結果として得られる差動出力信号が抵抗素子及び容量素子（Ｒ１０３とＣ１０３、及びＲ１０４とＣ１０４）で構成されるローパスフィルタ１０４を介して増幅器（ＡＭＰ）１１にフィードバックされることによりＤＣオフセットがキャンセルされる。差動出力信号ＯＵＴ、ＸＯＵＴ及びその比較結果は、ＡＣ成分である信号成分とＤＣ成分であるオフセット成分とを含んでいるが、ローパスフィルタ１０４により所定のＤＣオフセット成分のみが抽出され、増幅器（ＡＭＰ）１１にフィードバックされる。図９とは異なり、フィードバック信号は、増幅器（ＡＭＰ）１１の入力段差動対へのバイアス電流源等の内部回路にフィードバックされる構成である。回路構成１３０は、アナログ信号をローパスフィルタでフィルタリングしてＤＣオフセット信号の補正値を算出する。時間的に連続している非ＴＤＭＡ方式に適用して好適な回路例である。
【００１０】
図１１に示す第４実施形態の回路構成１４０では、差動出力信号ＯＵＴ、ＸＯＵＴはコンパレータ１２で比較された後、ＡＤ変換器１８によりディジタル信号に変換される。このディジタル信号は、信号処理回路（ＤＳＰ）１３において信号処理されることによりＤＣオフセットに対する補正信号を出力する。この補正信号はディジタル信号であるのでＤＡ変換器１７でアナログ信号に変換された後、増幅器（ＡＭＰ）１１にフィードバックされる。ＴＤＭＡ方式のように、所定通信時間サイクル中の所定時間スロットがオフセット量検出時間として設定されている場合に、信号処理され算出された補正値が、信号処理回路（ＤＳＰ）１３あるいはＤＡ変換器１７に保持されてＤＣオフセットのキャンセルが行なわれる。回路構成１４０は、アナログ信号をディジタル信号に変換して信号処理をすることによりＤＣオフセット信号の補正値を算出する。所定通信時間サイクル中の所定時間スロットを信号成分が受信されないオフセット量検出時間として設け、この所定時間スロットに次の通信時間サイクルにおけるＤＣオフセットの補正値を決定するＴＤＭＡ方式に適用して好適な回路例である。
【００１１】
更に、移動体無線通信機の通信方式としては、日本ではＦＤＭＡ方式であるＰＤＣが普及しており、欧州ではＴＤＭＡ方式であるＧＳＭが普及しているというように地域ごとに異なる通信方式が普及しているのが現状である。また、次世代の通信方式としてはＷ−ＣＤＭＡ方式が検討されており、次世代通信方式への移行過渡期間においては更に異なる通信方式が混在する可能性もある。そこで、１つの通信機器が複数の通信方式に対応するように構成されていれば便利である。このような要請から、ＴＤＭＡ方式と非ＴＤＭＡ方式との何れの通信方式にも対応できるデュアルモード構成の受信機が提案されている。図１２に示すようにＤＣオフセットキャンセル回路の切り換えを可能とした回路構成である。選択回路１０５、１０６により、ＤＣオフセットキャンセル回路を、ＴＤＭＡ方式の場合には回路構成１４０を使用し、非ＴＤＭＡ方式の場合には回路構成１１０、１２０、または１３０を使用するように切り換える機能を有するものである。
【００１２】
【発明が解決しようとする課題】
しかしながら、図１２に示す切り替え回路構成を有するＤＣオフセットキャンセル回路では、ＴＤＭＡ方式に好適なＤＣオフセットキャンセル回路１４０と、非ＴＤＭＡ方式に好適なＤＣオフセットキャンセル回路１１０、１２０、または１３０との両回路構成を共に備えなければならない。更に、何れのＤＣオフセットキャンセル回路を選択するかを制御する選択回路１０５、１０５、１０６、１０６や、制御信号を出力する制御回路（不図示）も必要となる。小型・軽量化が要請されている携帯電話等の移動体無線通信機器においては、回路規模が大きくなってしまい問題である。
【００１３】
また、第１乃至第３従来技術における非ＴＤＭＡ方式に好適な回路構成１１０乃至１３０を、ＴＤＭＡ方式においても使用することも考えられなくはない。しかしながら、非ＴＤＭＡ方式において信号成分がカットされず確実に伝播するためには、第１従来技術のハイパスフィルタ１０１、１０２の周波数帯域を充分に低い周波数にしてＤＣオフセット成分のみをカットする必要がある。また、第２従来技術の積分回路１０３の時定数を充分に大きくし、あるいは第３従来技術のローパスフィルタ１０４の周波数帯域を充分に低くして、ＤＣオフセット成分のみを補正値としてフィードバックする必要がある。これらの方策は何れも容量素子Ｃ１０１乃至Ｃ１０４の容量値を充分に大きな値にすることを意味する。そのため、チャネル毎に所定通信時間サイクル中の所定時間スロットが割り当てられこの時間にのみ信号を受信するＴＤＭＡ方式においてこれらの回路構成１１０乃至１３０を使用すると、所定時間スロットにおける受信信号の立ち上り時間が長くなってしまい高速動作に追従できないおそれもあり問題である。
【００１４】
逆に、第４従来技術におけるＴＤＭＡ方式に好適な回路構成１４０を、非ＴＤＭＡ方式においても使用することも考えられなくはない。しかしながら、ＴＤＭＡ方式は、チャネル毎に所定通信時間サイクル中の所定時間スロットが割り当てられると共にオフセット量検出時間も所定時間スロットが割り当てられており、各チャネル及びオフセット量の検出は、各々の所定時間スロットにおいて行なわれる通信方式である。そのため、オフセット量の検出のための特別の時間を確保することができない非ＴＤＭＡ方式に対しては使用することはできず問題である。
【００１５】
本発明は前記従来技術の問題点を解消するためになされたものであり、ＴＤＭＡ方式及び非ＴＤＭＡ方式の何れの通信方式にも対応することができるデュアルモード構成の受信機に適用して、各々の通信方式に好適なＤＣオフセットキャンセル回路をコンパクトな回路構成で提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、検出信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、検出部と保持部とを含んで信号処理部に戻る第１帰還ループと、検出部とフィルタ部とを含んで信号処理部に戻る第２帰還ループとを備え、第１帰還ルー プまたは第２帰還ループの何れか一方が活性化されることを特徴とする。
【００１７】
請求項１のＤＣオフセットキャンセル回路では、保持部が活性化される場合には、検出部と保持部とを含んで信号処理部に戻る第１帰還ループが形成され、検出信号に応じた検出結果が保持部から信号処理部にフィードバックされて直流オフセット成分が相殺される。フィルタ部が活性化される場合には、検出部とフィルタ部とを含んで信号処理部に戻る第２帰還ループが形成され、フィルタ部により直流オフセット成分が識別されて信号処理部にフィードバックされて直流オフセット成分が相殺される。
【００１８】
これにより、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、検出部でオフセット量を検出し検出信号に応じた検出結果を保持部で保持することにより、保持されている検出結果に応じた直流オフセット成分をキャンセルすることができる。オフセット量を検出するための特別な時間が設けられておらず時間的に連続して検出動作を行なうオフセットの検出方式の場合には、フィルタ部で直流オフセット成分に応じた周波数帯域を通過させることにより、直流オフセット成分をキャンセルすることができる。
検出部、保持部、及びフィルタ部を備えていれば、何れの検出方式に対しても出力信号の直流オフセット成分を除去することができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を個別に備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００１９】
ここで、直流オフセット成分とは、信号処理部が出力する有意な信号を含む周波数帯域より低周波数帯域の信号成分のことであり、有意な信号成分には寄与しない不必要な信号成分をいう。
【００２０】
具体的には、所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、検出部と保持部とを含む第１帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果がフィードバックされて、直流オフセット成分を相殺することができる。時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、検出部とフィルタ部とを含む第２帰還ループが信号処理部のフィードバックループとして形成されるので、常時、検出部で検出された検出信号に対して直流オフセット成分が識別され信号処理部にフィードバックされて、直流オフセット成分を相殺することができる。
オフセットの検出方式に応じて、検出部と保持部とを含んで形成される第１帰還ループ、または検出部とフィルタ部とを含んで形成される第２帰還ループの何れか一方の帰還ループが選択的に活性化されることにより、信号処理部に直流オフセット成分を相殺するフィードバックをかけることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００２１】
また、請求項２に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、検出信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、フィルタ部の周波数帯域を切り換える第１切り換え部と、検出部、フィルタ部、及び保持部をこの順序に含んで信号処理部に戻る第３帰還ループとを備えることを特徴とする。
【００２２】
請求項２のＤＣオフセットキャンセル回路では、第３帰還ループが、検出部、フィルタ部、及び保持部をこの順序に含んで形成されており、フィルタ部により識別される直流オフセット成分を信号処理部にフィードバックする場合には、所定の周波数帯域で識別されるように第１切り換え部が設定され、フィルタ部により識別された信号が保持部に保持された上で信号処理部にフィードバックされて直流オフセット成分が相殺される。検出部から出力される検出信号に応じた検出結果を信号処理部にフィードバックする場合には、フィルタ部におけるフィルタ機能が排除されるように第１切り換え部が設定され、保持部に入力された検出結果に基づき信号処理部にフィードバックされて直流オフセット成分が相殺される。
【００２３】
これにより、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第１切り換え部によりフィルタ部が所定の周波数帯域を識別するように設定されるので、第３帰還ループはフィルタ部で識別した信号を保持部で保持してフィードバックすることができ、フィルタ部で識別された所定の周波数帯域に応じて直流オフセット成分を相殺することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第１切り換え部によりフィルタ部のフィルタ機能が排除されるように設定されるので、第３帰還ループは検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。
オフセットの検出方式に応じて、フィルタ部が識別する周波数帯域を切り換えることによりフィルタ機能の有無の切り換えることができるので、信号処理部にフィードバックすべき直流オフセット成分を的確に切り換えることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００２４】
ここで、フィルタ機能を排除する際の第１切り換え部による切り換えの態様は、フィルタ部において識別すべき周波数帯域から設定周波数をずらすことの他、フィルタ部を構成する構成素子をフィルタ部から切り離してフィルタ機能を停止させたり、フィルタ部を介さない経路を接続してフィルタ部をバイパスしたりすることによっても構成することができる。
【００２５】
また、請求項３に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、検出信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、フィルタ部をバイパスする第１バイパス経路と、フィルタ部を介する第１経路または第１バイパス経路の何れか一方を選択する第１選択部と、検出部、第１経路または第１バイパス経路、及び保持部をこの順序に含んで信号処理部に戻る第４帰還ループとを備えることを特徴とする。
【００２６】
請求項３に係るＤＣオフセットキャンセル回路によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第１選択部によりフィルタ部を介する第１経路が選択され、検出部と保持部との間にフィルタ部を含んで第４帰還ループが形成されるので、フィルタ部で識別した信号を保持部で保持してフィードバックすることができ、フィルタ部で識別された所定の周波数帯域に応じて直流オフセット成分を相殺することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第１選択部により第１バイパス経路が選択され、検出部と保持部との間のフィルタ部がバイパスされて第４帰還ループが形成されるので、検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路 をコンパクトに構成することができる。
【００２７】
また、請求項４に係るＤＣオフセットキャンセル回路は、請求項１乃至３の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路において、フィルタ部は、ローパスフィルタまたは積分回路を備えることを特徴とする。
【００２８】
請求項４のＤＣオフセットキャンセル回路では、ローパスフィルタまたは積分回路により、除去すべき直流オフセット成分に対応する直流信号成分が信号処理部にフィードバックされる。
【００２９】
これにより、第２または第３帰還ループに含まれるフィルタ部において抽出され信号処理部にフィードバックされる信号は、検出部から出力される検出信号から有意な信号成分を含む周波数帯域を除いた、低周波数帯域および直流の信号成分となるので、相殺すべき直流オフセット成分をフィードバックすることができる。
【００３０】
また、請求項５に係るＤＣオフセットキャンセル回路は、入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、直流オフセット成分のオフセット量を検出する検出部と、検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、出力信号が入力され、直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、フィルタ部をバイパスする第２バイパス経路と、フィルタ部を介する第２経路または第２バイパス経路の何れか一方を選択する第２選択部とを備え、検出部と保持部とを含んで信号処理部に戻る帰還ループを備えることを特徴とする。
【００３１】
請求項５のＤＣオフセットキャンセル回路では、フィルタ部は信号処理部から出力される出力信号の信号経路に配置され、フィルタ部が活性化される場合には、出力信号に混入する直流オフセット成分が除去される。保持部が活性化される場合には、検出部と保持部とを含んで信号処理部に戻る帰還ループが形成され、検出信号に応じた検出結果が保持部から信号処理部にフィードバックされて、直流オフセット成分が相殺される。この場合、フィルタ部により出力信号の経路上で直流オフセット成分を除去する場合には、信号処理部からフィルタ部を介する第２経路が選択されるように第２選択部が設定される。検出信号に応じた検出結果を保持部から信号処理部にフィードバックして直流オフセット成分を相殺する場合には、フィルタ部をバイパスする第２バイパス経路が選択されるように第２選択部が設定される。
【００３２】
これにより、所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、検出部と保持部とを含む帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果がフィードバックされて直流オフセット成分を相殺することができる。時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、フィルタ部が信号処理部から出力される出力信号の信号経路に配置されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。
オフセットの検出方式に応じて、検出部と保持部とを含んで形成される帰還ループによるオフセット成分の相殺、またはフィルタ部によるオフセット成分の除去を選択的に活性化することができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００３３】
具体的には、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第２選択部により、フィルタ部が信号処理部から出力される出力信号の信号経路に配置される第２経路が選択されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。尚、第２経路が選択されてフィルタ部によるオフセット成分の除去が行なわれる際には、帰還ループは非活性化されていることが好ましい。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第２選択部により、第２バイパス経路が選択されてフィルタ部がバイパスされるので、帰還ループにより検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。
オフセットの検出方式に応じて、フィルタ部を介する第２経路と、フィルタ部をバイパスする第２バイパス経路とが選択されるので、オフセットの検出方式を的確に切り換えることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００３４】
ここでは、フィルタ部をバイパスする構成として第２バイパス経路を選択する構成を示したが、この他に、フィルタ部において識別すべき周波数帯域から設定周波数をずらしたり、フィルタ部を構成する構成素子をフィルタ部から切り離してフィルタ機能を停止させたりすることにより、フィルタ機能を排除する構成とすることもできる。
【００３５】
また、請求項６に係るＤＣオフセットキャンセル回路は、請求項５に記載のＤＣオフセットキャンセル回路において、フィルタ部の周波数帯域を切り換える第２切り換え部を備えることを特徴とする。
【００３６】
請求項６に係るＤＣオフセットキャンセル回路によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、信号処理部のフィードバックループである帰還ループが非活性化されると共に第２切り換え部によりフィルタ部が所定の周波数帯域を識別するように設定されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第２切り換え部によりフィルタ部のフィルタ機能が排除されるように設定されると共に帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果をフィードバックして、直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００３７】
また、請求項７に係るＤＣオフセットキャンセル回路は、請求項１乃至６の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路において、信号処理部は、増幅器を含むことを特徴とする。また、請求項８に係るＤＣオフセットキャンセル回路は、請求項１乃至６の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路において、信号処理部は、能動フィルタを含むことを特徴とする。
【００３８】
請求項７に係るＤＣオフセットキャンセル回路によれば、増幅器のＤＣオフセットを的確に除去または相殺することができる。また、請求項８に係るＤＣオフセットキャンセル回路によれば、能動フィルタのＤＣオフセットを的確に除去または相殺することができる。
【００３９】
ここで、本発明の原理について図１および図２に基づき説明する。図１に示す第１原理説明図は、本発明のうち請求項１に示す発明の原理を構成するブロック図である。図２に示す第２原理説明図は、本発明のうち請求項５に示す発明の原理を構成するブロック図である。
【００４０】
図１の第１原理説明図では、差動入力信号ＩＮ、ＸＩＮを信号処理部である増幅器（ＡＭＰ）１で増幅して差動出力信号ＯＵＴ、ＸＯＵＴを出力する際、差動出力信号ＯＵＴ、ＸＯＵＴに混入する直流オフセット成分をキャンセルする方法として、第１または第２帰還ループにより直流オフセットを相殺する場合を示している。
【００４１】
オフセットの検出方式として、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられている場合には、選択信号ＳＥＬに応じて保持部３が選択される。図１では、選択部５により保持部３側が選択される構成を例示している。検出部であるコンパレータ２が差動出力信号ＯＵＴ、ＸＯＵＴの差分信号に応じた検出信号を出力して、保持部３において検出信号に応じた検出結果が保持される。検出結果の保持動作は、トリガ信号であるストローブ信号ＳＴＢに応じて行われる。このストローブ信号ＳＴＢは図示しない制御回路により制御され、所定時間スロットのオフセット量検出時間に出力される。ストローブ信号ＳＴＢの出力に応じてコンパレータ２の検出信号が保持部３に入力される。保持部３では、検出信号に応じた検出結果がそれまで保持されていた検出結果を書き換えて更新される。保持部３からの出力信号が選択部５を介して増幅器（ＡＭＰ）１にフィードバックされて直流オフセットが相殺される。この時のフィードバック量は、オフセット量検出時間ごとに更新されるまでは保持された一定のフィードバック量となる。コンパレータ２と保持部３とを含んで形成される帰還ループが第１帰還ループである。
【００４２】
オフセットの検出方式として、オフセット量を検出するための特別な時間が設けられておらず時間的に連続して検出動作を行なうオフセットの検出方式の場合には、選択信号ＳＥＬに応じてフィルタ部４が選択される。コンパレータ２から出力される検出信号がフィルタ部４に入力される。フィルタ部４では所定周波数帯域が識別され、選択部５を介して増幅器（ＡＭＰ）１にフィードバックされて直流オフセットが相殺される。この場合には、コンパレータ２とフィルタ部４を介して、常時、差動出力信号ＯＵＴ、ＸＯＵＴの差動信号が検出されて増幅器（ＡＭＰ）１にフィードバックがかかっている状態である。コンパレータ２とフィルタ部４とを含んで形成される帰還ループが第２帰還ループである。
【００４３】
尚、選択部５に入力されている選択信号ＳＥＬを保持部３およびフィルタ部４に入力して選択された何れか一方を活性化することにより、第１または第２帰還ループを形成するように構成することもできる。この場合には選択部５を備える必要はない。保持部３またはフィルタ部４の何れか一方が活性化されて第１または第２帰還ループが形成される際には、他方は非活性状態に維持され第２または第１帰還ループが形成されることはない。
【００４４】
図２の第２原理説明図では、差動入力信号ＩＮ、ＸＩＮを信号処理部である増幅器（ＡＭＰ）１で増幅して差動出力信号ＯＵＴ、ＸＯＵＴを出力する際、差動出力信号ＯＵＴ、ＸＯＵＴに混入する直流オフセット成分をキャンセルする方法として帰還ループにより直流オフセットを相殺し、またはフィルタ部４により直流オフセットを除去する場合を示している。
【００４５】
オフセットの検出方式として、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられている場合には、第１原理図と同様な構成により帰還ループを形成してオフセット成分を相殺する。コンパレータ２と保持部３を含んで形成される帰還ループは第１原理説明図の場合と同様であり、同様の作用・効果を奏するのでここでの説明は省略する。第２原理説明図では、第１原理説明図の選択部５に代えて、増幅器（ＡＭＰ）１から差動出力信号ＯＵＴ、ＸＯＵＴが出力される経路に選択部６を備えている。帰還ループを使用してオフセットを相殺する場合にはフィルタ部４は使用しないので、選択信号ＳＥＬにより選択部６を選択してフィルタ部４を介さず差動出力信号ＯＵＴ、ＸＯＵＴを出力する経路が形成される。
【００４６】
オフセットの検出方式として、オフセット量を検出するための特別な時間が設けられておらず時間的に連続して検出動作を行なうオフセットの検出方式の場合には、帰還ループに代えてフィルタ部４によりオフセットを除去するために、選択信号ＳＥＬにより選択部６が選択されて増幅器（ＡＭＰ）１から差動出力信号ＯＵＴ、ＸＯＵＴが出力される経路にフィルタ部４が接続される。フィルタ部４では所定周波数帯域が識別されて有意な信号成分を有する周波数帯域の信号が差動出力信号ＯＵＴ、ＸＯＵＴとして出力される。
【００４７】
尚、フィルタ部４が活性化される場合には、保持部３を含む帰還ループを非活性化する必要があることは言うまでもない。
【００４８】
【発明の実施の形態】
以下、本発明のＤＣオフセットキャンセル回路について具体化した第１乃至第５実施形態を図３乃至図７に基づき図面を参照しつつ詳細に説明する。ここで、第１乃至第３実施形態に示すＤＣオフセットキャンセル回路１０乃至３０は、第１原理説明図（図１）を具体化した実施形態であり、第４および第５実施形態に示すＤＣオフセットキャンセル回路４０および５０は、第２原理説明図（図２）を具体化した実施形態である。
図３は、第１実施形態の回路ブロック図である。図４は、第２実施形態の回路ブロック図である。図５は、第３実施形態の回路ブロック図である。図６は、第４実施形態の回路ブロック図である。図７は、第５実施形態の回路ブロック図である。
【００４９】
図３に示す第１実施形態のＤＣオフセットキャンセル回路１０では、差動入力信号ＩＮ、ＸＩＮが増幅器（ＡＭＰ）１１で増幅されて差動出力信号ＯＵＴ、ＸＯＵＴを出力する。差動出力信号ＯＵＴ、ＸＯＵＴはコンパレータ１２により比較され、差動信号に応じた検出信号が出力される。コンパレータ１２から出力される差動の検出信号は、ＡＤ変換器１８とローパスフィルタ（ＬＰＦ）１４とに入力される。ＡＤ変換器１８でＡＤ変換された検出信号はディジタル信号として信号処理回路（ＤＳＰ）１３に入力されて信号処理された後、ＤＡ変換器１７によりアナログ信号に再変換される。ＤＡ変換器の出力とローパスフィルタ（ＬＰＦ）１４の出力とは相互に接続されて増幅器（ＡＭＰ）１１にフィードバックされる。コンパレータ１２、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７とを備えて形成される第１帰還ループと、コンパレータ１２、ローパスフィルタ（ＬＰＦ）１４とを備えて形成される第２帰還ループとが備えられている。
【００５０】
帰還ループの選択は、選択信号ＳＥＬ１、ＳＥＬ２により行なわれる。選択信号ＳＥＬ１、ＳＥＬ２が、信号処理回路（ＤＳＰ）１３、ローパスフィルタ（ＬＰＦ）１４の各々に入力されており、選択信号ＳＥＬ１、ＳＥＬ２のうち何れか一方が択一的に選択されて、信号処理回路（ＤＳＰ）１３またはローパスフィルタ（ＬＰＦ）１４のうち何れか一方を択一的に活性化する。このとき、選択されない構成要素については非活性化された状態となる。ＤＣオフセットキャンセル回路１０では、信号処理回路（ＤＳＰ）１３とローパスフィルタ（ＬＰＦ）１４との出力は直接接続される回路構成であるため、非活性化された構成要素については回路動作が停止されると共に出力がフローティングの状態に維持されることとなる。この回路方式を採らず両出力を選択的に接続する回路構成とすることもできる。これにより、第１または第２帰還ループの何れか一方が活性化される。また、ストローブ信号ＳＴＢは、信号処理回路（ＤＳＰ）１３のトリガ信号として入力されている。
【００５１】
所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるＴＤＭＡ方式等では、選択信号ＳＥＬ１が選択されて第１帰還ループが活性化される。オフセット量検出時間に応じてストローブ信号ＳＴＢが活性化され、コンパレータ１２により検出された検出信号を取り込むことができる。取り込みに際し、アナログ信号である検出信号は、ＡＤ変換器１８によりディジタル信号に変換された上で信号処理回路（ＤＳＰ）１３に取り込まれる。取り込まれたディジタル信号は、信号処理回路（ＤＳＰ）１３によりディジタル信号処理が施され検出信号に応じたオフセットの補正値が算出される。この補正値は、ディジタル信号として次のストローブ信号の活性化まで信号処理回路（ＤＳＰ）１３内に保持される。こうして保持されたディジタル信号の補正値は、ＤＡ変換器１７を介してアナログ量に変換された上で増幅器（ＡＭＰ）１１にフィードバックされる。
【００５２】
オフセット量の検出時間として所定時間スロットが割り当てられるＴＤＭＡ方式等の通信方式において、検出されたオフセット量に応じた補正値を保持しておき、次の検出時間までの間の補正値とすることができる。
【００５３】
オフセットの補正値算出のための特別な時間を確保することができず、時間的に連続してオフセット量の検出が行なわれるＦＤＭＡやＣＤＭＡ等の非ＴＤＭＡ方式では、選択信号ＳＥＬ２が選択されて第２帰還ループが活性化される。コンパレータ１２により検出される検出信号は、差動出力信号ＯＵＴ、ＸＯＵＴの差動信号に応じて出力される信号であり、直流オフセット成分と共に有意な信号成分を含んだ信号である。この検出信号をローパスフィルタ（ＬＰＦ）１４に入力することにより直流オフセット成分のみを通過させて、増幅器（ＡＭＰ）１１にフィードバックする。ローパスフィルタ（ＬＰＦ）１４のフィルタ時定数を、信号成分を含む周波数帯域に比して充分に低い周波数の周波数帯域に設定しておけば、ローパスフィルタ（ＬＰＦ）１４から出力される信号は直流オフセット成分のみとすることができ、この信号をフィードバックさせることにより、増幅器（ＡＭＰ）１１から出力される差動出力信号ＯＵＴ、ＸＯＵＴに混入されるオフセット成分を有効に相殺することができる。
【００５４】
オフセットの補正値算出のための特別な時間がなく、時間的に連続してオフセット量の検出が行なわれる非ＴＤＭＡ方式において、検出信号からオフセット量のみを抽出して補正値としてフィードバックさせることができる。
【００５５】
以上に説明したように、第１実施形態のＤＣオフセットキャンセル回路１０によれば、所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式等におけるオフセットの検出方式の場合には、オフセット量の検出部であるコンパレータ１２と、保持部である、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７とを含む第１帰還ループが信号処理部である増幅器（ＡＭＰ）１１のフィードバックループとして形成される。これにより、オフセット量検出時間に検出された検出信号は、ディジタル信号に変換されて信号処理されてオフセット量のディジタルの補正値として保持される。そして、アナログ値に変換されてフィードバックされ直流オフセット成分を相殺することができる。
【００５６】
時間的に連続したオフセット量の検出を行なう非ＴＤＭＡ方式におけるオフセットの検出方式の場合には、コンパレータ１２とフィルタ部であるローパスフィルタ（ＬＰＦ）１４とを含む第２帰還ループが増幅器（ＡＭＰ）１１のフィードバックループとして形成される。これにより、常時、コンパレータ１２で検出された検出信号に対して直流オフセット成分を識別して増幅器（ＡＭＰ）１１にフィードバックして、直流オフセット成分を相殺することができる。
【００５７】
オフセットの検出方式に応じて、第１または第２帰還ループの何れか一方の帰還ループを選択して活性化することにより、増幅器（ＡＭＰ）１１に直流オフセット成分を相殺するフィードバックをかけることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００５８】
また、保持部を構成する信号処理回路（ＤＳＰ）１３に保持されている直流オフセット成分のディジタルの補正値は、オフセット量検出時間に応じて出力されるトリガ信号であるストローブ信号ＳＴＢにより、オフセット量検出時間ごとに更新することができる。
【００５９】
図４に示す第２実施形態のＤＣオフセットキャンセル回路２０では、第１実施形態のＤＣオフセットキャンセル回路１０における第１および第２帰還ループに代えて、コンパレータ１２、ローパスフィルタ（ＬＰＦ）１４Ａ、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７をこの順に備える第３帰還ループを形成している。
【００６０】
ここで、ローパスフィルタ（ＬＰＦ）１４Ａは、容量素子Ｃ１、Ｃ２と抵抗素子Ｒ１、Ｒ２とにより構成されるが、信号経路と容量素子Ｃ１、Ｃ２との間に第１切換スイッチ部１５が備えられており、選択信号ＳＥＬ２により制御される。制御信号ＳＥＬ２が活性化されローパスフィルタ（ＬＰＦ）１４Ａによるオフセットの相殺をさせたい場合に、容量素子Ｃ１、Ｃ２が信号経路に接続されてローパスフィルタ（ＬＰＦ）１４Ａが所定周波数帯域のフィルタ機能を奏する。ローパスフィルタ（ＬＰＦ）１４Ａにより、有意な信号成分と直流オフセット成分とを含んだ検出信号から直流オフセット成分が抽出される。抽出されたオフセット成分は、ディジタル信号に変換された後信号処理され、ディジタルの補正値として信号処理回路（ＤＳＰ）１３に保持される。このディジタルの補正値がアナログ信号に変換されて増幅器（ＡＭＰ）１１にフィードバックされる。このフィードバック動作は時間的に連続しており、非ＴＤＭＡ方式の際に適用することができる。
【００６１】
一方、選択信号ＳＥＬ２が非活性化されると、ローパスフィルタ（ＬＰＦ）１４Ａから容量素子Ｃ１、Ｃ２が切り離されてフィルタ機能が機能しなくなる。この時の帰還ループの構成は、第１実施形態のＤＣオフセットキャンセル回路１０における第１帰還ループと同等の構成となり、ＴＤＭＡ方式の際に適用することができる。ここでは、選択信号ＳＥＬ１を使用していないが、選択信号ＳＥＬ１の活性状態は選択信号ＳＥＬ２の非活性状態であるとして構成されている。
【００６２】
尚、ＤＣオフセットキャンセル回路２０では、ローパスフィルタ（ＬＰＦ）１４Ａにおいて容量素子Ｃ１、Ｃ２の接続・切り離しの場合を例示して説明したが、容量素子Ｃ１、Ｃ２を完全に切り離す場合の他、フィルタ時定数を変化させる構成も適用することができる。容量素子あるいは抵抗素子、または双方を切り換えることにより、特性値を低減することでも対応できる。
【００６３】
また、図５に示す第３実施形態のＤＣオフセットキャンセル回路３０では、第２実施形態のＤＣオフセットキャンセル回路２０におけるローパスフィルタ（ＬＰＦ）１４Ａに代えて、ローパスフィルタ（ＬＰＦ）１４を介する帰還信号経路と、ローパスフィルタ（ＬＰＦ）１４をバイパスする帰還信号経路を有しており、何れか一方の帰還信号経路が帰還信号選択部２１により選択される構成である。帰還信号経路選択部２１は選択信号ＳＥＬ１、ＳＥＬ２により制御される。
【００６４】
制御信号ＳＥＬ１が活性化される場合は、ローパスフィルタ（ＬＰＦ）１４をバイパスする帰還信号経路が選択され、制御信号ＳＥＬ２が活性化される場合は、ローパスフィルタ（ＬＰＦ）１４を介する帰還信号経路が選択される。制御信号ＳＥＬ１、ＳＥＬ２により選択された帰還信号経路は、ＡＤ変換器１８に入力される。制御信号ＳＥＬ１、ＳＥＬ２によりローパスフィルタ（ＬＰＦ）１４の有無を切り換えることができる。ローパスフィルタ（ＬＰＦ）１４の設定が異なる以外は、第２実施形態のＤＣオフセットキャンセル回路２０と同様な回路構成を有しており、同様な作用・効果を奏する。
【００６５】
以上に説明したように、第２実施形態のＤＣオフセットキャンセル回路２０によれば、時間的に連続したオフセット量の検出を行なう非ＴＤＭＡ方式におけるオフセットの検出方式の場合には、第１切り換え部である第１切換スイッチ部１５により容量素子Ｃ１、Ｃ２が接続されてフィルタ部であるローパスフィルタ（ＬＰＦ）１４Ａが所定の周波数帯域を識別するように設定される。これにより、第３帰還ループはローパスフィルタ（ＬＰＦ）１４Ａで識別した信号を信号処理回路（ＤＳＰ）１３で保持してフィードバックすることができる。ローパスフィルタ（ＬＰＦ）１４Ａで識別された所定の周波数帯域以下の直流成分に応じて直流オフセット成分を相殺することができる。
【００６６】
所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式におけるオフセットの検出方式の場合には、第１切換スイッチ部１５により容量素子Ｃ１、Ｃ２が切り離されて、ローパスフィルタ（ＬＰＦ）１４Ａのフィルタ機能が排除されるように設定される。これにより、第３帰還ループは、検出部であるコンパレータ１２からの検出信号に応じた検出結果をフィードバックすることができ、コンパレータ１２の検出結果に応じて直流オフセット成分を相殺することができる。
【００６７】
また、第３実施形態のＤＣオフセットキャンセル回路３０によれば、時間的に連続したオフセット量の検出を行なう非ＴＤＭＡ方式におけるオフセットの検出方式の場合には、帰還信号経路選択部２１によりフィルタ部であるローパスフィルタ（ＬＰＦ）１４を介する帰還信号経路が選択される。これにより、第３帰還ループはローパスフィルタ（ＬＰＦ）１４で識別した信号を信号処理回路（ＤＳＰ）１３で保持してフィードバックすることができる。ローパスフィルタ（ＬＰＦ）１４で識別された所定の周波数帯域以下の直流成分に応じて直流オフセット成分を相殺することができる。
【００６８】
所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式におけるオフセットの検出方式の場合には、帰還信号経路選択部２１により、ローパスフィルタ（ＬＰＦ）１４をバイパスする帰還信号経路が選択される。これにより、第３帰還ループは、検出部であるコンパレータ１２からの検出信号に応じた検出結果をフィードバックすることができ、コンパレータ１２の検出結果に応じて直流オフセット成分を相殺することができる。
【００６９】
オフセットの検出方式に応じて、ローパスフィルタ（ＬＰＦ）１４Ａまたは１４のフィルタ機能の有無を切り換えることができるので、信号処理部である増幅器（ＡＭＰ）１１にフィードバックすべき直流オフセット成分を的確に切り換えることができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００７０】
また、第２及び第３実施形態のＤＣオフセットキャンセル回路２０及び３０において、他の実施形態と同様な回路構成については、同様の符号を付しており、同様な作用・効果を奏するので、ここでの説明は省略する。
【００７１】
また、第１乃至第３実施形態のＤＣオフセットキャンセル回路１０乃至３０では、ローパスフィルタ（ＬＰＦ）１４、１４Ａに代えて、積分回路を備える構成としても同様な作用・効果を得ることができる。
【００７２】
図６に示す第４実施形態のＤＣオフセットキャンセル回路４０では、差動入力信号ＩＮ、ＸＩＮは増幅器（ＡＭＰ）１１で増幅され、ハイパスフィルタ（ＨＰＦ）１６を介する経路またはバイパスする経路の何れか一方の経路が、出力信号経路選択部２２により選択される。増幅器（ＡＭＰ）１１の差動出力信号が、コンパレータ１２、ＡＤ変換器１８、信号処理回路（ＤＳＰ）１３、及びＤＡ変換器１７を備える帰還ループによりフィードバックされる構成は、第１実施形態のＤＣオフセットキャンセル回路１０における第１帰還ループと同様である。
【００７３】
出力信号経路選択部２２による出力信号経路の選択は、選択信号ＳＥＬ１、ＳＥＬ２のうち何れか一方が択一的に選択されて行なわれる。このとき、選択されない構成要素については非活性化された状態となる。具体的には、選択信号ＳＥＬ１が活性化されハイパスフィルタ（ＨＰＦ）１６をバイパスする出力信号経路が選択されると、ハイパスフィルタ（ＨＰＦ）１６は出力信号経路が遮断されることにより非活性化される。また、選択信号ＳＥＬ２が活性化されハイパスフィルタ（ＨＰＦ）１６を介する出力信号経路が選択されると、信号処理回路（ＤＳＰ）１３は補正値の維持されない状態となる。フィードバック量がゼロとなり帰還ループが非活性化されたのと同様な状態となる。尚、他の回路構成として、コンパレータ１２への信号経路とハイパスフィルタ（ＨＰＦ）１６への信号経路との間に信号経路の選択部を備えることにより、何れか一方を活性化し他方を非活性化することも可能である。
【００７４】
所定時間スロットがオフセット量検出時間として割り当てられるＴＤＭＡ方式等では、選択信号ＳＥＬ１が選択されて帰還ループが活性化される。オフセット量検出時間に応じて活性化されるストローブ信号ＳＴＢにより、信号処理回路（ＤＳＰ）１３によりディジタル信号処理が施され検出信号に応じたオフセットの補正値が更新される。このディジタルの補正値が、ＤＡ変換器１７を介してアナログ量に変換されて増幅器（ＡＭＰ）１１にフィードバックされる。この時、ハイパスフィルタ（ＨＰＦ）１６をバイパスする出力信号経路が選択され差動出力信号ＯＵＴ、ＸＯＵＴが出力される。
【００７５】
オフセット量の検出のための特別な時間を確保することができず、時間的に連続してオフセット量の検出が行なわれるＦＤＭＡやＣＤＭＡ等の非ＴＤＭＡ方式では、選択信号ＳＥＬ２が選択されて増幅器（ＡＭＰ）１１の差動出力信号はハイパスフィルタ（ＨＰＦ）１６を介する出力信号経路により差動出力信号ＯＵＴ、ＸＯＵＴが出力される。ハイパスフィルタ（ＨＰＦ）１６により、増幅器（ＡＭＰ）１１の差動出力信号から直流オフセット成分が除去され、有意な信号成分が出力される。
【００７６】
尚、第４実施形態のＤＣオフセットキャンセル回路４０において、他の実施形態と同様な回路構成については、同様の符号を付しており、同様な作用・効果を奏するので、ここでの説明は省略する。
【００７７】
図７に示す第５実施形態のＤＣオフセットキャンセル回路５０では、第４実施形態のＤＣオフセットキャンセル回路４０における出力信号経路選択部２２およびこれに伴う２経路の出力信号経路に代えて、第２切換スイッチ部１９が備えられており、差動出力信号ＯＵＴ、ＸＯＵＴへの出力信号経路に接続される容量素子の有無を切り換えており、ハイパスフィルタ（ＨＰＦ）１６Ａのフィルタ機能を切り換えている。
【００７８】
選択信号ＳＥＬ１が活性化されると出力信号経路には容量素子は付加されなくなり、ハイパスフィルタ（ＨＰＦ）１６によるフィルタ機能は停止する。この時の構成は、第４実施形態のＤＣオフセットキャンセル回路４０における帰還ループによるオフセットの相殺の場合と同等であり、ＴＤＭＡ方式の際に適用することができる。
【００７９】
選択信号ＳＥＬ２が活性化されると出力信号経路に容量素子が接続され、ハイパスフィルタ（ＨＰＦ）１６Ａは所定周波数帯域のフィルタ機能を奏することとなる。この時の構成は、第４実施形態のＤＣオフセットキャンセル回路４０におけるハイパスフィルタ（ＨＰＦ）１６によるオフセットの除去の場合と同様であり、非ＴＤＭＡ方式の際に適用することができる。
【００８０】
尚、ＤＣオフセットキャンセル回路５０では、ハイパスフィルタ（ＨＰＦ）１６Ａを構成する容量素子の接続・切り離しの場合を例示して説明したが、容量素子を完全に切り離す場合の他、フィルタ時定数を変化させる構成も適用することができる。容量素子の特性値を低減することでも対応できる。
【００８１】
尚、第５実施形態のＤＣオフセットキャンセル回路５０において、他の実施形態と同様な回路構成については、同様の符号を付しており、同様な作用・効果を奏するので、ここでの説明は省略する。
【００８２】
以上に説明したように、第４または第５実施形態のＤＣオフセットキャンセル回路４０または５０によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第２選択部である出力信号経路選択部２２により信号処理部である増幅器（ＡＭＰ）１１からフィルタ部であるハイパスフィルタ（ＨＰＦ）１６を介して差動出力信号ＯＵＴ、ＸＯＵＴに至る第２経路が選択され、または第２切換スイッチ部１９によりハイパスフィルタ（ＨＰＦ）１６Ａのフィルタ機能が有効とされる。これにより、増幅器（ＡＭＰ）１１の差動出力信号に混入する直流オフセット成分を常時識別して、差動出力信号ＯＵＴ、ＸＯＵＴから直流オフセット成分を除去することができる。
【００８３】
この場合、ハイパスフィルタ（ＨＰＦ）１６、１６Ａにより直流オフセット成分の除去を行なう際、保持部を構成する信号処理回路（ＤＳＰ）１３に補正値を保持しない構成とすることにより、フィードバック量をゼロにすることができ、切り換えスイッチ等の帰還ループの開放手段を設けることなく、フィードバックによる直流オフセット成分の変動を抑止することができる。
【００８４】
所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、出力信号経路選択部２２によりハイパスフィルタ（ＨＰＦ）１６をバイパスする第２バイパス経路が選択され、または第２切換スイッチ部１９によりハイパスフィルタ（ＨＰＦ）１６Ａのフィルタ機能が停止されるので、帰還ループにより、検出部であるコンパレータ１２からの検出信号に応じた検出結果をフィードバックすることができ、コンパレータ１２の検出結果に応じて直流オフセット成分を相殺することができる。
【００８５】
オフセットの検出方式に応じて、コンパレータ１２と保持部を構成する信号処理回路（ＤＳＰ）１３とを含んで形成される帰還ループによるオフセット成分の相殺、またはハイパスフィルタ（ＨＰＦ）１６、１６Ａによるオフセット成分の除去を選択的に活性化することができる。検出方式ごとに異なるＤＣオフセットキャンセル回路を２セット備える必要はなく、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
【００８６】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、増幅器（ＡＭＰ）１１の出力信号に混入するＤＣオフセットを除去または相殺する場合を例に説明したが、本発明はこれに限定されるものではなく、能動フィルタ等、増幅器以外の信号処理回路についても適用することができる。
【００８７】
（付記１） 入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、
前記直流オフセット成分のオフセット量を検出する検出部と、
前記検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、
前記直流オフセット成分を識別するフィルタ部とを備え、
前記保持部または前記フィルタ部の何れか一方が活性化されることを特徴とするＤＣオフセットキャンセル回路。
（付記２） 前記フィルタ部には前記検出信号が入力され、
前記検出部と前記保持部とを含んで前記信号処理部に戻る第１帰還ループと、
前記検出部と前記フィルタ部とを含んで前記信号処理部に戻る第２帰還ループとを備え、
前記第１または第２帰還ループの何れか一方が活性化されることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記３） 前記フィルタ部には前記検出信号が入力され、
前記フィルタ部の周波数帯域を切り換える第１切り換え部と、
前記検出部、前記フィルタ部、及び前記保持部をこの順序に含んで前記信号処理部に戻る第３帰還ループとを備えることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記４） 前記フィルタ部には前記検出信号が入力され、
前記フィルタ部をバイパスする第１バイパス経路と、
前記フィルタ部を介する第１経路または前記第１バイパス経路の何れか一方を選択する第１選択部と、
前記検出部、前記第１経路または前記第１バイパス経路、及び前記保持部をこの順序に含んで前記信号処理部に戻る第４帰還ループとを備えることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記５） 前記フィルタ部は、ローパスフィルタまたは積分回路を備えることを特徴とする付記２乃至４の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
（付記６） 前記フィルタ部には前記出力信号が入力され、
前記検出部と前記保持部とを含んで前記信号処理部に戻る帰還ループを備えることを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記７） 前記フィルタ部の周波数帯域を切り換える第２切り換え部を備えることを特徴とする付記６に記載のＤＣオフセットキャンセル回路。
（付記８） 前記フィルタ部をバイパスする第２バイパス経路と、
前記フィルタ部を介する第２経路または前記第２バイパス経路の何れか一方を選択する第２選択部とを備えることを特徴とする付記６に記載のＤＣオフセットキャンセル回路。
（付記９） 前記フィルタ部は、ハイパスフィルタを備えることを特徴とする付記６乃至８の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
（付記１０） 前記保持部は、前記検出信号に応じて信号処理された前記直流オフセット成分の補正値を前記検出結果として保持することを特徴とする付記１乃至４のうち少なくとも何れか１項または付記６乃至８のうち少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
（付記１１） 前記信号処理はディジタル信号処理であり、前記補正値はディジタル値であることを特徴とする付記１０に記載のＤＣオフセットキャンセル回路。
（付記１２） 前記補正値は、トリガ信号により更新されることを特徴とする付記１０に記載のＤＣオフセットキャンセル回路。
（付記１３） 前記保持部が非活性化状態にある場合、前記保持部には前記補正値は保持されないことを特徴とする付記１０に記載のＤＣオフセットキャンセル回路。
（付記１４） 前記信号処理部は、増幅器を含むことを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
（付記１５） 前記信号処理部は、能動フィルタを含むことを特徴とする付記１に記載のＤＣオフセットキャンセル回路。
【００８８】
ここで、付記４によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、第１選択部によりフィルタ部を介する第１経路が選択され、検出部と保持部との間にフィルタ部を含んで第４帰還ループが形成されるので、フィルタ部で識別した信号を保持部で保持してフィードバックすることができ、フィルタ部で識別された所定の周波数帯域に応じて直流オフセット成分を相殺することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第１選択部により第１バイパス経路が選択され、検出部と保持部との間のフィルタ部がバイパスされて第４帰還ループが形成されるので、検出部からの検出信号に応じた検出結果をフィードバックすることができ、検出部の検出結果に応じて直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
また、付記７によれば、時間的に連続したオフセット量の検出を行なうオフセットの検出方式の場合には、信号処理部のフィードバックループである帰還ループが非活性化されると共に第２切り換え部によりフィルタ部が所定の周波数帯域を識別するように設定されるので、出力信号に混入する直流オフセット成分を常時識別して直流オフセット成分を除去することができる。所定時間スロットがオフセット量検出時間として割り当てられるオフセットの検出方式の場合には、第２切り換え部によりフィルタ部のフィルタ機能が排除されるように設定されると共に帰還ループが信号処理部のフィードバックループとして形成されるので、オフセット量検出時間に検出され保持部に保持されている検出結果をフィードバックして、直流オフセット成分を相殺することができる。これにより、ＤＣオフセットキャンセル回路をコンパクトに構成することができる。
また、付記１１によれば、オフセット成分の補正値がディジタル信号処理により演算されるので、直流オフセット成分に応じた検出信号に対して的確な補正値を迅速且つ確実に算出することができる。
また、付記１４によれば、増幅器のＤＣオフセットを的確に除去または相殺することができる。
また、付記１５によれば、能動フィルタのＤＣオフセットを的確に除去または相殺することができる。
【００８９】
【発明の効果】
本発明によれば、所定通信時間サイクル中の所定時間スロットが直流オフセット成分のオフセット量検出時間として割り当てられるＴＤＭＡ方式、及びオフセット量を検出するための特別な時間が設けられておらず時間的に連続してオフセットの検出動作を行なう非ＴＤＭＡ方式の何れの通信方式にも対応することができるデュアルモード構成の受信機に適用して、各々の通信方式に好適なＤＣオフセットキャンセル回路をコンパクトな回路構成で提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１原理説明図を示すブロック図である。
【図２】 本発明の第２原理説明図を示すブロック図である。
【図３】 第１実施形態の回路ブロック図である。
【図４】 第２実施形態の回路ブロック図である。
【図５】 第３実施形態の回路ブロック図である。
【図６】 第４実施形態の回路ブロック図である。
【図７】 第５実施形態の回路ブロック図である。
【図８】 第１従来技術としてハイパスフィルタによる補正を行なう回路ブロック図である。
【図９】 第２従来技術として積分器による補正を行なう回路ブロック図である。
【図１０】 第３従来技術としてローパスフィルタによる補正を行なう回路ブロック図である。
【図１１】 第４従来技術としてディジタル調整による補正を行なう回路ブロック図である。
【図１２】 従来技術におけるデュアルモード構成の回路ブロック図である。
【符号の説明】
１、１１ 増幅器（ＡＭＰ）
２、１２ コンパレータ
３ 保持部
４ フィルタ部
５ 選択部
６ 選択部
１０ ＤＣオフセットキャンセル回路
１３ 信号処理回路（ＤＳＰ）
１４、１４Ａ ローパスフィルタ（ＬＰＦ）
１５ 第１切換スイッチ部
１６ ハイパスフィルタ（ＨＰＦ）
１７ ＤＡ変換器
１８ ＡＤ変換器
１９ 第２切換スイッチ部
２０、３０、４０，５０ ＤＣオフセットキャンセル回路
２１ 帰還信号選択部
２２ 出力信号経路選択部
ＩＮ、ＸＩＮ 差動入力信号
ＯＵＴ、ＸＯＵＴ 差動出力信号
ＳＥＬ、ＳＥＬ１、ＳＥＬ２ 選択信号
ＳＴＢ ストローブ信号
Claims (8)
- 入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、
前記直流オフセット成分のオフセット量を検出する検出部と、
前記検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、
前記検出信号が入力され、前記直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、
前記検出部と前記保持部とを含んで前記信号処理部に戻る第１帰還ループと、
前記検出部と前記フィルタ部とを含んで前記信号処理部に戻る第２帰還ループとを備え、
前記第１帰還ループまたは前記第２帰還ループの何れか一方が活性化されることを特徴とするＤＣオフセットキャンセル回路。 - 入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、
前記直流オフセット成分のオフセット量を検出する検出部と、
前記検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、
前記検出信号が入力され、前記直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、
前記フィルタ部の周波数帯域を切り換える第１切り換え部と、
前記検出部、前記フィルタ部、及び前記保持部をこの順序に含んで前記信号処理部に戻る第３帰還ループとを備えることを特徴とするＤＣオフセットキャンセル回路。 - 入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、
前記直流オフセット成分のオフセット量を検出する検出部と、
前記検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、
前記検出信号が入力され、前記直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、
前記フィルタ部をバイパスする第１バイパス経路と、
前記フィルタ部を介する第１経路または前記第１バイパス経路の何れか一方を選択する第１選択部と、
前記検出部、前記第１経路または前記第１バイパス経路、及び前記保持部をこの順序に含んで前記信号処理部に戻る第４帰還ループとを備えることを特徴とするＤＣオフセットキャンセル回路。 - 前記フィルタ部は、ローパスフィルタまたは積分回路を備えることを特徴とする請求項１乃至３の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
- 入力信号に対して信号処理を行なう信号処理部からの出力信号に混入する直流オフセット成分をキャンセルするＤＣオフセットキャンセル回路であって、
前記直流オフセット成分のオフセット量を検出する検出部と、
前記検出部から出力される検出信号に応じた検出結果を保持しておく保持部と、
前記出力信号が入力され、前記直流オフセット成分に応じた周波数帯域を通過させるフィルタ部と、
前記フィルタ部をバイパスする第２バイパス経路と、
前記フィルタ部を介する第２経路または前記第２バイパス経路の何れか一方を選択する第２選択部とを備え、
前記検出部と前記保持部とを含んで前記信号処理部に戻る帰還ループを備えることを特徴とするＤＣオフセットキャンセル回路。 - 前記フィルタ部の周波数帯域を切り換える第２切り換え部を備えることを特徴とする請求項５に記載のＤＣオフセットキャンセル回路。
- 前記信号処理部は、増幅器を含むことを特徴とする請求項１乃至６の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
- 前記信号処理部は、能動フィルタを含むことを特徴とする請求項１乃至６の少なくとも何れか１項に記載のＤＣオフセットキャンセル回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026341A JP3984482B2 (ja) | 2002-02-04 | 2002-02-04 | Ｄｃオフセットキャンセル回路 |
| US10/349,106 US6968172B2 (en) | 2002-02-04 | 2003-01-23 | DC offset cancel circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002026341A JP3984482B2 (ja) | 2002-02-04 | 2002-02-04 | Ｄｃオフセットキャンセル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229780A JP2003229780A (ja) | 2003-08-15 |
| JP3984482B2 true JP3984482B2 (ja) | 2007-10-03 |
Family
ID=27654592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002026341A Expired - Fee Related JP3984482B2 (ja) | 2002-02-04 | 2002-02-04 | Ｄｃオフセットキャンセル回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6968172B2 (ja) |
| JP (1) | JP3984482B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075426A1 (ja) * | 2003-02-20 | 2004-09-02 | Nec Corporation | 信号処理装置、及びダイレクトコンバージョン受信装置 |
| US7805115B1 (en) * | 2003-06-02 | 2010-09-28 | Analog Devices, Inc. | Variable filter systems and methods for enhanced data rate communication systems |
| KR100548407B1 (ko) * | 2003-09-17 | 2006-02-02 | 엘지전자 주식회사 | 송신 ｄｃ 옵셋 제거방법 |
| US8149952B2 (en) * | 2003-10-29 | 2012-04-03 | Skyworks Solutions, Inc. | Multi-mode receiver |
| US20060120493A1 (en) * | 2004-12-06 | 2006-06-08 | Yunteng Huang | Maintaining a selected slice level |
| JP2006203686A (ja) * | 2005-01-21 | 2006-08-03 | Sony Corp | 無線通信装置 |
| US7532065B2 (en) * | 2005-07-12 | 2009-05-12 | Agere Systems Inc. | Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers |
| US7560957B2 (en) * | 2005-07-12 | 2009-07-14 | Agere Systems Inc. | High-speed CML circuit design |
| US7321259B1 (en) * | 2005-10-06 | 2008-01-22 | Altera Corporation | Programmable logic enabled dynamic offset cancellation |
| US7368968B1 (en) | 2005-12-29 | 2008-05-06 | Altera Corporation | Signal offset cancellation |
| US7541857B1 (en) | 2005-12-29 | 2009-06-02 | Altera Corporation | Comparator offset cancellation assisted by PLD resources |
| GB2435734A (en) * | 2006-03-03 | 2007-09-05 | Toumaz Technology Ltd | Reducing d.c. offset by comparing two variable signals |
| US7372302B1 (en) * | 2006-02-01 | 2008-05-13 | Credence Systems Corporation | High speed, out-of-band differential pin driver |
| US7538595B2 (en) * | 2007-05-08 | 2009-05-26 | Alcor Micro, Corp. | DC offset canceling circuit |
| JP2009081749A (ja) * | 2007-09-27 | 2009-04-16 | Hitachi Ltd | 低オフセット入力回路 |
| TWI355829B (en) * | 2007-12-26 | 2012-01-01 | Ind Tech Res Inst | Circuit and method for calibrating direct current |
| JP5349842B2 (ja) * | 2008-05-30 | 2013-11-20 | 株式会社日立製作所 | 低オフセット入力回路およびそれを含む信号伝送システム |
| JP4915394B2 (ja) * | 2008-06-06 | 2012-04-11 | ソニー株式会社 | オフセット補正回路、オフセット補正方法及び記録再生装置 |
| US20100254711A1 (en) * | 2009-04-03 | 2010-10-07 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Method and apparatus for performing direct current (dc) offset cancellation in an optical communications device |
| US8086111B2 (en) * | 2009-04-06 | 2011-12-27 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Apparatus and method for controlling the optical output power of a laser in an optical transmitter (TX) |
| JP5625955B2 (ja) * | 2010-03-26 | 2014-11-19 | 富士通株式会社 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
| TWI473443B (zh) * | 2012-07-12 | 2015-02-11 | Issc Technologies Corp | 具有補償直流偏移之直接轉換收發器與其操作方法 |
| US8874059B2 (en) | 2013-03-13 | 2014-10-28 | Qualcomm, Incorporated | Reducing power consumption on a receiver |
| EP2802074B1 (en) * | 2013-05-08 | 2015-08-05 | Nxp B.V. | Amplifier circuit and amplification method |
| JP5814319B2 (ja) * | 2013-09-03 | 2015-11-17 | アンリツ株式会社 | Ｎｒｚ信号増幅装置及び方法と誤り率測定装置及び方法 |
| CN106209711A (zh) * | 2015-02-06 | 2016-12-07 | 联发科技（新加坡）私人有限公司 | 多模终端接收装置及其直流偏移消除方法 |
| CN104734645B (zh) * | 2015-03-02 | 2017-11-17 | 东南大学 | 一种采用电流dac消除可变增益放大电路直流失调的方法 |
| CN107968667B (zh) * | 2016-10-20 | 2020-04-17 | 国民技术股份有限公司 | 一种直流失调消除电路及方法 |
| TWI650959B (zh) * | 2017-08-31 | 2019-02-11 | 瑞昱半導體股份有限公司 | 直流偏移校準電路及無線訊號收發器 |
| US11228289B1 (en) * | 2020-08-24 | 2022-01-18 | Cirrus Logic, Inc. | Amplifiers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4902979A (en) * | 1989-03-10 | 1990-02-20 | General Electric Company | Homodyne down-converter with digital Hilbert transform filtering |
| US5548244A (en) * | 1994-11-14 | 1996-08-20 | Hughes Aircraft Company | Method and apparatus for eliminating DC offset for digital I/Q demodulators |
| US5724653A (en) * | 1994-12-20 | 1998-03-03 | Lucent Technologies Inc. | Radio receiver with DC offset correction circuit |
| US5734975A (en) * | 1996-10-24 | 1998-03-31 | Motorola, Inc. | Direct-coupled signaling receiver with PL/DPL detector |
| US6137826A (en) * | 1997-11-17 | 2000-10-24 | Ericsson Inc. | Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals |
| EP1201029B1 (en) * | 1999-05-24 | 2003-04-02 | Level One Communications, Inc | Automatic gain control and offset correction |
-
2002
- 2002-02-04 JP JP2002026341A patent/JP3984482B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-23 US US10/349,106 patent/US6968172B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030148749A1 (en) | 2003-08-07 |
| US6968172B2 (en) | 2005-11-22 |
| JP2003229780A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3984482B2 (ja) | Ｄｃオフセットキャンセル回路 | |
| JP3968250B2 (ja) | Ｄｃオフセットキャンセル回路 | |
| JP4916974B2 (ja) | Ｆｍチューナ | |
| US7346128B2 (en) | Dual-mode receiver and receiving method thereof | |
| JP2011035692A (ja) | フィルタ回路およびそれを使用した受信回路 | |
| JP4757214B2 (ja) | フィルタ回路 | |
| JP2006121665A (ja) | イメージリジェクションミキサと能動帯域フィルタを有する受信ｉｆ回路 | |
| US7233631B2 (en) | DC-offset correction circuit having a DC control loop and a DC blocking circuit | |
| US8614769B2 (en) | Intermediate frequency processing device for processing both analogue and digital television intermediate frequency signals | |
| JP2011087034A (ja) | 受信回路及び半導体装置 | |
| US20110230152A1 (en) | Signal processing apparatus having frequency-selective circuit with mixer module implemented for controlling frequency response and related method thereof | |
| JP2003218727A (ja) | ダイレクトコンバージョン受信装置 | |
| JP4775813B2 (ja) | 受信ｉｃ | |
| JP2008060882A (ja) | 増幅回路 | |
| JP3840024B2 (ja) | 増幅回路およびそれを用いた受信装置 | |
| JP2004194355A (ja) | 自動利得制御回路 | |
| JP2002280839A (ja) | 復調器およびこれを用いた通信装置 | |
| JP5444084B2 (ja) | 半導体受信機と自動利得制御方法 | |
| KR20060091008A (ko) | 아날로그 베이스 밴드 디지털 필터 시스템 | |
| JP2009005088A (ja) | 受信機 | |
| JP2004128930A (ja) | Ｆｍ受信機、ｆｍ受信機のノイズ除去装置及びノイズ除去方法 | |
| US20050258897A1 (en) | Amplifier arrangement and method for the compensation of a signal component in an amplifier arrangement | |
| JP4038889B2 (ja) | 受信機 | |
| JPH0477020A (ja) | ダイバーシチ受信機 | |
| JP2000183784A (ja) | 狭帯域干渉波抑制装置およびそれを用いた通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3984482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |