JP4038889B2 - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP4038889B2
JP4038889B2 JP24312998A JP24312998A JP4038889B2 JP 4038889 B2 JP4038889 B2 JP 4038889B2 JP 24312998 A JP24312998 A JP 24312998A JP 24312998 A JP24312998 A JP 24312998A JP 4038889 B2 JP4038889 B2 JP 4038889B2
Authority
JP
Japan
Prior art keywords
output
frequency signal
circuit
delay
delay means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24312998A
Other languages
English (en)
Other versions
JP2000078047A (ja
Inventor
嘉茂 ▲吉▼川
良雄 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP24312998A priority Critical patent/JP4038889B2/ja
Publication of JP2000078047A publication Critical patent/JP2000078047A/ja
Application granted granted Critical
Publication of JP4038889B2 publication Critical patent/JP4038889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Description

【0001】
【発明の属する技術】
本発明は、主としてコードレスリモコン、ページャ、コードレス電話、携帯電話等の無線通信機器に用いられる受信機に関する。
【0002】
【従来の技術】
図13は、従来の受信機の構成を示すブロック図である。
図13において、1は高周波信号入力端子、4はミキサ、5は局部信号源、9は復調回路、101は水晶フィルタ、102はセラミックフィルタである。
従来の受信機の動作について説明する。高周波信号入力端子1には高周波信号が入力される。ここで前記高周波信号はアンテナで受信した高周波信号を直接入力してもよいが、アンテナで受信した高周波信号は、数百MHzないし数GHzと周波数が高いため、通常は数分の1の周波数、すなわち数十MHzないし数百kHzに周波数変換した信号が前記高周波信号入力端子1に入力される。このように周波数変換により周波数を低くしてから復調操作を行う構成はスーパーヘテロダイン方式と呼ばれる。
【0003】
さて、図13において高周波信号入力端子1に入力された高周波信号は水晶フィルタ101に入力される。水晶フィルタ101の役割は、次に続くミキサ4のイメージ周波数成分を除去することである。前記水晶フィルタ101の出力はミキサ4に入力され、局部信号源5の信号とミキシングされることより周波数変換され、ミキサ4の出力として中間周波数信号が得られる。ここで高周波信号入力端子1に入力された高周波信号のうち、局部信号源5の周波数と中間周波数信号の周波数の差の周波数および和の周波数にあたる成分が同一周波数の中間周波数信号として変換される。従って受信で混信をさけるためには高周波信号の成分のうち、前記和の周波数成分か差の周波数成分の一方をミキサの前段で除去する必要がある。除去する方の周波数はイメージ周波数、また除去に用いるフィルタはイメージ除去フィルタと呼ばれる。
【0004】
次に、ミキサ4の出力としての中間周波数信号は、セラミックフィルタ102に入力される。ここで、セラミックフィルタ102の役割は受信チャンネルの成分のみを通過し、不要なチャンネル成分を除去することである。このようにチャンネル選択に用いるフィルタはチャンネル選択フィルタと呼ばれる。
そして、セラミックフィルタ102の出力が復調回路9に入力されて復調操作が行われる。
【0005】
【発明が解決しようとする課題】
ところが、上記の従来例に示す従来の受信機の問題点は、水晶フィルタなどで構成されるイメージ除去フィルタとセラミックフィルタなどで構成されるチャンネル選択フィルタが個別部品であるために、他の能動部品と共にIC化することが困難なことである。
【0006】
近年、半導体技術の発達によりミキサや復調回路などを一体としてIC化することが可能となってきている。IC化により機器の大幅な小型化と低コスト化を実現することができる。しかし、上記のフィルタ類のIC化が困難なことが小型化、低コスト化を制限する要因となっていた。
発明は上記の課題を解決するものであり、IC内蔵に適したイメージ除去フィルタを備えた受信機を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、受信すべき高周波信号を第1の遅延手段で遅延させ、前記遅延させた信号と遅延させる前の前記高周波信号を加算回路で加算することにより、イメージ周波数の成分を除去してからミキサで中間周波数信号に変換し、前記中間周波数信号を復調回路で復調操作する。ここで、前記第1の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=n×T1(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=4×n×T1を満たすように構成されている。従来の受信機のようにフィルタ個別部品ではなく、遅延手段と加算回路でイメージ除去フィルタの動作を行うことができるので、受信機の回路構成を簡素化することができる。また、上記構成はIC内蔵に適しており、小型化、低コスト化を実現できる。
【0008】
【発明の実施の形態】
本発明は、受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を加算する加算回路と、前記加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第1の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=n×T1(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=4×n×T1を満たすように構成される受信機である。
【0009】
また、受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を減算する減算回路と、前記減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第1の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=(2×n―1)×T1/2(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=(4×n―2)×T1を満たすように構成された受信機である。そして、イメージ除去フィルタの機能を遅延手段と加算回路または減算回路で構成できるため受信機の回路を簡素化できる。
【0010】
また、受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を加算する第1の加算回路と、前記第1の加算回路の出力を入力する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の加算回路の出力を加算する第2の加算回路と、前記第2の加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第1または第2の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=n×T1(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=4×n×T1を満たすように構成された受信機である。
【0011】
また、受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を減算する第1の減算回路と、前記第1の減算回路の出力を入力する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の減算回路の出力を減算する第2の減算回路と、前記第2の減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第1または第2の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=(2×n―1)×T1/2(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=(4×n―2)×T1を満たすように構成された受信機である。そして、遅延手段と加算回路または減算回路の構成を2段構成としたため、イメージ周波数成分の減衰量が大きくなり、イメージ妨害特性を改善できる。
【0012】
また、第1および第2の遅延手段のうち片方の遅延時間T3がTaより大きく設定され、他方の遅延時間T4がTaより小さく設定された構成としたものである。
そして、イメージ周波数成分の減衰の帯域幅を大きくできるため、大きな帯域をもった変調信号でも確実にイメージ妨害を防ぐことができる。
また、中間周波数信号を増幅する増幅器と、前記増幅器の出力を入力する第3の遅延手段と、前記第3の遅延手段の出力を前記増幅器の入力に帰還する帰還手段を備え、前記帰還手段は前記中間周波数信号の希望帯域外周波数において負帰還になるように前記増幅器の入力に帰還させることによりチャンネル選択を行う構成としたものである。そして、イメージ除去フィルタに加えてチャンネル選択フィルタも遅延手段と帰還手段で構成できるため、更に受信機の回路を簡素化できる。
【0013】
また、遅延手段は遅延素子で構成されたものである。そして、遅延素子を半導体基板上に構成できるため、IC化により機器の小型化と低コスト化を実現できる。
遅延手段はサンプルホールド手段と前記サンプルホールド手段でホールドした信号を所定時間経過後出力するための出力手段から成り、前記サンプルホールド手段と前記出力手段はクロック信号で動作する構成としたものである。そして、半導体基板上の簡単な回路で遅延手段を構成でき、更にクロック信号で動作するため遅延時間を高精度に設定することができる。
【0014】
また、基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号により遅延素子の動作タイミングを決定する構成としたものである。
基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号によりサンプルホールド手段および出力手段の動作タイミングを決定する構成としたものである。
【0015】
そして、一つの基準信号源からイメージ除去フィルタとチャンネル選択フィルタのそれぞれの遅延素子またはサンプルホールド手段および出力手段のクロック信号を得られるため回路を更に簡素化できる。
また、ミキサは高周波信号のイメージ周波数を減衰するイメージリダクションミキサで構成されたものである。そして、イメージ周波数成分の減衰量を更に大きくすることができる。
【0016】
【実施例】
以下、図面を参照して本発明の実施例について説明する。
(実施例1)
図1は、本発明による受信機の実施例の構成を示すブロック図である。図1において、1は高周波信号入力端子、2は第1の遅延手段、3は加算回路、4はミキサ、5は局部信号源、6は増幅器、7は第3の遅延手段、8は帰還手段、9は復調回路、10はイメージ除去フィルタ、11はチャンネル選択フィルタである。
【0017】
本実施例の受信機の動作について説明する。
高周波信号入力端子1には高周波信号が入力される。ここで前記高周波信号はアンテナで受信した高周波信号を直接入力してもよいが、アンテナで受信した高周波信号は、数百MHzないし数GHzと周波数が高いため、通常は数分の1の周波数、すなわち数十MHzないし数百kHzに周波数変換した信号が前記高周波信号入力端子1に入力される。
【0018】
本実施例ではアンテナで受信した400MHzの高周波信号を400kHzに周波数変換してから高周波信号入力端子1に入力する場合を考える。
さて、図1において高周波信号入力端子1に入力された信号は第1の遅延手段2に入力される。ここで、第1の遅延手段2の遅延時間は5μsecに設定されている。そして、前記第1の遅延手段2の出力と前記高周波信号入力端子1に入力された信号は加算回路3で加算される。このとき周波数が100kHzおよび300kHzの成分については、第1の遅延手段2の出力信号と高周波信号入力端子1の入力信号で位相が180度ずれているため打ち消し合って加算回路3の出力はゼロとなる。また、0Hz、200KHzおよび400kHzの成分は逆に強め合って加算回路3の出力は大きくなる。すなわち、加算回路3の出力の成分のうち400kHzの成分は大きく、300kHzの成分はゼロとなる。ここでいう各出力の振幅は交流的な振幅について考えている。以上によりイメージ除去フィルタ10が構成されている。次にこの加算回路3の出力はミキサ4に入力され、周波数350kHzに設定された局部信号源5の出力とミキシングされて中間周波数信号である周波数50kHzに変換される。このとき必要な周波数成分は400kHz、イメージ周波数成分は300kHzであるが、上記のように300kHzの成分は除去されているため、イメージ妨害が生じない。
【0019】
さて、上記の構成で、前記第1の遅延手段2の遅延時間をT0、高周波信号入力端子1へ入力される高周波信号の周期をT1、ミキサ4から出力される中間周波数信号の周期をT2と定義すると、T0=5μsec、T1=2.5μsec、T2=20μsecであるから
T0=Ta=n×T1 --- (1)、T2=4×n×T1 ---(2)を満たしており、n=2の場合に対応していることがわかる。前記式(1)および(2)を満たすようにT0、T1、T2を選択することにより受信チャンネルの成分を通過しイメージ周波数成分の除去を行うことができる。上式においてnは正整数である。また、T1が予め決定されているとき、nは1以上の任意の値を選ぶことが可能であり、nを大きく選ぶと中間周波数信号の周波数を低くできるため復調操作が容易になる。ただしフィルタ特性が急峻になりイメージ除去できる周波数帯域が狭くなるため、使用する変調帯域を考慮してnを決定すればよい。
【0020】
次に、ミキサ4の出力をチャンネル選択フィルタ11に入力して受信チャンネル以外の周波数成分を除去した後、復調回路9で復調操作が行われる。ここで、チャンネル選択フィルタ11はセラミックフィルタ等の個別部品を用いることもできるが、次に示す構成により実現できる。
ミキサ4の出力である中間周波数信号は増幅器6に入力される。増幅器6の出力は第3の遅延手段7で時間遅延した後、帰還手段8により増幅器6の入力に帰還される。ここで第3の遅延手段の遅延時間は10μsecに設定され、増幅器6は二つの入力信号(ミキサ4出力と帰還手段8出力)の電圧差を出力する利得1の増幅器である。また、帰還手段8は入力信号の振幅を0.9倍に減衰して出力するものである。ミキサ4出力で中間周波数信号である50kHzの成分は第3の遅延手段7の出力では位相が丁度180度ずれているため、帰還手段8により増幅器6に帰還されることにより強め合って振幅が大きくなる。ただし、帰還手段8で振幅が0.9倍に制限されているため発振することはない。一方、ミキサ4出力で周波数50kHzから離れた周波数の成分については負帰還となり、増幅器6および第3の遅延手段7の出力振幅は小さくなる。従って、受信チャンネルに対応する周波数である50kHzの成分を通過し、それ以外の成分を減衰するフィルタ特性が得られる。以上によりチャンネル選択フィルタ11が構成されている。
【0021】
本実施例にで構成したイメージ除去フィルタ10は、第1の遅延手段2と加算回路2といった簡単な回路要素で構成できるため、回路を大幅に簡素化できる。
ここで、第1の遅延手段2は例えばコンデンサ、抵抗あるいはコイルなどにより容易に構成でき、加算回路3はオペアンプなどで容易に実現できる。そのため従来の水晶フィルタ等の個別部品を用いる場合に比べ小型化、低コスト化が実現できる。
【0022】
また、本実施例で構成したチャンネル選択フィルタ11は、第3の遅延手段7、帰還回路8および増幅器6といった簡単な回路要素で構成できるため、回路を大幅に簡素化できる。ここで、第3の遅延手段7は第1の遅延手段2と同様にコンデンサ、抵抗あるいはコイルなどで構成でき、帰還手段8はたとえば2つの抵抗による抵抗分割により出力振幅を設定することで容易に構成できる。また、増幅器6もオペアンプなどで容易に実現できる。そのため従来のセラミックフィルタ等の個別部品を用いる場合に比べ小型化、低コスト化が実現できる。
【0023】
尚、本実施例でチャンネル選択フィルタ11の構成要素に増幅器6を用いたが、減算回路を用いても同様の効果が得られる。
また、帰還手段8の帰還振幅を0.9倍としたが、この値を更に1倍に近づけることによりチャンネル選択フィルタの帯域外減衰量を大きくすることができる。
【0024】
(実施例2)
図2は、本発明による受信機の実施例2の構成を示すブロック図である。図2において、12は減算回路である。また、図1と同じ構成要素については同一の番号を付けて示した。本実施例と実施例1の違いは、加算回路に代えて減算回路12を用いたことである。
【0025】
本実施例の動作は、実施例1の動作と基本的には同じであるが、第1の遅延手段の遅延時間と中間周波数信号の周波数が異なっている。本実施例の第1の遅延回路2の遅延時間は6.25μsecに設定されている。高周波信号入力端子に入力される受信チャンネルの周波数は400kHzと実施例1の場合と同一であるが、局部信号源5は360kHzに設定されミキサ4から出力される中間周波数信号の周波数は40kHzである。
【0026】
さて、上記の構成で、前記第1の遅延手段2の遅延時間をT0、高周波信号入力端子1へ入力される高周波信号の周期をT1、ミキサ4から出力される中間周波数信号の周期をT2と定義すると、T0=6.25μsec、T1=2.5μsec、T2=25μsecであるから
T0=Ta=(2×n−1)×T1/2 ---(1)、T2=(4×n−2)×T1---(2)を満たしており、n=3の場合に対応していることがわかる。前記式(1)および(2)を満たすようにT0、T1、T2を選択することにより受信チャンネルの成分を通過しイメージ周波数成分の除去を行うことができる。上式においてnは正整数である。
【0027】
本実施例も実施例1の場合とほぼ同様にイメージ除去フィルタの構成を簡素化できるため、受信機の小型化、低コスト化を実現できる。
また、本実施例の構成のイメージ除去フィルタは、周波数0Hz付近の成分を打ち消して減衰するため直流的な電圧ドリフトや低域ノイズの影響を受けにくという利点がある。
【0028】
(実施例3)
図3は、本発明による受信機の実施例3の構成を示すブロック図である。
図3において、14は第2の遅延手段である。また、図1と同じ構成要素については同一の番号を付けて示した。
本実施例と実施例1の違いは、実施例1で用いたイメージ除去フィルタの構成を2段直列に構成した点である。実施例1では、加算回路3でイメージ周波数の成分が十分に減衰されるためには加算回路3に入力される2つの信号(遅延手段を通過した信号と通過していない信号)の振幅が正確に一致している必要がある。
【0029】
また、加算回路3の加算誤差も十分小さい必要がある。しかし、実際の回路で上記条件を完全に満たすことが困難な場合がある。すなわち、回路を構成する素子ばらつきや温度特性などにより誤差が生じることが考えられる。本実施例の構成では第1の遅延手段2と加算回路3で構成されるイメージ除去フィルタに加え、第2の遅延手段14と加算回路3でもイメージ除去フィルタを構成している。第1および第2の遅延手段2、14の遅延時間は共に5μsecに設定されている。
【0030】
本構成によれは、前記二つのイメージ除去フィルタのイメージ周波数成分の減衰量を掛けた特性が得られるため、減衰量を大きくできる。これにより、上記のような回路上の誤差が生じても必要なイメージ除去特性を確保できる。
尚、本実施例ではイメージ除去フィルタの構成を2段構成としたが3段以上の構成とすることもでき、この場合更にイメージ周波数の減衰量を大きくできる。
【0031】
また、本実施例では第1および第2の遅延手段2、14の遅延時間を共にTa=5μsecに設定したが、たとえば第1の遅延手段2の遅延時間T3を5μsecより大きい5.2μsecに、第2の遅延手段14の遅延時間T4を5μsecより小さい4.8μsecに設定することによりイメージ除去を行う周波数帯域幅を大きくできる。これにより、変調帯域が大きな変調信号の場合でも確実にイメージ周波数の成分を除去することができる。
【0032】
また、加算回路を用いたが、減算回路を用いて構成することもできる。
(実施例4)
図4は、本発明による受信機の実施例4の構成を示すブロック図である。図4において、15はBBD遅延素子、16はクロック信号源である。また、図1と同じ構成要素には同一の番号を付けて示した。
【0033】
本実施例では、遅延手段としてBBD( bucket brigade device )遅延素子を用いている。BBD遅延素子15はクロック信号源16の出力であるクロック信号により動作する。
遅延手段としてBBD遅延素子を用いることにより次のような利点がある。
BBD遅延素子15の遅延時間は、クロック周波数とBBDを構成する段数で決定されるため、クロック信号源16の周波数精度を上げることにより正確な遅延を実現できる。これにより、イメージ周波数成分を正確に減衰するイメージ除去フィルタを得ることができる。クロック信号源16は水晶発振子等を用いることにより精度を上げることができる。
【0034】
また、BBD遅延素子は、半導体基板上に構成できるため受信機のIC化に適している。
また、クロック信号源16の周波数を可変とすることによりイメージ除去フィルタで除去する周波数を変えることができる。
尚、本実施例では、遅延素子としてBBD遅延素子を用いたが、CCDを含めたいわゆるCTD( charge transfer device )を用いて同様の構成をとることができる。また、SAW遅延素子を用いることもできる。
【0035】
(実施例5)
図5は、本発明による受信機の実施例5の構成要素であるイメージ除去フィルタの構成を示すブロック図である。図5で3は加算回路、17は入力端子、18は出力端子、19は利得1のバッファアンプ、20はサンプルホールド回路入力スイッチ、21は出力手段スイッチ、22は主経路スイッチ、23はコンデンサ、24はローパスフィルタである。
【0036】
本実施例の受信機の全体構成は図1と同じであり、図1に示すイメージ除去フィルタ10の内部構成を図5に示している。
図5において、入力端子17へ入力される高周波信号は予めフィルタにより600kHz以上の成分が除去されている。これは以下に示す一連の処理で折り返しひずみを防ぐためである。入力端子17へ入力された高周波信号はバッファアンプ19を経由して主計路スイッチ22およびサンプルホールド回路入力スイッチ20に入力される。ここで、サンプルホールド回路入力スイッチ20とコンデンサ23によりサンプルホールド回路が構成されている。サンプルホールド回路入力スイッチ20が一瞬ONになった時、コンデンサ23に電荷が充電され、コンデンサ23の端子電圧がバッファアンプ出力電圧と同じになる。次に、出力手段スイッチ21が一瞬ONになると加算回路3に前記電圧が伝達される。これと同時に主経路スイッチ22が一瞬ONとなることによりバッファアンプ19の出力電圧が加算回路3に伝達され、加算結果が出力される。本実施例では、イメージ除去フィルタを3段直列に接続した構成としてイメージ周波数成分の減衰量を大きくしている。ローパスフィルタ24は、高調波成分を除去するためのものであり、600kHz以上の周波数成分を減衰する特性である。
【0037】
図5において各スイッチに付けられたC11、C12等の記号は、スイッチを動作させるクロック信号の種類を示している。これらクロック信号の周期および初期位相を表1に示している。
【0038】
【表1】
Figure 0004038889
【0039】
表1でTdは初期位相を時間で表示したものである。また、これらクロック信号のパルス幅は周期に比べて十分に小さく設定されている。
図8に、本構成のイメージ除去フィルタの通過振幅特性を示す。400kHzの高周波信号成分すなわち受信チャンネル成分は通過し、イメージ周波数の300kHzが減衰されている。
【0040】
ここで、上記イメージ除去フィルタの構成を少し変更した場合の特性について述べる。
図11は、3段構成のイメージ除去フィルタのクロック信号の周期を上記の例に比べて、1段は少し大きく、1段は少し小さく、1段は変えないように設定した場合の通過振幅特性を示す。これは、前記実施例3で各遅延手段の遅延時間を異なる値に設定した場合に対応する。イメージ周波数の減衰帯域が大きくなり、帯域の大きい変調信号でも除去できることがわかる。
【0041】
また、遅延時間をそれぞれ異なる値とする方法として、図7に示す構成とすることができる。
図7において、27は補助遅延素子である。また、図5と同じ構成要素については同一の番号を付けて示した。図7において2段目のイメージ除去フィルタの主経路スイッチ22を含む経路に補助遅延素子27を挿入することで遅延経路側(出力手段スイッチ21を含む経路)の遅延時間を一部キャンセルするため、実質的な遅延時間が小さくなる。また、3段目のイメージ除去フィルタの遅延経路側に補助遅延素子27を挿入することで実質的な遅延時間が大きくなる。このような構成により図12と同様な特性を得ることができる。補助遅延素子27を用いる利点は各段でクロック信号の周波数を同じにできるため、回路構成が簡略化できる点である。
【0042】
図10は、図5に示す構成で、加算回路の代わりに減算回路を用いた場合の通過振幅特性である。これは、前記実施例2に示した構成でイメージ除去フィルタを3段構成とした場合に対応する。ただし、クロック信号は上記例の場合と異なり、変更する必要がある。
さて、次にチャンネル選択フィルタの構成について述べる。
【0043】
図6は本発明による受信機の実施例5の構成要素であるチャンネル選択フィルタの構成を示すブロック図である。
図6で12は減算回路、25はスイッチ、26は抵抗である。また、図6と同じ構成要素については同一の番号を付けて示した。図6において、入力端子17へ入力される中間周波数信号は予めフィルタにより75kHz以上の成分が除去されている。これは以下に示す一連の処理で折り返しひずみを防ぐためである。各スイッチに付けられたC41、C42等の記号は、スイッチを動作させるクロック信号の種類を示しており、周期および初期位相を図8に示している。出力手段スイッチ21の出力は利得1のバッファアンプ19から出力される。ここで、帰還手段は9kΩと0.85kΩの2つの抵抗分割からなり、この分割で決まる電圧が減算回路12に帰還される。本構成のチャンネル選択フィルタは5段構成の直列接続から成り、1段目と2段目、3段目と4段目、5段目がそれぞれ同一周波数のクロック信号で動作している。クロック周波数を3種類用いているのは通過周波数帯域を大きくするためである。受信チャンネルの中心周波数は50kHzである。ローパスフィルタ24は、高調波成分を除去するためのもので75kHz以上の成分を減衰する特性である。
【0044】
図9に、本構成のチャンネル選択フィルタの通過振幅特性を示す。50kHz±4kHz以内の成分を通過し、50kHz±12.5kHz以上の成分を50dB以上減衰していることが分かる。
さて、ここで表1に示すように、本構成のイメージ除去フィルタおよびチャンネル選択フィルタを動作させるクロック信号は、全て基準信号源である水晶発振子 Xtal(20MHz)の信号を分周することにより得ている。まず、Xtalを2分周しC0(10MHz)を得る。更に10分周してC11〜C16のクロック信号を得て、これをイメージ除去フィルタの動作に用いる。また、前記C0を50分周した後、更に3分周してC21〜C23のクロック信号を得て、これをチャンネル選択フィルタの5段目の動作に用いる。これと同様にC0を53分周および47分周してから更に3分周したクロック信号C31〜C33、およびC41〜C43はそれぞれ3段目と4段目、および1段目と2段目の動作に用いられる。
【0045】
このように一つの基準信号源で全ての回路のクロック信号が得られることは、例えば本構成のフィルタをIC化したときにクロック信号を得るための回路構成が簡単に構成できる共に、外付けの水晶発振子が1個で良いため、受信機の小型化、低コスト化に有利である。
(実施例6)
図12は、本発明による受信機の実施例5の構成を示すブロック図である。図12において、28はイメージリダクションミキサである。また、図1と同じ構成要素には同一の番号を付けて示した。本実施例の受信機の特徴は、イメージ除去のためにイメージ除去フィルタ10に加えてイメージリダクションミキサ28を設けたことにある。
【0046】
イメージ除去フィルタ10で、イメージ周波数成分の減衰量を十分確保するためには、前記実施例3で示したように段数を増やす方法がある。ここで、1段で実現できる減衰量は概ね30dB程度であり、実用上は60dB程度の減衰量が必要な場合が多い。本実施例は別の方法としてイメージリダクションミキサ28を用いている。イメージリダクションミキサ28は直交ミキサと移相器および加算回路より成る一般的な構成を用いることができる。イメージリダクションミキサ28のイメージ周波数成分の減衰量は30dB程度が実現できるため、イメージ除去フィルタ10と合わせて60dBの減衰量が得られる。
本構成ではイメージ除去フィルタ10の段数を少なくするできため、回路規模を小さくできるという利点がある。
【0047】
【発明の効果】
以上の説明から明らかなように本発明の受信機によれば、次の効果が得られる。
受信すべき高周波信号を入力する第1の遅延手段と、第1の遅延手段の出力と高周波信号を加算する加算回路と、加算回路の出力を中間周波数信号に変換するためのミキサと、ミキサの出力を入力する復調回路を備えているため、回路構成を大幅に簡素化でき、水晶フィルタ等の個別部品を用いなくて良いため、受信機の小型化、低コスト化が実現できる。
【0048】
また、受信すべき高周波信号を入力する第1の遅延手段と、第1の遅延手段の出力と高周波信号を加算する第1の加算回路と、第1の加算回路の出力を入力する第2の遅延手段と、第2の遅延手段の出力と第1の加算回路の出力を加算する第2の加算回路と、第2の加算回路の出力を中間周波数信号に変換するためのミキサと、ミキサの出力を入力する復調回路を備えているため、イメージ除去フィルタ部のイメージ周波数成分の減衰量を大きくでき、イメージ妨害による混信を防ぐことができる。
【0049】
また、第1または第2の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=n×T1 ,(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=4×n×T1を満たすように構成されるため、イメージ周波数成分を確実に除去し、受信チャンネルの成分を通過することができる。
【0050】
また、第1および第2の遅延手段のうち片方の遅延時間T3がTaより大きく設定され、他方の遅延時間T4がTaより小さく設定されているため、イメージ除去を行う周波数帯域幅を大きくでき、変調帯域が大きな変調信号の場合でも確実にイメージ周波数の成分を除去できる。
また、中間周波数信号を増幅する増幅器と、増幅器の出力を入力する第3の遅延手段と、第3の遅延手段の出力を増幅器の入力に帰還する帰還手段を備え、帰還手段は中間周波数信号の希望帯域外周波数において負帰還になるように増幅器の入力に帰還させることによりチャンネル選択を行うため、イメージ除去フィルタに加えてチャンネル選択フィルタの機能も同様な遅延手段で実現でき、回路構成を簡素化でき、セラミックフィルタ等の個別部品を用いる場合に比べ小型化、低コスト化が実現できる。
【0051】
また、第1または第2または第3の遅延手段は遅延素子で構成されているため、半導体基板上に構成でき、受信機のIC化に適した構成となる。そしてクロック信号で遅延時間が決まるため周波数精度を上げることができる。
また、第1または第2または第3の遅延手段はサンプルホールド手段と前記サンプルホールド手段でホールドした信号を所定時間経過後出力するための出力手段から成り、サンプルホールド手段と前記出力手段はクロック信号で動作する構成としたため、簡単な回路で構成でき、更に半導体基板上に構成でき、受信機のIC化に適した構成となる。そしてクロック信号で遅延時間が決まるため周波数精度を上げることができる。
【0052】
また、基準信号源を備え、基準信号源の出力を分周して得たクロック信号により遅延素子の動作タイミングを決定する構成としたため、受信機の回路構成が簡単になると共に、外付けの水晶発振子が1個で良いため、受信機の小型化、低コスト化を実現できる。
また、ミキサは高周波信号のイメージ周波数を減衰するイメージリダクションミキサで構成されているため、イメージ除去フィルタ部の段数を少なくするでき、回路規模を小さくできる。
【図面の簡単な説明】
【図1】本発明の実施例1における受信機のブロック図
【図2】本発明の実施例2における受信機のブロック図
【図3】本発明の実施例3における受信機のブロック図
【図4】本発明の実施例4における受信機のブロック図
【図5】本発明の実施例5における受信機の構成要素であるイメージ除去フィルタ1の回路図
【図6】同受信機の構成要素であるチャンネル選択フィルタの回路図
【図7】同受信機の構成要素であるイメージ除去フィルタ2の回路図
【図8】同受信機の構成要素であるイメージ除去フィルタ1の通過振幅特性図
【図9】同受信機の構成要素であるチャンネル選択フィルタの通過振幅特性図
【図10】同受信機の構成要素であるイメージ除去フィルタ1の他の通過振幅特性図
【図11】同受信機の構成要素であるイメージ除去フィルタ2の通過振幅特性図
【図12】本発明の実施例6における受信機のブロック図
【図13】従来の受信機のブロック図
【符号の説明】
1 高周波信号入力端子
2 第1の遅延手段
3 加算回路
4 ミキサ
5 局部信号源
6 増幅器
7 第3の遅延手段
8 遅延手段
9 復調回路
10 イメージ除去フィルタ
11 チャンネル選択フィルタ
12 減算回路
14 第2の遅延手段
15 BBD遅延素子
16 クロック信号源
20 サンプルホールド回路入力スイッチ
21 出力手段スイッチ
23 コンデンサ
24 ローパスフィルタ
26 抵抗
27 補助遅延素子
28 イメージリダクションミキサ

Claims (11)

  1. 受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を加算する加算回路と、前記加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第1の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=n×T1(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=4×n×T1を満たすように構成される受信機
  2. 受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を減算する減算回路と、前記減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、前記第1の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=(2×n―1)×T1/2(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=(4×n―2)×T1を満たすように構成された受信機。
  3. 受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を加算する第1の加算回路と、前記第1の加算回路の出力を入力する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の加算回路の出力を加算する第2の加算回路と、前記第2の加算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第1または第2の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=n×T1(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=4×n×T1を満たすように構成された受信機。
  4. 受信すべき高周波信号を入力する第1の遅延手段と、前記第1の遅延手段の出力と前記高周波信号を減算する第1の減算回路と、前記第1の減算回路の出力を入力する第2の遅延手段と、前記第2の遅延手段の出力と前記第1の減算回路の出力を減算する第2の減算回路と、前記第2の減算回路の出力を中間周波数信号に変換するミキサと、前記ミキサの出力を入力する復調回路とを備え、第1または第2の遅延手段の遅延時間T0が高周波信号の周期T1に対してTa=(2×n―1)×T1/2(nは正整数)で定義されるTaと同じになるように構成され、中間周波数信号の周期T2がT2=(4×n―2)×T1を満たすように構成された受信機。
  5. 第1および第2の遅延手段のうち片方の遅延時間T3がTaより大きく設定され、他方の遅延時間T4がTaより小さく設定された請求項3または4記載の受信機。
  6. 中間周波数信号を増幅する増幅器と、前記増幅器の出力を入力する第3の遅延手段と、前記第3の遅延手段の出力を前記増幅器の入力に帰還する帰還手段を備え、前記帰還手段は前記中間周波数信号の希望帯域外周波数において負帰還になるように前記増幅器の入力に帰還させることによりチャンネル選択を行う請求項1〜5のいずれか1項記載の受信機。
  7. 第1または第2または第3の遅延手段は遅延素子で構成された請求項1〜6のいずれか1項記載の受信機。
  8. 第1または第2または第3の遅延手段はサンプルホールド手段と前記サンプルホールド手段でホールドした信号を所定時間経過後出力するための出力手段から成り、前記サンプルホールド手段と前記出力手段はクロック信号で動作する構成とした請求項1〜6のいずれか1項記載の受信機。
  9. 基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号により遅延素子の動作タイミングを決定する構成とした請求項7記載の受信機。
  10. 基準信号源を備え、前記基準信号源の出力を分周して得たクロック信号によりサンプルホールド手段および出力手段の動作タイミングを決定する構成とした請求項8記載の受信機。
  11. ミキサは高周波信号のイメージ周波数を減衰するイメージリダクションミキサで構成された請求項1〜10のいずれか1項記載の受信機。
JP24312998A 1998-08-28 1998-08-28 受信機 Expired - Fee Related JP4038889B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24312998A JP4038889B2 (ja) 1998-08-28 1998-08-28 受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24312998A JP4038889B2 (ja) 1998-08-28 1998-08-28 受信機

Publications (2)

Publication Number Publication Date
JP2000078047A JP2000078047A (ja) 2000-03-14
JP4038889B2 true JP4038889B2 (ja) 2008-01-30

Family

ID=17099241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24312998A Expired - Fee Related JP4038889B2 (ja) 1998-08-28 1998-08-28 受信機

Country Status (1)

Country Link
JP (1) JP4038889B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317419A (ja) * 2005-05-16 2006-11-24 Boc Edwards Kk 位置センサ及び該位置センサを搭載した磁気軸受装置

Also Published As

Publication number Publication date
JP2000078047A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
Mirabbasi et al. Classical and modern receiver architectures
JP4593430B2 (ja) 受信機
US7477886B1 (en) Cascading-synchronous mixer and method of operation
KR0178685B1 (ko) 주파수 변환기
US20150214926A1 (en) Discrete-time filter
JP2012521154A5 (ja)
JP3856647B2 (ja) 無線端末装置
JPH1065749A (ja) 受信回路
JP2006050673A (ja) 平均dcオフセットをチャンネル・フィルタにプレロードする無線受信機
JP2000511742A (ja) 多相フィルタからなる受信機及びフィルタ配置
JP3866290B2 (ja) 信号のオフセット電圧を低減させる方法および回路装置
JP2006324795A (ja) イメ−ジリジェクションミキサと帯域フィルタを有する受信ifシステム
Abdulaziz et al. Improving Receiver Close-In Blocker Tolerance by Baseband $ G_m-C $ Notch Filtering
JPH11225179A (ja) ダイレクトコンバージョン受信装置
JP2004502377A (ja) 送受信両方の誤差を補償する減算フィルタを備えた無線トランシーバ
JP2000115009A (ja) 無線受信器
KR100905147B1 (ko) 제로 중간 주파수 또는 저 중간 주파수를 가지는 rf 수신기를 위한 이미지 주파수 제거기능을 갖는 믹서 회로
US7177609B1 (en) Chopper-direct-conversion (CDC) radio architecture
US20110007845A1 (en) Communication receiver having three filters connected in series
US7751303B2 (en) Demodulation circuit for use in receiver using if directing sampling scheme
JP4038889B2 (ja) 受信機
US8705675B2 (en) Device and method for receiving RF signals based on heterodyne architecture using complex IF subsampling
JP2002076842A (ja) フィルタ装置、フィルタ制御方法、及び受信装置
KR100678244B1 (ko) 주파수 직접 변환 장치에서 직류 옵셋 제거 장치 및 방법
TWI543547B (zh) 多模式射頻接收器以及達成其頻率響應對稱性之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041209

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071029

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees