JP3866290B2 - 信号のオフセット電圧を低減させる方法および回路装置 - Google Patents
信号のオフセット電圧を低減させる方法および回路装置 Download PDFInfo
- Publication number
- JP3866290B2 JP3866290B2 JP52819497A JP52819497A JP3866290B2 JP 3866290 B2 JP3866290 B2 JP 3866290B2 JP 52819497 A JP52819497 A JP 52819497A JP 52819497 A JP52819497 A JP 52819497A JP 3866290 B2 JP3866290 B2 JP 3866290B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit device
- voltage
- offset voltage
- separating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Transceivers (AREA)
Description
一般的な問題点の1つは、オフセット電圧がベースバンド信号へと加算されることである。このことは例えば、移動通信で使用されるI/Q受信器、すなわち同相信号および直角信号においてベースバンドが形成される受信器で起こり得る。この問題はそこでは、いわゆる直接変換型受信器では特に問題となり、受信した信号がベースバンドへと直接に変換され、ベースバンドがゼロ周波数近くまで拡大する。そのときは、オフセット電圧は前段ノイズよりも著しく高くなり、そうなると信号対ノイズ比はオフセット電圧のこの作用によって大幅に劣化する。
オフセット電圧の形成の原因としては多くの種々の要因が考えられる。すなわち、
受信器のローカル発振器自体が受信器の前部、すなわち高周波部分とリンクになることがあり、そのような場合はローカル発振器の信号は無線周波数ゲート、すなわちI/Q変調器のRFゲートとのアクセスを得て、ローカル発振器ゲート、すなわち実際のミキサのLOゲートに入る実際のローカル発振器信号とミキシングされ、ミキサの出力端子でオフセット信号を形成する。この信号の強度は、ローカル発振器信号の位相およびレベルによって左右される。このような現象は例えば特許明細書〔1〕US5 212 826にさらに詳細に記載されている。
第2に、チャネル周波数に衝撃を与えるクロック発振器の高調波周波数は、ローカル発振器信号とミキシングされ、I/Q復調器内のミキサーの出力端子で直流電圧を生成できる。
中間周波数を利用している受信器では、第2のローカル発振器信号自体が第1のローカル発振器信号にリンクされることがあり、このような場合は、信号は第1のミキサ内で互いにミキシングされ、その結果、それらの信号が中間周波数に影響を与えるミキシング結果を招き、I/Q復調器の出力にオフセット電圧を発生する。
さらに、オフセット電圧は受信器の供給電圧のスイッチ・オンによってベースバンド信号内に発生することがある。
オフセット電圧の発生の原因になる上記の現象については、当業者には周知の現象であるので本明細書の文脈ではこれ以上詳細には説明しない。さらに、オフセット電圧を除去するには従来から幾つかの方法が公知である。すなわち、
オフセット電圧が受信時間全体を通して一定に留まっている場合は、オフセット電圧をディジタル式に除去することが可能であろう。しかしその場合には、発生し得る最高のオフセット電圧のため、アナログ/ディジタル変換器、すなわちA/D変換器のダイナミクスを拡張するべきであり、そのためA/D変換器の価格は著しく高くなってしまうだろう。加えて、付加的なディジタル信号処理にはより高いクロック周波数が必要になり、ひいてはそれによって装置の電流消費が高くなろう。
信号の漏れおよび有害な接続に起因する問題は、RFシールドを増強することによって軽減できるが、そうすると装置のサイズおよび重さが増し、特に直接変換受信器に関しては、このアプローチで問題を適正に解決することはできない。
2つの中間周波数を利用することによって、問題点をほぼ完全に解決することができるが、大量の部品と中間周波数フィルタが必要であるので、受信器は高価なものになり、サイズも大きくなる。
図1は移動局の送信器−受信器の公知のブロック図であり、このブロック図では受信器はいわゆる直接変換受信器である。アンテナ138によって受信されるRF信号は双方向フィルタ(duplex filter)102によって前置増幅器104に送られる。双方向フィルタの目的は、送信と受信の両方に同じアンテナを使用できるようにすることである。時分割システムでは、双方向フィルタの代わりに同期アンテナ切換えスイッチを使用することもできる。増幅器104から受信されたRF信号はローパスフィルタ106にかけられ、I/Q復調器108で、同相信号108aと、直角信号108bとに復調される。復調に必要なローカル発振器信号114bは合成器114から受信される。ブロック110で、直流電圧の除去と自動利得制御(AGC)とが実行される。ブロック110は処理ブロック116によって制御され、このブロックには例えばマイクロプロセッサが含まれていてもよい。自動利得制御は信号110aによって調整され、オフセット電圧の除去は信号110bによって調整される。ブロック110から受信される信号はブロック112内でディジタル信号に変換され、信号はそこからさらに処理ブロック116内のディジタル信号処理回路へと転送される。
送信器ユニットはI/Q変調器128を備えており、これは同相信号128aおよび直角信号128bから搬送周波数信号を形成する。この信号は、フィルタ130によってローパスフィルタにかけられ、および/またはハイパスフィルタにかけられる。搬送周波数信号はRF増幅器132によって増幅され、増幅された信号は双方向フィルタ102を介してアンテナ138へと伝送される。送信器の電力制御装置134は、測定された出力電力136およびプロセッサから受信された制御134aに基づいて、RF増幅器132の増幅を制御する。
図1はさらに、付属の処理装置と、メモリユニット126と、表示装置118、キーボード120、マイクロフォン122、および受話口124からなるユーザ・インターフェース手段をも示している。
次に、図2によってこれはオフセット電圧を低減するための公知の回路装置をより詳細に説明するが、図1に示した受信器のブロック110にリンクしている。時分割多元アクセス(TDMA)の場合のような解決方法は例えば文献〔1〕に説明されている。
図2に示した回路では、ベースバンド信号Vinが増幅器1に伝えられる。増幅器1の出力端子P1は、コンデンサC1を介して増幅器2の入力端子P2に伝えられる。増幅器2の位置に例えばアナログ/ディジタル変換器を配置することもできる。増幅器2の入力端子には、抵抗R1を介して基準電圧が伝えられている。受信の開始前に、短い制御パルス(DCN)がスイッチ3をオン状態に切換え、その場合、コンデンサC1の出力端子は基準電圧Vrefに設定され、オフセット電圧がある場合にはこれはポイントP2で散逸される。
図3は、ポイントP1に生じるベースバンド信号を示しており、この信号内でオフセット電圧が0.5msの時点で発生する。この図では、信号を示した他の全ての添付図面の場合と同様に、縦軸は信号の振幅を示し、横軸は時間を示している。DCNパルスを利用しない場合は、ポイントP2および出力信号Voutで、ベースバンド信号に加えて、Vrefの値にゆっくりと接近する直流電圧成分であるゆっくりと降下するオフセット電圧が生じる。ポイントP2に生じる信号は図4に示してある。オフセット電圧はコンデンサC1を使用するだけで自力で低減できることとに留意されたい。しかし、コンデンサC1はベースバンド信号の下限周波数に基づいて設計される必要があり、オフセット電圧の時定数が、実際にははるかに大きいのはそのためである。
図5は、信号経路にベースバンド信号Vinがない場合を示しているが、ポイントP2ではオフセット電圧だけが生じ、これは図5にも示すDCN制御パルスを使って除去される。DCN制御パルスの立ち上がりの後、ポイントP2に生じるオフセット電圧が散逸することが、図5からは容易に見て取れる。
図6は、信号経路に、オフセット電圧に加えて有効なベースバンド信号が存在する状態を示している。DCN制御パルスは、図5に示した場合と同様にポイントP2に生じるオフセット電圧を除去するが、DCN制御パルスが終了すると、ポイントP2には負のオフセット電圧が発生する。このような状況では、オフセット電圧は散逸せず、オフセット電圧の除去回路の動作によって、基準電圧Vrefの方向にゆっくりと降下する新たなオフセット電圧が発生する。オフセット電圧除去回路に起因するこの新たなオフセット電圧は、DCN制御パルスが終了した瞬間、コンデンサC1で発生するベースバンド信号の瞬間値がどれくらいの大きさかによって左右される。
オフセット電圧除去回路に起因する新たなオフセット電圧を回避するには、上述の解決方法において、受信した信号が本質的にノイズであるような時点で、すなわち実際には信号受信の開始前に、オフセット電圧のゼロ化を行う必要がある。GSM(移動通信用広域システム)およびPCN(パーソナル通信ネットワーク)システムのような移動通信用の多くの時分割システムでは、基地局によって送信される出力は、新たな時間間隔の開始前に遮断される。したがって、実際の受信の瞬間の開始前にも、すなわちオフセット電圧を除去するべき時間中にも、受信器にはベースバンド信号が存在する。上記のシステムにおいて、オフセット電圧を除去するための前述の方法が適用できない理由はそこにある。
本発明の目的は、信号のオフセット電圧を低減し、従来技術の上記の解決方法に関連する欠点を回避するための解決方法を考案することにある。
本発明の1つの思想は、コンデンサのような、直流電圧の分離手段の出力で、分離手段の前に存在する第1の信号に基づいて、好適にはハイパスフィルタにかけることによって形成される第2の信号を接続するというものである。このようにして、第2の信号の接続中に有効な信号の値を考慮に入れることができ、第2の信号を接続したことによる新たなオフセット電圧の発生を回避することができる。分離手段の「入力」および「出力」は、本明細書では有効な信号の動きの方向に基づいて定義されている。
本発明による方法の特徴は、直流電圧の分離手段の出力に接続された第2の信号が、上記の分離手段に先行する第1の信号に基づいて形成されるということにある。本発明による回路装置は、分離手段の前に存在する第1の信号に基づいて前記の第2の信号を形成するための手段を備えているということを特徴とする。本発明の好適な実施例は従属請求項に記載されている。
次に本発明を添付図面を参照してより詳細に説明する。
図1は、直接変換受信器を使用している従来から公知の移動局のブロック図を示す。
図2は、オフセット電圧を除去するための従来技術の回路装置を示す。
図3は、図2による回路装置に生じる入力信号を示す。
図4は、図2による回路装置に生じる出力信号を示す。
図5は、図2による回路装置に生じるオフセット信号と制御パルスとを示す。
図6は、図2による回路装置に生じるベースバンド信号、オフセット電圧、および制御パルスを示す。
図7は、本発明による方法の流れ図を示す。
図8は、本発明による回路装置を示す。
図9は、図8による回路装置に生ずる信号を示す。
図10は、信号のオフセット電圧を低減するための本発明による回路装置の原理を示した図であり、この回路装置では制御可能スイッチを使用している。
図11は、信号のオフセット電圧を低減するための本発明による回路装置の原理を示した図面であり、この回路装置では、スイッチ手段として演算増幅器を使用しており、それらの出力は高インピーダンス状態へと制御することができる。
図12は、本発明による解決策を回路図として実際に実施したものを示している。
図1から6は、先行技術の記載の文脈で上記に説明してある。以下では、図7を使って本発明による方法を簡単に説明し、図8および9を使って本発明による回路装置とその動作とを説明する。その後、本発明の幾つかの実施例を図10から12を使って説明する。
図7は、信号のオフセット電圧を低減するための本発明による方法700の流れ図である。この方法では、信号の直流電圧成分は、ブロック701でコンデンサC1のような分離手段によって分離される。同時に、分離手段の前に存在する第1の信号S1が、ハイパスフィルタ702にかけられ、ハイパスフィルタにかけられた信号S3は基準電圧Vrefへと加算され、ブロック703で第2の信号S2が生成される。最後に、生成された第2の信号S2が、分離手段C1の出力P2に所定時間だけ接続される。実際には次に同じベースバンド信号が分離手段の両方の端子内に入力を形成するので、第2の信号S2の接続が分離手段の出力から遮断された場合に、ベースバンド信号は分離手段の出力で顕著な新たなオフセット電圧を形成することはない。
図8は、本発明による回路装置の原理を示した図である。この回路装置は、例えば図1に示した移動局の送信器/受信器ユニットのブロック110に適用することができる。図8に示した構成では、ベースバンド信号Vinは増幅器1の入力に伝えられ、増幅器1の出力P1に生じる第1の信号S1は、2つの分岐経路へと伝えられたものである。すなわち、コンデンサC1を介して増幅器2に伝えられ、また、ハイパスフィルタ4を介して加算器5に伝えられたものである。加算器を使うことによって、ハイパスフィルタにかけられた信号S3は、基準電圧Vrefに加算される。加算の結果生じた信号、すなわち第2の信号S2は、スイッチ3に伝えられ、このスイッチは短い制御パルスDCNによってオン状態へと制御される。コンデンサC1の端子には、DCN制御パルスの継続期間全体を通して実際には同じベースバンド信号が存在し、したがってコンデンサ内のベースバンド信号によって電荷が発生することはほとんどない。このようにして、DCN制御パルスが終了し、スイッチ3が開放された時、出力には顕著なオフセット電圧は生成されない。
本発明による解決策では、信号線を通過するベースバンド信号は、DCN制御パルスの継続期間中はさえぎられることはなく、DCN制御パルスの継続期間中、コンデンサの出力にハイパスフィルタにかけられたベースバンド信号が生ずる。ハイパスフィルタ4の下限周波数は好適には、信号線の下限周波数よりも高い。次に、第2の信号内に発生するオフセット電圧は、急速に減衰され、第2の信号を分離手段の出力に接続することによって、この分離手段内に生ずるオフセット電圧も急激に低減される。しかし、ハイパスフィルタの下限周波数がより高くても、DCN制御パルスの継続期間を除いては実際の信号線の帯域には影響を及ぼさない。
図9は、図6に示した解決策の動作のシミュレーション結果を示している。この図では、図5に示した状況と同様のベースバンド信号とオフセット電圧とが回路内に導入されている。図7から、DCN制御パルスの開始時点で、オフセット電圧は図5に示した状態と同様のやり方で散逸するが、DCN制御パルスの終了時には、出力信号の直流電圧部分には変化がなく、したがって必然的にオフセット電圧が散逸されることが見て取れる。
図10は、本発明による回路装置の原理を示した図である。この図では、I/Q復調器10からIおよびQ信号が得られ、これらの信号は、ローパスフィルタ11および12を介して、自動利得制御(AGC)を有する増幅器13および14に伝えられる。その後、I信号およびQ信号の両方とも2つの分岐経路へと分岐され、そのうちの第1の分岐は、DC分離コンデンサC1およびC2を介してA/D変換器ブロック19の入力ViおとびVqへと伝えられているものである。第2の分岐は、コンデンサC3およびC4と、抵抗R3およびR4とによって形成されたハイパスフィルタを介して、演算増幅器17および18、並びにスイッチ15および16とからなる能動スイッチ素子へと伝えられているものである。スイッチ素子は、ディジタル部品から受信された制御パルスDCNによって制御される。抵抗R3およびR4は、基準電圧Vrefに接続されており、この場合は前述の基準電圧はハイパスフィルタにかけられた信号に加算される。スイッチ15および16が分離コンデンサC1およびC2へのオン状態へと制御されると、第2の信号は接続状態になる。これらの信号は基準電圧VrefとハイパスフィルタにかけられたIおよびQ信号との加算信号である。
図11は、他の点では図10と同様に動作する解決策を示しているが、図11に示した解決策の場合は、演算増幅器17aおよび18aは能動スイッチ素子として動作し、それらの出力は高インピーダンス状態へと制御されることができる。次に、演算増幅器17aおよび18aは、演算増幅器の出力がアクティブ状態にあるDCN制御パルスの継続期間中を除く他の期間には、それらの出力が高インピーダンス状態にあるような方法で、制御信号DCNによって制御される。
図12は、その出力が高インピーダンス状態へと制御された演算増幅器17aが使用された実際の実現の回路図を示している。この実現では、直流電圧の分離コンデンサC1用に100nFの値が用いられ、RCハイパスフィルタは10nFのコンデンサC3と10kΩの抵抗R3とから形成されている。抵抗R3を介して基準電圧も演算増幅器17aの入力に接続され、そこでハイパスフィルタにかけられた信号Vinと基準電圧Vrefとが加算される。加えて、R3は演算増幅器のバイアス抵抗として動作する。基準電圧Vrefは、好適には抵抗R3と同じくらいに高い10kΩ抵抗R1によって出力信号Voutに接続されている。この実施例に示した回路では、単極供給電圧+Vccが用いられているので、基準信号の値は例えば、供給電圧の半分の値でもよい。双極供給電圧を用いる場合は、Vrefもゼロ電位にしてもよい。
本発明を用いることによって、移動局の構造で使用できる直接変換受信器を実現することが可能になる。移動局では、直接変換受信器を実現すれば、周波数合成器が1個しか必要なく、中間周波数部品、すなわち中間周波数フィルタの必要がないので、コストが大幅に節減される。装置用のRFシールドの必要性も少なくなり、双方向フィルタは必要ない。このように、より低いコストで、サイズがより小型で重さがより軽い移動局を構成することが可能になる。更に、移動局の電流消費も節減できる。
オフセット電圧を低減するための本発明による解決策を用いることによって、従来技術の解決策と比較して顕著な利点を達成することができる。すなわち、
オフセット電圧を修正するのにディジタル信号処理が必要ではない。
オフセット電圧をアナログ信号から確実に低減できるので、オフセット電圧があるためにアナログ/ディジタル変換器のダイナミック・レンジを増す必要はない。
オフセット電圧を低減する動作によって、信号線内のベースバンド信号が瞬間的にも中断されることはない。
本発明による解決策は少数の部品によって実現でき、ひいてはスペースがほとんど必要なく、追加の製造コストも少ない。
回路解決策に必要な部品は、A/D変換器の接続に容易に統合することができる。
本発明による解決策によって、受信器の電流消費はごく僅かの増加ですむ。
この解決策を用いることによって、受信したチャネルの周波数に影響を与える、クロック信号および安定周波数のその他の妨害信号により生ずる問題点を除去することができ、それによって装置を保護する必要性が軽減される。および、
この解決策は、移動局のような従来技術の受信器に容易に追加することとができる。
本発明による解決策は、好適にはGSMおよびPCNシステムのようなディジタル時分割移動通信システムの受信器に適用できるが、本発明は例えば、受信したアナログ信号が、信号処理用のディジタル形式に変換されれば、アナログシステムの受信器にも適用できる。
本発明による解決策の幾つかの実施例を上記に提示した。もちろん、本発明の原理は、例えば実現の細部や利用範囲を修正することによって、請求の範囲の枠内で修正することができる。提示された回路接続や部品の数値は一例として記載したものであり、一般に公知の設計原理によって修正可能であることに留意されたい。
Claims (12)
- 信号内に生ずる直流電圧が信号線内の直流電圧の分離手段(C1)によって分離される際の前記信号のオフセット電圧を低減し、かつ前記オフセット電圧を低減するために前記分離手段の出力(P2)に、前記分離手段の前に存在する第1の信号(S1)に基づいて形成される第2の信号(S2)が接続される方法において、
前記直流電圧の分離手段(C1)の前に存在する前記第1の信号(S1)がハイパスフィルタにかけられ、
前記第2の信号(S2)は、定電圧(Vref)が前記ハイパスフィルタにかけられた信号(S3)に加算されて形成され、
前記第2の信号(S2)が前記分離手段の出力(P2)に所定時間だけ接続されることを特徴とする方法。 - 前記ハイパスフィルタにかける際に、前記信号線よりも高い下限周波数が用いられることを特徴とする請求項1に記載の方法。
- 信号線内に信号の直流電圧成分を分離するための分離手段(C1)と、第2の信号(S2)を前記分離手段(C1)の出力(P2)に接続するための手段(3)と、前記分離手段(C1)の前に存在する第1の信号(S1)に基づいて前記第2の信号(S2)を形成するための手段(4,5)とを備える場合に信号のオフセット電圧を低減する回路装置において、
前記第2の信号(S2)を形成するための手段は、前記第1の信号(S1)をフィルタにかけるハイパスフィルタ(4)と、基準電圧(Vref)を前記第1の信号(S1)から導出した信号(S3)に加算するための加算器(5)と、を備え、
前記回路装置は、制御パルス(DCN)を形成してこれを前記第2の信号(S2)を前記分離手段の出力(P2)に所定時間だけ接続するための手段(3)へと送るための手段を備えることを特徴とする回路装置。 - 前記ハイパスフィルタ(4)の下限周波数が、信号線のインピーダンスとともに前記分離手段(C1)によって形成される信号線の下限周波数よりも高いことを特徴とする請求項3に記載の回路装置。
- 前記第2の信号(S2)を接続するための前記手段(3)は、演算増幅器(17,18)と、その出力に接続された制御可能な半導体スイッチ(15,16)とを備えることを特徴とする請求項3または4に記載の回路装置。
- 前記第2の信号(S2)を接続するための前記手段(3)は、その出力を高インピーダンス状態に制御可能である演算増幅器(17a,18a)を備えることを特徴とする請求項3または4に記載の回路装置。
- 直接変換受信器の一部であることを特徴とする請求項3から6のいずれか一項に記載の回路装置。
- 移動局受信器の一部であることを特徴とする請求項3から7のいずれか一項に記載の回路装置。
- ディジタル時分割移動通信システムの一部であることを特徴とする請求項3から7のいずれか一項に記載の回路装置。
- 請求項1または2に記載の方法の、ベースバンド信号のオフセット電圧を低減するための直接変換受信器への利用。
- 請求項1または2に記載の方法の、移動局の受信器への利用。
- 請求項1または2に記載の方法の、ディジタル時分割移動通信システムへの利用。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI960578 | 1996-02-08 | ||
FI960578A FI112131B (fi) | 1996-02-08 | 1996-02-08 | Menetelmä ja piirijärjestely signaalin erojännitteen pienentämiseksi |
PCT/FI1997/000072 WO1997029551A1 (en) | 1996-02-08 | 1997-02-06 | Method and circuit arrangement for reducing offset voltage of a signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000504187A JP2000504187A (ja) | 2000-04-04 |
JP3866290B2 true JP3866290B2 (ja) | 2007-01-10 |
Family
ID=8545363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52819497A Expired - Fee Related JP3866290B2 (ja) | 1996-02-08 | 1997-02-06 | 信号のオフセット電圧を低減させる方法および回路装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6144243A (ja) |
EP (1) | EP0875096B1 (ja) |
JP (1) | JP3866290B2 (ja) |
CN (1) | CN1175583C (ja) |
AU (1) | AU1604797A (ja) |
DE (1) | DE69733000T2 (ja) |
FI (1) | FI112131B (ja) |
WO (1) | WO1997029551A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2366460A (en) * | 2000-08-24 | 2002-03-06 | Nokia Mobile Phones Ltd | DC compensation for a direct conversion radio receiver |
GB2371931B (en) * | 2001-02-06 | 2004-10-20 | Nokia Mobile Phones Ltd | Processing received signals |
DE10131676A1 (de) * | 2001-06-29 | 2003-01-16 | Infineon Technologies Ag | Empfängeranordnung mit Wechselstrom-Kopplung |
KR100403814B1 (ko) * | 2001-08-13 | 2003-10-30 | 삼성전자주식회사 | 멀티칩 모듈을 이용하여 디.씨 옵셋을 감소시킨 다이렉트컨버젼 수신기 |
US6784751B2 (en) | 2001-09-18 | 2004-08-31 | Nokia Corporation | Method and apparatus providing resampling function in a modulus prescaler of a frequency source |
DE60111056T2 (de) * | 2001-10-26 | 2006-05-04 | Stmicroelectronics N.V. | Direktmischempfänger für einem Kommunikationssystem mit nicht konstanter Hüllkurve |
GB0130849D0 (en) * | 2001-12-22 | 2002-02-06 | Weatherford Lamb | Bore liner |
JP3805258B2 (ja) | 2002-01-29 | 2006-08-02 | 松下電器産業株式会社 | ダイレクトコンバージョン受信機 |
US6759881B2 (en) | 2002-03-22 | 2004-07-06 | Rambus Inc. | System with phase jumping locked loop circuit |
US6952123B2 (en) * | 2002-03-22 | 2005-10-04 | Rambus Inc. | System with dual rail regulated locked loop |
US7139542B2 (en) * | 2003-03-03 | 2006-11-21 | Nokia Corporation | Method and apparatus for compensating DC level in an adaptive radio receiver |
GB2402008B (en) * | 2003-04-30 | 2006-09-06 | Synad Technologies Ltd | Method and apparatus for DC offset control |
DE102004009038B4 (de) * | 2004-02-23 | 2005-12-29 | Zentrum Mikroelektronik Dresden Ag | Verfahren und Anordnung zur Reduktion eines dynamischen Offsets bei der Verarbeitung unsymmetrischer Signalfolgen |
JP4468359B2 (ja) * | 2004-03-08 | 2010-05-26 | パナソニック株式会社 | 受信回路と、それを用いた受信装置および送受信装置 |
US8036622B2 (en) * | 2005-09-28 | 2011-10-11 | Qualcomm, Incorporated | DC offset cancellation circuit for a receiver |
GB0803710D0 (en) * | 2008-02-28 | 2008-04-09 | Nokia Corp | DC compensation |
CN105893992A (zh) * | 2016-05-31 | 2016-08-24 | 京东方科技集团股份有限公司 | 指纹识别结构和方法、显示装置 |
CN111970585B (zh) * | 2020-07-08 | 2022-07-15 | 武汉光迅科技股份有限公司 | 一种信号解调方法、装置、计算机存储介质及设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4514685A (en) * | 1981-07-27 | 1985-04-30 | Electric Power Research Institute, Inc. | Integrating circuit for use with Hall effect sensors having offset compensation means |
GB2175473A (en) * | 1985-05-17 | 1986-11-26 | Philips Electronic Associated | D.c. block capacitor circuit |
JPS62180603A (ja) * | 1986-02-03 | 1987-08-07 | Nec Corp | Scf用オフセツト補償回路 |
US4829594A (en) * | 1986-09-23 | 1989-05-09 | Motorola, Inc. | Adaptive correction of DC error transients |
GB2210744B (en) * | 1987-10-05 | 1992-01-29 | Marconi Instruments Ltd | Offset voltage nulling circuit |
US5212826A (en) * | 1990-12-20 | 1993-05-18 | Motorola, Inc. | Apparatus and method of dc offset correction for a receiver |
US5289059A (en) * | 1992-06-05 | 1994-02-22 | Nokia Mobile Phones, Ltd. | Switched capacitor decimator |
DE69228816T2 (de) * | 1992-10-28 | 1999-08-19 | Cit Alcatel | Offsetgleichspannungskorrektur für Direktmisch-TDMA-Empfänger |
US5748681A (en) * | 1995-10-27 | 1998-05-05 | Lucent Technologies Inc | Offset correction for a homodyne radio |
DE19628257C1 (de) * | 1996-07-12 | 1997-12-11 | Siemens Ag | Schaltungsanordnung zur Offset-Kompensation |
-
1996
- 1996-02-08 FI FI960578A patent/FI112131B/fi not_active IP Right Cessation
-
1997
- 1997-02-06 WO PCT/FI1997/000072 patent/WO1997029551A1/en active IP Right Grant
- 1997-02-06 DE DE69733000T patent/DE69733000T2/de not_active Expired - Lifetime
- 1997-02-06 US US09/117,751 patent/US6144243A/en not_active Expired - Lifetime
- 1997-02-06 AU AU16047/97A patent/AU1604797A/en not_active Abandoned
- 1997-02-06 EP EP97902386A patent/EP0875096B1/en not_active Expired - Lifetime
- 1997-02-06 JP JP52819497A patent/JP3866290B2/ja not_active Expired - Fee Related
- 1997-02-06 CN CNB971936064A patent/CN1175583C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FI112131B (fi) | 2003-10-31 |
US6144243A (en) | 2000-11-07 |
EP0875096B1 (en) | 2005-04-13 |
CN1175583C (zh) | 2004-11-10 |
WO1997029551A1 (en) | 1997-08-14 |
DE69733000D1 (de) | 2005-05-19 |
CN1215511A (zh) | 1999-04-28 |
DE69733000T2 (de) | 2006-03-02 |
FI960578A0 (fi) | 1996-02-08 |
AU1604797A (en) | 1997-08-28 |
FI960578A (fi) | 1997-08-09 |
JP2000504187A (ja) | 2000-04-04 |
EP0875096A1 (en) | 1998-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3866290B2 (ja) | 信号のオフセット電圧を低減させる方法および回路装置 | |
US7272620B1 (en) | Frequency divider with low harmonics | |
US6393070B1 (en) | Digital communication device and a mixer | |
KR100466471B1 (ko) | 집적수신기 | |
Mirabbasi et al. | Classical and modern receiver architectures | |
US7376400B2 (en) | System and method for digital radio receiver | |
US8610495B2 (en) | Adaptive filtering of blocker signals in demodulators | |
JP3769191B2 (ja) | 平均dcオフセットをチャンネル・フィルタにプレロードする無線受信機と方法 | |
JP3190551B2 (ja) | マルチキャリア信号の処理方法及び装置 | |
JP3920344B2 (ja) | 受信した信号を処理する方法及び回路装置 | |
US7280618B2 (en) | Digital baseband receiver including a high pass filter compensation module for suppressing group delay variation distortion incurred due to analog high pass filter deficiencies | |
WO2008109288A1 (en) | Methods and apparatus to perform noise cancellation in radios | |
JP3216597B2 (ja) | ダイレクトコンバージョン受信装置 | |
JP3480492B2 (ja) | 無線受信器 | |
US7043206B2 (en) | Fully integrated offset compensation feedback circuit | |
JP4193018B2 (ja) | 受信機における帯域妨害波の回避方法およびその回路 | |
CN212392875U (zh) | 一种带直流失调校正的直接变频接收机装置 | |
EP1330023A2 (en) | Direct conversion receiver architecture | |
US20060057989A1 (en) | Zero if down converter with even order harmonic suppression | |
KR20050073586A (ko) | 무선 수신기 및 am 억제와 dc-오프셋 제거를 위한 방법 | |
US6249552B1 (en) | Audio frequency recovery—DC restorer circuit for cordless phone applications | |
JP3369396B2 (ja) | 無線送受信共用周波数変換器 | |
JPH10313261A (ja) | 妨害波抑圧回路、妨害波抑圧方法及び無線受信機 | |
JP3743059B2 (ja) | 直接変換受信機 | |
GB2374219A (en) | Direct conversion receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060417 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060417 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |