JP5625955B2 - 増幅回路及びその増幅回路を含むアナログデジタル変換回路 - Google Patents
増幅回路及びその増幅回路を含むアナログデジタル変換回路 Download PDFInfo
- Publication number
- JP5625955B2 JP5625955B2 JP2011017231A JP2011017231A JP5625955B2 JP 5625955 B2 JP5625955 B2 JP 5625955B2 JP 2011017231 A JP2011017231 A JP 2011017231A JP 2011017231 A JP2011017231 A JP 2011017231A JP 5625955 B2 JP5625955 B2 JP 5625955B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic
- mos transistors
- potential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
- H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
コンパレータ10は比較動作と、コンパレータ10のオフセットをキャリブレーションする動作を行うことができる。なお、比較動作とは、与えられた相補入力信号の一方と他方の電圧を増幅し、電圧が高かった方の信号の電位を論理”H”の電位にし、電圧が低かった方の信号の電位を論理”L”にする増幅動作である。また、キャリブレーション動作とは、電圧の高低の判定に伴うオフセットを検出し、そのオフセットに応じたキャンセル電流の量を設定する動作である。
N型MOSトランジスタ53のソースはノードDMと接続し、ゲートはN型MOSトランジスタ54のドレインと接続している。
N型MOSトランジスタ55のソースはスイッチ57の一方の電極と接続し、ゲートは入力信号VIPが伝搬する信号線と接続している。
以上より、P型MOSトランジスタ51、N型MOSトランジスタ53、N型MOSトランジスタ55はソース及びドレインによって、スイッチ57と高電位線AVD間に直列に接続しており、ノードDMを含む第1の電流経路を形成している。なお、第1の電流経路の電流は、N型MOSトランジスタによって入力信号VIPの電位に応じて、制御され、増減する。
N型MOSトランジスタ54のソースはノードDPと接続し、ゲートはN型MOSトランジスタ53のドレインと接続している。
N型MOSトランジスタ56のソースはスイッチ57の一方の電極と接続し、ゲートは入力信号VIMが伝搬する信号線と接続している。
以上より、P型MOSトランジスタ52、N型MOSトランジスタ54、N型MOSトランジスタ56はソース及びドレインによって、スイッチ57と高電位線AVD間に直列に接続しており、ノードDPを含む第2の電流経路を形成している。なお、第2の電流経路の電流は、N型MOSトランジスタによって入力信号VIMの電位に応じて、制御され、増減する。
なお、スイッチ57はクロック信号CLKの電位に応じて、N型MOSトランジスタ55、56のソースとグランド線を接続又は切断するスイッチである。
以上より、第1の電流経路と、第2の電流経路に属するトランジスタと、スイッチ57は、出力端子OM、OPが接続するノードの電位差を増幅し、電位が高かった方の電位を論理”H”にし、電位が低かった方の電位を論理”L”とする。従って、第1の電流経路と、第2の電流経路に属するトランジスタと、スイッチ57は、信号の増幅部を形成する。
オフセットキャンセル部30は、n個のスイッチ331、332・・・33nと、n個のN型MOSトランジスタ341、342・・・34nと、n個のスイッチ351、352・・・35nと、スイッチ31、32とを含む。
スイッチ351、352・・・35nはクロック信号CLKの電位に応じて接続又は切断を実行する。なお、クロック信号CLKとクロック信号CLKの反転信号/CLKとは論理状態が逆の信号である。
従って、オフセットキャンセル部30は、ノードDMとN型トランジスタ53を介して接続する出力信号OMが出力される出力端子、ノードDPとN型MOSトランジスタ54を介して接続する出力信号OPが出力される出力端子間の電圧を増幅する際に、接続状態となっているN型MOSトランジスタ341、342・・・34nと、スイッチ331、332・・・33nを介して、出力信号OMが出力される出力端子にキャンセル電流を流す。キャンセル電流とはコンパレータ10のオフセットをキャンセルするための電流である。電圧の増幅後、ノードDMの電位がほぼグランドレベルとなるので、N型MOSトランジスタ341、342・・・34nはオフし、キャンセル電流の注入を遮断する。
オフセットキャンセル部40は、n個のスイッチ431、432・・・43nと、n個のN型MOSトランジスタ441、442・・・44nと、n個のスイッチ451、452・・・45nと、スイッチ41、42とを含む。
スイッチ451、452・・・45nはクロック信号CLKの電位に応じて接続又は切断を実行する。なお、クロック信号CLKとその反転信号/CLKとは論理状態が逆の信号である。
アンド回路21は、CPU26から出力される、「スレッショルドコントローラ20をキャリブレーション動作とするときに論理”H”となる補正信号sel」と、「コンパレータ10から出力され、論理”H”となっている出力信号OM又はOPを受けてオア回路25から出力される信号」を受けて、クロック信号CLKをパルスカウンタ22に供給する回路である。
デコーダ23はレジスタ24から補正値calを受けたときに、その補正値calに応じたコード信号を出力する回路である。
レジスタ24はパルスカウンタ22から出力される補正値calを記憶するメモリ回路である。
CPU26は、コンパレータ10を含むアナログデジタル回路を制御する、制御回路である。一般的には、アナログデジタル回路を搭載しているLSI中に含まれる中央処理装置が上記の制御回路となる。
そこで、スレッショルドコントローラ20はコンパレータ10が通常に動作する時にはCPU26からの書き込み命令によって、レジスタ24に格納しているデータをデコーダ23に対して出力させる。デコーダ23はレジスタ24からのデータをデコードして、コード信号をオフセットキャンセル部30、40に出力する。
一方、スレッショルドコントローラ20はコンパレータ10がキャリブレーション動作をするときには、図3で説明する動作を行う。
オペレーションop100においては、スレッショルドコントローラ20は初期状態に設定される。例えば、CPU26は論理”L”の補正信号selを出力するとともに、リセット信号resetを出力し、パルスカウンタ22をリセットする。また、CPU26は、レジスタ24内に記憶されている補正値を、補正値cal=0に設定する。その結果、レジスタ24から補正値cal=0が出力されるので、デコーダ23からも補正値cal=0に相当するコード信号が出力される。
そこで、CPU26はオフセットキャンセル部40を動作させて出力信号OPが伝搬する信号線側にキャンセル電流が流れるように信号ssの論理を設定する。
パルスカウンタ22はクロック信号CLKのクロックをカウントする。出力信号OPの電位と出力信号OMの電位の大小関係が逆転したときに、パルスカウンタ22におけるカウント値を、補正値calとしてレジスタ24に出力する。その後、オペレーション190に進む。なお、スレッショルドコントローラ20のオフセット検出動作は図4のタイミング図を使用して詳細に説明する。
そこで、CPU26はオフセットキャンセル部30を動作させて出力信号OMが伝搬する信号線側にキャンセル電流が流れるように信号ssの論理を設定する。
パルスカウンタ22はクロック信号CLKのクロックをカウントする。出力信号OMの電位と出力信号OPの電位の大小関係が逆転したときに、パルスカウンタ22におけるカウント値を、補正値calとしてレジスタ24に出力する。その後、オペレーション190に進む。なお、スレッショルドコントローラ20のオフセット検出動作は図4のタイミング図を使用して詳細に説明する。
なお、アナログデジタル回路が複数のコンパレータ10を含む場合、CPU26はすべてのコンパレータ10について順次、キャリブレーション動作を行い、それぞれのコンパレータ10について、補正値calをそれぞれのレジスタ24に格納させる。
オフセット検出動作をスレッショルドコントローラ20にさせるにあたり、CPU26は、同電位の入力信号VIPと入力信号VIMを入力する。その結果、出力信号OPの電位と出力信号OMの電位とに電位差が発生すれば、コンパレータ10においてオフセットが発生していると考えられる。
時刻T2、T3、T4において、カウント値はカウントアップして行くとともに、デコーダ回路23からそのカウント値に応じたコード信号が出力される。
また、オフセットキャンセル部30内のスイッチ331、332・・・33n、及び、オフセットキャンセル部40内のスイッチ431、432・・・43nが一つオンする度に発生する出力信号OMの電位の変動については、図5を用いて説明する。
図5のグラフにおいて、横軸の正軸側はオフセットキャンセル回路40側においてオンするスイッチの数を示し、横軸の負軸側はオフセットキャンセル回路30側においてオンするスイッチの数を示す。
スイッチによって、接続されるN型MOSトランジスタのサイズは、例えば、W=0.5μm、L=0.06μmである。
すなわち、オフセットキャンセル回路30側においてオンするスイッチを一つオンする度に、出力信号OMの電位は、当初の出力信号OMの電位に比較して、100mV低下する。また、オフセットキャンセル回路40側においてオンするスイッチを一つオンする度に、出力信号OMの電位は、相対的に出力信号OPの電位に比較して、100mV増加する。
オフセット検出動作が終了すると、通常動作時のコンパレータ10において、検出したオフセットに対応してオフセットキャンセル回路30、又は、オフセットキャンセル回路40のスイッチが出力信号OM又は出力信号OPが伝搬する信号線に所定数のN型MOSトランジスタを接続した状態となる。
なお、クロック信号CLK、ノードDP、DMの電位及び出力信号OP、OMに関するタイミング図では、縦軸は電位、横軸は時間である。また、電流Icalの電流変化に関するタイミング図では、縦軸は電流、横軸は時間である。
クロック信号CLKが論理”L”の期間においてコンパレータ10は、入力信号VIPの電位と入力信号VIMの電位の比較動作を行わない。すなわち、スイッチ57が切断されるため、出力信号OM、出力信号OPともに論理”H”となる。
一方、クロック信号CLKが論理”H”の期間においてコンパレータ10は、入力信号VIPの電位と入力信号VIMの電位の比較動作を行う。そうすると、その比較動作において、入力信号VIPと入力信号VIMの内、入力信号VIPの電位が高いとした場合に、出力信号OMの論理は”L”となり、出力信号OPの論理は”H”となる。
一方、クロック信号CLKが論理”H”の期間において、ノードDP,DMの電位はクロック信号CLKの立ち上がりから、立ち下がりを開始し、30Psecから40Psecまでの期間内で、論理”L”となる。スイッチ57がオンし、N型トランジスタ55、56のソースがグランドに接続され、N型トランジスタ55、56がオンすることにより、ノードDM、ノードOPもグランドに接続されるためである。
差動入力信号をゲート電極で受ける一対のN型MOSトランジスタ(N型MOSトランジスタ55、56)と、
前記一対のN型MOSトランジスタのドレインそれぞれと、高電位電源線(AVD)とに電気的に接続し、前記一対のN型MOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード(出力信号OM、OPに接続する出力ノード)間の電位差を増幅し、増幅後の電位を差動出力ノードに保持する増幅部(トランジスタ51−54)と、
上記差動出力ノード間の電圧を上記増幅部が増幅する際に、上記差動出力ノードの一方にキャンセル電流を流し、上記増幅部による増幅動作後に、上記一対のN型MOSトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断するオフセットキャンセル回路(オフセットキャンセル回路30、40)と、
差動入力信号の一方及び他方の信号の電位を等しく設定し、上記差動出力ノード間の電位差を増幅したときに、差動出力ノードに発生する電位が、キャンセル電流を注入する前に比較し、キャンセル電流の注入後において逆転するように、キャンセル電流を設定するスレッショルドコントローラ(スレッショルドコントローラ20)と、
を備えることを特徴とする増幅回路である。
実施例1のコンパレータ10における前記オフセットキャンセル回路(オフセットキャンセル回路30、40)が、
前記差動出力ノード(出力信号OM、OPに接続する出力ノード)の一つに、一方の端子が接続するn個のスイッチ(スイッチ331、332・・・33n及びスイッチ431、432・・・43n)と、
n個のスイッチの他方の端子それぞれにドレイン端子にて接続し、ゲート端子にて一対のMOSトランジスタのドレインの内の一つと接続し、ソース端子をグランド電位とすることが可能なn個のMOSトランジスタ(N型MOSトランジスタ341、342・・・34n及びN型MOSトランジスタ441、442・・・44n)と、を備えることを特徴とする増幅回路である。
実施例1のコンパレータ10は、
実施例1のコンパレータ10における前記スレッショルドコントローラが、
クロック信号CLKを受けて、クロックパルスをカウントするパルスカウンタ(パルスカウンタ22)と、
パルスカウンタからのカウンタ値を記憶するレジスタ(レジスタ24)と、
キャリブレーション動作の時にはパルスカウンタからのカウント値に応じたコード信号を出力し、増幅動作の時には、レジスタから出力されるカウンタ値に応じたコード信号を出力するデコーダ回路(デコーダ23)と、を備えることを特徴とする増幅回路である。
差動入力信号をゲート電極で受ける一対のNMOSトランジスタと、
前記一対のNMOSトランジスタのドレインそれぞれと、高電位電源線とに電気的に接続する増幅部と、
上記増幅部における差動出力ノードと、上記一対のNMOSトランジスタのドレインと、グランド電源とに電気的に接続し、差動出力ノードにキャンセル電流を注入するオフセットキャンセル回路と、
キャンセル電流を設定するスレッショルドコントローラと、を備える増幅回路であって、
差動入力信号の一方及び他方の信号の電位を等しく設定し、上記差動出力ノード間の電位差を増幅したときに、差動出力ノードに発生する電位が、キャンセル電流を注入する前に比較し、キャンセル電流の注入後において逆転するように、キャンセル電流を設定する工程と、
上記差動出力ノード間の電圧を上記増幅部が増幅する際に、上記差動出力ノードの一方にキャンセル電流を流し、上記増幅部による増幅動作後に、上記一対のMOSトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断する工程と、
上記一対のNMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を差動出力ノードに保持する工程と、を備える電圧増幅方法である。
コンパレータ10bは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う。また、コンパレータ10bはそれ自身のオフセットをキャリブレーションする動作を行うことができる。この点、実施例1のコンパレータ10と同様である。
P型MOSトランジスタ53bのソースはノードDMbと接続し、ゲートはP型MOSトランジスタ54bのドレインと接続している。
P型MOSトランジスタ55bのソースはスイッチ57の一方の電極と接続し、ゲートは入力信号VIPbが伝搬する信号線と接続している。
以上より、N型MOSトランジスタ51b、P型MOSトランジスタ53b、P型MOSトランジスタ55bはソース及びドレインによって、スイッチ57bとグランド線間に直列に接続しており、ノードDMbを含む第1の電流経路を形成している。なお、第1の電流経路の電流は、P型MOSトランジスタ55bによって入力信号VIPbの電位に応じて、制御され、増減する。
P型MOSトランジスタ54bのソースはノードDPbと接続し、ゲートはP型MOSトランジスタ53bのドレインと接続している。
P型MOSトランジスタ56bのソースはスイッチ57の一方の電極と接続し、ゲートは入力信号VIMbが伝搬する信号線と接続している。
以上より、N型MOSトランジスタ52b、P型MOSトランジスタ54b、P型MOSトランジスタ56bはソース及びドレインによって、スイッチ57とグランド線間に直列に接続しており、ノードDPbを含む第2の電流経路を形成している。なお、第2の電流経路の電流は、P型MOSトランジスタ56bによって入力信号VIMの電位に応じて、制御され、増減する。
なお、スイッチ57はクロック信号CLKの電位に応じて、P型MOSトランジスタ55b、56bのソースと高電位線AVDを接続又は切断するスイッチである。
以上より、第1の電流経路と、第2の電流経路に属するトランジスタと、スイッチ57bは、出力端子OMb、OPbが接続するノードの電位差を増幅し、電位が高かった方の電位を論理”H”にし、電位が低かった方の電位を論理”L”とする。従って、第1の電流経路と、第2の電流経路に属するトランジスタと、スイッチ57bは、信号の増幅部を形成する。
オフセットキャンセル部30bは、n個のスイッチ33b1、33b2・・・33bnと、n個のP型MOSトランジスタ34b1、34b2・・・34bnと、n個のスイッチ35b1、35b2・・・35bnと、スイッチ31b、32bとを含む。
スイッチ35b1、35b2・・・35bnはクロック信号CLKの電位に応じて接続又は切断を実行する。なお、クロック信号CLKとその反転信号/CLKとは論理状態が逆の信号である。
従って、オフセットキャンセル部30は、ノードDMbとN型トランジスタ53bを介して接続する出力信号OMbが出力される出力端子、ノードDPbとN型MOSトランジスタ54bを介して接続する出力信号OPbが出力される出力端子間の電圧を増幅する際に、接続状態となっているP型MOSトランジスタ34b1、34b2・・・34bnと、スイッチ33b1、33b2・・・33bnを介して、出力信号OMbが出力される出力端子にキャンセル電流を流す。キャンセル電流とはコンパレータ10bのオフセットをキャンセルするための電流である。電圧の増幅後、ノードDMbの電位がほぼ高電位線AVDの電位レベルとなるので、P型MOSトランジスタ341、342・・・34nはオフし、キャンセル電流の注入を遮断する。
オフセットキャンセル部40bは、n個のスイッチ43b1、43b2・・・43bnと、n個のN型MOSトランジスタ44b1、44b2・・・44bnと、n個のスイッチ45b1、45b2・・・45bnと、スイッチ41b、42bとを含む。
スイッチ45b1、45b2・・・45bnはクロック信号CLKの電位に応じて接続又は切断を実行する。なお、クロック信号CLKとその反転信号/CLKとは論理状態が逆の信号である。
しかし、実施例2の増幅部と、実施例1の増幅部は同様な機能を有する。同様に、実施例2のオフセットキャンセル部30b、40bと、実施例1のオフセットキャンセル部30、40とは同様な機能を有する。
差動入力信号をゲート電極で受ける一対のP型MOSトランジスタ(P型MOSトランジスタ55b、56b)と、
前記一対のP型MOSトランジスタのドレインそれぞれと、グランド線とに電気的に接続し、前記一対のP型MOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード(出力信号OMb、OPbに接続する出力ノード)間の電位差を増幅し、増幅後の電位を差動出力ノードに保持する増幅部(トランジスタ51b−54b)と、
上記差動出力ノード間の電圧を上記増幅部が増幅する際に、上記差動出力ノードの一方にキャンセル電流を流し、上記増幅部による増幅動作後に、上記一対のP型MOSトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断するオフセットキャンセル回路(オフセットキャンセル回路30b、40b)と、
差動入力信号の一方及び他方の信号の電位を等しく設定し、上記差動出力ノード間の電位差を増幅したときに、差動出力ノードに発生する電位が、キャンセル電流を注入する前に比較し、キャンセル電流の注入後において逆転するように、キャンセル電流を設定するスレッショルドコントローラ(スレッショルドコントローラ20b)と、
を備えることを特徴とする増幅回路である。
その結果、コンパレータ10bにおいては、オフセットキャンセル動作において発生する消費電力を、低減させることが可能である。
なお、コンパレータ711からコンパレータ71(n+1)までは、CPU26から補正信号sel、リセット信号reset、信号ssからなる信号conを受け取り、通常の増幅動作とキャリブレーション動作とが切り替わり、また、スレッショルドコントローラ20のリセットが行われる。なお、キャリブレーション動作を行う際には、コンパレータ711からコンパレータ71(n+1)までが有する2個の端子に同電位の信号が入力されることはいうまでもない。すなわち、CPU26はアナログ信号Vinの電位を、上記抵抗列における抵抗同士が接続される接続点の内の一つであってキャリブレーションをしようとするコンパレータに接続している接続点の電位とが等しくなるように制御する。
そこで、CPU26からの制御により、コンパレータ711からコンパレータ71(n+1)までが通常の増幅動作に設定されると、オフセットキャンセル部30又は40によって、増幅動作時にキャンセル電流が、出力信号OP、又は,OMが出力される出力端子に流される。その結果、各コンパレータ711からコンパレータ71(n+1)までのオフセットが補正される。
実施例2のアナログデジタル回路70においては、各コンパレータのオフセットがほぼなくなるので、アナログ信号Vinの電圧が、抵抗611から抵抗61(n+2)までの各抵抗値に応じて決定される電圧区間のどこに属するかの判定が正確に行われる。
エンコーダ90は、フリップフロップ811から81(n+1)までが出力した論理信号を受け取り、アナログ信号の電位に応じた、複数ビットからなるデジタル信号Voutを出力する。
基準電源と、グランド電源との間に直列に接続されている複数の抵抗からなる抵抗列と、
上記抵抗列における抵抗同士が接続される接続点の内の一つと接続し、入力信号の電位と、接続している前記接続点の電位とを比較する、複数のコンパレータと、
前記複数のコンパレータから出力される複数の比較結果から、上記入力信号の電位に応じたデジタル信号を出力するエンコーダと、を備え、
上記コンパレータは、
上記入力信号の電位及び上記接続点の電位をゲート電極で受ける一対のNMOSトランジスタと、
前記一対のNMOSトランジスタのドレインそれぞれと、高電位電源線とに電気的に接続し、前記一対のNMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を差動出力ノードに保持する増幅部と、
上記差動出力ノード間の電圧を上記増幅部が増幅する際に、上記差動出力ノードの一方にキャンセル電流を流し、上記増幅部による増幅動作後に、上記一対のMOSトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断するオフセットキャンセル回路と、
上記入力信号及び上記接続点の電位を等しく設定し、上記差動出力ノード間の電位差を増幅したときに、差動出力ノードに発生する電位が、キャンセル電流を注入する前に比較し、キャンセル電流の注入後において逆転するように、キャンセル電流を設定するスレッショルドコントローラと、を備えることを特徴とするアナログデジタル回路である。
その結果、コンパレータ10においては、オフセットキャンセル動作において発生する消費電力が低減され、そのコンパレータを含むアナログデジタル回路の消費電力も低減される。
コンパレータ10cは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う。また、コンパレータ10cはそれ自身のオフセットをキャリブレーションする動作を行うことができる。
P型MOSトランジスタ51c、52c、N型MOSトランジスタ53c、54c、55c、56cは実施例1のコンパレータ10に含まれるP型MOSトランジスタ51、52、N型MOSトランジスタ53、54、55、56と同様なトランジスタである。また、トランジスタ間の接続関係、高電位VD線及びグランド線との接続関係、動作及び機能においても、両者に差はない。
スイッチ57cはN型MOSトランジスタであり、ドレインはN型MOSトランジスタ55c、56cのソースと接続し、ソースはグランド線と接続し、ゲートはクロックバッファ60cから出力されるクロック信号CLKを受ける。そうすると、スイッチ57cは、クロック信号CLKの電位に応じて、N型MOSトランジスタ55c、56cのソースとグランド線を接続又は切断するスイッチである。
クロックバッファ60cはマスタークロック信号MCLKをバッファし、クロック信号CLKを発生する回路である。後にクロックバッファ60cについて図18を用いて説明する。
オフセットキャンセル部30cは、ゲートにノードDMが接続されているn個のN型MOSトランジスタ34c1−34cnと、n個のスイッチ35c1−35cnと、ロジック回路37c1−37cnと、スイッチ31c、32cとを含む。N型MOSトランジスタ34c1−34cnの各ドレインは出力信号OMが出力される出力線に接続している。n個のスイッチ35c1−35cnはN型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにN型MOSトランジスタ34c1−34cnの各ソースが接続され、各ゲートにロジック回路37c1−37cnから出力される各信号が接続されている。ロジック回路37c1−37cnそれぞれはデジタル信号SWM1−SWMnそれぞれ及びクロック信号CLKの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ35c1−35cnはオン又はオフ状態となる。なお、ロジック回路37c1−37cnについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路37c1−37cnは論理”L”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、クロック信号CLKと同様な論理を有する信号を出力する。
スイッチ32cは出力信号OMが出力される出力線と高電位線AVDを接続又は切断する。スイッチ31cはノードDMと高電位線AVDを接続又は切断する。なお、スイッチ31c、32cはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OMが出力される出力線とグランド線間にコンパレータ10cのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OMの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDMの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ34c1−34cnすべてがオフする。その結果、オフセットキャンセル部30cは、出力信号OMが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
オフセットキャンセル部40cは、ゲートにノードDPが接続されているn個のN型MOSトランジスタ44c1−44cnと、n個のスイッチ45c1−45cnと、ロジック回路47c1−47cnと、スイッチ41c、42cとを含む。N型MOSトランジスタ44c1−44cnの各ドレインは出力信号OPが出力される出力線に接続している。n個のスイッチ45c1−45cnはN型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにN型MOSトランジスタ44c1−44cnの各ソースが接続され、各ゲートにロジック回路47c1−47cnから出力される各信号が接続されている。ロジック回路47c1−47cnそれぞれはデジタル信号SWP1−SWPnそれぞれ及びクロック信号CLKの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ45c1−45cnはオン又はオフ状態となる。なお、ロジック回路47c1−47cnについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路47c1−47cnは論理”L”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、クロック信号CLKと同様な論理を有する信号を出力する。
スイッチ42cは出力信号OPが出力される出力線と高電位線AVDを接続又は切断する。スイッチ41cはノードDPと高電位線AVDを接続又は切断する。なお、スイッチ41c、42cはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OPが出力される出力線とグランド線間にコンパレータ10cのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OPの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDPの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ44c1−44cnすべてがオフする。その結果、オフセットキャンセル部40cにより発生した、出力信号OPが出力される出力線とグランド線間を流れるキャンセル電流は遮断される。
一方、ノードDMの電位をN型MOSトランジスタ34c1−34cnがゲートで受けており、ノードDPの電位をN型MOSトランジスタ44c1−44cnがゲートで受けて動作することにより、キャンセル電流がスイッチ34c1−34cn及びスイッチ44c1−44cnを流れる期間を限定している。
コンパレータ10dは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う。また、コンパレータ10dはそれ自身のオフセットをキャリブレーションする動作を行うことができる。
P型MOSトランジスタ51d、52d、N型MOSトランジスタ53d、54d、55d、56dは実施例1のコンパレータ10に含まれるP型MOSトランジスタ51、52、N型MOSトランジスタ53、54、55、56と同様なトランジスタである。また、トランジスタ間の接続関係、高電位線AVD及びグランド線との接続関係、動作及び機能においても、両者に差はない。
スイッチ57dはN型MOSトランジスタであり、ドレインはN型MOSトランジスタ55d、56dのソースと接続し、ソースはグランド線と接続し、ゲートはクロックバッファ60dから出力されるクロック信号CLKを受ける。そうすると、スイッチ57dは、クロック信号CLKの電位に応じて、N型MOSトランジスタ55d、56dのソースとグランド線を接続又は切断するスイッチである。
クロックバッファ60dはマスタークロック信号MCLKをバッファし、クロック信号CLKを発生する回路である。後にクロックバッファ60dについて図18を用いて説明する。
オフセットキャンセル部30dは、n個のロジック回路38d1−38dnと、ゲートにロジック回路38d1−38dnそれぞれからの出力信号を受けるn個のN型MOSトランジスタ34d1−34dnと、n個のスイッチ35d1−35dnと、スイッチ31d、32dとを含む。N型MOSトランジスタ34d1−34dnの各ドレインは出力信号OMが出力される出力線に接続している。n個のスイッチ35d1−35dnはN型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにN型MOSトランジスタ34d1−34dnの各ソースが接続され、各ゲートによりクロックバッファ60dからのクロック信号CLKを受ける。ロジック回路38d1−38dnそれぞれはデジタル信号SWM1−SWMnそれぞれ及びノードDMの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、N型MOSトランジスタ34d1−34dnはオン又はオフ状態となる。
なお、ロジック回路38d1−38dnについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路38d1−38dnは論理”L”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、ノードDMとほぼ同電位を有する信号を出力する。
スイッチ32dは出力信号OMが出力される出力線と高電位線AVDを接続又は切断する。スイッチ31dはノードDMと高電位線AVDを接続又は切断する。なお、スイッチ31d、32dはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OMが出力される出力線とグランド線間にコンパレータ10dのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OMの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDMの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ34d1−34dnすべてがオフする。その結果、オフセットキャンセル部30dは出力信号OMが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
オフセットキャンセル部40dは、ロジック回路48d1−48dnと、ゲートにロジック回路48d1−48dnそれぞれからの出力信号を受けるn個のN型MOSトランジスタ44d1−44dnと、n個のスイッチ45d1−45dnと、スイッチ41d、42dとを含む。N型MOSトランジスタ44d1−44dnの各ドレインは出力信号OPが出力される出力線に接続している。n個のスイッチ345d1−45dnはN型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにN型MOSトランジスタ44d1−44dnの各ソースが接続され、各ゲートによりクロック信号CLKを受ける。
ロジック回路48d1−48dnそれぞれはデジタル信号SWP1−SWPnそれぞれ及びノードDPの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ44d1−44dnはオン又はオフ状態となる。
なお、ロジック回路48d1−48dnについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路48d1−48dnは論理”L”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、ノードDPとほぼ同電位を有する信号を出力する。
スイッチ42dは出力信号OPが出力される出力線と高電位線AVDを接続又は切断する。スイッチ41dはノードDPと高電位線AVDを接続又は切断する。なお、スイッチ41d、42dはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OPが出力される出力線とグランド線間にコンパレータ10dのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OPの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDPの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ44d1−44dnすべてがオフする。その結果、オフセットキャンセル部40dは、出力信号OPが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
一方、ロジック回路38d1−38dnからの出力信号をN型MOSトランジスタ34d1−34dnが受けており、論理”L”の信号を出力しているロジック回路38d1−38dnに接続しているN型MOSトランジスタ34d1−34dnにおいては、キャンセル電流は流れないが、ノードDPと同様な電位を有する信号を出力しているロジック回路38d1−38dnに接続しているN型MOSトランジスタ34d1−34dnおいては、キャンセル電流の流れる期間が限定される。
ロジック回路48d1−48dnから出力される信号の論理に応じて、N型MOSトランジスタ44d1−44dnも、上記と同様に動作する。
コンパレータ10eは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う。また、コンパレータ10eはそれ自身のオフセットをキャリブレーションする動作を行うことができる。
P型MOSトランジスタ51e、52e、N型MOSトランジスタ53e、54e、55e、56eは実施例1のコンパレータ10に含まれるP型MOSトランジスタ51、52、N型MOSトランジスタ53、54、55、56と同様なトランジスタである。また、トランジスタ間の接続関係、高電位線AVD及びグランド線との接続関係、動作及び機能においても、両者に差はない。
スイッチ57eはN型MOSトランジスタであり、ドレインはN型MOSトランジスタ55e、56eのソースと接続し、ソースはグランド線と接続し、ゲートはクロックバッファ60eから出力されるクロック信号CLKを受ける。そうすると、スイッチ57eは、クロック信号CLKの電位に応じて、N型MOSトランジスタ55e、56eのソースとグランド線を接続又は切断するスイッチである。
クロックバッファ60eはマスタークロック信号MCLKをバッファし、クロック信号CLKを発生する回路である。後にクロックバッファ60eについて図18を用いて説明する。
オフセットキャンセル部30eは、n個のロジック回路37e1−37enと、n個のロジック回路38e1−38enと、ゲートにロジック回路38e1−38enそれぞれからの出力信号を受けるn個のN型MOSトランジスタ34e1−34enと、ロジック回路37e1−37enそれぞれからの出力信号を受けて動作するn個のスイッチ35e1−35dnと、スイッチ31e、32eとを含む。
N型MOSトランジスタ34e1−34enの各ドレインは出力信号OMが出力される出力線に接続している。
n個のスイッチ35e1−35enはN型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにN型MOSトランジスタ34e1−34enの各ソースが接続され、各ゲートによりロジック回路37e1−37enそれぞれからの出力信号を受ける。
ロジック回路37e1−37enそれぞれはデジタル信号SWM1−SWMnそれぞれ及びクロック信号CLKの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、N型MOSトランジスタ34e1−34enはオン又はオフ状態となる。
なお、ロジック回路37e1−37enについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路37e1−37enは論理”L”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、クロック信号CLKと同相な信号を出力する。
ロジック回路38e1−38enそれぞれはデジタル信号SWM1−SWMnそれぞれ及びノードDMの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、N型MOSトランジスタ34e1−34enはオン又はオフ状態となる。
なお、ロジック回路38e1−38enについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路38e1−38enは論理”L”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、ノードDMとほぼ同電位を有する信号を出力する。
スイッチ32eは出力信号OMが出力される出力線と高電位線AVDを接続又は切断する。スイッチ31eはノードDMと高電位線AVDを接続又は切断する。なお、スイッチ31e、32eはクロック信号CLKの反転信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OMが出力される出力線とグランド線間にコンパレータ10eのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OMの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDMの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ34e1−34enすべてがオフする。その結果、オフセットキャンセル部30eは出力信号OMが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
オフセットキャンセル部40eは、n個のロジック回路47e1−47enと、n個のロジック回路48e1−48enと、ゲートにロジック回路48e1−48enそれぞれからの出力信号を受けるn個のN型MOSトランジスタ44e1−44enと、ロジック回路47e1−47enそれそれから出力される信号を受けるn個のスイッチ45e1−45enと、スイッチ41e、42eとを含む。
N型MOSトランジスタ44e1−44enの各ドレインは出力信号OPが出力される出力線に接続している。
n個のスイッチ45e1−45enはN型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにN型MOSトランジスタ44e1−44enの各ソースが接続され、各ゲートにロジック回路47e1−47enから出力される各信号が接続されている。
ロジック回路47e1−47enそれぞれはデジタル信号SWM1−SWMnそれぞれ及びクロック信号CLKの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、N型MOSトランジスタ44e1−44enはオン又はオフ状態となる。
なお、ロジック回路47e1−47enについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路47e1−47enは論理”L”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、クロック信号CLKと同相な信号を出力する。
ロジック回路48e1−48enそれぞれはデジタル信号SWP1−SWPnそれぞれ及びノードDPの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ44e1−44enはオン又はオフ状態となる。
なお、ロジック回路48e1−48enについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路48e1−48enは論理”L”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、ノードDPとほぼ同電位を有する信号を出力する。
スイッチ42eは出力信号OPが出力される出力線と高電位線AVDを接続又は切断する。スイッチ41eはノードDPと高電位線AVDを接続又は切断する。なお、スイッチ41e、42eはクロック信号CLKの反転信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OPが出力される出力線とグランド線間にコンパレータ10eのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OPの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDPの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ44e1−44enすべてがオフする。その結果、オフセットキャンセル部40dは、出力信号OPが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
一方、ロジック回路38e1−38enからの出力信号をN型MOSトランジスタ34e1−34enがゲートで受けているため、ロジック回路38e1−38enが論理”L”の信号を出力しているときには、N型MOSトランジスタ34e1−34enにおいて、キャンセル電流は流れないが、ロジック回路38e1−38enがノードDPと同様な電位を有する信号を出力しているときにはN型MOSトランジスタ34e1−34enおいては、キャンセル電流の流れる期間が限定される。
ロジック回路48e1−48enから出力される信号の論理に応じて、N型MOSトランジスタ44e1−44enも、上記と同様に動作する。
コンパレータ10fは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う機能を有する。また、コンパレータ10fはそれ自身のオフセットをキャリブレーションする動作を行う機能を有する。
N型MOSトランジスタ51f、52f、P型MOSトランジスタ53f、54f、55f、56fは実施例2のコンパレータに含まれるN型MOSトランジスタ51b、52b、P型MOSトランジスタ53b、54b、55b、56bと同様なトランジスタである。また、上記のトランジスタ間の接続関係、高電位線AVD及びグランド線との接続関係、動作及び機能においても、両者に差はない。
スイッチ57fはP型MOSトランジスタであり、ドレインはP型MOSトランジスタ55f、56fのソースと接続し、ソースは高電位線AVDと接続し、ゲートはクロックバッファ60fから出力されるクロック信号CLKを受ける。すなわち、スイッチ57fは、クロック信号の電位に応じて、P型MOSトランジスタ55f、56fのソースと高電位線AVDを接続又は切断するスイッチである。
クロックバッファ60fはマスタークロック信号MCLKをバッファし、クロック信号CLKを発生する回路である。後にクロックバッファ60fについて図18を用いて説明する。
オフセットキャンセル部30fは、ロジック回路37f1−37fnと、ゲートにノードDMが接続されているn個のP型MOSトランジスタ34f1−34fnと、ゲートにロジック回路37f1−37fnからの出力を受けるn個のP型MOSトランジスタ35f1−35fnと、スイッチ31f、32fとを含む。P型MOSトランジスタ34f1−34fnの各ドレインは出力信号OMが出力される出力線に接続している。n個のスイッチ35f1−35fnはP型MOSトランジスタであり、各ソースに高電位線AVDが接続され、各ドレインにP型MOSトランジスタ34f1−34fnの各ソースが接続され、各ゲートにロジック回路37f1−37fnから出力される各信号が接続されている。ロジック回路37f1−37fnそれぞれはデジタル信号SWM1−SWMnそれぞれ及びクロック信号CLKの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ35f1−35fnはオン又はオフ状態となる。なお、ロジック回路37f1−37fnについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路37f1−37fnは論理”H”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、クロック信号CLKと同様な論理を有する信号を出力する。
スイッチ32fは出力信号OMが出力される出力線とグランド線を接続又は切断する。スイッチ31fはノードDPとグランド線を接続又は切断する。なお、スイッチ31f、32fはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OMが出力される出力線とグランド線間にコンパレータ10fのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OMの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDMの電位は”H”を表す論理レベルとなるため、n個のP型MOSトランジスタ35f1−35fnすべてがオフする。その結果、オフセットキャンセル部30fは、出力信号OMが出力される出力線と高電位線AVD間を流れるキャンセル電流の発生を遮断する。
オフセットキャンセル部40fは、ロジック回路47f1−47fnと、ゲートにノードDPが接続されているn個のP型MOSトランジスタ44f1−44fnと、ゲートにロジック回路47f1−47fnからの出力を受けるn個のスイッチ45f1−45fnと、スイッチ41f、42fとを含む。P型MOSトランジスタ44f1−44fnの各ドレインは出力信号OPが出力される出力線に接続している。
n個のスイッチ45f1−45fnはP型MOSトランジスタであり、各ソースに高電位線AVDが接続され、各ドレインにP型MOSトランジスタ44f1−44fnの各ソースが接続され、各ゲートにロジック回路47c1−47cnから出力される各信号が接続されている。ロジック回路47f1−47fnそれぞれはデジタル信号SWP1−SWPnそれぞれ及びクロック信号CLKの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ45f1−45fnはオン又はオフ状態となる。なお、ロジック回路47f1−47fnについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路47f1−47fnは論理”H”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、クロック信号CLKと同様な論理を有する信号を出力する。
スイッチ42fは出力信号OPが出力される出力線とグランド線を接続又は切断する。スイッチ41fはノードDPとグランド線を接続又は切断する。なお、スイッチ41f、42fはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OPが出力される出力線とグランド線間にコンパレータ10fのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OPの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDPの電位は”L”を表す論理レベルとなるため、n個のN型MOSトランジスタ45f1−45fnすべてがオフする。その結果、オフセットキャンセル部40fにより発生した、出力信号OPが出力される出力線と高電位線AVD間を流れるキャンセル電流は遮断される。
一方、ノードDMの電位をP型MOSトランジスタ34f1−34fnがゲートで受けており、ノードDPの電位をP型MOSトランジスタ44f1−44fnがゲートで受けて動作することにより、キャンセル電流がスイッチ34f1−34fn及びスイッチ44f1−44fnを流れる期間を限定している。
コンパレータ10gは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う機能を有する。また、コンパレータ10gはそれ自身のオフセットをキャリブレーションする動作を行う機能を有する。
N型MOSトランジスタ51g、52g、P型MOSトランジスタ53g、54g、55g、56gは実施例2のコンパレータに含まれるN型MOSトランジスタ51b、52b、P型MOSトランジスタ53b、54b、55b、56bと同様なトランジスタである。また、上記のトランジスタ間の接続関係、高電位線AVD及びグランド線との接続関係、動作及び機能においても、両者に差はない。
スイッチ57gはP型MOSトランジスタであり、ドレインはP型MOSトランジスタ55f、56fのソースと接続し、ソースは高電位線AVDと接続し、ゲートはクロックバッファ60gから出力されるクロック信号CLKを受ける。すなわち、スイッチ57gは、クロック信号CLKの電位に応じて、P型MOSトランジスタ55g、56gのソースと高電位線AVDを接続又は切断するスイッチである。
クロックバッファ60fはマスタークロック信号MCLKをバッファし、クロック信号CLKを発生する回路である。後にクロックバッファ60fについて図18を用いて説明する。
オフセットキャンセル部30gは、ロジック回路38g1−38gnと、ゲートによりロジック回路38g1−38gnからの出力信号を受けるn個のP型MOSトランジスタ34g1−34gnと、n個のスイッチ35g1−35gnと、スイッチ31g、32gとを含む。P型MOSトランジスタ34g1−34gnの各ドレインは出力信号OMが出力される出力線に接続している。n個のスイッチ35g1−35gnはP型MOSトランジスタであり、各ソースに高電位線AVDが接続され、各ドレインにP型MOSトランジスタ34g1−34gnの各ソースが接続され、各ゲートによりクロックバッファ60gからのクロック信号CLKを受ける。
ロジック回路38g1−38gnそれぞれはデジタル信号SWM1−SWMnそれぞれ及びノードDPの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ34g1−34gnはオン又はオフ状態となる。
なお、ロジック回路38g1−38gnについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路38g1−38gnは論理”H”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、ノードDPと同様な電位を有する信号を出力する。
スイッチ32gは出力信号OMが出力される出力線とグランド線を接続又は切断する。スイッチ31gはノードDPとグランド線を接続又は切断する。なお、スイッチ31f、32fはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OMが出力される出力線とグランド線間にコンパレータ10gのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OMの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDMの電位は”H”を表す論理レベルとなるため、n個のP型MOSトランジスタ34g1−34gnすべてがオフする。その結果、オフセットキャンセル部30gは、出力信号OMが出力される出力線と高電位線AVD間を流れるキャンセル電流の発生を遮断する。
オフセットキャンセル部40gは、ロジック回路48g1−48gnと、ロジック回路48g1−48gnから出力された信号をゲートで受けるn個のP型MOSトランジスタ44g1−44gnと、n個のスイッチ45g1−45gnと、スイッチ41g、42gとを含む。P型MOSトランジスタ44g1−44gnの各ドレインは出力信号OPが出力される出力線に接続している。
n個のスイッチ45g1−45gnはP型MOSトランジスタであり、各ソースに高電位線AVDが接続され、各ドレインにP型MOSトランジスタ44g1−44gnの各ソースが接続され、各ゲートによりクロックバッファ60gからクロック信号CLKを受ける。
ロジック回路48f1−48fnそれぞれはデジタル信号SWP1−SWPnそれぞれ及びノードDPの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、P型MOSトランジスであるスイッチ44g1−44gnはオン又はオフ状態となる。
なお、ロジック回路48g1−48gnについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路48f1−48fnは論理”H”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、クロック信号CLKと同様な論理を有する信号を出力する。
スイッチ42gは出力信号OPが出力される出力線とグランド線を接続又は切断する。スイッチ41gはノードDPとグランド線を接続又は切断する。なお、スイッチ41g、42gはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OPが出力される出力線とグランド線間にコンパレータ10gのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OPの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDPの電位は”H”を表す論理レベルとなるため、n個のP型MOSトランジスタ44g1−44gnすべてがオフする。その結果、オフセットキャンセル部40gにより発生した、出力信号OPが出力される出力線と高電位線AVD間を流れるキャンセル電流は遮断される。
一方、ロジック回路38g1−38gnから出力される信号をP型MOSトランジスタ34f1−34fnがゲートで受けており、スレッショルドコントローラ20gはデジタル信号SWP1−SWPnを通じて、n個のP型MOSトランジスタ34f1−34fnの内、オン又はオフするP型MOSトランジスタの個数を制御するため、キャンセル電流量の増減が実行されるとともに、オフセットキャンセル部30gのキャンセル発生期間はクロック信号CLKの論理が”L”である期間に限定されている。なお、P型MOSトランジスタ44f1−44fnもロジック回路48g1−48gnから出力される信号をゲートで受けて動作することにより、オフセットキャンセル部40gのキャンセル電流量の増減が実行されるとともに、オフセットキャンセル部40gのキャンセル発生期間はクロック信号CLKの論理が”H”である期間に限定される。
コンパレータ10hは入力信号VIPと入力信号VIMとの比較動作を行う機能を有する、すなわち、入力信号VIPと入力信号VIM間の電位差の増幅動作を行う。また、コンパレータ10hはそれ自身のオフセットをキャリブレーションする動作を行うことができる。
N型MOSトランジスタ51h、52h、P型MOSトランジスタ53h、54h、55h、56hは実施例2のコンパレータ10hに含まれるN型MOSトランジスタ51h、52h、P型MOSトランジスタ53h、54h、55h、56hと同様なトランジスタである。また、トランジスタ間の接続関係、高電位線AVD及びグランド線との接続関係、動作及び機能においても、両者に差はない。
スイッチ57hはP型MOSトランジスタであり、ドレインはP型MOSトランジスタ55h、56hのソースと接続し、ソースは高電位線AVDと接続し、ゲートはクロックバッファ60hから出力されるクロック信号CLKを受ける。そうすると、スイッチ57hは、クロック信号CLKの電位に応じて、P型MOSトランジスタ55h、56hのソースとグランド線を接続又は切断するスイッチである。
クロックバッファ60hはマスタークロック信号MCLKをバッファし、クロック信号CLKを発生する回路である。後にクロックバッファ60hについて図18を用いて説明する。
オフセットキャンセル部30hは、n個のロジック回路37h1−37hnと、n個のロジック回路38h1−38hnと、ゲートにロジック回路38h1−38hnそれぞれからの出力信号を受けるn個のP型MOSトランジスタ34h1−34hnと、ロジック回路37h1−37hnそれぞれからの出力信号を受けて動作するn個のスイッチ35h1−35hnと、スイッチ31h、32hとを含む。
P型MOSトランジスタ34h1−34hnの各ドレインは出力信号OMが出力される出力線に接続している。
n個のスイッチ35h1−35hnはP型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにP型MOSトランジスタ34h1−34hnの各ソースが接続され、各ゲートによりロジック回路37h1−37hnそれぞれからの出力信号を受ける。
なお、ロジック回路37h1−37hnについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路37h1−37hnは論理”H”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、クロック信号CLKと同相な信号を出力する。
ロジック回路38h1−38hnそれぞれはデジタル信号SWM1−SWMnそれぞれ及びノードDMの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、P型MOSトランジスタ34h1−34hnはオン又はオフ状態となる。
なお、ロジック回路38h1−38hnについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWM1−SWMnの論理が”L”であるときには、ロジック回路38e1−38enは論理”H”の信号を出力し、接続するデジタル信号SWM1−SWMnの論理が”H”であるときには、ノードDMとほぼ同電位を有する信号を出力する。
スイッチ32hは出力信号OMが出力される出力線と高電位線AVDを接続又は切断する。スイッチ31hはノードDMと高電位線AVDを接続又は切断する。なお、スイッチ31h、32hはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OMが出力される出力線とグランド線間にコンパレータ10hのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OMの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDMの電位は”H”を表す論理レベルとなるため、n個のP型MOSトランジスタ34h1−34hnすべてがオフする。その結果、オフセットキャンセル部30hは出力信号OMが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
オフセットキャンセル部40hは、n個のロジック回路47h1−47hnと、n個のロジック回路48h1−48hnと、ゲートにロジック回路48h1−48hnそれぞれからの出力信号を受けるn個のP型MOSトランジスタ44h1−44hnと、ロジック回路47h1−47hnそれそれから出力される信号を受けるn個のスイッチ45h1−45hnと、スイッチ41h、42hとを含む。
P型MOSトランジスタ44h1−44hnの各ドレインは出力信号OPが出力される出力線に接続している。
n個のスイッチ45h1−45hnはP型MOSトランジスタであり、各ソースにグランド線が接続され、各ドレインにP型MOSトランジスタ44h1−44hnの各ソースが接続され、各ゲートにロジック回路47h1−47hnから出力される各信号が接続されている。
なお、ロジック回路47h1−47hnについて、図15、図16を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路47h1−47hnは論理”H”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、クロック信号CLKと同相な信号を出力する。
ロジック回路48h1−48hnそれぞれはデジタル信号SWP1−SWPnそれぞれ及びノードDPの電位に応じて、信号を出力する回路であり、その信号の電位に応じて、スイッチ44h1−44hnはオン又はオフ状態となる。
なお、ロジック回路48h1−48dhnについて、図17を用いて詳細な構成を説明するが、接続するデジタル信号SWP1−SWPnの論理が”L”であるときには、ロジック回路48h1−48hnは論理”H”の信号を出力し、接続するデジタル信号SWP1−SWPnの論理が”H”であるときには、ノードDPとほぼ同電位を有する信号を出力する。
スイッチ42hは出力信号OPが出力される出力線と高電位線AVDを接続又は切断する。スイッチ41hはノードDPと高電位線AVDを接続又は切断する。なお、スイッチ41h、42hはクロック信号CLKの逆論理信号/CLKの電位に応じて接続又は切断を実行する。
その結果、出力信号OPが出力される出力線とグランド線間にコンパレータ10hのオフセットに応じたキャンセル電流が流れる。なお、入力信号VIPの電位と入力信号VIMの電位の電位差に応じて、出力信号OPの電位が”H”を表す論理レベル又は”L”を表す論理レベルに確定すると、ノードDPの電位は”H”を表す論理レベルとなるため、n個のP型MOSトランジスタ44h1−44hnすべてがオフする。その結果、オフセットキャンセル部40hは、出力信号OPが出力される出力線とグランド線間を流れるキャンセル電流の発生を遮断する。
一方、ロジック回路38h1−38hnからの出力信号をP型MOSトランジスタ34h1−34hnがゲートで受けているため、論理”H”の信号を出力しているロジック回路38h1−38hnに接続しているP型MOSトランジスタ34h1−34hnにおいては、キャンセル電流は流れない。しかし、ノードDPと同様な電位を有する信号を出力しているロジック回路38h1−38hnに接続しているP型MOSトランジスタ34h1−34hnおいては、ノードDPの電位が閾値以上の電位であるときに、キャンセル電流が流れる期間が限定される。
ロジック回路48h1−48hnから出力される信号の論理に応じて、P型MOSトランジスタ44h1−44hnも、上記と同様に動作する。
N型トランジスタ35において、ドレインは出力信号OPが伝搬する信号線に接続し、ドレインはN型MOSトランジスタ34のドレインに接続し、ゲートにより入力信号DP又はDMを受ける。N型MOSトランジスタ34において、ソースはグランド線に接続し、ゲートによりロジック回路37aの出力を受ける。
ロジック回路37aは、ロジック回路37c1に対する一つの第1回路例である。ロジック回路37aはP型MOSトランジスタ371、374、N型MOSトランジスタ372、373、インバータ375を含む。
インバータ375はデジタル信号SWP1−SWPnの反転論理信号を発生するインバータである。
P型MOSトランジスタ371のソースはクロック信号CLKを受けるとともに、N型MOSトランジスタ372のドレインと接続する。P型MOSトランジスタ371のドレインはP型MOSトランジスタ373のソース、N型MOSトランジスタ374のドレイン、及び、ロジック回路37aから外部への出力線に接続し、N型MOSトランジスタ34のゲートに信号を出力する。P型MOSトランジスタ371のゲートはデジタル信号SWP1−SWPnの内のいずれかの反転論理信号を受けるとともに、N型MOSトランジスタ374のゲートに接続している。
N型MOSトランジスタ372のゲートは信号SWP1−SWPnの内のいずれかを受けるとともに、P型MOSトランジスタ373のゲートと接続している。
P型MOSトランジスタ373のドレインはグランド線及びN型MOSトランジスタ374のソースと接続している。
そこで、ロジック回路37aが論理”L”の信号を出力するときには、ノードDP又はDMで電位がN型MOSトランジスタ35の閾値以上の電位であるときでも、N型MOSトランジスタ34がオフなため、出力信号OPを伝搬する出力線からグランド線に向けたキャンセル電流は遮断される。一方、ロジック回路37aが論理”H”の信号を出力するときには、ノードDP又はDMで電位がN型MOSトランジスタ35の閾値以上の電位であるときには、出力信号OPを伝搬する出力線からグランド線に向けたキャンセル電流が流れる。
なお、ロジック回路37aはロジック回路37c1−37cnの回路例であるとともに、ロジック回路37dn、37en、47dn、47en、の回路例でもある。また、ロジック回路37aは37fn、37gn、37hn、47fn、47gn、47hnの回路例でもある。
N型トランジスタ35において、ドレインは出力信号OPが伝搬する信号線に接続し、ドレインはN型MOSトランジスタ34のドレインに接続し、ゲートにより入力信号DP又はDMを受ける。N型MOSトランジスタ34において、ソースはグランド線に接続し、ゲートによりロジック回路37bの出力を受ける。
ロジック回路37bは、ロジック回路37c1に対する回路例である。ロジック回路37bはNAND376及びインバータ377を含む。
NAND376は一方の入力にクロック信号CLKを、他方の入力にデジタル信号SWP1−SWPnの内のいずれかを受け、クロック信号CLKと他方の入力信号との論理積をとり、その論理を反転させた信号を出力する。
そこで、ロジック回路37bが論理”L”の信号を出力するときには、ノードDP又はDMで電位がN型MOSトランジスタ35の閾値以上の電位であるときでも、N型MOSトランジスタ34はオフするので、出力信号OPを伝搬する出力線からグランド線に向けたキャンセル電流は遮断される。一方、ロジック回路37bが論理”H”の信号を出力するときには、ノードDP又はDMで電位がN型MOSトランジスタ35の閾値以上の電位であるときには、出力信号OPを伝搬する出力線からグランド線に向けたキャンセル電流が流れる。
なお、ロジック回路37bはロジック回路37c1−37cnの回路例であるとともに、ロジック回路37dn、37en、ロジック回路47cn、47dn、47enでもある。また、ロジック回路37bはロジック回路37fn、37gn、37hn、47fn、47gn、47hnの回路例でもある。ただし、N型MOSトランジスタ34、35に対応するトランジスタの極性はP型となるので、ロジック回路37bにおいてインバータ377は不要となる。
N型トランジスタ35において、ドレインは出力信号OPが伝搬する信号線に接続し、ドレインはN型MOSトランジスタ34のドレインに接続し、ゲートによりロジック回路38aの出力を受ける。N型MOSトランジスタ34において、ソースはグランド線に接続し、ゲートによりクロック信号CLKを受ける。
ロジック回路38aは、ロジック回路38c1に対する回路例である。ロジック回路38bはP型MOSトランジスタ381、384、N型MOSトランジスタ382、383、インバータ385を含む。
インバータ385はデジタル信号SWP1−SWPnの反転論理信号を発生するインバータである。
P型MOSトランジスタ381のソースはノードDM又はDPからの信号を受けるとともに、N型MOSトランジスタ382のドレインと接続する。P型MOSトランジスタ371のドレインはP型MOSトランジスタ383のソース、N型MOSトランジスタ384のドレイン、及び、ロジック回路38aから外部への出力線に接続し、N型MOSトランジスタ35のゲートに信号を出力する。P型MOSトランジスタ381のゲートはデジタル信号SWP1−SWPnの内のいずれかの反転論理信号を受けるとともに、N型MOSトランジスタ384のゲートに接続している。
N型MOSトランジスタ382のゲートは信号SWP1−SWPnの内のいずれかを受けるとともに、P型MOSトランジスタ383のゲートと接続している。
P型MOSトランジスタ383のドレインはグランド線及びN型MOSトランジスタ384のソースと接続している。
そこで、ロジック回路38aが論理”L”の信号を出力するときには、クロック信号CLKがN型MOSトランジスタ34の閾値以上の電位であるときでも、N型MOSトランジスタ35がオフなため、出力信号OPを伝搬する出力線からグランド線に向けたキャンセル電流は遮断される。一方、ロジック回路38aが論理”H”の信号を出力するときには、クロック信号CLKがN型MOSトランジスタ34の閾値以上の電位であるときには、出力信号OPを伝搬する出力線からグランド線に向けたキャンセル電流が流れる。
なお、ロジック回路38aはロジック回路38c1の回路例であるとともに、ロジック回路38cnの回路例でもあり、ロジック回路38dn、38en、38fn、38gn、378nでもある。また、ロジック回路38aはロジック回路48cn、ロジック回路48dn、48en、48fn、48gn、48hnの回路例でもある。
インバータ60a1はメインクロックMCLKを受け、インバータ60a2に第1反転信号を出力する。第1反転信号を受けたインバータ60a2は、NAND60a3の一方の端子、インバータ60a4、NAND60a5の一方の端子に第2反転信号を出力する。
NAND60a3は、NAND60a3の他方の端子にて信号SWPを受け、第2反転信号と信号SMPとの論理積をとって得た第1論理積信号をインバータ60a6に出力する。第1論理積信号を受け、インバータ60a6はその反転信号であり、かつ、オフセットキャンセル部30c−30h用のクロック信号CLKを出力する。
インバータ60a4は、第2反転信号を受け、第3反転信号をインバータ60a7に出力する。インバータ60a7は、第3反転信号を受け、その反転信号であり、かつ、スイッチ57c−57h用のクロック信号CLKを出力する。
NAND60a5は、NAND60a5の他方の端子にて信号SWMを受け、第2反転信号と信号SWMとの論理積をとって得た第2論理積信号をインバータ60a8に出力する。第2論理積信号を受け、インバータ60a8はその反転信号であり、かつ、オフセットキャンセル部40c−40h用のクロック信号CLKを出力する。
デジタル信号SWP1−SWPnの内のいずれかが論理”H”のときは、信号SWPの論理は”H”であり、デジタル信号SWP1−SWPnの内のいずれもが論理”L”のときは、信号SWPの論理は”L”である。一方、デジタル信号SWM1−SWMnの内のいずれかが論理”H”のときは、信号SWMの論理は”H”であり、デジタル信号SWM1−SWMnの内のいずれもが論理”L”のときは、信号SWMの論理は”L”である。すなわち、信号SWPが論理”H”のときは、信号SWMの論理は”L”であり、信号SWMが論理”H”のときは、信号SWPの論理は”L”である。
従って、コンパレータ10cからコンパレータ10hにおいて、信号SWPが論理”H”であるときには、オフセットキャンセル部30cからオフセットキャンセル部30hまでにはクロック信号CLKが供給される。一方、オフセットキャンセル部40cからオフセットキャンセル部40hまでにはクロック信号CLKは供給されない。
一方、信号SWMが論理”H”であるときには、オフセットキャンセル部30cからオフセットキャンセル部30hまでにはクロック信号CLKが供給されない。一方、オフセットキャンセル部40cからオフセットキャンセル部40hまでにはクロック信号CLKは供給される。
すなわち、コンパレータ10cからコンパレータ10hにおいて、オフセットキャンセル部30cからオフセットキャンセル部30hまでに供給されるクロック信号CLK又はオフセットキャンセル部40cからオフセットキャンセル部40hまでに供給されるクロック信号CLKのいずれかが遮断されるため、コンパレータ10及びコンパレータ10bの消費電力に比較し、コンパレータ10cからコンパレータ10hの消費電力は低下する。
コントローラ60b2はクロックバッファ60bに含まれるスイッチの接続及び遮断を制御する。
クロック駆動能力調整部60b0は基本クロックBCLKを受けるインバータ60b00と、n個のスイッチと、n個のインバータ60b01−60b0nを含む。n個のスイッチそれぞれはインバータ60b01−60b0nそれぞれに直列に接続し、スイッチ1つとインバータ60b01−60b0nの内の一つとでセットを構成している。上記のn個のセットはインバータ60b00の出力と、クロック駆動能力調整部60b0との間において並列に接続されている。なお、上記のn個のスイッチの接続及び遮断はコントローラ60b2により、クロック分配部60b1中において動作中にインバータの個数に応じて、制御される。すなわち、クロック駆動能力調整部60b0の駆動能力は、クロック駆動能力調整部60b0の出力に接続するインバータの個数により増減するので、接続されているスイッチの個数に応じて増減する。
クロック分配部60b1は、m個×n個のインバータ60b11−60bmn、及び、それぞれのインバータに直列して接続するm個×n個のスイッチを含む。m個×n個のインバータ60b11−60bmnそれぞれはm個×n個のコンパレータ(コンパレータ10cからコンパレータ10hを含む)にメインクロック信号MCLKを供給する。なお、上記のm個×n個のスイッチの接続及び遮断は、コントローラ60b2により、動作が必要と判断されたコンパレータ(コンパレータ10cからコンパレータ10hを含む)にメインクロック信号MCLKを供給するために行われる。
(付記1)
差動入力信号をゲート電極で受ける一対のMOSトランジスタと、
前記一対のMOSトランジスタのドレインそれぞれと、高電位電源線とに電気的に接続し、前記一対のMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を前記差動出力ノードに保持する増幅部と、
前記差動出力ノード間の電圧を前記増幅部が増幅する際に、前記差動出力ノードの一方にキャンセル電流を流し、前記増幅部による増幅動作後に、前記一対のMOSトランジスタのドレイン電圧に応じて前記差動出力ノードへの前記キャンセル電流の流入を遮断するオフセットキャンセル回路と、
前記差動入力信号の一方の信号の電位を他方の信号の電位と等しく設定し、前記差動出力ノード間の電位差を増幅したときに、前記差動出力ノード間の電位が、前記キャンセル電流を注入する前に比較し、前記キャンセル電流の注入後において逆転するように、前記キャンセル電流を設定するスレッショルドコントローラと、
を備えることを特徴とする増幅回路。
(付記2)
前記オフセットキャンセル回路は、
前記スレッショルドコントローラによりオンオフが制御され、前記差動出力ノードの一つに一方の端子が接続するn個のスイッチと、
前記n個のスイッチの他方の端子それぞれにドレイン端子にて接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続し、ソース端子をグランド電位とすることが可能なn個の第1MOSトランジスタと、を備えることを特徴とする付記1に記載の増幅回路。
(付記3)
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つ接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続するn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にてグランド線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする付記1に記載の増幅回路。
(付記4)
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にてクロック信号を受け、ソース端子にてグランド線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする付記1に記載の増幅回路。
(付記5)
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にてグランド線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする付記1に記載の増幅回路。
(付記6)
前記スレッショルドコントローラは、
クロック信号を受けて、クロックパルスをカウントするパルスカウンタと、
前記パルスカウンタからのカウンタ値を記憶するレジスタと、
キャリブレーション動作の時には前記パルスカウンタからのカウント値に応じたコード信号を出力し、増幅動作の時には、前記レジスタから出力されるカウンタ値に応じたコード信号を出力するデコーダ回路と、
を備えることを特徴とする付記1に記載の増幅回路。
(付記7)
基準電源と、グランド電源との間に直列に接続されている複数の抵抗からなる抵抗列と、
前記抵抗列における抵抗同士が接続される接続点の内の一つと接続し、前記入力信号の電位と、接続している前記接続点の電位とを比較する、複数のコンパレータと、
前記複数のコンパレータから出力される複数の比較結果から、前記入力信号の電位に応じたデジタル信号を出力するエンコーダと、を備え、
前記コンパレータは、
前記入力信号の電位及び前記接続点の電位をゲート電極で受ける一対のMOSトランジスタと、
前記一対のMOSトランジスタのドレインそれぞれと、高電位電源線とに電気的に接続し、前記一対のMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を前記差動出力ノードに保持する増幅部と、
前記差動出力ノード間の電圧を前記増幅部が増幅する際に、前記差動出力ノードの一方にキャンセル電流を流し、前記増幅部による増幅動作後に、前記一対のMOSトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断するオフセットキャンセル回路と、
前記入力信号及び前記接続点の電位を等しく設定し、前記差動出力ノード間の電位差を増幅したときに、差動出力ノードに発生する電位が、キャンセル電流を注入する前に比較し、キャンセル電流の注入後において逆転するように、キャンセル電流を設定するスレッショルドコントローラと、を備えることを特徴とするアナログデジタル回路。
(付記8)
差動入力信号をゲート電極で受ける一対のMOSトランジスタと、
前記一対のMOSトランジスタのドレインそれぞれと、グランド線とに電気的に接続し、前記一対のMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を前記差動出力ノードに保持する増幅部と、
前記差動出力ノード間の電圧を前記増幅部が増幅する際に、前記差動出力ノードの一方にキャンセル電流を流し、前記増幅部による増幅動作後に、前記一対のMOSトランジスタのドレイン電圧に応じて差動出力ノードへのキャンセル電流の流入を遮断するオフセットキャンセル回路と、
差動入力信号の一方及び他方の信号の電位を等しく設定し、前記差動出力ノード間の電位差を増幅したときに、前記差動出力ノード間の電位が、前記キャンセル電流を注入する前に比較し、前記キャンセル電流の注入後において逆転するように、前記キャンセル電流を設定するスレッショルドコントローラと、
を備えることを特徴とする増幅回路。
(付記9)
前記オフセットキャンセル回路は、
前記スレッショルドコントローラによりオンオフが制御され、前記差動出力ノードの一つに一方の端子が接続するn個のスイッチと、
前記n個のスイッチの他方の端子それぞれにドレイン端子にて接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続し、ソース端子をグランド電位とすることが可能なn個の第1MOSトランジスタと、
を備えることを特徴とする付記8に記載の増幅回路。
(付記10)
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つ接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続するn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にて高電位線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする付記8に記載の増幅回路。
(付記11)
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にてクロック信号を受け、ソース端子にて高電位線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする付記8に記載の増幅回路。
(付記12)
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にて高電位線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする付記8に記載の増幅回路。
20 スレッショルドコントローラ
30、40 オフセットキャンセル回路
op100−op190 オペレーション
70 アナログデジタル回路
90 エンコーダ
Claims (10)
- 差動入力信号をゲート電極で受ける一対のMOSトランジスタと、
前記一対のMOSトランジスタのドレインそれぞれと、高電位電源線とに電気的に接続し、前記一対のMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を前記差動出力ノードに保持する増幅部と、
前記差動出力ノード間の電圧を前記増幅部が増幅する際に、前記差動出力ノードの一方にキャンセル電流を流し、前記増幅部による増幅動作後に、前記一対のMOSトランジスタのドレイン電圧に応じて前記差動出力ノードへの前記キャンセル電流の流入を遮断するオフセットキャンセル回路と、
前記差動入力信号の一方の信号の電位を他方の信号の電位と等しく設定し、前記差動出力ノード間の電位差を増幅したときに、前記差動出力ノード間の電位が、前記キャンセル電流を注入する前に比較し、前記キャンセル電流の注入後において逆転するように、前記キャンセル電流を設定するスレッショルドコントローラと、
を備えることを特徴とする増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラによりオンオフが制御され、前記差動出力ノードの一つに一方の端子が接続するn個のスイッチと、
前記n個のスイッチの他方の端子それぞれにドレイン端子にて接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続し、ソース端子をグランド電位とすることが可能なn個の第1MOSトランジスタと、
を備えることを特徴とする請求項1に記載の増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続するn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にてグランド線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする請求項1に記載の増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトラン
ジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回
路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジッ
ク回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、
ゲート端子にてクロック信号を受け、ソース端子にてグランド線に接続するn個の第2M
OSトランジスタと、
を備えることを特徴とする請求項1に記載の増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にてグランド線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする請求項1に記載の増幅回路。 - 差動入力信号をゲート電極で受ける一対のMOSトランジスタと、
前記一対のMOSトランジスタのドレインそれぞれと、グランド線とに電気的に接続し、前記一対のMOSトランジスタのドレインそれぞれに電気的に接続する差動出力ノード間の電位差を増幅し、増幅後の電位を前記差動出力ノードに保持する増幅部と、
前記差動出力ノード間の電圧を前記増幅部が増幅する際に、前記差動出力ノードの一方
にキャンセル電流を流し、前記増幅部による増幅動作後に、前記一対のMOSトランジスタのドレイン電圧に応じて前記差動出力ノードへの前記キャンセル電流の流入を遮断するオフセットキャンセル回路と、
前記差動入力信号の一方及び他方の信号の電位を等しく設定し、前記差動出力ノード間の電位差を増幅したときに、前記差動出力ノード間の電位が、前記キャンセル電流を注入する前に比較し、前記キャンセル電流の注入後において逆転するように、前記キャンセル電流を設定するスレッショルドコントローラと、
を備えることを特徴とする増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラによりオンオフが制御され、前記差動出力ノードの一つに一方の端子が接続するn個のスイッチと、
前記n個のスイッチの他方の端子それぞれにドレイン端子にて接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続し、ソース端子をグランド電位とすることが可能なn個の第1MOSトランジスタと、
を備えることを特徴とする請求項6に記載の増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記一対のMOSトランジスタのドレインの内の一つと接続するn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にて高電位線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする請求項6に記載の増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にてクロック信号を受け、ソース端子にて高電位線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする請求項6に記載の増幅回路。 - 前記オフセットキャンセル回路は、
前記スレッショルドコントローラからの信号の論理レベルと、クロック信号の論理レベルに応じた論理レベルを有する論理信号を出力するn個の第1ロジック回路と、
前記スレッショルドコントローラからの信号の論理レベルと、前記一対のMOSトランジスタのドレインの内の一つの電位に応じた電位を有する信号を出力する第2ロジック回路と、
ドレイン端子にて前記差動出力ノードの一つと接続し、ゲート端子にて前記第2ロジック回路からの信号を受けるn個の第1MOSトランジスタと、
ドレイン端子にて前記n個の第1MOSトランジスタのソース端子それぞれに接続し、ゲート端子にて前記n個の第1ロジック回路それぞれから出力される前記論理信号を受け、ソース端子にて高電位線に接続するn個の第2MOSトランジスタと、
を備えることを特徴とする請求項6に記載の増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011017231A JP5625955B2 (ja) | 2010-03-26 | 2011-01-28 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
US13/071,119 US8339296B2 (en) | 2010-03-26 | 2011-03-24 | Amplifying circuit and analog-digital converting circuit including same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010073828 | 2010-03-26 | ||
JP2010073828 | 2010-03-26 | ||
JP2011017231A JP5625955B2 (ja) | 2010-03-26 | 2011-01-28 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223553A JP2011223553A (ja) | 2011-11-04 |
JP5625955B2 true JP5625955B2 (ja) | 2014-11-19 |
Family
ID=44655773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011017231A Active JP5625955B2 (ja) | 2010-03-26 | 2011-01-28 | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8339296B2 (ja) |
JP (1) | JP5625955B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5942798B2 (ja) * | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびa/d変換回路 |
JP6244714B2 (ja) | 2013-07-25 | 2017-12-13 | 富士通株式会社 | 電子回路 |
JP6245063B2 (ja) | 2014-05-13 | 2017-12-13 | 富士通株式会社 | コンパレータシステム |
US9614502B2 (en) * | 2015-08-04 | 2017-04-04 | Qualcomm Incorporated | Accurate sample latch offset compensation scheme |
JP2017046046A (ja) * | 2015-08-24 | 2017-03-02 | 富士通株式会社 | コンパレータ、電子回路、及びコンパレータの制御方法 |
US10756679B2 (en) | 2017-12-29 | 2020-08-25 | Texas Instruments Incorporated | Reducing supply to ground current |
KR20210024863A (ko) | 2019-08-26 | 2021-03-08 | 삼성전자주식회사 | 오프셋 교정을 제공하는 비교기 및 이를 포함하는 집적 회로 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227401A (ja) * | 1988-07-15 | 1990-01-30 | Hitachi Ltd | オフセット制御回路 |
JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
JP2000165241A (ja) * | 1998-11-24 | 2000-06-16 | Hitachi Ltd | A/d変換器及び半導体集積回路 |
JP2001111421A (ja) * | 1999-10-06 | 2001-04-20 | Hitachi Ltd | オフセットキャンセル回路及びa/d変換器 |
JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
JP3984482B2 (ja) * | 2002-02-04 | 2007-10-03 | 富士通株式会社 | Dcオフセットキャンセル回路 |
GB2393050B (en) * | 2002-09-13 | 2006-11-15 | Hitachi Ltd | Communication semiconductor integrated circuit and radio communication system |
JP4282345B2 (ja) * | 2003-03-12 | 2009-06-17 | 株式会社日立製作所 | 半導体集積回路装置 |
US7015735B2 (en) * | 2003-12-19 | 2006-03-21 | Renesas Technology Corp. | Semiconductor integrated circuit having built-in PLL circuit |
WO2007111035A1 (ja) * | 2006-03-24 | 2007-10-04 | Nec Corporation | データ受信装置及び該データ受信装置を備える半導体集積回路 |
JP4861791B2 (ja) * | 2006-10-27 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 演算増幅器及び表示装置 |
-
2011
- 2011-01-28 JP JP2011017231A patent/JP5625955B2/ja active Active
- 2011-03-24 US US13/071,119 patent/US8339296B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110234440A1 (en) | 2011-09-29 |
US8339296B2 (en) | 2012-12-25 |
JP2011223553A (ja) | 2011-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5625955B2 (ja) | 増幅回路及びその増幅回路を含むアナログデジタル変換回路 | |
WO2010050515A1 (ja) | 比較器及びアナログデジタル変換器 | |
US9590560B2 (en) | Summing amplifier and method thereof | |
US9374093B2 (en) | Capacitively coupled input buffer | |
JP2010517336A (ja) | 相補的な差動入力段を有する比較器 | |
US7482843B2 (en) | Signal amplifier | |
JP2001223754A (ja) | データ受信機 | |
KR101468897B1 (ko) | 도미도 로직 회로 및 파이프라인 도미노 로직 회로 | |
US10560084B2 (en) | Level shift circuit | |
WO2018055666A1 (ja) | インターフェース回路 | |
JP4941894B2 (ja) | オフセットキャンセル回路、及びオフセットキャンセル方法 | |
JP4668690B2 (ja) | 信号変換回路 | |
US20140070851A1 (en) | Semiconductor device | |
CN110611497B (zh) | 比较器以及振荡电路 | |
JP2012075076A (ja) | パルス幅に応じて動作するシュミットトリガー回路 | |
JP2007166174A (ja) | 出力回路 | |
JP4630782B2 (ja) | レベルシフト回路 | |
US20130002350A1 (en) | Differential Comparator | |
JP4602008B2 (ja) | Cmos出力バッファ回路 | |
US20100219869A1 (en) | Semiconductor intergrated circuit and signal adjusting method | |
JP2019050550A (ja) | レベルシフト回路 | |
JP6520062B2 (ja) | 増幅装置およびオフセット電圧補正方法 | |
JP6167909B2 (ja) | 出力回路 | |
JP2013168876A (ja) | 時間間隔変換装置 | |
KR19980025382A (ko) | 전압 비교회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5625955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |