CN107968667B - 一种直流失调消除电路及方法 - Google Patents
一种直流失调消除电路及方法 Download PDFInfo
- Publication number
- CN107968667B CN107968667B CN201610921113.4A CN201610921113A CN107968667B CN 107968667 B CN107968667 B CN 107968667B CN 201610921113 A CN201610921113 A CN 201610921113A CN 107968667 B CN107968667 B CN 107968667B
- Authority
- CN
- China
- Prior art keywords
- digital
- amplifying circuit
- paths
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种直流失调消除电路，包括：放大电路、比较器、数字逻辑控制模块、数模转换器和缓冲放大电路，两路输入信号经过放大电路放大和比较器比较后，一路经过缓冲放大电路处理后输入放大电路，用于增大放大电路的输入信号的电压差异；另一路经过数字逻辑控制模块进行处理，得到用于调节数模转换器的控制位；数模转换器对数字逻辑控制模块的控制位进行数模转换后对放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。本发明能够消除射频信号出现的直流电压失调，还提高了直流失调电压消除的速度。
Description
技术领域
本发明涉及无线通信领域，尤其涉及一种直流失调消除电路及方法。
背景技术
在常见的无线接收机结构中，低中频接收机在低功耗和高集成度方面具有较大优势，在当今的无线设备中应用广泛。不过，由于低中频接收机的中频信号位于基带附近，经过逐级放大后很容易导致接收机链路直流工作点偏移甚至饱和，所以直流失调消除技术在低中频接收机的设计中十分关键。
目前应用于低中频接收机的传统直流失调消除方法总体上分为模拟消除方法和数模混合校准方法两大类。传统模拟消除的方法在幅频响应上等效于高通滤波器，把直流信号和一部分低频信号滤除，达到抑制直流失调的效果。但是模拟消除方法会滤除部分有用信号，且需要很大的电阻和电容，消耗很大的芯片面积，不利于降低成本和提高集成度。传统的混合信号校准方法主要分为连续校准和预校准两种。对于连续校准方法来说，连续工作的电路会导致持续的功率消耗，不利于低功耗设计。对于预校准方法来说，接收机的输出直流失调电压是与中频增益相关的，所以该方法需要在不同的增益下分别进行校准，并且建立查找表存储不同增益下的校准结果,这样，一方面需要的校准时间较长，会影响接收机的建立速度，另一方面，需要较大的存储空间，会消耗较大的芯片面积，不利于降低成本和提高集成度。
通过上述分析可以看出，传统的几种直流失调校准方法都难以同时满足零中频接收机对低功耗、高集成度和低成本的需求。
发明内容
本发明针对现有短距离无线通信接收机系统，对影响其正常工作的直流失调问题提出了一种兼顾高性能、小面积和低功耗的直流失调消除电路。
本发明解决上述技术问题的技术方案如下：
一种直流失调消除电路，包括：放大电路、比较器、数字逻辑控制模块、数模转换器和缓冲放大电路；
所述放大电路的两个输入端分别接入两路输入信号，用于放大两路输入信号的电压，并输出两路差分信号；
所述比较器的两个输入端分别连接放大电路的两个输出端，用于对所述两路差分信号进行比较，并根据比较结果得到相应的数字信号；
所述缓冲放大电路的输入端与所述比较器的输出端连接，所述缓冲放大电路的两个输出端分别连接所述放大电路的两个输入端，用于增大所述放大电路的两路输入信号的电压差异；
所述数字逻辑控制模块的输入端与所述比较器的输出端连接，所述数字逻辑控制模块的两个输出端分别连接所述数模转换器的两个输入端，用于根据预设算法对比较器的输出信号进行处理，得到用于调节数模转换器的控制位；
所述数模转换器的两个输入端分别连接所述数字逻辑控制模块的两个输出端，所述数模转换器的两个输出端分别连接所述放大电路的两个输入端，用于对数字逻辑控制模块的控制位进行数模转换后对所述放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。
本发明的有益效果是：输入信号经过放大电路和比较器后，一路通过数字逻辑控制模块和数模转换器，数字逻辑控制模块根据预设算法调节数模转换器后再反馈到输入信号，可以消除输入信号中的直流失调电压，解决了射频信号经过逐级放大后很容易导致接收机链路直流工作点偏移甚至饱和的问题，另一路通过缓冲放大电路反馈到输入信号中，可以提高直流失调电压消除的速度。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述缓冲放大电路包括缓冲器和放大器，所述缓冲器的输入端与所述比较器的输出端连接，所述缓冲器的两个输出端分别连接所述放大器的两个输入端，所述放大器的两个输出端分别连接所述放大电路的输入端。
进一步，所述数字逻辑控制模块的输出端还与比较器和缓冲器连接，用于在消除所述两路输入信号的直流失调电压后，关闭比较器和缓冲器。
进一步，所述放大电路包括一个或串联的多个可编程增益放大器。
采用上述进一步方案的有益效果是：用户可根据需要调整信号增益。
进一步，所述数字逻辑控制模块包括计数单元、比较单元和处理单元；
设每个校准过程的采样次数为N，所述计数单元，用于采样比较器的输出信号并统计采样到1的个数；
所述比较单元，用于将所述计数单元采样到1的个数与N/2进行比较；
所述处理单元，用于根据所述比较单元的比较结果，判断所述两路输入信号的直流失调电压是否消除，若直流失调电压未消除，则生成控制位，发送给数模转换器，若直流失调电压已消除，则锁定当前控制位。
采用上述进一步方案的有益效果是：本方案根据直流失调电压消除时，采样到1的个数与N/2接近的特点，可以准确、简便地判断出直流失调电压是否消除。
进一步，所述处理单元通过判断所述计数单元采样到1的个数与N/2的差值在预设范围内确定两路输入信号的直流失调电压已消除。
为实现上述发明目的，本发明还提供一种直流失调消除方法，包括以下步骤：
步骤1、放大电路放大两路输入信号的电压，并输出两路差分信号；
步骤2、比较器对所述两路差分信号进行比较，并根据比较结果得到相应的数字信号；
步骤3、所述数字信号经过缓冲放大电路处理后输入放大电路，用于增大所述放大电路的两路输入信号的电压差异；
步骤4、数字逻辑控制模块根据预设算法对比较器输出的数字信号进行处理，得到用于调节数模转换器的控制位；
步骤5、数模转换器对数字逻辑控制模块的控制位进行数模转换后对所述放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。
进一步，所述缓冲放大电路由缓冲器和放大器串联构成，比较器的数字信号依次经过缓冲器和放大器处理后输入放大电路。
进一步，所述数字逻辑控制模块还用于在消除所述两路输入信号的直流失调电压后，关闭缓冲器和比较器。
进一步，所述步骤4具体包括：
步骤4.1、设每个校准过程的采样次数为N，采样比较器的输出信号并统计采样到1的个数；
步骤4.2、将采样到1的个数与N/2进行比较；
步骤4.3、根据比较结果，判断所述两路输入信号的直流失调电压是否消除，若直流失调电压未消除，则生成控制位，发送给数模转换器，若直流失调电压已消除，则锁定当前控制位。
进一步，判断两路输入信号的直流失调电压消除的方法是采样到1的个数与N/2的差值在预设范围内。
附图说明
图1为本发明实施例提供的一种直流失调消除电路的组成示意图；
图2为本发明实施例中缓冲放大电路的组成示意图；
图3为本发明实施例中数字逻辑控制模块的组成示意图；
图4为本发明实施例提供的一种直流失调消除电路的电路示意图；
图5为本发明实施例提供的一种直流失调消除方法的流程图；
图6为本发明实施例提供的一种直流失调消除方法中步骤4的具体流程图。
附图中，各标号所代表的部件列表如下：
1、放大电路，1.1、PGA(可编程增益放大器)，2、比较器，3、数字逻辑控制模块，4、数模转换器，5、缓冲放大电路，5.1、缓冲器，5.2、放大器。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，一种直流失调消除电路，包括：放大电路、比较器、数字逻辑控制模块、数模转换器和缓冲放大电路。
所述放大电路的两个输入端分别接入两路输入信号，用于放大两路输入信号的电压，并输出两路差分信号。
所述比较器的两个输入端分别连接放大电路的两个输出端，用于对所述两路差分信号进行比较，并根据比较结果得到相应的数字信号。
所述缓冲放大电路的输入端与所述比较器的输出端连接，所述缓冲放大电路的两个输出端分别连接所述放大电路的两个输入端，用于增大所述放大电路的两路输入信号的电压差异。
所述数字逻辑控制模块的输入端与所述比较器的输出端连接，所述数字逻辑控制模块的两个输出端分别连接所述数模转换器的两个输入端，用于根据预设算法对比较器的输出信号进行处理，得到用于调节数模转换器的控制位。
所述数模转换器的两个输入端分别连接所述数字逻辑控制模块的两个输出端，所述数模转换器的两个输出端分别连接所述放大电路的两个输入端，用于对数字逻辑控制模块的控制位进行数模转换后对所述放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。
具体的电路结构如图4所示，放大电路1的两个输入端分别接入两路输入信号vip和vin，用于放大两路输入信号的电压，并输出两路差分信号vopN和vonN。
比较器2的两个输入端分别连接放大电路1的两个输出端，用于对放大电路1输出的两路差分信号vopN和vonN进行比较，并根据比较结果得到相应的数字信号，例如，当vopN大于vonN时，输出信号1，当vopN小于vonN时，输出信号0。
当电路的两路输入信号的电压差异较小时，不利于比较器2输出准确的比较结果，从而会影响直流失调消除的速度，本方案设置缓冲放大电路5，缓冲放大电路5的输入端与比较器2的输出端连接，所述缓冲放大电路5的两个输出端分别连接放大电路1的两个输入端，用于增大放大电路1的两路输入信号vip和vin的电压差异。
数字逻辑控制模块3的输入端与比较器2的输出端连接，数字逻辑控制模块3的两个输出端分别连接数模转换器4的两个输入端，用于根据预设算法对比较器2的输出信号进行处理，得到用于调节数模转换器4的控制位。
数模转换器4的两个输入端分别连接数字逻辑控制模块3的两个输出端，数模转换器4的两个输出端分别连接放大电路1的两个输入端，用于对数字逻辑控制模块3的控制位进行数模转换后对放大电路1的两路输入信号进行校准，以消除两路输入信号的直流失调电压。
可选地，作为本发明的一个实施例中，如图4所示，为了调整放大倍数，放大电路1由一个或串联的多个PGA1.1(可编程增益放大器)构成，串联方法是，前一级PGA的负输出端连接后一级PGA的正输入端，前一级PGA的正输出端连接后一级PGA的负输入端，最后一级PGA的输出端作为放大电路的输出端。
可选地，作为本发明的一个实施例中，如图2所示，缓冲放大电路包括依次连接的缓冲器和放大器，其具体的电路图如图4所示，缓冲器5.1的输入端与比较器2的输出端连接，缓冲器5.1的两个输出端分别连接放大器5.2的两个输入端，放大器5.2的两个输出端分别连接放大电路1的输入端，用于增大放大电路1的两路输入信号的电压差异，从而加速直流失调消除的过程。
可选地，在该实施例中，数字逻辑控制模块3的输出端与比较器2和缓冲器5.1连接，用于在确认消除两路输入信号的直流失调电压后，关闭比较器2和缓冲器5.1，节省电路的功耗。
可选地，作为本发明的一个实施例中，如图3所示，具体来说，数字逻辑控制模块3包括计数单元、比较单元和处理单元；
设每个校准过程的采样次数为N，计数单元采样比较器的输出信号并统计采样到信号1的个数；
比较单元将计数单元采样到1的个数与N/2进行比较；
处理单元根据比较单元的比较结果，判断所述两路输入信号的直流失调电压是否消除，若直流失调电压未消除，则生成控制位，发送给数模转换器，若直流失调电压已消除，则锁定当前控制位。
可选地，在该实施例中，处理单元判断两路输入信号的直流失调电压消除的方法是当1的个数与N/2的差值在预设范围内。
本发明还提出一种直流失调电压消除方法，如图5所示，包括以下步骤：
S1、放大电路放大两路输入信号的电压，并输出两路差分信号；
S2、比较器对所述两路差分信号进行比较，并根据比较结果得到相应的数字信号；
S3、所述数字信号经过缓冲放大电路处理后输入放大电路，用于增大所述放大电路的两路输入信号的电压差异；
S4、数字逻辑控制模块根据预设算法对比较器输出的数字信号进行处理，得到用于调节数模转换器的控制位；
S5、数模转换器对数字逻辑控制模块的控制位进行数模转换后对所述放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。
可选地，作为本发明的一个实施例中，缓冲放大电路由缓冲器和放大器串联构成，比较器的数字信号依次经过缓冲器和放大器处理后输入放大电路。
可选地，在该实施例中，数字逻辑控制模块还用于在消除所述两路输入信号的直流失调电压后，关闭缓冲器和比较器。
可选地，作为本发明的一个实施例中，如图6所示，步骤S4具体包括：
S4.1、设每个校准过程的采样次数为N，采样比较器的输出信号并统计采样到1的个数；
S4.2、将采样到1的个数与N/2进行比较；
S4.3、根据比较结果，判断所述两路输入信号的直流失调电压是否消除，若直流失调电压未消除，则生成控制位，发送给数模转换器，若直流失调电压已消除，则锁定当前控制位。
可选地，在该实施例中，判断两路输入信号的直流失调电压消除的方法是采样到1的个数与N/2的差值在预设范围内。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种直流失调消除电路，其特征在于，包括：放大电路、比较器、数字逻辑控制模块、数模转换器和缓冲放大电路；
所述放大电路的两个输入端分别接入两路输入信号，用于放大两路输入信号的电压，并输出两路差分信号；
所述比较器的两个输入端分别连接放大电路的两个输出端，用于对所述两路差分信号进行比较，并根据比较结果得到相应的数字信号；
所述缓冲放大电路的输入端与所述比较器的输出端连接，所述缓冲放大电路的两个输出端分别连接所述放大电路的两个输入端，用于增大所述放大电路的两路输入信号的电压差异；
所述数字逻辑控制模块的输入端与所述比较器的输出端连接，所述数字逻辑控制模块的两个输出端分别连接所述数模转换器的两个输入端，用于根据预设算法对比较器的输出信号进行处理，得到用于调节数模转换器的控制位；
所述数模转换器的两个输入端分别连接所述数字逻辑控制模块的两个输出端，所述数模转换器的两个输出端分别连接所述放大电路的两个输入端，用于对数字逻辑控制模块的控制位进行数模转换后对所述放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。
2.根据权利要求1所述的直流失调消除电路，其特征在于，所述缓冲放大电路包括缓冲器和放大器，所述缓冲器的输入端与所述比较器的输出端连接，所述缓冲器的两个输出端分别连接所述放大器的两个输入端，所述放大器的两个输出端分别连接所述放大电路的输入端。
3.根据权利要求2所述的直流失调消除电路，其特征在于，所述数字逻辑控制模块的输出端还与比较器和缓冲器连接，用于在消除所述两路输入信号的直流失调电压后，关闭比较器和缓冲器。
4.根据权利要求1所述的直流失调消除电路，其特征在于，所述放大电路包括一个或串联的多个可编程增益放大器。
5.根据权利要求1-4任一项所述的直流失调消除电路，其特征在于，所述数字逻辑控制模块包括计数单元、比较单元和处理单元；设每个校准过程的采样次数为N，
所述计数单元，用于采样比较器的输出信号并统计采样到1的个数；
所述比较单元，用于将所述计数单元采样到1的个数与N/2进行比较；
所述处理单元，用于根据所述比较单元的比较结果，判断所述两路输入信号的直流失调电压是否消除，若直流失调电压未消除，则生成控制位，发送给数模转换器，若直流失调电压已消除，则锁定当前控制位。
6.根据权利要求5所述的直流失调消除电路，其特征在于，所述处理单元通过判断所述计数单元采样到1的个数与N/2的差值在预设范围内确定两路输入信号的直流失调电压已消除。
7.一种直流失调消除方法，其特征在于，包括以下步骤：
步骤1、放大电路放大两路输入信号的电压，并输出两路差分信号；
步骤2、比较器对所述两路差分信号进行比较，并根据比较结果得到相应的数字信号；
步骤3、所述数字信号经过缓冲放大电路处理后输入放大电路，用于增大所述放大电路的两路输入信号的电压差异；
步骤4、数字逻辑控制模块根据预设算法对比较器输出的数字信号进行处理，得到用于调节数模转换器的控制位；
步骤5、数模转换器对数字逻辑控制模块的控制位进行数模转换后对所述放大电路的两路输入信号进行校准，以消除所述两路输入信号的直流失调电压。
8.根据权利要求7所述的直流失调消除方法，其特征在于，所述缓冲放大电路由缓冲器和放大器串联构成，比较器的数字信号依次经过缓冲器和放大器处理后输入放大电路。
9.根据权利要求8所述的直流失调消除方法，其特征在于，所述数字逻辑控制模块还用于在消除所述两路输入信号的直流失调电压后，关闭缓冲器和比较器。
10.根据权利要求7-9任一项所述的直流失调消除方法，其特征在于，所述步骤4具体包括：
步骤4.1、设每个校准过程的采样次数为N，采样比较器的输出信号并统计采样到1的个数；
步骤4.2、将采样到1的个数与N/2进行比较；
步骤4.3、根据比较结果，判断所述两路输入信号的直流失调电压是否消除，若直流失调电压未消除，则生成控制位，发送给数模转换器，若直流失调电压已消除，则锁定当前控制位。
11.根据权利要求10所述的直流失调消除方法，其特征在于，判断两路输入信号的直流失调电压消除的方法是采样到1的个数与N/2的差值在预设范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610921113.4A CN107968667B (zh) | 2016-10-20 | 2016-10-20 | 一种直流失调消除电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610921113.4A CN107968667B (zh) | 2016-10-20 | 2016-10-20 | 一种直流失调消除电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107968667A CN107968667A (zh) | 2018-04-27 |
| CN107968667B true CN107968667B (zh) | 2020-04-17 |
Family
ID=61997335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610921113.4A Active CN107968667B (zh) | 2016-10-20 | 2016-10-20 | 一种直流失调消除电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107968667B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727616A (zh) * | 2018-12-12 | 2019-05-07 | 珠海博雅科技有限公司 | 一种仿真mos管放大电路失调的方法及装置 |
| CN110071720B (zh) * | 2019-04-25 | 2023-05-26 | 湖南品腾电子科技有限公司 | 自校准的全电容逐次逼近数模转换电路 |
| CN113608111B (zh) * | 2021-06-10 | 2022-05-03 | 苏州瀚宸科技有限公司 | 一种精准检测输入信号幅度的系统 |
| CN113242049A (zh) * | 2021-06-25 | 2021-08-10 | 思澈科技(上海)有限公司 | 一种数字辅助的直流失调消除电路及其数字控制方法 |
| CN114553222B (zh) * | 2022-02-25 | 2023-03-10 | 苏州联讯仪器有限公司 | 一种提高采样保持器增益范围的装置、方法 |
| CN116527065B (zh) * | 2023-06-30 | 2023-09-22 | 深圳华大北斗科技股份有限公司 | 应用于发射机系统的直流误差自动消除装置及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217263A (zh) * | 2008-01-17 | 2008-07-09 | 埃派克森微电子有限公司 | 放大器直流失调电压的补偿方法与装置 |
| CN101373980A (zh) * | 2007-08-24 | 2009-02-25 | 锐迪科创微电子（北京）有限公司 | 无线接收机及直流失调电压的消除方法 |
| CN103607209A (zh) * | 2013-11-11 | 2014-02-26 | 清华大学 | 直流失调校准系统及直流失调校准方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3984482B2 (ja) * | 2002-02-04 | 2007-10-03 | 富士通株式会社 | Ｄｃオフセットキャンセル回路 |
| KR100459714B1 (ko) * | 2002-05-03 | 2004-12-03 | 삼성전자주식회사 | 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법 |
| US6894568B2 (en) * | 2003-08-20 | 2005-05-17 | Intel Corporation | Transimpedance amplifier with receive signal strength indicator |
| US7411446B2 (en) * | 2006-11-09 | 2008-08-12 | Industrial Technology Research Institute | DC offset cancellation circuit |
| CN101807885A (zh) * | 2010-03-10 | 2010-08-18 | 烽火通信科技股份有限公司 | 跨阻放大器的输出信号控制方法及电路 |
| CN204967798U (zh) * | 2015-09-28 | 2016-01-13 | 成都领芯微电子科技有限公司 | 一种采用低分辨率dac电容阵列的sar adc |
-
2016
- 2016-10-20 CN CN201610921113.4A patent/CN107968667B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101373980A (zh) * | 2007-08-24 | 2009-02-25 | 锐迪科创微电子（北京）有限公司 | 无线接收机及直流失调电压的消除方法 |
| CN101217263A (zh) * | 2008-01-17 | 2008-07-09 | 埃派克森微电子有限公司 | 放大器直流失调电压的补偿方法与装置 |
| CN103607209A (zh) * | 2013-11-11 | 2014-02-26 | 清华大学 | 直流失调校准系统及直流失调校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107968667A (zh) | 2018-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107968667B (zh) | 一种直流失调消除电路及方法 | |
| CN102868369B (zh) | 射频自动增益控制放大器 | |
| US8229384B2 (en) | Filter circuit and receiving apparatus | |
| US9391578B2 (en) | Low intermediate frequency receiver | |
| WO2009147891A1 (ja) | カーテシアンループを用いた無線送信装置 | |
| US8660221B2 (en) | Fast and robust AGC apparatus and method using the same | |
| KR20060042981A (ko) | Ｄｃ 오프셋 보상 기능이 있는 적응 등화기 | |
| JP4230762B2 (ja) | ダイレクトコンバージョン受信機 | |
| US10797916B2 (en) | EHF receiver architecture with dynamically adjustable discrimination threshold | |
| US11658628B2 (en) | Semiconductor integrated circuit, receiving device, and DC offset cancellation method | |
| US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
| US20130342274A1 (en) | Dc-coupled peak detector | |
| US20240056047A1 (en) | Integrated circuit devices with receiver chain peak detectors | |
| KR20100081997A (ko) | 가변적 ｄｃ 이득을 가진 직접 변환 시스템에서의 효율적 ｄｃ 교정을 위한 방법 및 장치 | |
| JP4574687B2 (ja) | Ｒｆ受信装置 | |
| CN114499561A (zh) | 无线通信接收机及其自动增益控制装置与控制方法 | |
| CN115833858A (zh) | 一种agc控制环路及其接收通路 | |
| EP3621197A1 (en) | Quadrature radio receiver with gain-dependent mismatch correction | |
| US9660679B2 (en) | Method, system and apparatus for automatic gain control in direct-conversion receiver | |
| US20130235961A1 (en) | Apparatus and method for reducing rx calibration delay in wireless communication system | |
| KR20200108262A (ko) | 자동 이득 제어 장치 및 방법 | |
| US20220385379A1 (en) | Transmit-signal strength indicator circuit and transmitting circuit | |
| US20230060050A1 (en) | Versatile low noise amplifier and method therefor | |
| JP2007005945A (ja) | 受信回路及び無線ｌａｎシステムとオフセット補正方法 | |
| JP2003258638A (ja) | 信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A DC offset elimination circuit and method Effective date of registration: 20210910 Granted publication date: 20200417 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: NATIONZ TECHNOLOGIES Inc. Registration number: Y2021980009200 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20221117 Granted publication date: 20200417 Pledgee: Shenzhen hi tech investment small loan Co.,Ltd. Pledgor: NATIONZ TECHNOLOGIES Inc. Registration number: Y2021980009200 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |