JP2010193280A - カーテシアンループを用いた無線送信装置 - Google Patents

Abstract

【課題】カーテシアンループを開の状態から閉じた状態にするときに送信電力が所定値に達するまでの過渡応答時間を短縮する。
【解決手段】カーテシアンループが開でかつ所望の送信電力が設定された状態の下で、振幅及び位相の誤差を最小化するような制御信号を生成して記憶しておき、これを送信時にロードして設定することにより、カーテシアンループが開のときと閉のときの送信電力の差を小さくして、カーテシアンループを開の状態から閉じた状態にしたときの送信電力の過渡応答時間を短縮する。また、変調信号である入力Ｉ／Ｑ信号を用いながらも振幅の影響を受けないキャリブレーションを行うために、位相差検出信号を信号振幅が大きい場合にのみ出力することで振幅について規格化を行うことにより、振幅の影響のない位相差検出を行う。
【選択図】 図１

Description

本発明は、カーテシアンループを用いた無線送信装置に関する。

携帯無線機のような無線通信装置では、送信側において送信ＲＦ(radio frequency)信号をアンテナから放射させるために電力増幅器によって送信ＲＦ信号が増幅される。電力増幅器は、送信ＲＦ信号が無線システムの規格により決められたスペクトルマスク内に入るような線形性が保つことが要求される。また、例えば無線システムの規格で規定されているパラメータの一つである隣接チャネル漏洩電力は、主に電力増幅器の奇数次歪により生じるので、奇数次歪を小さくすることも望まれる。

奇数次歪などを小さくして電力増幅器の線形性を改善するために、例えばカーテシアンループ(Cartesian loop)が用いられる。カーテシアンループは、送信ＲＦ信号の電力の一部を直交復調器により復調してベースバンドのＩ／Ｑ信号に戻してから、送信部の直交変調器の入力にフィードバックする帰還パスを含む帰還ループである。

より詳しくは、電力増幅器から出力される送信ＲＦ信号の電力の一部は、カーテシアンループの帰還パスに導かれ、可変減衰器及び低雑音増幅器を介して直交復調器に入力される。直交復調器により得られた帰還Ｉ／Ｑ信号は、入力Ｉ／Ｑ信号と合成（加算または減算）される。合成後のＩ／Ｑ信号は、ベースバンド増幅器を介して直交変調器に入力される。直交変調器から直交復調器までの利得が１より十分大きいと、直交変調器の入力端から電力増幅器の出力端までの利得はカーテシアンループの帰還パスの減衰量で決まり、また送信ＲＦ信号の線形性は帰還パスの線形性に依存する。従って、帰還パスの線形性を高くする必要がある。

一方、携帯無線機では内蔵のバッテリを電源として動作するため、バッテリの消耗を少なくして通信時間を長くするためにＩＣの低消費電力化技術が必須である。携帯無線機においては、送信部の電力増幅器の消費電力が最も大きい。携帯無線機に用いられる無線部の集積化が進み、最近では低周波部から高周波部までを低コスト化に適したＣＭＯＳ(complementary metal-oxide semiconductor)技術により製造できるようになってきた。一般に電力増幅器はＣＭＯＳ構造にすると低コスト化が可能な反面、効率が劣化する。カーテシアンループは、上述したように無線部の高線形化技術であるが、見方を変えれば電力増幅器の高効率化を図る技術と考えてもよい。従って、ＣＭＯＳ構造の無線部にカーテシアンループを適用することで、電力増幅部または無線部の効率を向上させることができる。

カーテシアンループは帰還回路をもつため、動作の安定性をいかに確保するかが重要である。カーテシアンループの安定性を確保するため、特許文献１ではカーテシアンループが開の状態で帰還Ｉ／Ｑ信号の位相を検出し、帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号間の位相差に応じて、帰還パス内の直交復調器に供給されるローカル信号の位相を制御する手法が提案されている。しかしながら、特許文献１では送信ＲＦ信号の電力（送信電力）を可変にすることを想定していない。

カーテシアンループを用いると、送信ＲＦ信号の高出力時には帰還回路の消費電力を考慮しても送信装置全体の消費電力を下げることが可能である。一方、送信ＲＦ信号の低出力時には、電力増幅器及びこれを駆動するドライバ増幅器の線形性は高いので、カーテシアンループによる高線形化の必要はない。低出力時でもカーテシアンループが働いていると、帰還回路の消費電力により効率が下がってしまう。従って、近年の無線システムで使われる送信電力制御を効率よく行うには、低消費電力化の観点からカーテシアンループを送信電力に応じて開閉することが望ましい。

特開平１０−１３６０４８号公報

カーテシアンループを送信電力に応じて開閉すると、ループを閉じてから送信電力が所定値に達するまでの過渡応答時間が大きくなる。例えば、ループを閉じる前の入力Ｉ／Ｑ信号の平均出力が100mVに設定されていた場合、帰還Ｉ／Ｑ信号の平均出力が1000mVになるように帰還回路内の可変減衰器の利得が設定されていたとすると、ループを閉じたときの送信出力はループが開のときの送信電力と異なるため、ループを閉じてから送信電力が収束する時間は長くなる。ループを閉じてから帰還パス内の可変減衰器の利得を制御して送信電力を設定する操作を行うと、送信電力の収束時間はさらに長くなる。特許文献１では送信電力制御の概念がなく、従ってカーテシアンループの開閉時における送信電力の収束時間を短くする手法は開示されていない。

本発明は、カーテシアンループを開の状態から閉じた状態にするときに送信電力が所定値に達するまでの過渡応答時間を短縮することを目的とする。

本発明の一観点によると、送信すべき入力Ｉ／Ｑ信号と帰還Ｉ／Ｑ信号とを合成して合成Ｉ／Ｑ信号を生成する合成器と；前記合成Ｉ／Ｑ信号を直交変調して直交変調信号を生成する直交変調器と；前記直交変調信号を増幅して送信ＲＦ信号を出力する電力増幅器と；前記送信ＲＦ信号から分岐されたフィードバックＲＦ信号に対しローカル信号を用いて直交復調を行って前記帰還Ｉ／Ｑ信号を生成する直交復調器と；前記合成器への前記帰還Ｉ／Ｑ信号の入力をオン／オフするためのスイッチと；前記送信ＲＦ信号の電力を設定可能な電力設定部と；前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と；前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の位相差を検出して位相差検出信号を生成する位相差検出器と；前記位相差検出信号を前記信号振幅で規格化して規格化位相差信号を生成するために、前記入力Ｉ／Ｑ信号及び前記帰還Ｉ／Ｑ信号のいずれかの信号振幅が基準値より大きい期間は前記位相差検出信号の現在の値を用いて前記規格化を行い、前記信号振幅が前記基準値より小さくなると前記位相差検出信号の前記信号振幅が前記基準値より小さくなる前の値を用いて前記規格化を行う規格化器と；前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と；前記スイッチがオフの期間に、前記電力が設定された状態の下で、前記振幅差を最小化する少なくとも一つの振幅制御信号、及び前記位相差を最小化する少なくとも一つの位相制御信号を生成するように構成される制御信号生成器と；前記振幅制御信号及び前記位相制御信号を記憶するメモリと；前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックＲＦ信号の振幅を調整する振幅調整器と；前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器；及びカーテシアンループに対して、前記スイッチがオフのとき第１のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第１のループ利得より高い第２のループ利得を設定する利得設定部を具備する、カーテシアンループを用いた無線送信装置を提供する。

本発明の他の観点によると、送信すべき入力Ｉ／Ｑ信号と帰還Ｉ／Ｑ信号とを合成して合成Ｉ／Ｑ信号を生成する合成器と；前記合成Ｉ／Ｑ信号を直交変調して直交変調信号を生成する直交変調器と；前記直交変調信号を増幅して送信ＲＦ信号を出力する電力増幅器と；前記送信ＲＦ信号から分岐されたフィードバックＲＦ信号に対しローカル信号を用いて直交復調を行って前記帰還Ｉ／Ｑ信号を生成する直交復調器と；前記合成器への前記帰還Ｉ／Ｑ信号の入力をオン／オフするためのスイッチと；前記送信ＲＦ信号の電力を設定可能な電力設定部と；前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と；前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の位相差を検出して位相差検出信号を生成する位相差検出器と；前記位相差検出信号を前記信号振幅で規格化して規格化位相差信号を生成するために、前記信号振幅に従って遮断周波数が変化するように構成された低域通過フィルタを含み、該低域通過フィルタによって前記位相差検出信号をフィルタリングして前記規格化位相差信号を生成する規格化器と；前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と；前記スイッチがオフの期間に、前記電力が設定された状態の下で、前記振幅差を最小化する少なくとも一つの振幅制御信号、及び前記位相差を最小化する少なくとも一つの位相制御信号を生成するように構成される制御信号生成器と；前記振幅制御信号及び前記位相制御信号を記憶するメモリと；前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックＲＦ信号の振幅を調整する振幅調整器と；前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器；及びカーテシアンループに対して、前記スイッチがオフのとき第１のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第１のループ利得より高い第２のループ利得を設定する利得設定部を具備する、カーテシアンループを用いた無線送信装置を提供する。

本発明によれば、特にカーテシアンループを開の状態から閉の状態にしたときの送信電力の過渡応答時間を短縮することができる。従って、送信電力制御が必要となる無線通信システムにおいても、送信電力に応じてカーテシアンループを開閉することができるので、低消費電力化が図られる。また、高精度に位相差信号を抽出できるため、平均化に必要な時間が低減でき、高速な位相差キャリブレーションが可能となる。

本発明の一実施形態に従う無線送信装置を示すブロック図 電力増幅器の出力の終端法の他の例を示す図 コントローラの機能を説明する図 コントローラの具体例を示すブロック図 入力Ｉ／Ｑ信号と帰還Ｉ／Ｑ信号との関係を示す図 コントローラの他の具体例を示すブロック図 キャリブレーションモードの処理手順を示すフローチャート 送信モードの処理手順を示すフローチャート カーテシアンループについて説明するための帰還系システムを示す略図 カーテシアンループを閉じたときの過渡応答及びカーテシアンループをとじたまま送信電力を変えたときの過渡応答を示す図 起動時キャリブレーションモードの処理手順を示すフローチャート 起動時キャリブレーションモード後の送信モードの処理手順を示すフローチャート 本発明の他の実施形態に従うアナログフィードバックを用いた無線送信装置の一部を示すブロック図 可変減衰器の具体例を示す回路図 プロセスばらつき補償付きインタフェースを示す回路図 直交復調器のためのローカル信号供給経路を示す回路図 移相器の具体例を示す回路図 移相器の他の具体例を示す回路図 振幅／位相検出回路を示す回路図 差分検出回路の回路図 極性反転スイッチ及びベースバンド増幅器の具体例を示す回路図 極性反転スイッチ及びベースバンド増幅器の他の具体例を示す回路図 位相比較器の一部の詳細を示すブロック図 位相比較器に含まれる振幅規格化器の第１の例を示すブロック図 図２４中の除算器の具体例を示す回路図 位相比較器に含まれる振幅規格化器の第２の例を示すブロック図 位相比較器に含まれる振幅規格化器の第３の例を示すブロック図 位相比較器に含まれる振幅規格化器の第４の例を示すブロック図 位相比較器に含まれる振幅規格化器の第５の例を示すブロック図

以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施形態）
図１を参照して本発明の一実施形態に従う無線送信装置について説明する。図１において、入力端子１１，１２には図示しないベースバンド処理部あるいはコントローラ４０からの送信すべき変調された入力Ｉ／Ｑ信号Ｉ，Ｑが入力される。入力Ｉ／Ｑ信号Ｉ，Ｑは、合成器１３，１４によって後述する帰還Ｉ／Ｑ信号ＦＩ，ＦＱと合成（加算または減算）され、合成Ｉ／Ｑ信号が生成される。合成Ｉ／Ｑ信号は、ベースバンド増幅器１５により増幅されることによって、直交変調器１６に入力される。ベースバンド増幅器１５は、好ましくは可変利得増幅器が用いられ、さらに必要に応じて無線送信装置の安定性を確保するためのフィルタ機能も含まれる。

直交変調器１６は、ミキサ１７，１８とローカル発振器２０からの周波数ｆLOの原ローカル信号を位相シフトして直交ローカル信号、すなわち９０°異なる位相の二つのローカル信号を生成する９０°移相器１９を有する。ミキサ１７，１８ではベースバンド増幅器１５からの合成Ｉ／Ｑ信号の各々と直交ローカル信号の各々とが乗算される。直交変調器１６では、さらにミキサ１７，１８の出力信号が加算されることによって、直交変調信号が生成される。

直交変調器１６から出力される直交変調信号は、可変減衰器２１及びドライバ増幅器２２を介して電力増幅器２３に入力され、電力増幅器２３により所要電力レベルまで増幅されることによって送信ＲＦ信号が生成される。送信ＲＦ信号は電力分岐器である電力カップラ２４を介してアンテナ２５に供給され、アンテナ２５から空間へ放射される。以下、送信ＲＦ信号の電力を送信電力という。

電力増幅器２３の出力端子は、アンテナスイッチ２６によって終端素子、この例では抵抗Ｒを介して適宜終端される。終端素子として抵抗Ｒに代えて他の線形素子を用いることも可能である。なお、図１では電力増幅器２３の出力端子を無線機のグラウンドＧＮＤに抵抗Ｒを介して終端しているが、図２に示すように電力増幅器２３の出力端子にアイソレータ３７が接続される場合、アイソレータ３７の出力端子を抵抗Ｒなどで終端することもできる。以降、簡単のため図１に示したように電力増幅器２３の出力端子を終端する場合を例にとり説明する。

電力カプラ２４では送信電力の一部が分岐され、帰還ＲＦ信号が生成される。帰還ＲＦ信号は、可変減衰器２７及び低雑音増幅器２８を介して直交復調器３０に入力される。可変減衰器２７は、帰還ＲＦ信号の振幅を調整するための振幅調整器として用いられる。

直交復調器３０は、ミキサ３１，３２とローカル発振器２０から可変移相器２９を介して供給される周波数ｆLO1の原ローカル信号を位相シフトして直交ローカル信号、すなわち９０°異なる位相の二つのローカル信号を生成する９０°移相器３３を有する。可変移相器２９は、直交ローカル信号の位相を調整するための位相調整器として用いられる。ミキサ３１，３２では、入力される帰還ＲＦ信号と直交ローカル信号の各々とが乗算されることによって、帰還Ｉ／Ｑ信号ＦＩ，ＦＱが生成される。

帰還Ｉ／Ｑ信号ＦＩ，ＦＱは、極性反転機能を有するスイッチ３４を介して合成器１３，１４に帰還される。カーテシアンループは、電力カプラ２４〜可変減衰器２７〜低雑音増幅器２８〜位相復調器３０〜合成器１３及び１４による帰還パスと合成器１３及び１４〜ベースバンド増幅器１５〜直交変調器１６〜・・・〜電力増幅器２３による送信パスとを含む帰還ループで構成される。スイッチ３４は、このカーテシアンループの開閉、具体的には合成器１３，１４への帰還Ｉ／Ｑ信号ＦＩ，ＦＱの入力をオン／オフするために設けられている。スイッチ３４がオンであれば、カーテシアンループは閉となり、スイッチ３４がオフであればカーテシアンループは開となる。

さらに、帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの間の振幅差を検出する振幅差検出器３５と、帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの位相比較を行って位相差を検出する位相比較器３６が設けられる。振幅差検出器３５からは帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの間の振幅差を表す振幅差検出信号Ｖ^DAが出力され、位相比較器３６からは帰還Ｉ／Ｑ信ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの間の位相差を主として表す位相差検出信号Ｖ^Dθが出力される。なお、後述する規格化位相差信号ＣＰＨＳと区別するため、Ｖ^Dθを複合位相差検出信号と呼ぶことにする。

振幅差検出器３５及び位相比較器３６については、後に詳しく説明する。また、位相比較器３６は後述するように位相差検出器と振幅規格化器及びリミッタからなる。

キャリブレーションを行う場合、スイッチ３４をオフ、すなわちカーテシアンループを開とする。以下、スイッチ３４がオフの状態をキャリブレーションモードと称する。信号を送信する場合は、スイッチ３４をオン、すなわちカーテシアンループを閉とする。これにより、カーテシアンループによる帰還が施される。この状態を送信モードと称する。コントローラ４０は、例えば図３に示すように主としてカーテシアンループの制御を司るように構成される。図２では、図１中に示した種々の制御信号がコントローラ４０から出力されることが示されている。

すなわち、コントローラ４０からは可変減衰器２７への振幅制御信号ＶAと、可変移相器２９への位相制御信号Ｖθと、可変移相器２９、スイッチ３４、振幅差検出器３５及び位相比較器３６への極性切替信号ｐ／ｍが出力される。振幅差検出器３５からの振幅差検出信号Ｖ^DA及び位相比較器３６からの複合位相差検出信号Ｖ^Dθは、コントローラ４０に入力される。さらに、コントローラ４０からは入力Ｉ／Ｑ信号Ｉ，Ｑ及びアンテナスイッチ２６への制御信号ＡＳも出力される。なお、コントローラ４０からの制御により入力Ｉ／Ｑ信号Ｉ，Ｑとして用いられる信号の種類が制御できるのであれば、必ずしもコントローラ４０からＩ，Ｑが出力されなくとも差し支えない。

（コントローラ４０の具体例その１）
図４は、コントローラ４０の具体例であり、制御信号生成器４１、デジタル−アナログ変換器（ＤＡＣ）４２、アナログ−デジタル変換器（ＡＤＣ）４３及びメモリ４４を有する。制御信号生成器４１によって生成されるデジタル値の制御信号がＤＡＣ４２によりアナログ信号に変換されることにより、振幅制御信号ＶA及び位相制御信号Ｖθが生成される。振幅制御信号ＶAは可変減衰器２７に供給され、位相制御信号Ｖθは可変移相器２９に供給される。

一方、振幅差検出器３５からの振幅差検出信号Ｖ^DA及び位相比較器３６からの複合位相差検出信号Ｖ^DθはＡＤＣ４３に取り込まれ、アナログ信号からデジタル値に変換される。メモリ４４は、制御信号生成器４１及びＡＤＣ４３に接続され、ＡＤＣ４３によりデジタル値に変換された振幅差検出信号及び複合位相差検出信号を記憶したり、記憶した振幅差検出信号及び複合位相差検出信号を制御信号生成器４１に出力したりするために用いられる。

（コントローラ４０の具体例その２）
コントローラ４０の他の具体例によると、図５に示されるようにＡＤＣ４３が除去され、代わりに振幅差検出器３５及び位相比較器３６にＡＤＣ４３が内蔵されている。ここではＡＤＣ４３は、振幅差検出器３５及び位相比較器３６で共有されているが、振幅差検出器３５及び位相比較器３６にそれぞれ内蔵されていても構わない。図５の例によると、振幅差検出器３５及び位相比較器３６からデジタル値の振幅差検出信号及び複合位相差検出信号が出力され、メモリ４４に直接取り込まれる。

図４及び図５では示されていないが、コントローラ４０にはさらに図１中に示したようにキャリブレーションモードと送信モードを選択的に設定するモード設定部４５、ループ利得設定部４６及び送信電力設定部４７が設けられる。

本実施形態では、カーテシアンループの開閉による応答時間を短くするために、帰還を施す前と後の各部の信号振幅の差をできるだけ小さくすることを目指す。すなわち、カーテシアンループによる帰還をかけた後の信号振幅を推定し、カーテシアンループを閉じて帰還をかける前にその信号振幅を設定することを目指す。このような処理を達成するために、以下の手順でカーテシアンループによる帰還をかける前に振幅及び位相を調整する。

（キャリブレーションモード）
以下、図６を用いてキャリブレーションモードにおける処理手順について説明する。図６の手順は、コントローラ４０によって制御される。

キャリブレーションモードを開始すると、スイッチ３４がオフされることによりカーテシアンループが開とされる（ステップＳ１０１）。このときアンテナ２５から送信ＲＦ信号が出力されないように、アンテナスイッチ２６を用いて電力増幅器２３の出力端子またはアイソレータ３７の出力端子が抵抗Ｒによって終端される。アンテナスイッチ２６には、電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端させるか否かを制御する制御信号ＡＳがコントローラ４０から供給される。

コントローラ４０では、電力設定部４５によって設定された所望の送信電力（Ｐiとする）が認識されている。コントローラ４０によってカーテシアンループが開の状態において送信用可変減衰器２１の減衰量がＰiに応じて設定されることにより、所望の送信電力Ｐiが設定される（ステップＳ１０２）。このとき送信電力が最大出力であれば送信ＲＦ信号は歪むが、キャリブレーションモードでは歪が大きくとも特に問題はない。

送信ＲＦ信号の電力の一部である帰還ＲＦ信号は電力カプラ２４、可変減衰器２７及び低雑音増幅器２８を介して直交復調器３０に入力され、帰還Ｉ／Ｑ信号ＦＩ，ＦＱが生成される。振幅差検出器３５によって帰還Ｉ／Ｑ信号ＦＩ，ＦＱと入力Ｉ／Ｑ信号Ｉ，Ｑとの振幅差ΔＡが検出され、この振幅差ΔＡが最小となるようにコントローラ４０により可変減衰器２７への振幅制御信号ＶAが設定される。

ここで、入力Ｉ／Ｑ信号Ｉ，Ｑの振幅はＩ²＋Ｑ²の根で定義され、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅はＦＩ²＋ＦＱ²の根で定義される。ここでは、簡単のため入力Ｉ／Ｑ信号Ｉ，Ｑの振幅はＩ²＋Ｑ²、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅はＦＩ²＋ＦＱ²とする。

帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅と入力Ｉ／Ｑ信号Ｉ，Ｑの振幅を等しくするようにするため、振幅差検出器３５から出力される振幅差検出信号Ｖ^DAが０に近づくように、コントローラ４０によって可変減衰器２７の減衰量が制御される。ここで、Ｖ^DAは以下の式（１）で表される。

式（１）の右辺を定数倍して振幅差検出信号Ｖ^DAを算出してもよい。式（１）は、右辺に乗じる定数が１の場合である。

図４及び図５に示したように、コントローラ４０から可変減衰器２７に供給される振幅制御信号ＶAがＤＡＣ４２により発生されるアナログ信号である場合、振幅制御信号ＶAの生成時に制御信号生成器４１からＤＡＣ４２に入力されるデジタル値は、逐次的に増加または減少される。これにより単調増加または単調減少する振幅制御信号ＶA（これを振幅キャリブレーション制御信号という）が生成され、この振幅キャリブレーション制御信号によって帰還ＲＦ信号の振幅が調整される（ステップＳ１０３）。これに伴い、振幅差検出器３５により帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との振幅差が検出され、振幅差検出信号Ｖ^DAが出力される。振幅差検出信号Ｖ^DAの零クロスポイントに最も近い、すなわちＶ^DAが正から負もしくは負から正に切り替わるときの振幅キャリブレーション制御信号は、所望の振幅調整量を与える。これにより送信ＲＦ信号の振幅と帰還ＲＦ信号の振幅がほぼ等しくなる。言い換えれば、後述するループ利得はほぼ１となる。振幅差検出信号Ｖ^DAの零クロスポイントに最も近い振幅キャリブレーション制御信号は、帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との振幅差を最小化する振幅制御信号ＶAとして用いられる。

こうして生成される振幅制御信号ＶAは、ＡＤＣ４３によりデジタル値に変換され、次の位相調整時及び後の送信モードで用いるために、メモリ４４に記憶される（ステップＳ１０４）。メモリ４４に記憶されたデジタル値は、次の位相調整時に読み出され、制御信号生成器４１及びＤＡＣ４２を経て可変減衰器２７に設定される。

ステップＳ１０４で振幅制御信号ＶAがメモリ４２に記憶された後、位相比較器３６によって検出される位相差θに基づきコントローラ４０から出力される位相制御信号Ｖθによって可変移相器２９が制御される。これにより直交復調器３０に供給されるローカル信号の位相、言い換えれば帰還Ｉ／Ｑ信号の位相が調整される（ステップＳ１０５）。

図７は、Ｉ−Ｑ平面上に入力Ｉ／Ｑ信号Ｉ，Ｑと帰還Ｉ／Ｑ信号ＦＩ，ＦＱを描いたものである。先の可変減衰器２７の減衰量制御により、Ｉ²＋Ｑ²＝ＦＩ²＋ＦＱ²になっているものとする。ベクトル（Ｉ，Ｑ）とベクトル（ＦＩ，ＦＱ）の位相差はθであるので、

となる。

入力Ｉ／Ｑ信号Ｉ，Ｑと帰還Ｉ／Ｑ信号ＦＩ，ＦＱとの位相差θを表す位相差検出信号ＰＨＳをＦＩ×Ｑ−ＦＱ×Ｉとすると、ＰＨＳは以下のようになる。

一方、位相差θが０またはπシフトしているのを検出するため、以下に示す符号検出信号ＰＬを定義する。

ＦＩ²＋ＦＱ²＞＞０のとき、位相差検出信号ＰＨＳの０近傍時は、位相差θは０近傍またはπ近傍である。この違いを判定するために、式（５）のＰＬの値を参照する。θが０近傍時ではＰＬは正、θがπ近傍時ではＰＬは負になる。

θ＝０°を検出するために、位相制御信号Ｖθを逐次大きくしていき、位相差検出信号ＰＨＳと符号検出信号ＰＬの値を検出する。ここで、コントローラ４０から可変移相器２９に供給される位相制御信号ＶθがＤＡＣ４２から出力されるアナログ信号である場合、位相制御信号Ｖθの生成時に生成器４１からＤＡＣ４２に入力されるデジタル値は、逐次的に増加または減少される。これにより単調増加または単調減少する位相制御信号Ｖθ（これを位相キャリブレーション制御信号という）が生成され、この過程で位相差検出信号ＰＨＳをほぼ０°にする位相キャリブレーション制御信号が帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との位相差θを最小化する位相制御信号Ｖθとして求められる。さらに、このときの符号検出信号ＰＬの符号に従って、スイッチ３４により合成器１３，１４に帰還される帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性が制御される。図１ではコントローラ４０から出力される極性切替信号ｐ／ｍにより、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性が設定できる。符号検出信号ＰＬが正であれば帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性は正に設定され、ＰＬが負であれば帰還Ｉ／Ｑ信号ＦＩ，ＦＱの極性は負に設定される。

以上の操作により得られるθ＝０近傍の位相キャリブレーション制御信号である位相制御信号Ｖθは、ＡＤＣ４３によりデジタル値に変換され、後の送信モードで用いるためにデジタル値としてメモリ４４に記憶され（ステップＳ１０６）、キャリブレーションモードが終了する。

ここではＦＩ²＋ＦＱ²＞＞０を仮定したが、ＦＩ²＋ＦＱ²＞＞０でない場合には、θ＝０°近傍でなくとも位相差検出信号ＰＨＳの値は０近傍になる。従って、振幅一定のトーン信号を用いずに、変調信号すなわち入力Ｉ／Ｑ信号Ｉ，Ｑを用いてキャリブレーションを行うと、位相差θの検出誤差が大きくなる。ただし、ＦＩ²＋ＦＱ²は正であるため、極性は正確に判断できる。位相差θの検出誤差を小さくするために、位相差検出信号ＰＨＳを例えば入力Ｉ／Ｑ信号の振幅ＦＩ²＋ＦＱ²で除して規格化を行うことにより、送信波の振幅信号に依存しないsinθの信号である規格化位相差信号ＣＰＨＳを生成することができる。すなわち、規格化位相差信号ＣＰＨＳは

ここでＡ_１は係数，で表される。

式（６）に示される規格化位相差信号ＣＰＨＳを用いて、例えば逐次比較法に従ってθ＝０°近傍になる位相制御信号Ｖθの値をメモリ４４に格納する。ここまでがキャリブレーションモードである。なお、複合位相差検出信号Ｖ^Dθは規格化位相差信号ＣＰＨＳ及び符号検出信号ＰＬのペアを意味する。

上述したキャリブレーションモードの操作をまとめると、カーテシアンループが開の状態において、まず所望の送信電力（Ｐi）近傍において所定のループ利得（ここでは、ループ利得１）が得られるように可変減衰器２７に与える振幅制御信号ＶAを調整する。次に、帰還Ｉ／Ｑ信号と入力Ｉ／Ｑ信号との位相差が１８０°となるように可変移相器２９に与える位相制御信号Ｖθを調整する。振幅調整の後に位相調整を行うことにより、位相調整を精度よく行うことができる。

（送信モード）
次に、図８を用いて送信モードでの処理手順について説明する。図７の手順もコントローラ４０によって制御される。送信モードが開始すると、振幅制御信号ＶA及び位相制御信号Ｖθをメモリ４４からロードして可変減衰器２７及び可変移相器２９に設定する（ステップＳ２０１）。次に、スイッチ３４をオンとすることにより、カーテシアンループを閉じる（ステップＳ２０２）。ただし、このときは必要に応じて電力増幅器２３の出力端子またはアイソレータ３７の出力端子は抵抗Ｒを介して終端させておく。

この後、ループ利得を増加させ（ステップＳ２０３）、送信を行う（ステップＳ２０４）。ステップＳ２０１においてカーテシアンループを閉じると同時に、スイッチ２６を切り替えて電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端することを中止し、代わってアンテナ２５に接続するように設定する。または、過渡応答時間を考慮し、カーテシアンループを閉じてから過渡応答時間だけ遅らせて電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端することを中止する。

次に、ステップＳ２０３におけるループ利得増加の処理の意義について説明する。カーテシアンループはＩ，Ｑの２次元のループであるが、簡単のため１次元のループとして考え、図９に示されるような１次元の帰還系を仮定する。一般に帰還系では、増幅段の利得（裸利得）をＧ、帰還率をβ、入力をＩ／Ｑ、出力をＯｕｔとすれば、以下の関係が成り立つ。

帰還後の利得はＧ／（１＋Ｇβ）で表される。Ｇβはループ利得と呼ばれる。１＋Ｇβ＝０のとき分母が０となるため、帰還系は不安定になる。１＋Ｇβ＝０は、入力信号から帰還信号の減算を行った場合、Ｇβが１で位相が１８０°回ったとき状態である。カーテシアンループにおいても、このような状態となる周波数が存在しない条件で帰還をかける必要がある。本実施形態においては、カーテシアンループを閉じると１＋Ｇβ＝２となり、利得が半分になるばかりか、歪の改善を見込むこともできない。

一方、前述したキャリブレーションモードが終了した後に送信モードに移行し、カーテシアンループを閉じて帰還を施すと、図９に示すＧβ＝１の状態と等価な状態となる。そこで、図８の手順ではステップＳ２０１で予め設定された送信電力に対応する振幅制御信号ＶA及び位相制御信号Ｖθをロードした後、ステップＳ２０２でカーテシアンループを閉じ、次のステップＳ２０３でループ利得Ｇβを１より大きくし、Ｇの影響を小さくする。具体的には、スイッチ３４をオンにして、カーテシアンループ開の状態から所定の極性でカーテシアンループ閉の状態とした後、ループ利得Ｇβを大きくする。

ループ利得Ｇβを変化させるための調整対象は、ベースバンド増幅器１５から電力増幅器２３までの利得に相当するＧであり、βについては変化させないことが望ましい。βはカーテシアンループをかけた場合の利得に相当するので、これを変えると設定すべき利得が変化してしまうからである。本実施形態では、利得Ｇを高めるために、図１中に示したようにループ利得設定部４６によりベースバンド増幅器１５の利得を上げる。ここでは、カーテシアンループ開の状態でのループ利得Ｇβが１であったため、ベースバンド増幅器１５の利得変更分が全体のループ利得になる。

ループ利得が１より十分大きいと仮定すると、所望の送信出力はキャリブレーションモードにおいてカーテシアンループ開のときに設定した、帰還パス内の可変減衰器２７の減衰量（振幅調整量）により決まる。このような振幅調整量の設定によって、帰還Ｉ／Ｑ信号ＦＩ，ＦＱの振幅は入力Ｉ／Ｑ信号Ｉ，Ｑの振幅と等しくなるので、入力端子１１，１２から電力増幅器２３の出力端までの利得（入力Ｉ／Ｑ信号Ｉ，Ｑに対する送信出力の利得）と、カーテシアンループの帰還パスの利得（減衰量の逆数）は等しくなる。従って、カーテシアンループを閉じてから送信出力を調整する必要はない。

ステップＳ２０３の処理を行うと、帰還Ｉ／Ｑ信号の振幅はカーテシアンループが開のときとほぼ同じ振幅に設定されるので、カーテシアンループを閉じたときの過渡応答時間はさらに短くなる。

図１０は、図６及び図８で説明した手順のような処理を行わずにカーテシアンループを閉じたときの送信電力の過渡応答（Ｔ１）、及びカーテシアンループを閉じたまま送信電力を変えたとき（カーテシアンループを閉じた後に送信電力を設定したとき）の送信電力の過渡応答（Ｔ２）を示している。本実施形態によると、これらの過渡応答を改善することができる。

（送信終了処理）
次に、送信終了時の処理について述べる。送信終了時には、送信ベースバンド信号Ｉ，Ｑをランプダウンして送信電力を下げる。送信電力が所定のレベルまで下がれば、スイッチ３４をオフにすることで、カーテシアンループを開とする。次に、カーテシアンループの動作を止め、さらにループ利得の増分を元に戻す。例えば、ベースバンド増幅器１５の利得をカーテシアンループによる帰還が施される前の設定に戻すことにより、ループ利得を元の１に戻すことができる。

（送信電力変更処理）
次に、送信電力変更時の処理について述べる。送信電力レベルをある程度以上小さく設定する場合、カーテシアンループによる線形化は必要とされないため、カーテシアンループの動作を止める。この場合は、上述した送信停止時と同様のシーケンスをとる。

または、第１ステップでスイッチ３４をオフにしてカーテシアンループを開にするとともに、前記の利得Ｇを下げる。すなわち、利得偏差を小さくするために行ったループ利得の増分を元に戻す。一例としてベースバンド増幅器１５の利得を元に戻す。次に、第２ステップで、カーテシアンループを止める。

送信電力レベルを変更するがカーテシアンループの動作が必要な場合は、以下のようにする。第１ステップまでの手順を行った後、図６で説明したキャリブレーションモードの手順を踏んで、利得変更後を模擬した送信電力をカーテシアンループ開の状態で設定するとともに、前記の位相調整を行う。その後、送信モードに移行する。または、送信モードを維持したままβを所定のレベルまで下げるとともに、増幅段の利得Ｇをβを下げた分だけ上げてもよい。

図６に示したキャリブレーションモードによると、図８に示した送信動作の直前に振幅及び位相の調整が行われる。従って、カーテシアンループを施す前、または送信電力を変更する前に、必ず振幅制御信号及び位相制御信号を取り込むため、オープンループで試験を行うことが前提となっている。

これに対し、以下に説明する他のキャリブレーションモードは、送信前のキャリブレーション時間をさらに短縮化することを目的とし、キャリブレーションモードを無線送信装置の立ち上げ時もしくは無線送信装置が搭載された集積回路（ＩＣ）の出荷検査時に行うことを想定している。従って、以下に説明するキャリブレーションモードを便宜上起動時キャリブレーションと呼ぶが、必ずしも起動時に行うことに限定はされない。

（起動時キャリブレーションモード）
図１１は、起動時キャリブレーションモードにおける処理手順を示している。図１１では、送信出力をステップ的に変化させ、各送信出力における振幅制御信号ＶA及び位相制御信号Ｖθを調整して記憶するところが図６と異なっている。

まず、キャリブレーションモードを開始すると、スイッチ３４がオフされることによりカーテシアンループが開とされる（ステップＳ１１１）。このときアンテナ２５から送信ＲＦ信号が出力されないように、アンテナスイッチ２６を用いて電力増幅器２３の出力端子またはアイソレータ３７の出力端子が抵抗Ｒによって終端される。

次に、ステップＳ１１２でｉ＝１に設定された後、送信電力Ｐiが設定される（ステップＳ１１３）。最初はＰi=1が設定される。この後、図６のステップＳ１０３〜Ｓ１０６と同様に、帰還ＲＦ信号の振幅調整（ステップＳ１１４）、振幅制御信号ＶAの記憶（ステップＳ１１５）、帰還Ｉ／Ｑ信号（ローカル信号）の位相調整（ステップＳ１１６）及び位相制御信号Ｖθの記憶（ステップＳ１１７）が行われる。

ステップＳ１１８でｉがＩに達したと判断されるまで、ステップＳ１１９でｉが１ずつインクリメントされてステップＳ１１３〜Ｓ１１７の処理が繰り返される。このとき送信電力設定ステップＳ１０３では、ｉが１インクリメントされる毎に例えば１ｄＢステップで送信電力が上昇する。このようにして各送信出力において調整された振幅制御信号ＶA及び位相制御信号Ｖθがメモリ４４に記憶され、起動時キャリブレーションモードが終了する。

（送信モード）
次に、図１２を用いて図１１で説明した起動時キャリブレーションが行われた後、送信中にカーテシアンループをかける場合の処理を説明する。まず、スイッチ３４をオフとしてカーテシアンループが開の状態で動作を開始し、所望の送信電力Ｐiを設定する（ステップＳ２１１）。

図１１のステップＳ１１５及びＳ１１７では、各送信電力Ｐi（ｉ＝１〜Ｉ）における振幅制御信号ＶA及び位相制御信号Ｖθがメモリ４４に記憶されている。そこで、ステップＳ２１１で設定された送信電力に対応する振幅制御信号ＶA及び位相制御信号Ｖθをメモリ４４からロードして可変減衰器２７及び可変移相器２９に設定する（ステップＳ２１２）。ただし、このときは電力増幅器２３の出力端子またはアイソレータ３７の出力端子は抵抗Ｒを介して終端させておく。

この後、所定時間が経ってからスイッチ３４をオンにしてカーテシアンループを閉にする（ステップＳ２１３）。このとき、電力増幅器２３の出力端子またはアイソレータ３７の出力端子を終端することを中止する。

次に、図８のステップＳ２０３と同様に例えばベースバンド増幅器１５の利得を高く設定してループ利得を上げ（ステップＳ２１４）、送信を開始する（ステップＳ２１５）。

送信終了処理及び送信電力変更処理については、先と同様であるため説明を省く。ただし、送信電力を変える場合で、しかもカーテシアンループの動作が必要な場合は、第１のステップとしてスイッチ３４をオフとしてカーテシアンループを開とし、第２のステップとして利得Ｇを下げる。すなわち、ループ利得の増分をもとに戻す。振幅制御信号ＶA及び位相制御信号Ｖθが既にメモリ４４に記憶されているので、第２ステップまでの手順でカーテシアンループを動作させた後、所定の送信電力において図１２の手順で送信を行えばよい。または、送信モードを維持したままβを所定のレベルまで下げるとともに、増幅段の利得Ｇをβを下げた分だけ上げてもよい。

図１１で説明した起動時キャリブレーションモードにおいては、まず図４または図５に示したコントローラ４０内の制御信号生成器４１によって生成される制御信号のデジタル値に、初期値が与えられる。この状態で振幅差検出器３５及び位相比較器３６で得られる振幅差検出信号Ｖ^DA及び複合位相差検出信号Ｖ^Dθは、ＡＤＣ４３を介してデジタル値としてメモリ４４に格納される。

次に、制御信号のデジタル値が例えば１ステップインクリメントされ、そのときに振幅差検出器３５及び位相比較器３６で得られる振幅差検出信号Ｖ^DA及び複合位相差検出信号Ｖ^Dθが同様にデジタル値としてメモリ４４に格納される。同様の処理が所定回数（Ｎ回）繰り返される。こうしてメモリ４４に格納された振幅差検出信号Ｖ^DAのデジタル値の中から、式（１）に示すＶ^DAが０となるか、もしくはこれに最も近い値が選定され、これが制御信号生成器４１に取り込まれて振幅制御信号ＶAが生成される。

一方、メモリ４４に格納された複合位相差検出信号Ｖ^Dθのデジタル値の中から、式（６）に示す符号検出信号ＣＰＨＳが所定の符号となるか、式（４）に示すＰＨＳが０となるか、もしくはこれに最も近い値が選定され、これが制御信号生成器４１に取り込まれて位相制御信号Ｖθが生成される。メモリ４４に格納された振幅差検出信号Ｖ^DA及び複合位相差検出信号Ｖ^Dθのデジタル値のうち不要な情報、例えば選定された検出信号のデジタル値以外の情報は廃棄してもよい。

上述した手法は、コントローラ４０を介して行うフィードバックに基づいているので、デジタルフィードバックによる調整手法と呼ぶ。ここでは、式（１），（４）及び（６）に示したＶ^DA，ＰＨＳ及びＣＰＨＳはアナログ信号として求めることを想定したが、Ｉ，Ｑ，ＦＩ，ＦＱを例えば図５中に示したＡＤＣ４３によりデジタル値に変換した後、Ｖ^DA，ＰＨＳ及びＣＰＨＳをデジタル演算により求めるようにしてもよい。

以上述べたように、第１の実施形態ではカーテシアンループが開でかつ所望の送信電力が設定された状態の下で、振幅及び位相の誤差を最小化するような振幅制御信号及び位相制御信号が生成され、メモリ４４に記憶される。送信時にメモリ４４から振幅制御信号及び位相制御信号がロードされ、帰還ＲＦ信号の振幅調整を行う可変減衰器２７及び帰還回路内での直交復調に用いられるローカル信号の位相を調整するための可変移相器２９にセットされる。従って、カーテシアンループが開のときと閉のときの送信電力の差を小さくできるので、カーテシアンループを開の状態から閉の状態にしたときの送信電力の過渡応答時間が効果的に短縮される。

（第２の実施形態）
第１の実施形態では、デジタルフィードバックによるキャリブレーションモード時の振幅調整及び位相調整の手法では、コントローラ４０を介してフィードバック制御が行われる。しかし、キャリブレーションモードにおいてコントローラ４０を介さずに、アナログ処理のみで送信モードで必要な振幅制御信号及び位相制御信号を生成することも可能である。ただし、アナログ処理で得られる制御信号はアナログ信号であるので、後の送信モードのためにアナログの制御信号をコントローラ４０に取り込み、ＡＤＣ４３によりデジタル値に変換してメモリ４４に格納する必要がある。

以下、本発明の第２の実施形態としてアナログフィードバックにより振幅制御信号及び位相制御信号を生成する手法について図１３を用いて説明する。図１３は、図１と共通の一部と、新たに加えられた制御信号フィードバックループ内のスイッチ５１，５２を示している。キャリブレーションモードにおいて、振幅制御信号ＶA及び位相制御信号Ｖθは以下のようにして生成される。

まず、アナログフィードバックにより振幅制御信号ＶAを生成する手法について説明する。カーテシアンループの帰還回路内のスイッチ３４はオフとなっており、かつ電力増幅器２３の出力端子またはアイソレータ３７の出力端子は終端され、カーテシアンループの帰還パス内の可変減衰器２７には、電力増幅器２３の出力の送信ＲＦ信号から分岐された一部の微小な電力が帰還ＲＦ信号として入力されている。また、カーテシアンループの帰還回路の電源はすでに投入されているとする。帰還ＲＦ信号の振幅調整時には、スイッチ５１はオン、スイッチ５２はオフとされる。スイッチ５２のオフ時には、可変移相器２９には所定の基準制御信号が印加されているとする。

振幅差検出器３５及び位相比較器３６では、第１の実施形態と同様に入力Ｉ／Ｑ信号Ｉ，Ｑ及び帰還Ｉ／Ｑ信号ＦＩ，ＦＱに対して式（１）の処理がアナログ処理によって行われる。これにより、アナログの振幅差検出信号Ｖ^DA（もしくはＶ^DAの定数倍の信号）が可変減衰器２７に振幅制御信号ＶA（これを振幅キャリブレーション制御信号という）として入力される。すなわち、可変減衰器２７〜低雑音増幅器２８〜直交復調器３０〜振幅差検出器３５の帰還ループにより、ＶAの安定点がＦＩ＝Ｉ，ＦＱ＝Ｑの点に近似できることになる。

例えば、可変減衰器２７の入力端子ＲＸINの信号振幅が大きく、（ＦＩ，ＦＱ）のベクトルの振幅ｍＭが（Ｉ，Ｑ）のベクトルの振幅Ｍに比べ十分大きいとすると、式（１）よりＶ^DAは正の大きな値となり、このＶ^DAが可変減衰器２７への振幅制御信号ＶAに帰還される。ここで、可変減衰器２７の特性として振幅制御信号ＶAが大きいほど減衰量が大きくなるように設計されているとする。振幅調整器ＶAとして大きなＶ^DAが入力されるので、可変減衰器２７の減衰量は大きくなる。これにより振幅ｍＭは小さくなり、振幅Ｍとほぼ等しい値で収束する。収束した振幅ｍＭの値は、コントローラ４０内でＡＤＣ４３を介してデジタル値として取り込まれ、メモリ４４に格納される。この後、スイッチ５１がオフとされると共に、コントローラ４０から可変減衰器２７に振幅制御信号ＶAが入力される。これについては後で述べる。

次に、同様にアナログフィードバックにより位相制御信号Ｖθを生成する手法について説明する。位相調整時には、スイッチ５１はオフ、スイッチ５２はオンとされる。スイッチ５２のオンにより、可変移相器２９〜直交復調器３０〜位相差調整器３６からなる位相制御ループが形成される。

この位相制御ループにおいて、式（４）により（ＦＩ，ＦＱ）のベクトルと（Ｉ，Ｑ）のベクトルとの位相差θが検出される。（ＦＩ，ＦＱ）のベクトルと（Ｉ，Ｑ）のベクトルが同相あるいは逆相であればsinθ＝０を満足するので、その点で収束する。ただし、θが０°であるかπであるかが区別できないため、その区別は式（５）中のcosθの値で行われる。cosθが正であれば０°すなわち同相と判定され、負であればπすなわち逆相と判定される。こうして得られるＶθの値とcosθの値はコントローラ４０内でＡＤＣ４３を介して取り込まれ、メモリ４４に格納される。

カーテシアンループを閉じるときは、スイッチ３４がオンとされると共に、cosθの極性に応じてスイッチ３４で接続の極性が選択される。一方、位相制御信号Ｖθに関しては、スイッチ５２がオフとされた後、ＡＤＣ４３で検出される電圧と同じ電圧が制御信号生成器４１及びＤＡＣ４２を介して位相制御信号Ｖθとして生成される。

こうしてメモリ４４に格納された振幅制御信号ＶA及び位相制御信号Ｖθの値は、送信モードにおいて用いられる。また、メモリ４４に格納された振幅制御信号ＶAはキャリブレーション時に位相制御信号Ｖθを調整するときにも用いられる。

ここで、コントローラ４０について述べる。図１３に示すように、コントローラ４０のＤＡＣ４２がスイッチ５３，５４を介して可変減衰器２７及び可変移相器２９に接続されており、ＡＤＣ４３がスイッチ５１，５２を介して振幅差検出器３５及び位相比較器３６に接続されている。スイッチ５１をオンとすることで、振幅制御信号ＶAがコントローラ４０のＡＤＣ４３を介してメモリ４４に取り込まれ、スイッチ５２をオンとすることで、位相制御信号ＶθがＡＤＣ４３を介してメモリ４４に取り込まれる。また、送信モード開始時に、スイッチ５３をオンとすることで振幅制御信号ＶAが可変減衰器２７にロードされ、スイッチ５４をオンとすることで、位相制御信号ＶθがＤＡＣ４３を介して可変移相器２９にロードされる。

次に、第１及び第２の実施形態におけるカーテシアンループ内の各構成要素の具体例について説明する。
（可変減衰器の具体例）
図１４は、可変減衰器の具体例を示している。図１４において破線で囲まれたブロックはダミー減衰器であり、ＡＴＴで示されるブロックはダミー減衰器と同一回路の減衰器である。ダミー減衰器は、ＭＯＳＦＥＴ Ｍ１−Ｍ５及び抵抗Ｒ１，Ｒ２を含む可変減衰器である。減衰器ＡＴＴは、ダミー減衰器と同一構成であるため、ＭＯＳＦＥＴ Ｍ１−Ｍ５及び抵抗Ｒ１，Ｒ２が存在するものとして説明する。

ＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３は信号をグランドＧＮＤにシャントするパスを形成し、グランドＧＮＤへ流れる信号の量を制御する。一方、ＭＯＳＦＥＴ Ｍ４，Ｍ５はスルーパスを形成し、次段の回路に伝える信号の量を制御する。抵抗Ｒ１はＭ４，Ｍ５のゲート端子に直流成分を伝えるために用いられる。

演算増幅器ＯＰ１の＋入力端子には抵抗ＲBとＲTの一端が接続され、ＲBの他端は電源ＶDDに接続され、ＲTの他端はグランドＧＮＤに接続される。もう一つの抵抗ＲBの一端はＶDDに接続され、他端はダミー減衰器のＭＯＳＦＥＴ Ｍ５のドレイン端子に接続される。もう一つの抵抗Ｒの一端はＧＮＤに接続され、他端はダミー減衰器のＭＯＳＦＥＴ Ｍ４のソース端子に接続される。ダミー減衰器の二つの抵抗Ｒ1の共通端子は演算増幅器ＯＰ１の出力端子、及び減衰器ＡＴＴの抵抗Ｒ1の共通端子に接続される。利得制御信号ＶC1は、ダミー減衰器及び減衰器ＡＴＴ内のＭＯＳＦＥＴ Ｍ１，Ｍ２，Ｍ３のゲート端子に与えられる。

図１４の構成によると、利得制御信号ＶC1と減衰器ＡＴＴの利得（＝OUT/IN）はｄＢ直線性（linear-in-dB）の特性を示すことが文献H. Dogan, et. al., “A DC-10GHz Linear-in-dB Attenuator in 0.13um CMOS Technology,” IEEE 2004 CICC, pp.609-612.に記載されている。

（しきい値ばらつき補償インタフェース）
図１４の可変減衰器では、ＭＯＳＦＥＴ のプロセスばらつきによるしきい値ばらつき(Ｖth fluctuation）が生じると、利得制御信号ＶC1が一定でもＭＯＳＦＥＴの抵抗が変化してしまう。ＭＯＳＦＥＴの出力抵抗は、ゲート−ソース間電圧ＶGSからしきい値電圧Ｖthを引いた値に依存するからである。また、後述する可変移相器においてもＭＯＳＦＥＴ のしきい値ばらつきが問題となる場合がある。

図１５は、このようなＭＯＳＦＥＴ のしきい値ばらつきを補償する回路の例を示している。図１５のしきい値ばらつき補償回路は、例えば図１３における可変減衰器２７の振幅制御信号ＶAの入力側及び図１３における可変移相器２９の位相制御信号Ｖθの入力側のいずれか一方または両方にインタフェースとして挿入される。

図１５の回路は、基本的には基準電流Ｉrefと基準抵抗Ｒrefにより発生される基準電圧Ｉref×Ｒrefと制御電流Ｉcnt（Ｉcnt1，Ｉcnt2）を用いてＭＯＳＦＥＴ Ｍ１のしきい値ばらつきを補償するように構成される。ここで、制御電流Ｉcntは振幅制御信号ＶAまたは位相制御信号Ｖθを電流信号で表している。

スイッチＳＷA1がオン、スイッチＳＷA2がオフの場合、２系統用意されている制御電流Ｉcnt1，Ｉcnt2のうち、Ｉcnt1のみがスイッチＳＷA1を介してＭＯＳＦＥＴ Ｍ１に流れる。基準電圧Ｉref×Ｒrefは演算増幅器ＯＰ１の非反転入力端子に与えられ、ＯＰ１の出力端子はＭＯＳＦＥＴ Ｍ１のゲート端子に接続され、Ｍ１のドレイン端子はＯＰ１の反転入力端子に接続される。このような帰還系の働きにより、ＭＯＳＦＥＴ Ｍ１のドレイン電圧は基準電圧Ｉref×Ｒrefと等しくなるように制御される。従って、ＭＯＳＦＥＴ Ｍ１のしきい値電圧Ｖthが大きくなったならば、自動的にＭ１のゲート−ソース間電圧ＶGSはＶthの増加分だけ大きくなり、しきい値ばらつきは補償される。

次に、２つのスイッチＳＷA1，ＳＷA2と２つの制御電流Ｉcnt1，Ｉcnt2を用いる理由について述べる。図１３に示した第２の実施形態によると、キャリブレーションモード及び位相調整モードでは、振幅差検出器３５からの振幅差検出信号Ｖ^DAが振幅制御信号ＶAとして可変減衰器２７に与えられ、またキャリブレーションモードでは位相比較器３６からの複合位相差検出信号Ｖ^Dθが位相制御信号Ｖθとして可変移相器２９に与えられる。一方、送信モードではコントローラ４０からメモリ４４に記憶されているデジタル値がＤＡＣ４２を介して振幅制御信号ＶA及び位相制御信号Ｖθが出力され、可変減衰器２７及び可変移相器２９に与えられる。

このように特に図１３に示した第２の実施形態の場合、可変減衰器２７及び可変移相器２９への制御信号パスは、キャリブレーションモードと送信モードとで異なる。図１５のしきい値ばらつきインタフェースを用いると、可変減衰器２７及び可変移相器２９に対してそれぞれ２系統の制御信号パスを形成できる。

図１３では、スイッチ５１及び５２が設けられているが、これらは例えば図１５のスイッチＳＷA1によって代用できる。一方、図１５のＳＷA2のオン／オフは、例えば可変減衰器２７及び可変移相器２９へのコントローラ４０からの振幅制御信号ＶA及び位相制御信号Ｖθの伝達をオン／オフすることに対応する。

従って、キャリブレーションモードではＳＷA1をオン、ＳＷA2をオフとすることにより、可変減衰器２７には振幅差検出器３５からの振幅差検出信号Ｖ^DAが振幅制御信号ＶAとして与えられ、可変移相器２９には位相比較器３６からの複合位相差検出信号Ｖ^Dθが位相制御信号Ｖθとして与えられることになる。一方、送信モードでは逆にＳＷA1をオフ、ＳＷA2をオンとすることにより、可変減衰器２７にはコントローラ４０からの振幅制御信号ＶAが与えられ、可変移相器２９にはコントローラ４０からの位相制御信号Ｖθが与えられることになる。

（直交復調器のためのローカル信号供給経路）
図１及び図１３に示したように、直交復調器３０のミキサ３１，３２には、ローカル発振器２０からのローカル信号が可変移相器２９及び９０°移相器３３を介して供給される。図１６は、直交復調器３０のためのローカル信号供給経路であり、可変移相器２９及び９０°移相器３３に相当する部分を詳しく示している。

図１６において、ローカル発振器２０からのローカル信号ＬＯは、カスケード接続された移相器ＰＳ１，ＰＳ２に入力される。移相器ＰＳ１，ＰＳ２の移相量は、位相制御信号ＶPSCによって変化する。位相制御信号ＶPSCと図１の位相制御信号Ｖθの関係は後述する。移相器ＰＳ１，ＰＳ２から出力されるローカル信号は、バッファ回路ＣＫＢＵＦを介してフリップフロップＦＦに入力される。

フリップフロップＦＦでは、入力されたローカル信号が２分周され、９０°の位相差を持つ２つのローカル信号が生成される。フリップフロップＦＦから出力される２つのローカル信号は、Ｉ用ローカルバッファＩＣＫＢＵＦ及びＱ用ローカルバッファＱＣＫＢＵＦをそれぞれ介して直交復調器３０内のミキサ３１，３２に供給される。フリップフロップＦＦの出力では、ＬＯ信号の周波数は１／２倍となるので、ローカル発振器２０では直交復調器３０で必要なローカル信号の周波数の２倍の周波数のローカル信号を発生する必要がある。一方、フリップフロップＦＦの代わりに、例えば微分器と積分器を用いたＲＣ−ＣＲによる９０°移相器を用いてもよく、この場合は９０°移相器の入出力のローカル信号の周波数は等しくてよい。

移相器ＰＳ１，ＰＳ２には、極性切替信号Ｐｍθが入力されており、このＰｍθにより入力されるローカル信号の極性、すなわち位相を１８０°変えることが可能である。上述したように移相器ＰＳ１，ＰＳ２の後段の９０°移相器として、２分周を行うフリップフロップＦＦを用いることを想定すると、Ｐｍθによるローカル信号の１８０°の位相変化によって、ミキサ３１，３２に供給されるローカル信号の位相を９０°変えることができる。このようなＰｍθによるローカル信号の位相調整は、例えばプロセスの誤差により移相器ＰＳ１，ＰＳ２の可変範囲が減少したときに有効である。

（移相器の具体例その１）
図１７は、図１６中の移相器ＰＳ１，ＰＳ２の具体的な回路例を示している。図１７の移相器は、ＭＯＳＦＥＴ Ｍ１〜Ｍ５とキャパシタＣ１〜Ｃ４を有し、入力端子＋ＶIN，−ＶINに入力される差動信号を位相シフトして出力端子＋ＶOUT，−ＶOUTから出力する。Ｃ１，Ｍ３，Ｃ２，Ｃ３，Ｍ４，Ｃ４によって移相回路が形成される。電流源Ｉ１が共通ソース端子に接続されたＭ１，Ｍ２の差動ペアと、Ｍ１，Ｍ２のドレイン端子に接続されるＭ５，Ｍ６，Ｒ１，Ｒ２からなる同相レベル設定回路によって、移相回路のための駆動回路が形成される。

ＭＯＳＦＥＴ Ｍ３とＭ４は、位相制御信号ＶPSCにより抵抗値が変化する可変抵抗として動作する。可変抵抗では減衰器と同様にＭＯＳＦＥＴ の線形領域が使用されるようにするため、Ｍ３とＭ４ではドレイン−ソース間電圧ＶDS、ゲート−ソース間電圧ＶGS及びしきい値電圧ＶthがＶDS＜ＶGS−Ｖthの間系を満足するように設定される。位相制御信号ＶPSCによる制御範囲を広くするためには、ＭＯＳＦＥＴ Ｍ４のドレイン端子及びＭ３のソース端子の電位は電源電位またはＧＮＤ電位の近傍であることが望ましい。このためにキャパシタＣ３によってＭ４のドレイン端子の直流電位がブロックされ、キャパシタＣ２によってＭ３のソース端子の直流電位がブロックされる。

一方、キャパシタＣ４はＭＯＳＦＥＴ Ｍ４による抵抗と共にＣＲ回路を形成し、キャパシタＣ１はＭＯＳＦＥＴ Ｍ３と共にＣＲ回路を形成する。これら２つのＣＲ回路によってＣＲブリッジ回路が形成される。従って、位相制御信号ＶPSCによりＭ４，Ｍ３の抵抗値が変化すると、ローカル信号の位相が変化する。

本移相器の動作を説明するために、ＭＯＳＦＥＴ Ｍ３，Ｍ４の抵抗が大きい場合と小さい場合とで出力の位相がどのように変化するかを以下に示す。Ｍ３，Ｍ４の抵抗が大きい場合、すなわちＶPSCがＶth付近の場合、Ｍ４の抵抗が大きいことにより、端子＋ＶOUTにはＣ４を介してＭ２のドレインの信号が伝達される。また、Ｍ３の抵抗が大きいことにより、端子−ＶOUTにはＭ１のドレインの信号が伝達される。

一方、Ｍ３，Ｍ４の抵抗が小さい場合、すなわちＶPSCがＶDD付近となった場合、Ｍ４の抵抗が小さいことにより、端子＋ＶOUTにはＭ１のドレインの信号がＣ３を介して伝達される。また、Ｍ３の抵抗が小さいことにより、端子−ＶOUTにはＣ２を介してＭ２のドレインの信号が伝達される。このようにＭ３，Ｍ４の抵抗を可変にすることにより端子＋ＶOUT，−ＶOUTからの出力信号の位相は最大で１８０°変化する。

キャパシタＣ１，Ｃ４の値をＣとし、ＭＯＳＦＥＴ Ｍ３，Ｍ４の抵抗値（オン抵抗）をＲONとすると、ＣＲブリッジ回路による移相特性は以下の式で表される。

ここで、θはＭ２とＭ１のドレイン端子間電圧と出力端子＋ＶOUT，−ＶOUT間電圧との位相差を表す。Ｍ３，Ｍ４は線形領域で動作するので、比例定数をＡとすると、図１６で説明したようにＲ_ON＝Ａ／（Ｖ_PSC−Ｖth）と近似できる。従って、式（８）は以下のように変形できる。

Ｖ_PSCがＶthより小さいとＭＯＳＦＥＴが完全にオフ状態となるので、Ｖ_PSCにより位相θが制御できなくなる。これを避けるために図１５に示したしきい値補償回路を図１４に示した減衰器ＡＴＴに対してと同様に適用すればよい。すなわち、制御電流Ｉcnt1，Ｉcnt2が０より大きくなると、Ｍ１には電流を流すためにＯＰ１の出力、すなわちＭ１のゲート電位はＶthより大きい値に自動的に設定される。なお、ここで振幅制御信号や位相制御信号を電圧や電流で規定しているが、それらの変換はＶ＝ＩＲの式に応じて変換できる。例えば、ここでは制御電流Ｉcnt1，Ｉcnt2が位相制御信号Ｖθと等価である。

（移相器の具体例その２）
図１８は、図１７の移相器に対して図１６中の移相器ＰＳ１が備える極性反転機能を追加した回路図である。図１８の移相器では、図１７中に示したＭＯＳＦＥＴ Ｍ１，Ｍ２の第１差動ペアに加えて、ＭＯＳＦＥＴ Ｍ７，Ｍ８の第２差動ペアが追加される。第１差動ペアに電流源Ｉ１から供給されるテール電流は、極性切替信号ｐｍθによってスイッチされ、第２差動ペアに電流源Ｉ２から供給されるテール電流は、反転された極性切替信号ｐｍθ／によってスイッチされる。

極性切替信号ｐｍθ，ｐｍθ／によりＭ１，Ｍ２の第１差動ペアが動作するか、Ｍ７，Ｍ８の第２差動ペアが動作するかが決定される。図１８に示されるように、Ｍ１とＭ７のゲート端子は＋Ｖ_INに共通に接続され、Ｍ２とＭ８のゲート端子は−Ｖ_INに共通に接続されているが、出力であるドレイン端子はＭ１とＭ８、Ｍ２とＭ７が共通に接続される。すなわち、第１差動ペアと第２差動ペアとでは、出力であるドレイン端子の接続は逆の関係にある。従って、極性切替信号ｐｍθ，ｐｍθ／によって第１差動ペアと第２差動ペアを選択的に動作させることにより、移相器の出力信号の極性を反転することができる。

（振幅／位相検出回路）
次に、図１及び図１３中の振幅差検出器３５及び位相比較器３６の具体例について説明する。振幅差検出器３５及び位相比較器３６をアナログ回路により実現する場合、例えば図１９に示すような振幅／位相検出回路を用いることができる。図１９は、振幅または位相の検出対象の入力Ａ，Ｂ，Ｃ，Ｄを受けて検出出力ＯＵＴを得る回路である。

振幅差検出は、例えば前述したように式（１）に従って行われる。式（１）中の（ＦＩ²＋ＦＱ²）は入力Ａ，ＣをＦＩとし、Ｂ，ＤにＦＱを入力したときの出力ＯＵＴ（ＯＵＴ１とする）を表す。同様に、式（１）中の（Ｉ²＋Ｑ²）は入力Ａ，ＣをＩとし、Ｂ，ＤにＱを入力したときの出力ＯＵＴ（ＯＵＴ２とする）を表す。ＯＵＴ１−ＯＵＴ２に相当する差分を検出することにより、式（１）に従う振幅差検出信号Ｖ^DAをアナログ回路で得ることができる。

図２０は、上記ＯＵＴ１−ＯＵＴ２を検出する差分検出回路の一例を示している。ＯＵＴ１は入力ＩＮ１として与えられ、ＯＵＴ２は入力ＩＮ２として与えられる。図２０の差分検出回路は、ＭＯＳＦＥＴ Ｍ３，Ｍ４の差動ペアと共通電流源Ｉ１からなる第１差動増幅器と、ＭＯＳＦＥＴ Ｍ５，Ｍ６の差動ペアと共通電流源Ｉ２からなる第２差動増幅器、及び第１と第２差動増幅器に共通に設けられたＭＯＳＦＥＴ Ｍ１，Ｍ２、及び抵抗Ｒ１，Ｒ２による負荷回路を有する。第１差動増幅器の入力はＩＮ１であり、第２差動増幅器の入力はＩＮ２である。

第１差動増幅器と第２差動増幅器の出力は、共通の負荷回路に対して極性を反対にして接続される。図２０の差分検出回路によって、出力ＯＵＴにＩＮ１−ＩＮ２、すなわちＯＵＴ１−ＯＵＴ２に対応する信号が得られる。従って、図１９の回路に図２０の回路を組み合わせることにより、振幅差検出器３５を実現することができる。

位相差検出信号ＰＨＳ及び符号検出信号ＰＬは、例えば前述したように式（４）及び（５）を用いて算出されるので、図１９の回路により実現できる。すなわち、入力ＡにＩ、入力ＣにＦＩ、入力ＢにＱ、入力ＤにＦＱをそれぞれ入力すると、式（４）の計算を実現できる。また、入力ＡにＩ、入力ＣにＦＱ、入力ＢにＱ、入力ＤにＦＩをそれぞれ入力すると、式（５）の計算を実現できる。

アナログ回路で帰還を施して必要な振幅制御信号ＶAや位相制御信号Ｖθを求めるには、電圧信号のまま帰還をかけることも可能であるが、電圧信号を一度電流に変換してから帰還をかけてもよい。電圧信号を電流信号に変えてから帰還をかける場合、図１５に示したしきい値ばらつき補償回路を用いることが望ましい。

（極性反転スイッチ及びベースバンド増幅器）
図２１は、図１及び図１３に示したスイッチ３４とベースバンド増幅器１５の具体的な回路例を示している。図２１では、スイッチ３４は二つのブロック３４−１と３４−２に分けて示されている。ここで、ＶINは入力Ｉ／Ｑ信号Ｉ，Ｑを表し、帰還信号ＶFは帰還Ｉ／ＱＦＩ，ＦＱに相当する。スイッチＡまたはスイッチＢのいずれか一方をオンとし、他方をオフとすることにより帰還Ｉ／Ｑ信号（ＶF）は極性が変更されて取り込まれる。一方、入力Ｉ／Ｑ信号ＶINについては極性を切り替える必要がないので、そのまま取り込まれる。利得は−Ｒ２／Ｒ１で与えられる。

ベースバンド増幅器１５は、カーテシアンループを開としたキャリブレーションモードとカーテシアンループを閉としたときとで利得を変えるように構成される。ベースバンド増幅器１５は、カスケード接続された２段の演算増幅器ＯＰ１，ＯＰ２、及びＯＰ１とＯＰ２の間に挿入された利得切替回路３８−１，３８−２を有する。帰還抵抗を含めた２段目の演算増幅器ＯＰ２の利得は、−Ｒ５／Ｒ３または−Ｒ５／Ｒ４で表される。利得切替回路３８−１，３８−２は、この例では二つの抵抗Ｒ３，Ｒ４をスイッチＣにより切り替えることで利得を２段階にわたって切り替えることができる。

例えば、Ｒ３＝１０×Ｒ４＝Ｒ５とし、キャリブレーションモードではＲ３を選択し、送信モードではＲ４を選択することを考える。キャリブレーションモードでは、ベースバンド増幅器１５は利得−Ｒ５／Ｒ３＝−１の増幅器として働く。この状態でループ利得が１となるように帰還Ｖ−ＡＴＴが設定される。キャリブレーションモードから送信モードに移ると、抵抗Ｒ３からＲ４に切り替えられるので、利得は−Ｒ５／Ｒ４＝−１０となり、キャリブレーションモード時より２０ｄＢ増加する。すなわち、送信モードではループ利得は２０ｄＢとなるので、線形性を高めることができる。

図２１中の利得切替回路３８−１，３８−２ではスイッチＣにより抵抗Ｒ３とＲ４を選択するため、利得切り替え時には過渡応答が生じる。無線仕様により過渡応答の時間に制限がある場合は、利得を急峻に変化させるのではなく連続的に変化させることが望まれる。

図２２中のベースバンド増幅器１５では、図２１中の利得切替回路３８−１，３８−２がＭＯＳＦＥＴ Ｍ１とＭ２による可変抵抗回路３９に置き換えられている。Ｍ１，Ｍ２のゲート端子にコントローラ４０から利得設定信号に相当する利得制御電圧ＶCNTが与えられている。利得制御電圧ＶCNTによってＭＯＳＦＥＴ Ｍ１，Ｍ２の抵抗が変化することにより、ベースバンド増幅器１５の利得は連続的に変化する。キャリブレーションモードではＭ１，Ｍ２の抵抗値をＲ５と同じ値にしておく。キャリブレーションモードから送信モードへの遷移時には、Ｍ１，Ｍ２の抵抗値がＲ５からＲ５／１０程度までに緩やかに遷移するように利得制御電圧ＶCNTを設定する。これによりベースバンド増幅器１５の急峻な利得変化がなくなるので、利得が所定の値に収束する時間が短縮される場合がある。

（Ｉ／Ｑインバランス補償）
直交変調器や直交復調器をアナログ回路で実現した場合、アナログ回路の不完全性により、Ｉ成分（同相成分）とＱ成分（直交成分）との間の振幅誤差や位相誤差が生じる。このようなＩ−Ｑ成分間の振幅や位相の誤差は、一般にＩ／Ｑインバランスと呼ばれる。カーテシアンループは、以下のようにＩ／Ｑインバランスの補償にも適用できる。

これまでの実施形態では、送信部で生ずる歪をカーテシアンループの帰還回路の線形性を利用して補償する例について述べてきた。同様にして、帰還回路内の直交復調器３０のＩ／Ｑインバランスが小さければ、カーテシアンループを用いて送信系の直交変調器１６のＩ／Ｑインバランスも補償できる。

具体的には、従来から無線受信装置で行われている直交復調器のＩ／Ｑインバランス補償技術をカーテシアンループ内の直交復調器３０に適用する。例えば、Ｉ／Ｑインバランスのうち振幅誤差の補償を行うためには、図２１の帰還信号ＶFを入力とする抵抗Ｒ１の値を必要に応じて調整すればよい。また、ローカル信号のための９０°移相器３３の移相誤差に起因するＩ／Ｑインバランスが生じる場合は、９０°移相器３３から出力される二つのローカル信号の位相差が９０°となるように調整を行う。この位相差の調整は、例えば図１７の移相器を用いて行ってもよい。このようにカーテシアンループの帰還回路内の直交復調器３０にＩ／Ｑインバランス補償を適用することにより、カーテシアンループによって送信部系の誤差を補正することが可能である。

（位相比較器３６について）
次に、位相比較器３６についてさらに詳しく説明する。位相比較器３６は、複合位相差検出信号Ｖ^Dθを出力する。前述したように、複合位相差検出信号Ｖ^Dθは規格化位相差信号ＣＰＨＳと符号検出信号ＰＬを含む。図２３は、位相比較器３６のうちの規格化位相差信号ＣＰＨＳを生成する部分について示している。

図２３において、位相差検出器５１では式（４）に従って入力Ｉ／Ｑ信号Ｉ，Ｑと帰還Ｉ／Ｑ信号ＦＩ，ＦＱとの位相差θが検出され、位相差検出信号ＰＨＳが生成される。位相差検出器５１は、例えば図１９に示した振幅／位相検出回路によって実現される。

図１３に示すアナログフィードバックにより振幅制御信号及び位相制御信号を生成する手法を用いる場合は、式（４）で示した位相差検出信号ＰＨＳは位相と振幅の関数であるため、正常に制御がかからない。そこで、図２３に示すように位相差検出器５１の後段に振幅規格化器５２を接続し、振幅規格化器５２によって位相差検出信号ＰＨＳの振幅を規格化した規格化位相差信号ＣＰＨＳを移相器２９に入力する。

位相差検出信号ＰＨＳを振幅で規格化するためには、式（４）から分かるように位相差検出信号ＰＨＳを下記の式（１０）の値で除算（言い替えれば、位相差検出信号ＰＨＳに式（１０）の逆数を乗算）すればよい。

式（１０）は、帰還Ｉ／Ｑ信号ＦＩ，ＦＱのベクトルの大きさを表す。ここでは、位相差検出信号ＰＨＳを帰還Ｉ／Ｑ信号ＦＩ，ＦＱのベクトルの大きさの２乗で除することにより規格化を行う例を示したが、位相差検出信号ＰＨＳを入力Ｉ／Ｑ信号Ｉ，Ｑのベクトルの大きさの２乗で除することにより規格化を行ってもよい。以下、帰還Ｉ／Ｑ信号ＦＩ，ＦＱのベクトルの大きさの２乗、または入力Ｉ／Ｑ信号Ｉ，Ｑのベクトルの大きさの２乗をＩ／ＱＩ／Ｑ信号振幅と呼び、A²(t)で表すものとする。

しかし、この振幅規格化の手法では式（１０）に示されるようなＩ／Ｑ信号振幅が０に近い場合、アナログ乗算器により無限大に近い増幅度で位相差検出信号ＰＨＳを増幅しなければならず、現実的な回路で振幅規格化器５２を実現することは困難である。

以下、このような困難を克服する振幅規格化器５２の構成について、図２４〜図２９を用いて説明する。図２４、図２６〜図２９は、振幅規格化器５２の種々の例を入出力信号及び中間処理信号の波形例と共に示している。

（振幅規格化器５２の第１の例）
図２４の振幅規格化器５２は、除算器５３、比較器５４及びサンプルホールド回路５５から構成され、比較器５４からの比較結果信号に従って、除算器５３及びサンプルホールド回路５５により位相差検出信号ＰＨＳから規格化位相差信号ＣＰＨＳが生成される。

除算器５３は、ある利得以下の領域では位相差検出信号ＰＨＳの振幅を規格化できるが、有限の利得までしか増幅できない。このため、式（１０）に示されるようなＩ／Ｑ信号振幅A²(t)の値が０付近の時は、除算器５３の出力信号は図２４中に示すように値が発散してしまう。従って、除算器５３のみでは正常に規格化を行うことができない。そこで、図２４の例では除算器５３の出力信号は、サンプルホールド回路５５により以下のようにサンプルホールドされる。

サンプルホールド回路５５は、比較器５４によって制御される。比較器５４は、基準値入力端子とＩ／Ｑ信号振幅入力端子を有し、基準値（基準電圧）V_REFに対してＩ／Ｑ信号振幅A²(t)の方が大きい場合には比較結果信号としてＨＩＧＨを出力し、そうでない場合には比較結果信号としてＬＯＷを出力する。

サンプルホールド回路５５は、比較器５４からの比較結果信号がＨＩＧＨの期間では除算器５３から出力される除算信号、すなわち位相差検出信号ＰＨＳの現在の値に対応する除算信号をそのまま規格化位相差信号ＣＰＨＳとして出力する。このように比較器５４からの比較結果信号がＨＩＧＨの期間では、サンプルホールド回路５５はサンプルホールド動作を行わず、除算器５２から出力される除算信号をトラッキングして規格化位相差信号ＣＰＨＳを出力する。

比較器５５からの比較結果信号がＬＯＷになると、サンプルホールド回路５５はサンプルホールド動作を行う。すなわち、サンプルホールド回路５５は比較結果信号がＬＯＷになる直前のタイミングで除算器５３からの除算信号をサンプルして以降ＬＯＷの間ホールドし、そのサンプルホールドした除算信号を規格化位相差信号ＣＰＨＳとして出力し続ける。ここで、基準値V_REFは例えば除算器５３が正常に規格化を行うことが可能なＩ／Ｑ信号振幅以上の値に設定される。

このような構成を取ることにより、現実的なアナログ回路によって振幅規格化器５３を実現することが可能となる。

次に、図２３中の除算器５３の具体例を説明する。図２５は、除算器５３の具体例を示す回路図である。位相差検出信号ＰＨＳは、差動電流信号Ｉ₁＋ｂＩ_Msinθ及びＩ₁−ｂＩ_Msinθで表される。ここでＩ_M＝Ｉ²＋Ｑ²＝ＦＩ²＋ＦＱ²、Ｉ₁は直流電流、ｂは定数を表す。一方、振幅差検出信号Ｖ^DAは差動電流信号Ｉ₂＋（１／２）ａＩ_Ｍ及びＩ₂＋（１／２）ａＩ_Mで表される。ここで、Ｉ₂は直流電流、ａは定数である。

振幅差検出信号Ｖ^DAである差動電流信号Ｉ₂＋（１／２）ａＩ_Ｍ及びＩ₂＋（１／２）ａＩ_Mは、ＭＯＳＦＥＴ：Ｍ１−Ｍ４による第１カレントミラー、及びＭＯＳＦＥＴ：Ｍ５−Ｍ６による第２カレントミラーによって受信され、ＭＯＳＦＥＴ：Ｍ７−Ｍ８による第１差動対の共通ソース端子に電流信号ａＩ_Mが流れる。

一方、位相差検出信号ＰＨＳである差動電流信号Ｉ₁＋ｂＩ_Msinθ及びＩ₁−ｂＩ_Msinθは、ＭＯＳＦＥＴ：Ｍ１４−Ｍ１３による第３カレントミラー、及びＭＯＳＦＥＴ：Ｍ１６−Ｍ１５による第４カレントミラーによって受信され、ＭＯＳＦＥＴ：Ｍ９−Ｍ１０による第２差動対の共通ソース端子、及びＭＯＳＦＥＴ：Ｍ１１−Ｍ１２による第３差動対に共通ソース端子にそれぞれ入力される。ＭＯＳＦＥＴ：Ｍ７−Ｍ１２を弱反転領域で動作させると、

を満足する。図２５の除算器５３の出力信号であるＩ+とＩ-の差分は

となり、Ｉ_Mの成分の影響のない信号が得られる。図２５の除算器５３の出力信号は電流信号なので、図示しない抵抗のような電流−電圧変換器により電圧信号に変換された後、サンプルホールド回路５５に入力される。

（振幅規格化器５２の第２の例）
図２６の振幅規格化器５２は除算器５３を使用せず、位相差検出信号ＰＨＳを直接サンプルホールド回路５５に入力している点で図２４と異なっている。図２６の振幅規格化器５２では、Ｉ／Ｑ信号振幅A²(t)が基準値V_REFより大きい時のみ位相差検出信号ＰＨＳがそのまま規格化位相差信号ＣＰＨＳとして出力されることによって振幅の規格化が行われる。このようにアナログ増幅器による除算器を必要としない簡単な構成で、位相差検出信号ＰＨＳの振幅を規格化することができる。

（振幅規格化器５２の第３の例）
図２７の振幅規格化器５２では、Ｉ／Ｑ信号振幅A²(t)が２つの比較器５６及び５７に入力され、２つの基準値V_REF,low及びV_REF,highと比較される。比較器５６及び比較器５７からの比較結果信号は、排他的論理和回路５８に入力される。排他的論理和回路５８の出力信号は、Ｉ／Ｑ信号振幅A²(t)が２つの基準値V_REF,lowとV_REF,highの間にある時にＨＩＧＨを出力し、それ以外の場合にはＬＯＷを出力する。ただし、２つの基準値はV_REF,low＜V_REF,highの関係を満たすものとする。排他的論理和回路５８の出力信号によって、サンプルホールド回路５５が制御される。

すなわち、図２７の振幅規格化器５２は排他的論理和回路５８を介して入力される比較器５６及び比較器５７からの比較結果信号に従って、（ａ）Ｉ／Ｑ信号振幅A²(t)が基準値V_REF,lowより大きくかつ基準値V_REF,highより小さい場合には、位相差検出信号ＰＨＳの現在の値を規格化位相差信号ＣＰＨＳとして出力し、（ｂ）Ｉ／Ｑ信号振幅A²(t)が基準値V_REF,lowより小さいかまたは基準値V_REF,highより大きい場合には、Ｉ／Ｑ信号振幅A²(t)基準値V_REF,lowより小さくなるかまたは基準値V_REF,highより大きくなる直前でサンプルホールド回路５５によりサンプルホールドされた位相差検出信号ＰＨＳの値を規格化位相差信号ＣＰＨＳとして出力する。

このように図２７の振幅規格化器５２によると、アナログ増幅器による除算器を使うことなく、等価的に振幅が規格化された信号を生成することができる。

（振幅規格化器５２の第４の例）
図２８の振幅規格化器５２では、可変抵抗器６１及びキャパシタ６２を有する低域通過フィルタ６０によって位相差検出信号ＰＨＳの振幅規格化を行い、規格化位相差信号ＣＰＨＳを生成する。可変抵抗器６１は、例えばＮＭＯＳＦＥＴによって実現され、その場合はゲート端子が可変抵抗器６１の制御端子として用いられる。可変抵抗器６１の制御端子には、Ｉ／Ｑ信号振幅Ａ²(t)が制御電圧として与えられる。可変抵抗器６１の抵抗値は、制御電圧に対して単調に減少する。すなわち、可変抵抗器６１の抵抗値は、Ｉ／Ｑ信号振幅Ａ²(t)が大きい時に低くなり、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時に高くなる。

位相差検出信号ＰＨＳは、低域通過フィルタ６０に入力される。このとき、可変抵抗器６１の抵抗値が前述のようにＩ／Ｑ信号振幅Ａ²(t)によって制御されることにより、低域通過フィルタ６０の遮断周波数はＩ／Ｑ信号振幅Ａ²(t)が大きい時に高くなり、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時に低くなる。従って、Ｉ／Ｑ信号振幅Ａ²(t)が大きい時には位相差検出信号ＰＨＳの減衰量が減少し、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時には位相差検出信号ＰＨＳの減衰量が増加する。

このように振幅規格化器５２の第４の例によれば、第２の例と同様に、Ｉ／Ｑ信号振幅Ａ²(t)が大きい時のみ位相差検出信号ＰＨＳを出力することができ、これによって位相差検出信号ＰＨＳの振幅規格化を行うことが可能となる。

なお、図２８に示した第４の例の振幅規格化器５２を位相キャリブレーションループのループフィルタとして使用することもできる。

（振幅規格化器５２の第５の例）
図２９に、振幅規格化器５２の第５の例を示す。図２９では、低域通過フィルタ６０に２つの可変抵抗器６１Ａ及び６２Ｂが設けられる。可変抵抗器６１Ａは、図２８の可変抵抗器６１と同様に例えばＮＭＯＳＦＥＴによって実現され、可変抵抗器６１Ｂは例えばＰＭＯＳＦＥＴによって実現される。ここでは、分かりやすくするため可変抵抗器６１Ａ及び６１ＢにそれぞれＮＭＯＳＦＥＴ及びＰＭＯＳＦＥＴを用いたが、これはあくまで一例であり、他の構成の可変抵抗器を用いてもよい。

可変抵抗器６１Ａの抵抗値は、図２８の可変抵抗器６１と同様に、Ｉ／Ｑ信号振幅Ａ²(t)が大きくなるに従って単調に減少する。すなわち、可変抵抗器６１Ａの抵抗値はＩ／Ｑ信号振幅Ａ²(t)が大きい時に低くなり、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時に高くなる。一方、可変抵抗器６１Ｂの抵抗値は、逆にＩ／Ｑ信号振幅Ａ²(t)が大きくなるに従って単調に増加する。すなわち、可変抵抗器６１Ｂの抵抗値はＩ／Ｑ信号振幅Ａ²(t)が大きい時に高くなり、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時に低くなる。

このような可変抵抗器６１Ａ及び６１Ｂが直列に接続された複合可変抵抗器では、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時及び大きい時に抵抗値が高くなり、Ｉ／Ｑ信号振幅Ａ²(t)が中程度の時に、すなわちＩ／Ｑ信号振幅Ａ²(t)が基準値に近づくに従って抵抗値が低くなる。複合可変抵抗器が上記の動作をするため、図２９の低域通過フィルタ６０はＩ／Ｑ信号振幅Ａ²(t)が小さい時及び大きい時に遮断周波数が低くなり、Ｉ／Ｑ信号振幅Ａ²(t)が中程度の時に遮断周波数が高くなる。つまり、Ｉ／Ｑ信号振幅Ａ²(t)が小さい時及び大きい時には位相差検出信号ＰＨＳの減衰量が増加し、Ｉ／Ｑ信号振幅Ａ²(t)が中程度の時には位相差検出信号ＰＨＳの減衰量が減衰することによって、位相差検出信号ＰＨＳの振幅規格化が行われ、規格化位相差信号ＣＰＨＳが生成される。

このように振幅規格化器５２の第５の例によれば、第３の例と同様に等価的に位相差検出信号ＰＨＳを規格化することができる。

なお、第５の例の振幅規格化器５２を位相キャリブレーションループのループフィルタとして使用することもできる。

上述した各実施形態では、図１に示すように、直交変調器１６と直交復調器３０は、ローカル発振器２０を共用しているが、必ずしも共用する必要はなく、２つのローカル発振器（図示せず）を用いてもよい。

また、抵抗Ｒは、カーテシアンループが閉じた状態でアンテナ２５から信号が放射されるのを防ぐために設けられている。従って、アンテナ２５から信号が放射されてもよいなど、場合によってはアンテナスイッチ２６、抵抗Ｒを設けなくともよい。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１１，１２・・・送信ＲＦ信号入力端子
１３，１４・・・合成器
１５・・・ベースバンド増幅器
１６・・・直交変調器
２０・・・ローカル発振器
２１・・・可変減衰器
２２・・・ドライバ増幅器
２３・・・電力増幅器
２４・・・電力カップラ（分岐器）
２５・・・アンテナ
２６・・・アンテナスイッチ
２７・・・可変減衰器（振幅調整器）
２８・・・低雑音増幅器
２９・・・可変移相器（位相調整器）
３０・・・直交復調器
３４・・・極性反転機能を有するスイッチ
３５・・・振幅差検出器
３６・・・位相比較器
３７・・・アイソレータ
４０・・・コントローラ
４１・・・制御信号生成器
４２・・・デジタル−アナログ変換器
４３・・・アナログ−デジタル変換器
４４・・・メモリ
４５・・・モード設定部
４６・・・ループ利得設定部
４７・・・送信電力設定部
５１・・・位相差検出器
５２・・・振幅規格化器
５３・・・除算器
５４・・・比較器
５５・・・サンプルホールド回路
５６・・・第１の比較器
５７・・・第２の比較器
５８・・・排他的論理和回路
６０・・・低域通過フィルタ
６１・・・可変抵抗器
６１Ａ・・・第１の可変抵抗器
６１Ｂ・・・第２の可変抵抗器
６２・・・キャパシタ

Claims (15)

1. カーテシアンループを用いた無線送信装置において、
   送信すべき入力Ｉ／Ｑ信号と帰還Ｉ／Ｑ信号とを合成して合成Ｉ／Ｑ信号を生成する合成器と；
   前記合成Ｉ／Ｑ信号を直交変調して直交変調信号を生成する直交変調器と；
   前記直交変調信号を増幅して送信ＲＦ信号を出力する電力増幅器と；
   前記送信ＲＦ信号から分岐されたフィードバックＲＦ信号に対しローカル信号を用いて直交復調を行って前記帰還Ｉ／Ｑ信号を生成する直交復調器と；
   前記合成器への前記帰還Ｉ／Ｑ信号の入力をオン／オフするためのスイッチと；
   前記送信ＲＦ信号の少なくとも一つの電力を設定可能な電力設定部と；
   前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と；
   前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の位相差を検出して位相差検出信号を生成する位相差検出器と；
   前記位相差検出信号を前記信号振幅で規格化して規格化位相差信号を生成するために、前記入力Ｉ／Ｑ信号及び前記帰還Ｉ／Ｑ信号のいずれかの信号振幅が基準値より大きい期間は前記位相差検出信号の現在の値を用いて前記規格化を行い、前記信号振幅が前記基準値より小さくなると前記位相差検出信号の前記信号振幅が前記基準値より小さくなる前の値を用いて前記規格化を行う規格化器と；
   前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と；
   前記振幅制御信号及び前記位相制御信号を記憶するメモリと；
   前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックＲＦ信号の振幅を調整する振幅調整器と；
   前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器；及び
   前記カーテシアンループに対して、前記スイッチがオフのとき第１のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第１のループ利得より高い第２のループ利得を設定する利得設定部を具備する無線送信装置。
2. 前記規格化器は、前記位相差検出信号を前記信号振幅で除して除算信号を生成する除算器と、前記信号振幅と前記基準値とを比較して比較結果信号を得る比較器と、前記比較結果信号により制御され、（ａ）前記信号振幅が前記基準値より大きい期間は前記位相差検出信号の現在の値に対応する除算信号を前記規格化位相差信号として出力し、（ｂ）前記信号振幅が前記基準値より小さくなると前記除算信号をサンプルホールドして前記規格化位相差信号を出力するサンプルホールド回路とを含む請求項１記載の無線送信装置。
3. 前記規格化器は、前記信号振幅と前記基準値とを比較して比較結果信号を得る比較器と、前記比較結果信号により制御され、（ａ）前記信号振幅が前記基準値より大きい期間は前記位相差検出信号の現在の値を前記規格化位相差信号として出力し、（ｂ）前記信号振幅が前記基準値より小さくなると前記位相差検出信号をサンプルホールドして前記規格化位相差信号を出力するサンプルホールド回路とを含む請求項１記載の無線送信装置。
4. 前記規格化器は、前記信号振幅を第１の基準値と比較して第１の比較結果信号を得る第１の比較器と、前記信号振幅を前記第１の基準値より大きい第２の基準値と比較して第２の比較結果信号を得る第２の比較器と、前記第１の比較結果信号及び前記第２の比較結果信号により制御され、（ａ）前記信号振幅が前記第１の基準値より大きくかつ前記第２の基準値より小さい期間は前記位相差検出信号の現在の値を前記規格化位相差信号として出力し、（ｂ）前記信号振幅が前記第１の基準値より小さいかまたは前記第２の基準値より大きくなると前記位相差検出信号をサンプルホールドして前記規格化位相差信号を出力するサンプルホールド回路とを含む請求項１記載の無線送信装置。
5. 前記信号振幅は、前記入力Ｉ／Ｑ信号のベクトルの大きさである請求項１記載の無線送信装置。
6. 前記信号振幅は、前記帰還Ｉ／Ｑ信号のベクトルの大きさである請求項１記載の無線送信装置。
7. 前記直交変調器の前段に設けられた、前記合成Ｉ／Ｑ信号を増幅する利得可変のベースバンド増幅器と；
   前記ベースバンド増幅器に対して、前記スイッチがオフのとき第１の利得を設定し、前記スイッチがオフからオンに転じたとき前記第１の利得より高い第２の利得を設定する利得設定部と；をさらに具備する請求項１記載の無線送信装置。
8. カーテシアンループを用いた無線送信装置において、
   送信すべき入力Ｉ／Ｑ信号と帰還Ｉ／Ｑ信号とを合成して合成Ｉ／Ｑ信号を生成する合成器と；
   前記合成Ｉ／Ｑ信号を直交変調して直交変調信号を生成する直交変調器と；
   前記直交変調信号を増幅して送信ＲＦ信号を出力する電力増幅器と；
   前記送信ＲＦ信号から分岐されたフィードバックＲＦ信号に対しローカル信号を用いて直交復調を行って前記帰還Ｉ／Ｑ信号を生成する直交復調器と；
   前記合成器への前記帰還Ｉ／Ｑ信号の入力をオン／オフするためのスイッチと；
   前記送信ＲＦ信号の少なくとも一つの電力を設定可能な電力設定部と；
   前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の振幅差を検出して振幅差検出信号を生成する振幅差検出器と；
   前記スイッチがオフの期間に、前記入力Ｉ／Ｑ信号と前記帰還Ｉ／Ｑ信号との間の位相差を検出して位相差検出信号を生成する位相差検出器と；
   前記位相差検出信号を前記信号振幅で規格化して規格化位相差信号を生成するために、前記信号振幅に従って遮断周波数が変化するように構成された低域通過フィルタを含み、該低域通過フィルタによって前記位相差検出信号をフィルタリングして前記規格化位相差信号を生成する規格化器と；
   前記振幅差検出信号及び前記規格化位相差信号を受け、前記スイッチがオフの期間に、前記電力が設定された状態の下で前記振幅差を最小化する振幅制御信号及び前記位相差を最小化する位相制御信号を生成する制御信号生成器と；
   前記振幅制御信号及び前記位相制御信号を記憶するメモリと；
   前記スイッチがオンの期間に、前記メモリに記憶されている振幅制御信号に従って前記フィードバックＲＦ信号の振幅を調整する振幅調整器と；
   前記スイッチがオンの期間に、前記メモリに記憶されている位相制御信号に従って前記ローカル信号の位相を調整する位相調整器；及び
   前記カーテシアンループに対して、前記スイッチがオフのとき第１のループ利得を設定し、前記スイッチがオフからオンに転じたとき前記第１のループ利得より高い第２のループ利得を設定する利得設定部を具備する無線送信装置。
9. 前記低域通過フィルタは、前記信号振幅が大きくなるに従って前記遮断周波数が上昇するように構成される請求項８記載の無線送信装置。
10. 前記低域通過フィルタは、前記信号振幅が大きくなるに従って抵抗値が単調に減少するように制御される可変抵抗器と、前記可変抵抗器と接続されるキャパシタとを含む請求項８記載の無線送信装置。
11. 前記低域通過フィルタは、前記信号振幅が基準値に近づくに従って前記遮断周波数が上昇するように構成される請求項８記載の無線送信装置。
12. 前記低域通過フィルタは、前記信号振幅が大きくなるに従って抵抗値が単調に減少するように制御される第１の可変抵抗器と、該第１の可変抵抗器と直列に接続され、前記信号振幅が小さくなるに従って抵抗値が単調に増加するように制御される第２の可変抵抗器と、前記第１の可変抵抗器と前記第２の可変抵抗器との直列回路と接続されるキャパシタとを含む請求項８記載の無線送信装置。
13. 前記信号振幅は、前記入力Ｉ／Ｑ信号のベクトルの大きさである請求項８記載の無線送信装置。
14. 前記信号振幅は、前記帰還Ｉ／Ｑ信号のベクトルの大きさである請求項８記載の無線送信装置。
15. 前記直交変調器の前段に設けられた、前記合成Ｉ／Ｑ信号を増幅する利得可変のベースバンド増幅器と；
    前記ベースバンド増幅器に対して、前記スイッチがオフのとき第１の利得を設定し、前記スイッチがオフからオンに転じたとき前記第１の利得より高い第２の利得を設定する利得設定部と；をさらに具備する請求項８記載の無線送信装置。

Images