JP2008079097A - 増幅回路及び電子機器 - Google Patents

増幅回路及び電子機器 Download PDF

Info

Publication number
JP2008079097A
JP2008079097A JP2006257328A JP2006257328A JP2008079097A JP 2008079097 A JP2008079097 A JP 2008079097A JP 2006257328 A JP2006257328 A JP 2006257328A JP 2006257328 A JP2006257328 A JP 2006257328A JP 2008079097 A JP2008079097 A JP 2008079097A
Authority
JP
Japan
Prior art keywords
amplifier
transistor
output
amplitude
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006257328A
Other languages
English (en)
Inventor
Takeshi Mitsunaka
健 満仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006257328A priority Critical patent/JP2008079097A/ja
Publication of JP2008079097A publication Critical patent/JP2008079097A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

【課題】受信感度を向上させる増幅回路を実現する。
【解決手段】位相反転アンプ101の出力信号及び同相アンプ102の出力信号は、検波回路103及び検波回路104に入力されて振幅の情報を検出され、その振幅の情報はAGC制御回路105に入力される。そして、AGC制御回路105は、位相反転アンプ101の出力信号の振幅と同相アンプ102の出力信号の振幅との差に基づいて、位相反転アンプ101の利得を変更して、位相反転アンプ101の出力信号の振幅を同相アンプ102の出力信号の振幅と同じ振幅になるように調整する。
【選択図】図2

Description

本発明は、増幅回路及び電子機器に関する。
テレビチューナや携帯電話のような特に電波を受信する通信機器の増幅回路には、受信された受信信号をシングルエンド入力して、ダブルバランスミキサのようなバランス入力(入力端子が2個あり、その2端子間に信号を加える)の必要なミキサ回路に差動信号に変換して出力する増幅回路がある。
このような増幅回路として、非特許文献1がある。非特許文献1の増幅回路においては、図9に示すように、ゲート接地のトランジスタM91のソース及びソース接地のトランジスタM92のゲートには入力信号が入力される端子900が接続されている。トランジスタM91のドレインにはトランジスタM93のソースがカスコード接続されており、トランジスタM92のドレインにはトランジスタM94のソースがカスコード接続されている。そして、トランジスタM93、M94のドレインには、負荷抵抗R91、R92を介して電源Vccが接続されている。そして、図示しないゲート電圧制御回路からトランジスタM91、M93、M94のゲートにそれぞれ一定の電圧である制御電圧Vb91、Vb93、Vb94を与えることにより、トランジスタM91、M93を介して入力信号と同位相で増幅された出力信号を端子907から出力することができ、トランジスタM92、M94を介して入力信号と逆位相で増幅された出力信号を端子906から出力することができる。
"A 6.5GHz Wideband CMOS Low Noise Amplifier for Multi-Band Use"S Chehrazi et.al.IEEE2005 Custom Integrated Circuits Conference pp801-804
しかしながら、端子906及び端子907から出力される出力信号を出力するためのトランジスタの動作方法がゲート接地のトランジスタM91及びソース接地のトランジスタM92と異なることから生じる温度やプロセスバラツキの影響度合いの違いや、負荷抵抗M91、M92の抵抗値のズレによって、端子906及び端子907から出力される出力信号の振幅にズレが生じてしまう。この振幅のズレにより、受信感度が低下するという問題がある。
また、図9に示す回路の雑音指数(NF)は、次式で表される。
Figure 2008079097
gmM91はトランジスタM91のゲート接地時のgm値、gmM92はトランジスタM92のソース接地時のgm値、Rsは信号源のインピーダンス、γはトランジスタの雑音定数、Sは回路の電圧利得とする。数式1の第2項はトランジスタM91から発生する出力雑音である。ここで、数式2となったときに、数式1の第2項であるトランジスタM91から発生する出力雑音はゼロとなる。
Figure 2008079097
ここで、端子906から出力される出力信号及び端子907から出力される出力信号の振幅にズレが生じることは、すなわち、トランジスタM91及びトランジスタM92の利得にズレが生じることであり、トランジスタM91及びトランジスタM92のgm値にズレが生じることである。このトランジスタM91、M92のgm値のズレや負荷抵抗M91、M92の抵抗値のズレにより、雑音指数が増加し、受信感度が低下するという問題がある。
本発明の主たる目的は、受信感度を向上させる増幅回路及び電子機器を提供することである。
課題を解決するための手段及び発明の効果
本発明の増幅回路は、シングルエンド入力である入力信号を差動出力である出力信号に変換する増幅回路であって、入力信号を増幅して、前記入力信号と同位相の出力信号を出力する第1アンプと、前記入力信号を増幅して、前記入力信号と逆位相の出力信号を出力する第2アンプと、前記第1アンプ及び前記第2アンプから出力される出力信号の振幅の差に基づいて、前記第1アンプ及び前記第2アンプから出力される出力信号が同じ振幅になるように、前記第1アンプまたは前記第2アンプから出力される出力信号の振幅を調整する振幅調整回路とを備えており、前記振幅調整回路は、前記第1アンプまたは前記第2アンプの利得を変更することにより、前記第1アンプまたは前記第2アンプから出力される出力信号の振幅を調整することを特徴とするものである。
この増幅回路によれば、第1アンプまたは第2アンプの利得を変更することにより、第1アンプ及び第2アンプから出力される出力信号の振幅を常に同じになるように調整することができ、増幅回路の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
また、前記第1アンプは、ソースに前記入力信号が入力されるゲート接地の第1トランジスタを含むアンプであり、前記第2アンプは、ゲートに前記入力信号が入力されるソース接地の第2トランジスタを含むアンプであることが好ましい。この構成によれば、ゲート接地の第1トランジスタにより、入力信号と同位相の出力信号を出力することができる。また、ソース接地の第2トランジスタにより、入力信号と逆位相の出力信号を出力することができる。すなわち、シングルエンド入力を差動信号の出力に変換することができる。
加えて、前記第1トランジスタまたは前記第2トランジスタのドレインにソースが接続され、ドレインが出力負荷を介して電源に接続されるとともに出力端となる第3トランジスタと、前記第1トランジスタまたは前記第2トランジスタのドレインにソースが接続され、ドレインが直接電源に接続される、電流を逃がすための第4トランジスタとを備えており、前記振幅調整回路は、前記第3トランジスタに流れる電流を変更することで、前記第1アンプまたは前記第2アンプの利得を変更してもよい。この構成によれば、第3トランジスタに流れる電流を変更することで、第1アンプまたは第2アンプの利得を変更し、第1アンプまたは第2アンプから出力される出力信号の振幅を調整することができる。したがって、第1アンプ及び第2アンプから出力される出力信号の振幅が常に同じになるように調整することができ、増幅回路の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
また、前記第1トランジスタまたは前記第2トランジスタのドレインに接続された可変抵抗器を備えており、前記振幅調整回路は、前記可変抵抗器を調整することで、前記第1アンプまたは前記第2アンプの利得を変更してもよい。この構成によれば、可変抵抗器を調整することで、第1アンプまたは第2アンプの利得を変更し、第1アンプまたは第2アンプから出力される出力信号の振幅を調整することができる。したがって、第1アンプ及び第2アンプから出力される出力信号の振幅が常に同じになるように調整することができ、増幅回路の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
さらに、前記第1のトランジスタによって、入力インピーダンスマッチングを行うことが好ましい。この構成によれば、入力される入力信号に関わらず、一定の入力インピーダンスを保持することができる。
加えて、前記入力信号が入力される入力端に、ソースが前記第1トランジスタと共通に接続され、ドレインが直接電源に接続される、電流を逃がすための第5トランジスタを備えており、前記振幅調整回路は、前記第1トランジスタに流れる電流を変更することで、前記第1アンプの利得を変更し、前記第1トランジスタと前記第5トランジスタとに流れる電流の和が、前記第1アンプの利得を変更しても一定になることが好ましい。この構成によれば、入力される入力信号に関わらず、一定の入力インピーダンスを保持することができる。
また、前記第1アンプ、前記第2アンプ及び前記振幅調整回路は、同一半導体基板上に集積回路として構成されることが好ましい。この構成によれば、同一半導体基板上に集積回路として構成されるので、小型化及び高集積化を図ることができる。
また、本発明の増幅回路は、電子機器に採用され得る。本発明の増幅回路が電子機器に採用されていることにより、本発明の増幅回路のような制御を行わない電子機器に比べて、第1アンプ及び第2アンプから出力される出力信号の振幅を常に同じになるように調整することができ、増幅回路の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
<第1実施形態>
本発明に係る第1実施形態について、図面を参照して説明する。本実施形態の増幅回路は、例えば、図1に示すような無線通信機器1に設けられている。アンテナ11で受信された受信信号は、フィルタ12である周波数帯域に選別された後、低雑音増幅器10で増幅される。さらに、発振器14から入力されたローカル信号と周波数変換器13において混合されて、周波数変換される。そして、バンドパスフィルタ15によってある周波数帯域に選別され、可変利得増幅器16において増幅された後、AD変換器17を通して受信する。このとき、本実施形態の増幅回路は低雑音増幅器10として利用される。なお、本実施形態の無線通信機器1は、テレビ受像機や携帯電話等に用いられる。本実施形態では、無線通信機器1を例に挙げて説明するが、有線通信機器等に用いられるものであってもよい。
図2は、本発明の低雑音増幅器10の電気的構成を示すブロック図である。図2において、端子100から入力された入力信号は、一方のアンプである位相反転アンプ101(第2アンプ)によって、入力信号に対して位相を反転して増幅される。そして、増幅された逆位相の出力信号は端子106から出力される。一方、端子100から入力された入力信号は、他方のアンプである同相アンプ102(第1アンプ)によって、入力信号と同位相のまま増幅される。そして、増幅された同位相の出力信号は端子107から出力される。このとき、位相反転アンプ101の出力信号は、検波回路103に入力されて振幅の情報が検出される。同様に、同相アンプ102の出力信号も、検波回路104に入力されて振幅の情報が検出される。そして、これらの振幅の情報はAGC制御回路105(振幅調整回路)に入力される。そして、AGC制御回路105は、位相反転アンプ101の出力信号の振幅と同相アンプ102の出力信号の振幅との差に基づいて、位相反転アンプ101の利得を変更して、位相反転アンプ101の出力信号の振幅を同相アンプ102の出力信号の振幅と同じ振幅になるように調整する。
AGC制御回路105による、振幅の調整について詳細に説明する。図3は、低雑音増幅器10の各端子における信号の波形図である。図3(a)は、端子100からの入力信号の波形20であり、図3(b)は、端子106から出力される波形21、23であり、図3(c)は、端子107から出力される波形22が示してある。
図3(a)のような端子100から入力されたsin波である波形20は、位相反転アンプ101によって、波形20に対して位相を反転して増幅されて、端子106から波形21となり出力される(図3(b))。一方、同相アンプ102によって、入力信号と同位相のまま増幅されて、端子107から波形22となり出力される(図3(c))。このとき、波形21の振幅は波形22の振幅よりも小さい場合には、AGC制御回路105によって、位相反転アンプ101の利得が変更され、波形22の振幅と同じ振幅になるように調整される。そして、端子107から出力される波形22と逆位相で同じ振幅である波形23となり、端子106から出力される(図3(b))。
以下、増幅回路の具体的な回路構成について詳細に説明する。図4は、第1実施形態の増幅回路の具体的な回路構成を示す回路図である。
図4(a)に示すように、位相反転アンプ101は、トランジスタM26(第1トランジスタ)と、トランジスタM27と、負荷抵抗R22とから構成されている。トランジスタM26は、ソース接地であり、ゲートが入力端である端子100に接続されている。トランジスタM27は、ソースがトランジスタM26のドレインにカスコード接続され、ドレインが出力端である端子106に接続されるとともに、電流信号を電圧に変換する負荷抵抗R22を介して電源Vccに接続されている。位相反転アンプ101は、トランジスタM26のゲートに入力信号が与えられることにより、トランジスタM27のゲートに図示しないバイアス回路から一定のバイアス電圧Vb2が与えられてトランジスタM26に流れる電流が反転増幅されて、端子106から入力信号と逆位相の出力信号として出力される。
同相アンプ102は、トランジスタM21(第2トランジスタ)と、トランジスタM24(第3トランジスタ)、M25(第4トランジスタ)と、負荷抵抗R21とから構成されている。トランジスタM21は、ソースが入力端である端子100に接続されている。トランジスタM24、M25は、ソースが共通にトランジスタM21のドレインに接続されている。また、トランジスタM24は、ドレインが出力端である端子107に接続されるとともに、電流信号を電圧に変換する負荷抵抗R21を介して電源Vccに接続されている。トランジスタM25は、ドレインが直接電源Vccに接続されている。同相アンプ102は、トランジスタM21のゲートに図示しないバイアス回路から一定のバイアス電圧Vb1が与えられ、後述する電流調整回路205からの制御電圧Vc1、Vc2により、トランジスタM24、M25に与えられる電流を制御することにより、トランジスタM21に流れる電流が増幅されて、端子107から入力信号と同位相の出力信号として出力される。
図4(b)に示すように、電流調整回路205は、制御電圧Vc1、Vc2が与えられるトランジスタM28、M29と、M24とカレントミラー回路を構成するトランジスタM22と、トランジスタM25とカレントミラー回路を構成するトランジスタM23とから構成されている。トランジスタM28、M29は、ドレインが直接電源Vccに接続されており、ゲートに制御電圧Vc1、Vc2が与えられ、ソースがトランジスタM22、M23のドレインにそれぞれ接続されている。この制御電圧Vc1、Vc2は、端子106から出力される出力信号を検波回路103に入力することにより検出された出力信号の振幅の情報と、端子107から出力される出力信号を検波回路104に入力することにより検出された出力信号の振幅の情報とがAGC制御回路105に入力されることにより、その振幅の差に基づいて与えられる。
たとえば、端子106から出力される出力信号の振幅の方が、端子107から出力される出力信号の振幅よりも大きい場合、AGC制御回路105は、同相アンプ102の利得を大きくするために、制御電圧Vc1の電圧を大きくして、制御電圧Vc2の電圧を小さくする。これにより、トランジスタM22に流れる電流が大きくなり、トランジスタM22はトランジスタM24とカレントミラー回路を構成しているので、ミラー効果によりトランジスタM24に大きな電流が流れ、同相アンプ102の利得が大きくなる。これにより、端子107から出力される出力信号の振幅を端子106から出力される出力信号の振幅と同じ振幅に調整することができる。
また、端子106から出力される出力信号の振幅の方が、端子107から出力される出力信号の振幅よりも小さい場合、AGC制御回路105は、同相アンプ102の利得を小さくするために、制御電圧Vc1の電圧を小さくする。これにより、トランジスタM22に流れる電流が小さくなり、ミラー効果によりトランジスタM24に小さな電流が流れる。そして、制御電圧Vc2の電圧を大きくすることにより、トランジスタM23に流れる電流が大きくなり、余分となる電流をトランジスタM25に逃がして、同相アンプ102の利得が小さくなる。これにより、端子107から出力される出力信号の振幅を端子106から出力される出力信号の振幅と同じ振幅に調整することができる。
なお、図2の低雑音増幅器10は、同一半導体基板上に集積回路として構成される。これにより、小型化及び高集積化を図ることができる。
このように、トランジスタM21により、入力信号と同位相の出力信号を出力することができ、トランジスタM26により、入力信号と逆位相の出力信号を出力することができる。すなわち、シングルエンド入力を差動信号の出力に変換することができる。そして、トランジスタM24に流れる電流を変更することで、同相アンプ102の利得を変更することにより、同相アンプ102から出力される出力信号の振幅を調整することができる。したがって、位相反転アンプ101及び同相アンプ102から出力される出力信号の振幅が常に同じになるように調整することができ、低雑音増幅器10の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
<第2実施形態>
本発明に係る第2実施形態について、図面を参照して説明する。図5は、第2実施形態の増幅回路の具体的な回路構成を示す回路図である。なお、第1実施形態と実質的に同じ機能を有するものは同一の符号を付してその説明を省略する。
図5(a)に示すように、位相反転アンプ131は、トランジスタM26のゲートに入力信号が与えられることにより、トランジスタM27のゲートに図示しないバイアス回路から一定のバイアス電圧Vb2が与えられてトランジスタM26に流れる電流が反転増幅されて、端子106から入力信号と逆位相の出力信号として出力される。
同相アンプ132は、トランジスタM21と、トランジスタM30と、可変抵抗器301とから構成されている。トランジスタM21は、ソースが入力端である端子100に接続されている。トランジスタM30は、ソースがトランジスタM21のドレインにカスコード接続され、ドレインが出力端である端子107に接続されるとともに、電流信号を電圧に変換する可変抵抗器301を介して電源Vccに接続されている。同相アンプ132は、トランジスタM21、M30のゲートに図示しないバイアス回路から一定のバイアス電圧Vb1、Vb3がそれぞれ与えられることにより、トランジスタM21、M30に流れる電流が増幅されて、端子107から入力信号と同位相の出力信号として出力される。
図5(b)に示すように、可変抵抗器301は、スイッチと負荷抵抗が直列に接続されたものが並列にn列並んで構成されている。そして、スイッチSW1〜SWn側の一端が直接電源Vccに接続され、負荷抵抗R1〜Rn側の一端がトランジスタM30のドレインに接続されるとともに、出力端子である端子107に接続されている。この可変抵抗器301の抵抗値は、端子106から出力される出力信号を検波回路103に入力することにより検出された出力信号の振幅の情報と、端子107から出力される出力信号を検波回路104に入力することにより検出された出力信号の振幅の情報とがAGC制御回路105に入力されることにより、その振幅の差に基づいてnビットの制御信号が出力されて変更される。nビットの制御信号は2進数の情報となっており、この2進数の情報に従って、スイッチSW1〜SWnがONもしくはOFFする。
たとえば、同相アンプ132の利得を大きくしたい場合には、可変抵抗器301の抵抗値を小さくすることにより、トランジスタM21、M28に流れる電流が小さくなり、同相アンプ132の利得を大きくすることができる。また、同相アンプ132の利得を小さくしたい場合には、可変抵抗器301の抵抗値を大きくすることにより、トランジスタM21、M30に流れる電流が大きくなり、同相アンプ132の利得を小さくすることができる。このように、同相アンプ132の利得を変更することにより、端子107から出力される出力信号の振幅を調整することができる。すなわち、端子107から出力される出力信号の振幅を端子106から出力される出力信号の振幅と同じ振幅に調整することができる。
このように可変抵抗器301によって負荷抵抗の抵抗値を変更することにより、同相アンプ132の利得を変更することにより、同相アンプ132から出力される出力信号の振幅を調整することができる。したがって、位相反転アンプ131及び同相アンプ132から出力される出力信号の振幅が常に同じになるように調整することができ、低雑音増幅器10の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
<第3実施形態>
本発明に係る第3実施形態について、図面を参照して説明する。図6は、第3実施形態の増幅回路の具体的な回路構成を示す回路図である。なお、第1実施形態または第2実施形態と実質的に同じ機能を有するものは同一の符号を付してその説明を省略する。
図6(a)に示すように、位相反転アンプ141は、トランジスタM26のゲートに入力信号が与えられることにより、トランジスタM27のゲートに図示しないバイアス回路から一定のバイアス電圧Vb2が与えられてトランジスタM26に流れる電流が反転増幅されて、端子106から入力信号と逆位相の出力信号として出力される。
同相アンプ142は、トランジスタM21、M31(第5トランジスタ)と、負荷抵抗R21とから構成されている。トランジスタM21、M31は、ソースが共通に入力端である端子100に接続されている。また、トランジスタM21は、ドレインが出力端である端子107に接続されるとともに、負荷抵抗R21を介して電源Vccに接続されている。トランジスタM31は、ドレインが直接電源Vccに接続されている。そして、図6(b)に示すように、電流調整回路205からの制御電圧Vc1、Vc2により、トランジスタM21、M31に与えられる電流を制御することにより、トランジスタM21に流れる電流が増幅されて、端子107から入力信号と同位相の出力信号として出力される。
このとき、トランジスタM21、M31に流れる電流の和を一定にすることで、図9におけるRINと図6におけるRINとは、数式3に示すように、比例の関係となっているので、入力インピーダンスRINを一定にすることができる。
Figure 2008079097
端子100から入力される入力信号に関わらず、一定の入力インピーダンスを保持することで、通常外付け部品となるフィルタ12から受ける信号の反射を抑えることができる。
次に、前記実施形態に種々の変更を加えた変更形態について説明する。
1]前第1実施形態では、図2に示すように、AGC制御回路105が、位相反転アンプ101の利得を変更して、位相反転アンプ101の出力信号の振幅を同相アンプ102の出力信号の振幅と同じ振幅になるように調整していたが、図7に示すように、同相アンプ102の利得を変更して、同相アンプ102の出力信号の振幅を位相反転アンプ101の出力信号の振幅と同じ振幅になるように調整してもよい。このように、位相反転アンプ101の利得を変更することにより、位相反転アンプ101から出力される出力信号の振幅を調整することができる。したがって、位相反転アンプ101及び同相アンプ102から出力される出力信号の振幅が常に同じになるように調整することができ、低雑音増幅器10の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
2]前記第1実施形態では、図4(a)及び図4(b)に示すように、トランジスタM24、M25のソースが共通に同相アンプ102を構成するトランジスタM21のドレインに接続されて、同相アンプ102の利得を変更することにより、端子107から出力される出力信号の振幅を調整したが、図8に示すように、トランジスタM24、M25のソースが共通に位相反転アンプ101を構成するトランジスタM26のドレインに接続されて、位相反転アンプ101の利得を変更することにより、端子106から出力される出力信号の振幅を調整してもよい。このように、トランジスタM24に流れる電流を変更することで、位相反転アンプ101の利得を変更することにより、位相反転アンプ101から出力される出力信号の振幅を調整することができる。したがって、位相反転アンプ101及び同相アンプ102から出力される出力信号の振幅が常に同じになるように調整することができ、低雑音増幅器10の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
3]前記第2実施形態では、図5(a)に示すように、可変抵抗器301は同相アンプ132側の負荷抵抗として、同相アンプ132の利得を変更することにより、端子107から出力される出力信号の振幅を調整したが、可変抵抗器301は位相反転アンプ131側の負荷抵抗として、位相反転アンプ131の利得を変更することにより、端子106から出力される出力信号の振幅を調整してもよい。このように可変抵抗器301によって負荷抵抗の抵抗値を変更することにより、位相反転アンプ131の利得を変更することにより、位相反転アンプ131から出力される出力信号の振幅を調整することができる。したがって、位相反転アンプ131及び同相アンプ132から出力される出力信号の振幅が常に同じになるように調整することができ、低雑音増幅器10の雑音指数を低下させることができる。そのため、受信感度を向上させることができる。
4]前記第1〜第3実施形態では、図2に示すように、AGC制御回路105が、位相反転アンプまたは同相アンプの利得を変更して、位相反転アンプの出力信号の振幅と同相アンプの出力信号の振幅とを同じ振幅になるように調整していたが、位相反転アンプ及び同相アンプのそれぞれの利得を変更して、同相アンプの出力信号の振幅と位相反転アンプの出力信号の振幅とを同じ振幅になるように調整してもよい。
5]前記第1〜第3実施形態では、同相アンプ及び位相反転アンプを構成するトランジスタM26、M21のドレインにカスコード接続されたトランジスタM27、M30を配置しているが、このカスコード接続されたトランジスタM27、M30は配置されなくてもよい。
6]前記第1〜第3実施形態では、電流源、容量、抵抗及び電源電圧などを記していないが、回路動作する上で適切に与えてもよい。
7]前記第1〜第3実施形態では、全てのトランジスタとしてFETを用いて説明を行ってきたが、FETの代わりにバイポーラトランジスタを用いてもよい。
8]前記第1〜第3実施形態では、低雑音増幅器10内のアンプ及び負荷抵抗などは同一半導体基板上に集積回路として構成されていたが、同一半導体基板上に構成されていなくてもよい。
9]前記第1〜第3実施形態では、図1に示すようにヘテロダイン方式の受信器に用いられる低雑音増幅器10として説明したが、ダイレクトコンバージョン受信機やダブルコンバージョン受信機などの受信回路の低雑音増幅器としてもよい。
本発明の実施形態に係る電子機器の一例である無線通信機器のブロック図である。 低雑音増幅器の電気的構成を示すブロック図である。 低雑音増幅器の各端子における信号の波形図であり、(a)は端子100からの入力信号の波形図であり、(b)は、端子106から出力される波形図であり、図3(c)は、端子107から出力される波形図である。 第1実施形態の低雑音増幅器の具体的な回路構成を示す回路図である。 第2実施形態の低雑音増幅器の具体的な回路構成を示す回路図である。 第3実施形態の低雑音増幅器の具体的な回路構成を示す回路図である。 第1実施形態における変形例を示す回路図である。 第2実施形態における変形例を示す回路図である。 従来技術による増幅回路の具体的な回路構成を示す回路図である。
符号の説明
1 無線通信機器
10 低雑音増幅器
101、131、141 位相反転アンプ
102、132、142 同相アンプ
105 AGC制御回路
205 電流調整回路
301 可変抵抗器
M21〜M31 トランジスタ

Claims (8)

  1. シングルエンド入力である入力信号を差動出力である出力信号に変換する増幅回路であって、
    入力信号を増幅して、前記入力信号と同位相の出力信号を出力する第1アンプと、
    前記入力信号を増幅して、前記入力信号と逆位相の出力信号を出力する第2アンプと、
    前記第1アンプ及び前記第2アンプから出力される出力信号の振幅の差に基づいて、前記第1アンプ及び前記第2アンプから出力される出力信号が同じ振幅になるように、前記第1アンプまたは前記第2アンプから出力される出力信号の振幅を調整する振幅調整回路とを備えており、
    前記振幅調整回路は、前記第1アンプまたは前記第2アンプの利得を変更することにより、前記第1アンプまたは前記第2アンプから出力される出力信号の振幅を調整することを特徴とする増幅回路。
  2. 前記第1アンプは、ソースに前記入力信号が入力されるゲート接地の第1トランジスタを含むアンプであり、
    前記第2アンプは、ゲートに前記入力信号が入力されるソース接地の第2トランジスタを含むアンプであることを特徴とする請求項1に記載の増幅回路。
  3. 前記第1トランジスタまたは前記第2トランジスタのドレインにソースが接続され、ドレインが出力負荷を介して電源に接続されるとともに出力端となる第3トランジスタと、
    前記第1トランジスタまたは前記第2トランジスタのドレインにソースが接続され、ドレインが直接電源に接続される、電流を逃がすための第4トランジスタとを備えており、
    前記振幅調整回路は、前記第3トランジスタに流れる電流を変更することで、前記第1アンプまたは前記第2アンプの利得を変更することを特徴とする請求項2に記載の増幅回路。
  4. 前記第1トランジスタまたは前記第2トランジスタのドレインに接続された可変抵抗器を備えており、
    前記振幅調整回路は、前記可変抵抗器を調整することで、前記第1アンプまたは前記第2アンプの利得を変更することを特徴とする請求項2に記載の増幅回路。
  5. 前記第1のトランジスタによって、入力インピーダンスマッチングを行うことを特徴とする請求項2〜4に記載の増幅回路。
  6. 前記入力信号が入力される入力端に、ソースが前記第1トランジスタと共通に接続され、ドレインが直接電源に接続される、電流を逃がすための第5トランジスタを備えており、
    前記振幅調整回路は、前記第1トランジスタに流れる電流を変更することで、前記第1アンプの利得を変更し、
    前記第1トランジスタと前記第5トランジスタとに流れる電流の和が、前記第1アンプの利得を変更しても一定になることを特徴とする請求項2に記載の増幅回路。
  7. 前記第1アンプ、前記第2アンプ及び前記振幅調整回路は、同一半導体基板上に集積回路として構成されることを特徴とする請求項1〜6に記載の増幅回路。
  8. 請求項1〜7のいずれかに記載の増幅回路を備えていることを特徴とする電子機器。
JP2006257328A 2006-09-22 2006-09-22 増幅回路及び電子機器 Pending JP2008079097A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006257328A JP2008079097A (ja) 2006-09-22 2006-09-22 増幅回路及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257328A JP2008079097A (ja) 2006-09-22 2006-09-22 増幅回路及び電子機器

Publications (1)

Publication Number Publication Date
JP2008079097A true JP2008079097A (ja) 2008-04-03

Family

ID=39350666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257328A Pending JP2008079097A (ja) 2006-09-22 2006-09-22 増幅回路及び電子機器

Country Status (1)

Country Link
JP (1) JP2008079097A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850444B2 (ja) * 1976-01-20 1983-11-10 日本電気株式会社 自動平衡増幅回路
JPS62271526A (ja) * 1986-05-19 1987-11-25 Fujitsu Ltd 自動利得制御増幅器
US4885550A (en) * 1988-12-01 1989-12-05 Motorola, Inc. Signal input to differential output amplifier
JPH06232655A (ja) * 1992-12-11 1994-08-19 Philips Electron Nv シングルエンド−差動変換器
JPH0837432A (ja) * 1994-07-26 1996-02-06 Toshiba Corp 半導体装置
JPH10209813A (ja) * 1997-01-24 1998-08-07 Murata Mfg Co Ltd 不平衡−平衡変換回路
JPH1168471A (ja) * 1997-06-27 1999-03-09 Whitaker Corp:The トランジスタ増幅器
JP2002009619A (ja) * 2000-06-20 2002-01-11 Matsushita Electric Ind Co Ltd 利得差自動補償方法および利得差自動補償回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850444B2 (ja) * 1976-01-20 1983-11-10 日本電気株式会社 自動平衡増幅回路
JPS62271526A (ja) * 1986-05-19 1987-11-25 Fujitsu Ltd 自動利得制御増幅器
US4885550A (en) * 1988-12-01 1989-12-05 Motorola, Inc. Signal input to differential output amplifier
JPH06232655A (ja) * 1992-12-11 1994-08-19 Philips Electron Nv シングルエンド−差動変換器
JPH0837432A (ja) * 1994-07-26 1996-02-06 Toshiba Corp 半導体装置
JPH10209813A (ja) * 1997-01-24 1998-08-07 Murata Mfg Co Ltd 不平衡−平衡変換回路
JPH1168471A (ja) * 1997-06-27 1999-03-09 Whitaker Corp:The トランジスタ増幅器
JP2002009619A (ja) * 2000-06-20 2002-01-11 Matsushita Electric Ind Co Ltd 利得差自動補償方法および利得差自動補償回路

Similar Documents

Publication Publication Date Title
US8676148B2 (en) Differential amplifier circuit and wireless receiving apparatus
US7880546B2 (en) Amplifier and the method thereof
KR101127461B1 (ko) 고도의 선형 가변이득 증폭기
US7812641B2 (en) Wireline transmission circuit
US7353010B1 (en) Techniques for fast automatic gain control
JP4095398B2 (ja) 増幅器及びこれを用いた無線通信装置
JP4664835B2 (ja) 可変増幅器を備えた調整器構造
JP2007295146A (ja) 自動利得制御回路および低雑音増幅回路
JP2006279963A (ja) 可変利得モードを持つ低雑音増幅器及び差動増幅器
JP2009124476A (ja) 増幅装置
TW200428764A (en) Gain amplifier with DC offset cancellation circuit
JP2007537631A (ja) 三次変調相殺可変回路
US20110133837A1 (en) Variable gain amplifier
US20090027128A1 (en) Variable gain amplifier
JP2012029206A (ja) トランスコンダクタ回路、ミキサ回路、無線機器
JP2007235525A (ja) 可変利得増幅回路および半導体集積回路および出力電力調整回路および出力電力調整方法および送信機および受信機および送受信機
JP2007013560A (ja) 周波数変換器及び無線機
JP2008079097A (ja) 増幅回路及び電子機器
EP1681764B1 (en) Variable transconductance variable gain amplifier utilizing a degenerated differential pair
US20120019323A1 (en) Current-mode amplifier
JP4937366B2 (ja) 増幅器、及び通信装置
WO2013175681A1 (ja) ダイレクトコンバージョン方式の受信機
JP4571145B2 (ja) 相互コンダクタンス回路
EP1260015B1 (en) Variable transconductance variable gain amplifier utilizing a degenerated differential pair
JP2005197904A (ja) 増幅器及び半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080806

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100611

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100615

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705