JPS62271526A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPS62271526A JPS62271526A JP61115703A JP11570386A JPS62271526A JP S62271526 A JPS62271526 A JP S62271526A JP 61115703 A JP61115703 A JP 61115703A JP 11570386 A JP11570386 A JP 11570386A JP S62271526 A JPS62271526 A JP S62271526A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- level
- signal
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔概 要〕
利得可変増幅器と、その出力振幅を制御する回路と、出
力の直流レベルを制御する回路とを具えて、直結合によ
って正極性の入力信号から等しい振幅の正極性の出力信
号と負極性の出力信号とを発生ずる自動利得制御増幅器
において、入力信号の“０”の基準レベルを利得可変増
幅器の平衡点に選ぶことによって、定常状態に収斂する
に要する時間を短くする。
力の直流レベルを制御する回路とを具えて、直結合によ
って正極性の入力信号から等しい振幅の正極性の出力信
号と負極性の出力信号とを発生ずる自動利得制御増幅器
において、入力信号の“０”の基準レベルを利得可変増
幅器の平衡点に選ぶことによって、定常状態に収斂する
に要する時間を短くする。
本発明は自動利得制御される増幅器の改良に係り、特に
光ＰＣＭ方式における受信系等において好適な、出力レ
ベルが定常状態に達するまでの時間が短い、自動利得制
御増幅器に関するものである。
光ＰＣＭ方式における受信系等において好適な、出力レ
ベルが定常状態に達するまでの時間が短い、自動利得制
御増幅器に関するものである。
光ＰＣＭ方式における受信系においては、第４図に示す
ように入力光の有無に対応する正極性の信号ｉｓから、
一定振幅の互いに極性が逆の信号ＯＵＴ。
ように入力光の有無に対応する正極性の信号ｉｓから、
一定振幅の互いに極性が逆の信号ＯＵＴ。
槍行−に変換して出力する必要がある。
このような目的に使用されるＬＳＩ化された自動利得制
御増幅器としては、一般に第５図に示すようなものが用
いられている。同図において１は利得の制御を行う利得
可変増幅器であって、人力信号ＩＮ−ＩＮに応じて、極
性が逆で振幅が等しい出力信号ＯＵＴ、 ＯＵＴを発生
する。２は利得制御回路であって、利得可変増幅器１に
対して、出力信号ＯＵＴ。
御増幅器としては、一般に第５図に示すようなものが用
いられている。同図において１は利得の制御を行う利得
可変増幅器であって、人力信号ＩＮ−ＩＮに応じて、極
性が逆で振幅が等しい出力信号ＯＵＴ、 ＯＵＴを発生
する。２は利得制御回路であって、利得可変増幅器１に
対して、出力信号ＯＵＴ。
酊の振幅を一定にする制御を行う。３は直流分制御回路
であって、出力信号の直流レベルを制御する補償信号を
発生ずる。４は入力回路であって、入力光に応じてＡＰ
Ｄ素子またはＰＩＮ素子から発生する出力信号を表す信
号源からの正極性の入力信号ｉｓと、直流分制御回路３
からの補償信号とを加算して、レベルが葎とＴＮとに変
化する入力信号ＩＮ−■を発生する。
であって、出力信号の直流レベルを制御する補償信号を
発生ずる。４は入力回路であって、入力光に応じてＡＰ
Ｄ素子またはＰＩＮ素子から発生する出力信号を表す信
号源からの正極性の入力信号ｉｓと、直流分制御回路３
からの補償信号とを加算して、レベルが葎とＴＮとに変
化する入力信号ＩＮ−■を発生する。
利得可変増幅器１は、第６図に示すような構成を有して
いる。同図において、１１と１２．１３と１４゜１５と
１６はそれぞれ差動対を構成するトランジスタ（または
ＦＥＴ ’）である。また１７は定電流源、１８はトラ
ンジスタ（またはＦＥＴ ） 、１９は抵抗値ｌ？／２
の抵抗、２０．２１は抵抗値Ｒの抵抗である。
いる。同図において、１１と１２．１３と１４゜１５と
１６はそれぞれ差動対を構成するトランジスタ（または
ＦＥＴ ’）である。また１７は定電流源、１８はトラ
ンジスタ（またはＦＥＴ ） 、１９は抵抗値ｌ？／２
の抵抗、２０．２１は抵抗値Ｒの抵抗である。
第６図において、トランジスタ１１．１２は差動的に動
作して、定電流源１７の電流１ｏを入力信号ＩＮ−ＩＮ
の変化に応じて分割する。またトランジスタ１３と１４
．１５と１６はそれぞれ差動的に動作し、それぞれトラ
ンジスタ１１．１２の電流を利得コントロール信号に応
じて分割し、等しい抵抗値Ｒを有する負荷抵抗２０．２
１に出力信号ＯＵＴ、０１ｌＴを生じる。
作して、定電流源１７の電流１ｏを入力信号ＩＮ−ＩＮ
の変化に応じて分割する。またトランジスタ１３と１４
．１５と１６はそれぞれ差動的に動作し、それぞれトラ
ンジスタ１１．１２の電流を利得コントロール信号に応
じて分割し、等しい抵抗値Ｒを有する負荷抵抗２０．２
１に出力信号ＯＵＴ、０１ｌＴを生じる。
第７図は第６図の回路における、入力電圧と出力電圧の
関係を示したものであって、図中…、ＩＮに示すレベル
（信号の０．１のレベルに対応）の変化を有する入力電
圧ＩＮ−ＩＮが与えられたとき、高い利得Ａのときはこ
れに対応して出力電圧ＯＵＴ。
関係を示したものであって、図中…、ＩＮに示すレベル
（信号の０．１のレベルに対応）の変化を有する入力電
圧ＩＮ−ＩＮが与えられたとき、高い利得Ａのときはこ
れに対応して出力電圧ＯＵＴ。
ＯＵＴのレベル変化が大きく、低い利得Ｂのときはこれ
に対応して出力電圧ＯＵＴ、 ＯＵＴのレベル変化が小
さいことが示されている。
に対応して出力電圧ＯＵＴ、 ＯＵＴのレベル変化が小
さいことが示されている。
第７図における基準点０は、第６図の回路にお＆ノる１
〜ランジスタ１１．１２の電流の平衡点に対応している
。基準点０における出力電圧は、第６図におけるトラン
ジスタ１８と抵抗１９とからなる回路によって、各トラ
ンジスタ１３〜１６に流れる電流値が変化しても、常に
一定に保たれるようになっている。すなわち平衡点にお
いては、出力電圧０１ｌＴ 、Ｉｎは Ｖｃｃイ悟ｙ６． （平ルに −Ｖ ｃｃ −Ｖ、［ニー １ｏ ｒ：Ｌ／２であって
、利得が変化しても常に一定である。
〜ランジスタ１１．１２の電流の平衡点に対応している
。基準点０における出力電圧は、第６図におけるトラン
ジスタ１８と抵抗１９とからなる回路によって、各トラ
ンジスタ１３〜１６に流れる電流値が変化しても、常に
一定に保たれるようになっている。すなわち平衡点にお
いては、出力電圧０１ｌＴ 、Ｉｎは Ｖｃｃイ悟ｙ６． （平ルに −Ｖ ｃｃ −Ｖ、［ニー １ｏ ｒ：Ｌ／２であって
、利得が変化しても常に一定である。
また出力信号ＯＵＴ、 ＯＵＴの０レベルは常に一致し
ている必要があるが、直流分制御回路３は、出力信号Ｏ
ＵＴ、ＴｒのＯレベルの差を検出して補償信号を発生し
て入力回路４に加え、入力回路４はこれを入力信号に加
算して、入力信号ＩＮ−ＩＮのレベルを変化させること
によって、出力信号０ＬＩＴ、０ｔｌＴのθレベルが一
致するように制御を行うようになつζいる。なお人力信
号のＩＮとｉとは、それぞれ信号源ｉｓの“１″と““
０”に対応するものであり、これを１″と０”で表すも
のとする。
ている必要があるが、直流分制御回路３は、出力信号Ｏ
ＵＴ、ＴｒのＯレベルの差を検出して補償信号を発生し
て入力回路４に加え、入力回路４はこれを入力信号に加
算して、入力信号ＩＮ−ＩＮのレベルを変化させること
によって、出力信号０ＬＩＴ、０ｔｌＴのθレベルが一
致するように制御を行うようになつζいる。なお人力信
号のＩＮとｉとは、それぞれ信号源ｉｓの“１″と““
０”に対応するものであり、これを１″と０”で表すも
のとする。
第５図および第６図に示されたごとき自動利得制御増幅
器において、動作状態における入力信号と出力信号のレ
ベルの関係は、従来、第８図に示すように選ばれている
。すなわち最初、同図（ａｌに示すように、横軸に示さ
れた入力信号における“θ″レベルＩＮ）と“１”レベ
ル（ＩＮ）の中心電位が、利得可変増幅器の平衡点にな
るように制御されており、これによって出力信号（ＯＵ
Ｔ）もその０”レベルと“１″レベルの中心電位が、利
得可変増幅器の平衡点になっている。第８図においは出
力信号（ＯＩＪＴ）のみを示しているが、出力信号（荘
）も“０”と“１”が逆になるがレベルは同一である。
器において、動作状態における入力信号と出力信号のレ
ベルの関係は、従来、第８図に示すように選ばれている
。すなわち最初、同図（ａｌに示すように、横軸に示さ
れた入力信号における“θ″レベルＩＮ）と“１”レベ
ル（ＩＮ）の中心電位が、利得可変増幅器の平衡点にな
るように制御されており、これによって出力信号（ＯＵ
Ｔ）もその０”レベルと“１″レベルの中心電位が、利
得可変増幅器の平衡点になっている。第８図においは出
力信号（ＯＩＪＴ）のみを示しているが、出力信号（荘
）も“０”と“１”が逆になるがレベルは同一である。
このような自動利得制御回路において、入力信号１ｓが
変化した場合の動作は次のようになる。
変化した場合の動作は次のようになる。
第８図中）は入力信号ｉｓが増大した瞬間の入力信号と
出力信号とを示し、入力信号における“ｏ″レベルＩＪ
が変らずに振幅が大きくなったため、出力信号（Ｏｔｌ
Ｔ）の“１”レベルが第８図ｔａ）に示された基準の“
１″レベルより大きくなる。そのため利得制御回ｌｌ８
２が動作して、出力信号（ＯＵＴ ）の″１″レヘルが
基準の１”レベルに一致するように、利得可変増幅器１
の利得が制御される。
出力信号とを示し、入力信号における“ｏ″レベルＩＪ
が変らずに振幅が大きくなったため、出力信号（Ｏｔｌ
Ｔ）の“１”レベルが第８図ｔａ）に示された基準の“
１″レベルより大きくなる。そのため利得制御回ｌｌ８
２が動作して、出力信号（ＯＵＴ ）の″１″レヘルが
基準の１”レベルに一致するように、利得可変増幅器１
の利得が制御される。
第８図（Ｃ）は、利得可変増幅器１の利得が変化したと
きの入力信号と出力信号とを示し、利得の変化に伴って
出力信号（ＯＵＴ ）の“０”レベルが、第８図（ａｌ
に示された“０”の基準レベルから変化することが示さ
れている。このため直流分制御回路３が動作して、０”
レベルを変化させると同時に利得制御回路２も動作して
振幅を制御し、最終的に第８図＋ｄｉの状態に収斂する
。また第８図においては、入力信号ｉｓが大きくなった
場合の動作を説明したが、入力信号ｉｓが小さくなった
場合も同様に利得制御回路２と直流制御回路３とが動作
して、基準レベルの状愈に収斂するまで動作が行われる
。
きの入力信号と出力信号とを示し、利得の変化に伴って
出力信号（ＯＵＴ ）の“０”レベルが、第８図（ａｌ
に示された“０”の基準レベルから変化することが示さ
れている。このため直流分制御回路３が動作して、０”
レベルを変化させると同時に利得制御回路２も動作して
振幅を制御し、最終的に第８図＋ｄｉの状態に収斂する
。また第８図においては、入力信号ｉｓが大きくなった
場合の動作を説明したが、入力信号ｉｓが小さくなった
場合も同様に利得制御回路２と直流制御回路３とが動作
して、基準レベルの状愈に収斂するまで動作が行われる
。
第９図は従来の回路における直流分制御回路４の動作を
説明したものである。同図において、ｆａ＋は出力信号
ＯＵＴ、 ＯＵＴを示している。直流分制御回路４ば（
ｂｌに示すように、一方の信号例えばか汀を基準の““
０”と”１”のレベル差だけレベルシフトし、そのとき
の両信号の“１”に対応する部分のレベル差ａがＯにな
るように、入力信号ＩＮ−ＩＮのレベルをシフトさせる
ような補償信号を発生する。
説明したものである。同図において、ｆａ＋は出力信号
ＯＵＴ、 ＯＵＴを示している。直流分制御回路４ば（
ｂｌに示すように、一方の信号例えばか汀を基準の““
０”と”１”のレベル差だけレベルシフトし、そのとき
の両信号の“１”に対応する部分のレベル差ａがＯにな
るように、入力信号ＩＮ−ＩＮのレベルをシフトさせる
ような補償信号を発生する。
このように従来の自動利得制御回路においては、入力信
号ｉｓが変化すると利得制御回路２と直流制御回路３と
の両方が動作する。一般に利得制御回路２の動作時定数
と直流分制御回路３の動作時定数とを同一にすると、増
幅回路の動作が不安定になるため、いずれか一方の時定
数を長くしなければならない。そのため最終的な出力状
態に収斂するまでの応答時間が、不必要に長くなるとい
う問題があった。
号ｉｓが変化すると利得制御回路２と直流制御回路３と
の両方が動作する。一般に利得制御回路２の動作時定数
と直流分制御回路３の動作時定数とを同一にすると、増
幅回路の動作が不安定になるため、いずれか一方の時定
数を長くしなければならない。そのため最終的な出力状
態に収斂するまでの応答時間が、不必要に長くなるとい
う問題があった。
本発明は自動利得制御回路における、このような従来技
術の問題点を解決しようとするものであって、第１図の
原理的構成に示すような各手段を具えている。
術の問題点を解決しようとするものであって、第１図の
原理的構成に示すような各手段を具えている。
１０１は入力回路であって、入力信号に応じて“１”と
“０”に変化する出力信号を発生するとともに、入力信
号に直流分制御回路（１０４）からの補償信号を加算し
て、出力信号のレベルを変化する。この出力信号はその
０”の基準レベルを、利得可変増幅器（１０２）におけ
る平衡点に選定されている １０２は利得可変増幅器であって、利得制御回路（１０
３）からの利得制御信号に応じて利得を変化し、入力回
路（１０１）の出力信号を増幅して正方向の増幅特性に
対応して正極性の出力信号（ＯＵＴ ）と、負方向の増
幅特性に対応して負極性の出力信Ｊ＋（ＯＵＴ）とを同
時に発生する。
“０”に変化する出力信号を発生するとともに、入力信
号に直流分制御回路（１０４）からの補償信号を加算し
て、出力信号のレベルを変化する。この出力信号はその
０”の基準レベルを、利得可変増幅器（１０２）におけ
る平衡点に選定されている １０２は利得可変増幅器であって、利得制御回路（１０
３）からの利得制御信号に応じて利得を変化し、入力回
路（１０１）の出力信号を増幅して正方向の増幅特性に
対応して正極性の出力信号（ＯＵＴ ）と、負方向の増
幅特性に対応して負極性の出力信Ｊ＋（ＯＵＴ）とを同
時に発生する。
１０３は利得制御回路であって、利得可変増幅器（１０
２）の出力振幅に応じてその利得を制御するための利得
制御信号を発生する。
２）の出力振幅に応じてその利得を制御するための利得
制御信号を発生する。
１０４は直流分制御回路であって、利得可変増幅器（１
０２）の再出力における直流レベルの０がらのずれに応
して、入力回路（１０１）において入力信号に加算すべ
き補償信号を発生ずる。
０２）の再出力における直流レベルの０がらのずれに応
して、入力回路（１０１）において入力信号に加算すべ
き補償信号を発生ずる。
（作 用〕
人力信号ｉｓの大きさが変化した場合、利得可変増幅器
１０２からの出力の振幅の変化に応じて利得制御回路１
０３が動作し、これによって出力信号の振幅が一定に保
たれるが、この際、入力回路（１０１）からの入力信号
の“０”は、利得可変増幅器（１０２）の平衡点に選ば
れているので、再出力信号における“０”レベルは変化
せず、直流分制御回路１０４は動作する必要がない。従
って出力信号が定常状態に落ち着くまでの時間は利得制
御回路（１０３）の時定数のみによって定まる。そこで
利得制御回路（１０３）の時定数を必要最小限にするこ
とによって、定常状態に達するまでの時間を短くするこ
とができる。
１０２からの出力の振幅の変化に応じて利得制御回路１
０３が動作し、これによって出力信号の振幅が一定に保
たれるが、この際、入力回路（１０１）からの入力信号
の“０”は、利得可変増幅器（１０２）の平衡点に選ば
れているので、再出力信号における“０”レベルは変化
せず、直流分制御回路１０４は動作する必要がない。従
って出力信号が定常状態に落ち着くまでの時間は利得制
御回路（１０３）の時定数のみによって定まる。そこで
利得制御回路（１０３）の時定数を必要最小限にするこ
とによって、定常状態に達するまでの時間を短くするこ
とができる。
（実施例）
本発明の場合、各部の構成は第５図に示された従来の場
合と同様である。
合と同様である。
第２図は本発明の一実施例における入力信号ｉｓが変化
した場合の動作を説明する図である。
した場合の動作を説明する図である。
第２図において（ａｌは、平衡状態における入力信号と
出力信号とを示し、入力信号はその“Ｏ”レベルを利得
可変増幅器１の平衡点に一致するよう”と基準レベルの
“１”の振幅を有する出力信号（Ｏ［ＩＴ）が生じるこ
とが示されている。
出力信号とを示し、入力信号はその“Ｏ”レベルを利得
可変増幅器１の平衡点に一致するよう”と基準レベルの
“１”の振幅を有する出力信号（Ｏ［ＩＴ）が生じるこ
とが示されている。
第２図（ｂｌは入力信号１Ｓが大きくなった瞬間を示し
たものである。入力信号が大きくなったことによって、
出力信号（ＯｌｌＴ）の″１″レベルは１″の基準レベ
ルより大きくなる。そこで利得制御回路２が動作して、
出力信号（ＯｔｌＴ）の“１″レベルが、“Ｉ”の基準
レベルに合致するように利得が制御される。
たものである。入力信号が大きくなったことによって、
出力信号（ＯｌｌＴ）の″１″レベルは１″の基準レベ
ルより大きくなる。そこで利得制御回路２が動作して、
出力信号（ＯｔｌＴ）の“１″レベルが、“Ｉ”の基準
レベルに合致するように利得が制御される。
第２図（Ｃ１は利得制御が行われた結果を示し、入力の
″“０”レベルは利得可変増幅器１の平衡点にあるので
、出力信号（ＯＩＪＴ ）における“０”レベルは基準
の“０”レベルから変化せず、出力信号（ＯＵＴ ）に
おける″１″レベルだけが、基準の“１″レベルに合致
するように変化している。このため直流分制御回路３は
動作する必要がない。
″“０”レベルは利得可変増幅器１の平衡点にあるので
、出力信号（ＯＩＪＴ ）における“０”レベルは基準
の“０”レベルから変化せず、出力信号（ＯＵＴ ）に
おける″１″レベルだけが、基準の“１″レベルに合致
するように変化している。このため直流分制御回路３は
動作する必要がない。
なお以上の説明においては、出力信号（ＯＵＴ）につい
てのみ述べたが、出力信号（０（ＩＴ）についても同様
である。
てのみ述べたが、出力信号（０（ＩＴ）についても同様
である。
第３図は本発明の一実施例における直流分制御回路３の
動作を説明する図であって、ｆａ）は出力信号ＯＵＴ、
ＯＵＴを示している。直流分制御回路４は（ｂｌに示
すように、ＯＵＴ、ＯＵＴの両信号の“０”に対応する
部分のレベル差ａが０になるように、人力信号ＩＮ−Ｉ
Ｎのレベルをシフトさせるような補償信号を発生する。
動作を説明する図であって、ｆａ）は出力信号ＯＵＴ、
ＯＵＴを示している。直流分制御回路４は（ｂｌに示
すように、ＯＵＴ、ＯＵＴの両信号の“０”に対応する
部分のレベル差ａが０になるように、人力信号ＩＮ−Ｉ
Ｎのレベルをシフトさせるような補償信号を発生する。
このように本発明の自動利得制御回路では、入力信号の
大きさが変化した場合に、直流制御回路３は動作せずに
利得制御回路２のみが動作すればよいので、定常状態に
落ち着くまでの時間が短くなる。
大きさが変化した場合に、直流制御回路３は動作せずに
利得制御回路２のみが動作すればよいので、定常状態に
落ち着くまでの時間が短くなる。
本発明の構成は自動利得制御回路をＬＳＩ化する場合、
特に有効である。すなわちＬＳＩ化された回路でばＣ結
合を有する増幅回路を構成することは困難であって、す
べて直結合の形式にしなければならず、従って直流分制
御回路を設けることが必要となるためである。
特に有効である。すなわちＬＳＩ化された回路でばＣ結
合を有する増幅回路を構成することは困難であって、す
べて直結合の形式にしなければならず、従って直流分制
御回路を設けることが必要となるためである。
以」二説明したように本発明の自動利得制御回路によれ
ば、入力信号の大きさが変化しても、出力信号における
０”レベルは変化しないので、従って直流分制御回路は
動作せず、出力信号が定常状態に落ち着くまでの時間は
利得制御回路のみによって定まるので、直流分制御回路
が動作する場合に比べてこの時間を短くすることができ
る。
ば、入力信号の大きさが変化しても、出力信号における
０”レベルは変化しないので、従って直流分制御回路は
動作せず、出力信号が定常状態に落ち着くまでの時間は
利得制御回路のみによって定まるので、直流分制御回路
が動作する場合に比べてこの時間を短くすることができ
る。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例における入力信号と出力信号の関係を説明す
る図、 第３図は本発明の一実施例における直流分制御回路の動
作を説明する図、 第４図は入力信号ｉｓと、出力信号ＯＵＴ、 ００Ｔを
示す図、 第５図は自動利得制御回路の構成を示す図、第６図は利
得可変増幅器の構成を示す図、第７図は第６図の回路に
おける入力電圧と出力電圧の関係を示す図、 第８図は第６図の回路における従来の入力信号と出力信
号の変化を説明する図、 第９図は従来の回路における直流分制御回路の動作を説
明する図である。 １−利得可変増幅器 ２・−利得制御回路 ３−・直流分制御回路 ４−・−入力回路 １１．１２．１３．１４．１５．１６−差動対をなすト
ランジスタ（ＰＥＴ） １７一定電流源 １８〜２Ｉ−抵抗
の一実施例における入力信号と出力信号の関係を説明す
る図、 第３図は本発明の一実施例における直流分制御回路の動
作を説明する図、 第４図は入力信号ｉｓと、出力信号ＯＵＴ、 ００Ｔを
示す図、 第５図は自動利得制御回路の構成を示す図、第６図は利
得可変増幅器の構成を示す図、第７図は第６図の回路に
おける入力電圧と出力電圧の関係を示す図、 第８図は第６図の回路における従来の入力信号と出力信
号の変化を説明する図、 第９図は従来の回路における直流分制御回路の動作を説
明する図である。 １−利得可変増幅器 ２・−利得制御回路 ３−・直流分制御回路 ４−・−入力回路 １１．１２．１３．１４．１５．１６−差動対をなすト
ランジスタ（ＰＥＴ） １７一定電流源 １８〜２Ｉ−抵抗
Claims (1)
- 【特許請求の範囲】 入力信号に応じて“１”と“０”に変化するとともに補
償信号に応じてその直流レベルを変化する信号を発生す
る入力回路（１０１）と、 制御信号に応じて利得を変化して前記入力回路（１０１
）の出力信号を増幅して正方向の増幅特性に対応して正
極性の出力信号と、負方向の増幅特性に対応して負極性
の出力信号とを発生する利得可変増幅器（１０２）と、 該利得可変増幅器（１０２）の出力振幅に応じて前記制
御信号を発生する利得制御回路（１０３）と、前記利得
可変増幅器（１０２）の両出力における直流レベルから
のずれに応じて前記補償信号を発生する直流分制御回路
（１０５）とを具え、 前記入力回路（１０１）がその出力信号の“０”の基準
レベルを前記利得可変増幅器（１０２）における平衡点
に選定されていることを特徴とする自動利得制御増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115703A JPS62271526A (ja) | 1986-05-19 | 1986-05-19 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61115703A JPS62271526A (ja) | 1986-05-19 | 1986-05-19 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62271526A true JPS62271526A (ja) | 1987-11-25 |
Family
ID=14669133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61115703A Pending JPS62271526A (ja) | 1986-05-19 | 1986-05-19 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62271526A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008079097A (ja) * | 2006-09-22 | 2008-04-03 | Sharp Corp | 増幅回路及び電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126941A (en) * | 1974-08-30 | 1976-03-05 | Japan Atomic Energy Res Inst | Hoshasenkokasei no nenchakuteepu mataha nenchakushiitoyojushisoseibutsu |
| JPS531303A (en) * | 1976-06-25 | 1978-01-09 | Mitsubishi Heavy Ind Ltd | Underwater pump apparatus |
| JPS61185557A (ja) * | 1984-12-21 | 1986-08-19 | ジーイー・ケミカルズ・インコーポレーテッド | 帯電防止熱可塑性組成物 |
-
1986
- 1986-05-19 JP JP61115703A patent/JPS62271526A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5126941A (en) * | 1974-08-30 | 1976-03-05 | Japan Atomic Energy Res Inst | Hoshasenkokasei no nenchakuteepu mataha nenchakushiitoyojushisoseibutsu |
| JPS531303A (en) * | 1976-06-25 | 1978-01-09 | Mitsubishi Heavy Ind Ltd | Underwater pump apparatus |
| JPS61185557A (ja) * | 1984-12-21 | 1986-08-19 | ジーイー・ケミカルズ・インコーポレーテッド | 帯電防止熱可塑性組成物 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008079097A (ja) * | 2006-09-22 | 2008-04-03 | Sharp Corp | 増幅回路及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475151A (en) | Switching amplifier circuit | |
| US4628279A (en) | Wideband feedback amplifier | |
| EP0195633B1 (en) | Semiconductor integrated circuit having load drive characteristics | |
| US4677315A (en) | Switching circuit with hysteresis | |
| JPH06244646A (ja) | 増幅回路 | |
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| US5936469A (en) | Amplifier with input referred common-mode adjustment | |
| US4933643A (en) | Operational amplifier having improved digitally adjusted null offset | |
| US4774476A (en) | Linearized differential amplifier | |
| US5287070A (en) | Balanced voltage comparator | |
| JPH0223054B2 (ja) | ||
| US4667146A (en) | Voltage-controlled push-pull current source | |
| EP0164182B1 (en) | Jfet active load input stage | |
| JPS60246109A (ja) | 電圧フオロワ回路 | |
| JPS62271526A (ja) | 自動利得制御増幅器 | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPH04330812A (ja) | Ｖｃａ回路 | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH09139642A (ja) | 増幅器 | |
| JPH0427725B2 (ja) | ||
| JPH06260920A (ja) | 論理回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPS5837722B2 (ja) | 可変利得増幅器 | |
| JPH0241927Y2 (ja) |