JP4014383B2 - 高精度差動型スイッチト電流源 - Google Patents
高精度差動型スイッチト電流源 Download PDFInfo
- Publication number
- JP4014383B2 JP4014383B2 JP2001314682A JP2001314682A JP4014383B2 JP 4014383 B2 JP4014383 B2 JP 4014383B2 JP 2001314682 A JP2001314682 A JP 2001314682A JP 2001314682 A JP2001314682 A JP 2001314682A JP 4014383 B2 JP4014383 B2 JP 4014383B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- node
- current source
- transistor
- control input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Description
【０００１】
【発明の属する技術分野】
本発明は電流源に関する。より具体的には、本発明は、高精度の電流を異なる負荷に差動的にスイッチングする、大電流、高速度、高精度の電流ドライバに関する。
【０００２】
【従来の技術】
高精度の電流源は、１００ＢａＳｅＴＸネットワーク内の変換器の駆動に使用される電流の供給、デジタル−アナログ変換器での使用等の様々な動作に必要とされている。従来、カスコード型（cascode）カレントミラーの電流源が使用されている。
【０００３】
従来のタイプの電流源の１つに、被制御カスコード型（regulated cascode）カレントミラーがある。図１は従来の被制御カスコード型カレントミラーの回路図である。
【０００４】
図１に示すように、このカレントミラーは入力ノード１、第１のミラートランジスタ３、第２のミラートランジスタ５、出力トランジスタ７、電圧増幅器９、及び出力ノード１１を有する。電圧増幅器９は好ましくは差動増幅器である。第１のミラートランジスタ３のドレイン及びゲートは入力ノード１に接続され、ソースはグランドに接続されている。第２のミラートランジスタ５のゲートは第１のミラートランジスタ５のゲートに接続され、ドレインは出力トランジスタ７のソースに接続され、ソースはグランドに接続されている。出力トランジスタ７のゲートは電圧増幅器９の出力に接続され、ソースは第２のトランジスタ５のドレインに接続され、ドレインは出力ノード１１に接続されている。電圧増幅器９の非反転入力は参照電圧Ｖｒｅｆに接続され、反転入力は出力トランジスタ７のソースに接続されている。入力ノードは入力電流ＩＩＮを取り込み、出力ノード１１は出力電流ＩＯＵＴを供給する。
【０００５】
図１に示した被制御カスコード型カレントミラーの動作を以下に記載する。入力電流ＩＩＮは、先ず、入力ノード１に供給される。ミラートランジスタ３及び５の両方のゲートが入力ノード１に接続されているので、この電流入力を取り込むとトランジスタ３及び５の両方がオンになる。２つのミラートランジスタ３及び５は共通のゲート電圧及び共通のソース電圧(両方のソースが接地されている)を持つのでそれらのゲート-ソース電圧は同じである。また、第１のミラートランジスタ３では、ゲート及びドレインは相互接続されているのでドレイン-ソース電圧はゲート-ソース電圧と同じである。
【０００６】
第２のミラートランジスタ５を流れる電流は、該第２のミラートランジスタ５のドレイン-ソース電圧と第１のミラートランジスタ３のそれとの差に依存する。もし２つのドレイン-ソース電圧が同じであれば、第１及び第２のミラートランジスタ３及び５を通過する電流は同じになる。第２のミラートランジスタ５のドレイン-ソース電圧が増加するにつれ、それを通過する電流も増加し、回路の利得が大きくなる。同様に、第２のミラートランジスタ５のドレイン-ソース電圧が減少するにつれ、それを通過する電流が減少し、回路の利得が小さくなる。
【０００７】
出力トランジスタ７及び電圧増幅器９はそのとき、第１及び第２のミラートランジスタ３及び５によって形成されるカレントミラーの出力を、この技術分野では周知のフィードバックループを用いて調整する。
【０００８】
しかしながら、図１のカレントミラーは出力電流が１つだけである。多くの用途、例えば、デジタル−アナログ変換器、１００ＢａＳｅＴＸネットワーク内の駆動用変換器では、１つの入力電流に基づいた複数の出力電流ラインが要求される。この複数の出力を提供する１つの方法は、差動増幅器を電流分割器として使用することである。
【０００９】
図２は電流分割器として使用される従来の差動増幅器を示す回路図である。図２に示すように、差動増幅器は入力ノード２１、第１及び第２のトランジスタ２３及び２５、第１及び第２の制御ノード２７及び２９、第１及び第２の出力ノード３１及び３３を含む。第１のトランジスタ２３のソースは入力ノード２１に接続され、ドレインは第１の出力ノード３１に接続され、ゲートは第１の制御ノード２７に接続されている。第２のトランジスタ２５のソースは入力ノード２１に接続され、ドレインは第２の出力ノード３３に接続され、ゲートは第１の制御ノード２９に接続されている。第１の制御ノード２７は第１の制御信号Ｃ１を受け取り、第１のトランジスタ２３のゲートに第１の制御信号Ｃ１を供給することによって該第１のトランジスタ２３の動作を制御する。第１の制御ノード２９は第２の制御信号Ｃ２を受け取り、第２のトランジスタ２５のゲートに第２の制御信号Ｃ２を供給することによって該第２のトランジスタ２５の動作を制御する。入力ノード２１は入力電流ＩＩＮを受け取り、第１の出力ノード３１は第１のトランジスタ２３がオンになったとき第１の出力電流ＩＯＵＴ１を供給し、第２の出力ノード３３は第２のトランジスタ２５がオンになったとき第２の出力電流ＩＯＵＴ２を供給する。
【００１０】
図２の電流分割器としての差動増幅器の動作を以下に記載する。差動増幅器は、第１及び第２の制御信号Ｃ１及びＣ２の値に応じ、また、第１及び第２のトランジスタ２３及び２５がオンになったか否かに応じ、２つの出力ノード３１及び３３で異なる出力を供給することができる。２つのトランジスタ２３及び２５のそれぞれがオンになるとき、入力電流ＩＩＮの一部あるいは全部がそれを通ってそれぞれの出力ノード３１あるいは３３に流れることができる。表１は、Ｃ１とＣ２の起こり得る組み合わせについての出力電流ＩＯＵＴ１及びＩＯＵＴ２を示している。
【００１１】
【表１】
【００１２】
表１に示すように、もしＣ１とＣ２が両方とも「０」であれば、第１及び第２のトランジスタ２３及び２５はオフとなり、電流はどちらのトランジスタも流れることはできない。その結果、第１及び第２の出力ノード３１及び３３における電流ＩＯＵＴ１及びＩＯＵＴ２は両方とも０になる。もし、Ｃ１が「０」、Ｃ２が「１」であれば、第１のトランジスタはオフになり、第２のトランジスタはオンになる。従って、入力電流は第２のトランジスタ２５を流れることができるが、第１のトランジスタ２３を流れることはできない。その結果、第１の出力ノード３１における電流ＩＯＵＴ１は０になり、第２の出力ノード３３における電流ＩＯＵＴ２はＩＩＮになる。同様に、もしＣ１が「１」、Ｃ２が「０」であれば、第１のトランジスタはオンになり、第２のトランジスタはオフになる。入力電流は、第１のトランジスタ２３を流れることはできるが、第２のトランジスタ２５を流れることはできない。その結果、第１の出力ノード３１における電流ＩＯＵＴ１はＩＩＮになり、第２の出力ノード３３における電流ＩＯＵＴ２は０になる。最後に、もしＣ１とＣ２が両方とも「１」であれば、第１のトランジスタ２３及び第２のトランジスタ２５はオンになり、入力電流ＩＩＮは第１のトランジスタ２３及び第２のトランジスタ２５の両方を流れることができる。その結果、第１の出力ノード３１における電流ＩＯＵＴ１及び第２の出力ノード３３におけるＩＯＵＴ２は、両方ともＩＩＮ/２になる。
【００１３】
電流の分割を高精度にするため、導通しているトランジスタを飽和させておくことが好ましい。
【００１４】
もし、２つの出力電流ＩＯＵＴ１とＩＯＵＴ２との間の差を、このような起こり得る制御入力状態のそれぞれについて取れば、３つの異なる電流、+ＩＩＮ、−ＩＩＮ、０を得ることができる。それにより、１つの入力電流を複数の異なる出力電流に変換することができる。同様にして、出力電流を電圧に変換し、出力電圧間の差を取ることによって、制御信号Ｃ１及びＣ２の値に応じて３つの異なる出力電圧を生成することができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記の従来の差動増幅器電流源は、入力ノード２１から電流源に直列に配置され、デジタル制御されるトランジスタ２３及び２５のため、出力における電圧振幅を充分に大きくすることはできない。それは、第１及び第２のトランジスタ２３及び２５を飽和状態に維持しなければならないのであるが、電圧振幅が大きくなりすぎると、第１及び第２のトランジスタ２３及び２５が飽和状態から外れてしまうという理由による。
【００１６】
従って、本発明の目的は、異なる負荷に対し、高精度且つ差動的にスイッチングされる電流を供給する従来技術の様々な欠点を克服するか、あるいは少なくとも最小限度にすることである。
【００１７】
本発明の他の目的は、所望の精度を保ちながら、様々な出力の間で高速にスイッチングすることが可能であり、差動的にスイッチされる電流源を提供することである。
【００１８】
【課題を解決するための手段】
本発明の１つの態様によれば、
電流入力端子、第１のノードに接続された第１の制御入力端子、第２のノードに接続された第２の制御入力端子、及び第１及び第２の電流出力端子を有する差動増幅器と、
参照電圧に接続された第１の増幅器入力、前記電流入力に接続された第２の増幅器入力、及び増幅器出力ノードに接続された増幅器出力を有する電圧増幅器と、
前記増幅器出力ノードと前記第１のノードの間に接続され、第１の制御入力信号によって制御される第１のスイッチと、
前記増幅器出力ノードと前記第２のノードの間に接続され、第２の制御入力信号によって制御される第２のスイッチと、
参照ノードと前記第１のノードの間に接続され、第３の制御入力信号によって制御される第３のスイッチと、
前記参照ノードと前記第２のノードの間に接続され、第４の制御入力信号によって制御される第４のスイッチとを備え、
前記第１及び第４の制御入力信号として、前記第１及び第４のスイッチを開くものを供給するとともに、前記第２及び第３の制御入力信号として、前記第２及び第３のスイッチを閉じるものを供給することにより、前記第１の電流出力端子からの電流出力がゼロとなり、前記第２の電流出力端子からの電流出力が、前記電流入力端子から入力される電流の値に等しい第１の値となる状態と、
前記第１及び第４の制御入力信号として、前記第１及び第４のスイッチを閉じるものを供給するとともに、前記第２及び第３の制御入力信号として、前記第２及び第３のスイッチを開くものを供給することにより、前記第１の電流出力端子からの電流出力が前記第１の値となり、前記第２の電流出力端子からの電流出力がゼロとなる状態と、
前記第１及び第２の制御入力信号として、前記第１及び第２のスイッチを閉じるものを供給するとともに、前記第３及び第４の制御入力信号として、前記第３及び第４のスイッチを開くものを供給することにより、前記第１及び第２の電流出力端子からの電流出力がともに、前記第１の値の半分となる状態
のいずれかを選択的に取ることができる
スイッチト電流源が提供される。
【００１９】
本発明の別の態様によれば、前記電流入力端子に第１の電流を供給するための第１の電流源が提供され、該第１の電流源は、第２の電流源と、該第２の電流源に接続され、第１の電流を前記電流入力ノードに供給する第１のカレントミラーとを含む。
【００２０】
本発明の更に別の態様によれば、前記差動増幅器は、
ゲートが前記第１のノードに接続され、ソースが前記電流入力ノードに接続され、ドレインが前記第１の電流出力端子に接続された第１の差動トランジスタと、
ゲートが前記第２のノードに接続され、ソースが前記電流入力ノードに接続され、ドレインが前記第２の電流出力端子に接続された第２の差動トランジスタとを含む。
【００２１】
本発明の更に別の態様によれば、
ゲートが第１の中間ノードに接続され、ソースが入力ノードに接続され、ドレインが第１の出力ノードを形成する第１の差動トランジスタと、
ゲートが第２の中間ノードに接続され、ソースが前記入力ノードに接続され、ドレインが第２の出力ノードを形成する第２の差動トランジスタと、
参照電圧に接続された第１の増幅器入力、前記電流入力に接続された第２の増幅器入力、及び増幅器出力を有する電圧増幅器と、
前記増幅器出力ノードと前記第１の中間ノードの間に接続され、ゲートが前記第１の制御入力端子に接続された第１のスイッチングトランジスタと、
前記電圧増幅器と前記第２の中間ノードの間に接続され、ゲートが第２の制御入力端子に接続された第２のスイッチングトランジスタと、
前記入力ノードと前記第１の中間ノードの間に接続され、ゲートが第３の制御入力端子に接続された第３のスイッチングトランジスタと、
前記入力ノードと前記第２の中間ノードの間に接続され、ゲートが第４の制御入力端子に接続された第４のスイッチングトランジスタとを備え
前記第１及び第４の制御入力端子に、前記第１及び第４のスイッチングトランジスタをオフとするものを供給するとともに、前記第２及び第３の制御入力端子に、前記第２及び第３のスイッチングトランジスタをオンとするものを供給することにより、前記第１の出力ノードからの電流出力がゼロとなり、前記第２の出力ノードからの電流出力が、前記入力ノードから入力される電流の値に等しい第１の値となる状態と、
前記第１及び第４の制御入力端子に、前記第１及び第４のスイッチングトランジスタをオンとするものを供給するとともに、前記第２及び第３の制御入力端子に、前記第２及び第３のスイッチングトランジスタをオフとするものを供給することにより、前記第１の出力ノードからの電流出力が前記第１の値となり、前記第２の出力ノードからの電流出力がゼロとなる状態と、
前記第１及び第２の制御入力端子に、前記第１及び第２のスイッチングトランジスタをオンとするものを供給するとともに、前記第３及び第４の制御入力端子に、前記第３及び第４のスイッチングトランジスタをオフとするものを供給することにより、前記第１及び第２の電流出力ノードからの電流出力がともに、前記第１の値の半分となる状態
のいずれかを選択的に取ることができる
スイッチト電流源が提供される。
【００２２】
上記の目的及び他の目的ならびに本発明の利点は、以下の記載及び添付の図面から明確になるであろう。
【００２３】
【発明の実施の形態】
本発明は、差動的にスイッチされる電流源の速度及び精度を改善するために新規なスイッチング構成を用いている。
【００２４】
図３は、本発明の第１の好ましい実施形態に従う差動電流スイッチを示している。図３に示すようにスイッチト電流源（switched current source）は、第１及び第２の差動トランジスタ１０５及び１１０、第１から第４のスイッチ１１５、１２０、１２５及び１３０、電圧増幅器１３５、及びコンデンサ１４０を含む。
【００２５】
第１の差動トランジスタ１０５のソースは入力ノードＮ１に接続され、ドレインは第１の出力ノードＮ２に接続され、ゲートは第１の制御ノードＮ３に接続されている。第２の差動トランジスタ１１０のソースは入力ノードＮ１に接続され、ドレインは第２の出力ノードＮ４に接続され、ゲートは第２の制御ノードＮ５に接続されている。この接続により、第１及び第２の差動トランジスタ１０５及び１１０は差動増幅器を形成する。本実施形態では、入力電流ＩＩＮが等しく分割されるように第１及び第２の差動トランジスタ１０５及び１１０のパラメータは同じ値に選択される。別の実施形態では、両方の差動トランジスタがオンになったときに所望の電流分割比を得るため異なるパラメータを用いてもよい。
【００２６】
電圧増幅器１３５の非反転入力は参照電圧に接続され、反転入力は入力ノードＮ１に接続され、出力は増幅器出力ノードＮ６に接続されている。コンデンサ１４０は増幅器出力ノードＮ６とグランドの間に接続され、遷移中の増幅器出力ノードの電位を保持するために、また、必要に応じて出力電流のエッジをなだらかにするためにフィードバック増幅器の周波数応答を補償する。
【００２７】
第１のスイッチ１１５は第１の制御ノードＮ３と増幅器出力ノードＮ６の間に接続され、第１の制御信号Ｓ１によって制御される。第２のスイッチ１２０は、第２の制御ノードＮ５と増幅器出力ノードＮ６の間に接続され第２の制御信号Ｓ２によって制御される。第３のスイッチ１２５は、第１の制御ノードＮ３と入力ノードＮ１の間に接続され、第３の制御信号Ｓ３によって制御される。第４のスイッチ１３０は、第２の制御ノードＮ５と入力ノードＮ１の間に接続され、第４の制御信号Ｓ４によって制御される。
【００２８】
第１及び第２のスイッチ１１５及び１２０は、選択されたトランジスタが入力電流ＩＩＮの一部あるいは全部を出力ノードＮ２及びＮ４の一方または両方に流すことを可能にするために、第１及び第２の差動トランジスタ１０５及び１１０の一方または両方を選択するように動作する。第３及び第４のスイッチ１２５及び１３０は、第１及び第２の差動トランジスタ１０５及び１１０を、それらが選択されないときにはそれぞれ急速にプルダウンさせるように動作するので、トランジスタゲートが浮いたままになることはない。この新規な構成は、システムの動作速度及び効率を向上させ、より高いスイッチング精度を可能にするものである。
【００２９】
第１及び第３のスイッチ１１５及び１２５はそれらの個々の機能により、第２及び第４のスイッチ１２０及び１３０と同様、常に反対の位置にある。即ち、第１のスイッチ１１５が開いているときには第３のスイッチ１２５が閉じており、第１のスイッチ１１５が閉じているときには第３のスイッチ１２５は開いている。これと同じ関係が第２及び第４のトランジスタ１２０及び１３０の間に存在する。その理由は、例えば、第１の差動トランジスタ１０５の動作を見れば明らかである。第１の差動トランジスタ１０５を能動化するときには、該第１の差動トランジスタ１０５がオンになるように第１のスイッチ１１５を閉じる。第１の差動トランジスタ１０５はオンになりプルダウンされることは無いので、第３のスイッチ１２５は開いたままである。同様に、第１の差動トランジスタ１０５を非能動化するときには、該第１の差動トランジスタ１０５をオフ状態に置くために第１のスイッチ１１５を開いたままにする。次に、第１の差動トランジスタ１０５をプルダウンさせ、且つそのゲートが浮くことがないようにするために第３のスイッチ１２５を閉じる。そうしないとそれが非能動化され、ゲートが浮くからである。
【００３０】
この構成により、第１及び第３のスイッチ１１５及び１２５の両方が閉じたり、両方が開いたりする状況は起こらない。もし両方が閉じると、この回路は、第１の差動トランジスタ１０５を駆動し且つ同時にプルダウンさせることになる。もし両方が開くと、第１の差動トランジスタ１０５はオンにならず、そのゲートが浮くことになる。これらの状態はいずれもスイッチト電流源の動作には不都合であり、避けなければならない。同様の理由により、第２及び第４のスイッチ１２０及び１３０の両方が閉じたり、両方が開いたりする状況は起こらない。
【００３１】
第１及び第３のスイッチ１１５及び１２５の間、及び第２及び第４のスイッチ１２０と１３０の間のこの関係により、第１から第４のスイッチ１１５、１２０、１２５及び１３０を適切に制御するために必要とされるものは２つの制御信号Ｓ１及びＳ２だけである。第１の制御信号Ｓ１は、実際には第１の制御信号Ｓ１及び第３の制御信号Ｓ３の両方のソースとして用いることができる。同様に、第２の制御信号Ｓ２は第２の制御信号Ｓ２及び第４の制御信号Ｓ４の両方のソースとして用いることができる。全てのスイッチを同じ方法で制御する場合には、制御信号Ｓ３及びＳ４をそれぞれ得るには、第１及び第２の制御信号Ｓ１及びＳ２をそれぞれインバータに通す必要がある。しかし、第１及び第３のスイッチが互いに反対の信号で能動化され、第２及び第４のスイッチが互いに反対の信号で能動化されるというようにスイッチを構成すれば、第１及び第２の制御信号Ｓ１及びＳ２は、そのまま第３及び第４の制御信号Ｓ３及びＳ４として直接機能することができる。即ち、もし第１のスイッチ１１５が「ハイ」信号によって開き、「ロー」信号によって閉じ、第３のスイッチが「ロー」信号によって開き、「ハイ」信号によって閉じれば、同じ制御信号を２つのスイッチに用いることができる。
【００３２】
図３のスイッチト電流源の動作を以下に記載する。スイッチト電流源は、第１から第４の制御信号Ｓ１からＳ４の値、及び第１及び第２の差動トランジスタ１０５及び１１０がオンになったか否かに応じて、第１及び第２の出力ノードＮ２及びＮ４に異なる出力を供給する。２つのトランジスタ１０５及び１１０の各々がオンになると、入力電流ＩＩＮの一部あるいは全部がそれを通りそれぞれの出力ノードＮ２あるいはＮ４に流れることができる。表２は、Ｓ１からＳ４の起こり得る組み合わせについて出力電流ＩＯＵＴ１及びＩＯＵＴ２を示している。
【００３３】
【表２】
【００３４】
表２に示すように、もしＳ１とＳ２が両方とも「０」であり、Ｓ３とＳ４が両方とも「１」であれば、第１及び第２のスイッチ１１５及び１２０は開き、第３及び第４のスイッチ１２５及び１３０は閉じる。従って、第１及び第２の差動トランジスタ１０５及び１１０は両方ともオフとなり、それらのゲートが浮かないようにするため急速にプルダウンされる。その結果、電流はいずれのトランジスタも流れることができず、第１及び第２の出力ノードＮ２及びＮ４の電流ＩＯＵ Ｔ１及びＩＯＵＴ２は、両方とも０になる。
【００３５】
もしＳ１が「１」、Ｓ２が「０」であり、Ｓ３が「０」、Ｓ４が「１」であれば、第１及び第４のスイッチ１１５及び１３０は閉じ、第２及び第３のスイッチ１２０及び１２５は開く。従って、第１の差動トランジスタ１０５はオンとなり、また、第２の差動トランジスタ１１０はオフとなり、浮かないように急速にプルダウンされる。従って入力電流ＩＩＮは第１の差動トランジスタ１０５を流れることはできるが、第２の差動トランジスタ１１０を流れることはできない。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１はＩＩＮに等しくなり、第２の出力ノードＮ４における電流ＩＯＵＴ２は０になる。
【００３６】
同様に、もしＳ１が「０」、Ｓ２が「１」であり、Ｓ３が「１」、Ｓ４が「０」であれば、第１及び第４のスイッチ１１５及び１３０は開き、第２及び第３のスイッチ１２０及び１２５は閉じる。この場合、第２の差動トランジスタ１１０はオンとなり、また、第１の差動トランジスタ１０５はオフとなり、浮かないように急速にプルダウンされる。従って入力電流ＩＩＮは第２の差動トランジスタ１１０を流れることはできるが、第１の差動トランジスタ１０５を流れることはできない。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１は０になり、第２の出力ノードＮ４における電流ＩＯＵＴ２はＩＩＮになる。
【００３７】
最後に、もしＳ１とＳ２が両方とも「１」であり、Ｓ３とＳ４が両方とも「０」であれば、第１及び第２のスイッチ１１５及び１２０は閉じ、また、第３及び第４のスイッチ１２５及び１３０は開く。従って、第１の差動トランジスタ１０５及び第２の差動トランジスタ１１０はオンになり、入力電流ＩＩＮは第１の差動トランジスタ１０５及び第２の差動トランジスタ１１０の両方を流れることができる。２つのトランジスタは類似したパラメータを有するので、電流はそれらの間を等しく流れ、それにより第１の出力ノードＮ２における電流ＩＯＵＴ１及び第２の出力ノードＮ４における電流ＩＯＵＴ２は、両方ともＩＩＮ/２に等しくなる。
【００３８】
一般的な差動増幅器を用いれば、２つの出力電流ＩＯＵＴ１とＩＯＵＴ２との間の差を取ることにより、３つの独立した電流+ＩＩＮ、−ＩＩＮ、０が可能になる。それにより、１つの入力電流を複数の出力電流に変換することができる。また、出力電流を電圧に変換し、出力電圧の差を取る一般的構成を用いれば、制御信号Ｓ１からＳ４の値に応じた３つの異なる出力電圧を生成することができる。
【００３９】
図４は、本発明の第２の好ましい実施形態による差動電流スイッチを示している。図４の回路は、第４及び第５のスイッチの接続を除き、図３の回路とほぼ同じである。
【００４０】
第１の好ましい実施形態と同様、第１のスイッチ１１５は第１の制御ノードＮ３と増幅器出力ノードＮ６の間に接続され、第１の制御信号Ｓ１によって制御される。同様に、第２のスイッチ１２０は第２の制御ノードＮ５と増幅器出力ノードＮ６の間に接続され、第２の制御信号Ｓ２によって制御される。
【００４１】
しかし、第３のスイッチ１２５は第１の制御ノードＮ３と参照ノードＮ７の間に接続されるが、第３の制御信号Ｓ３によって制御される。第４のスイッチ１３０は第２の制御ノードＮ５と参照ノードＮ７の間に接続され、第４の制御信号Ｓ４によって制御される。この参照ノードＮ７をグランドに接続してもよい。
【００４２】
図５は、本発明の第３の好ましい実施形態によるスイッチト電流源を示している。図５に示す回路は、差動電流スイッチ２００に入力電流ＩＩＮを供給するように動作する、第１の電流源２５０、第１のミラートランジスタ２５５、及び第２のミラートランジスタ２６０を含む点を除けば、図３に示した第１の好ましい実施形態と同様である。また、差動電流スイッチ２００では、第１から第４のスイッチ１１５、１２０、１２５及び１３０は第１から第４のスイッチングトランジスタ２１５、２２０、２２５及び２３０に置き換えられている。本実施形態では、スイッチングトランジスタは好ましくはＭＯＳトランジスタである。
【００４３】
第１の電流源２５０は、第１のミラートランジスタ２５５のドレインにＩＳの電源電流を供給し、また、第１の参照電圧Ｖｒｅｆ１に接続される。第１及び第２のミラートランジスタ２５５及び２６０はカレントミラーとして相互に接続される。第１のミラートランジスタ２５５のゲートとドレインは相互に接続され、また、第２のミラートランジスタ２６０のゲートは第１のミラートランジスタ２５５のゲートに接続される。第１及び第２のミラートランジスタ２５５及び２６０のソースは両方ともグランドに接続されている。
【００４４】
第１及び第２のミラートランジスタ２５５及び２６０によって形成されるカレントミラーは、第１の電流源２５０から電源電流ＩＳを受け取り、第１のノードＮ１に入力電流ＩＩＮを供給する。
【００４５】
図５のカレントミラーでは、第２のミラートランジスタ２６０は第１のミラートランジスタ２５５と実質的に均等なドレイン-ソース電圧を持つことが要求される。この電圧均等性を向上させるために、オンになった作動増幅器を一周するように負帰還ループを閉じる。この帰還ループは、第１及び第２の差動トランジスタ１０５及び１１０の共通のソースを電圧増幅器１３５を介して第１及び第２の差動トランジスタのそれぞれのゲート(どちらがオンになるかに依存して)に接続する。このようにして、差動トランジスタ１０５及び１１０の一方または両方がオンになる、可能な設定の間、図５の回路は、出力ノードＮ２及びＮ４の一方または両方に対し、高振幅、高精度の被制御カスコード型カレントミラーを形成する。
【００４６】
電圧増幅器１３５の非反転入力は、実質的に第１のミラートランジスタ２５５のドレイン−ソース電圧に等しい第２の参照電圧Ｖｒｅｆ２に接続される。
【００４７】
図６から図８は、第１から第４のスイッチングトランジスタ２１５、２２０、２２５及び２３０を様々に設定したときの図５の回路の動作を示す回路図である。図６から図８は、それぞれスイッチングトランジスタ２１５、２２０、２２５及び２３０の１つの特定の設定だけを表しており、また、スイッチングトランジスタ２１５、２２０、２２５及び２３０を、該特定の設定に関して機能的に等価なもので置き換えている。例えば、”オン”トランジスタを短絡回路で、また、”オフ”トランジスタを開放回路で置き換えている。更に、回路の動作をより明瞭にするため、図６から図８ではそれぞれ、スイッチングにより短絡されている回路部分及びオフになっている作動トランジスタは省略している。
【００４８】
図６は、Ｓ１は「０」、Ｓ２は「１」、Ｓ３は「０」、Ｓ４は「１」のように制御信号が設定されたときの状態を示している。この場合、第１及び第４のスイッチングトランジスタ２１５及び２３０はオンになり、第２及び第３のスイッチングトランジスタ２２０及び２２５はオフになる。従って第１の差動トランジスタ１０５はオンになり、また、第２の差動トランジスタ１１０はオフになり、浮かないように急速にプルダウンされる。
【００４９】
図６に示すように、上記スイッチ設定の結果、回路は実質的に第１の差動トランジスタ１０５、第１及び第２のミラートランジスタ２５５及び２６０、電圧増幅器１３５、及びコンデンサ１４５からなる被制御カスコード型カレントミラーとなる。この回路では、入力電流ＩＩＮは第１の差動トランジスタ１０５を流れることはできるが第２の差動トランジスタ１１０を流れることはできない。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１はＩＩＮになり、また、第２の出力ノードＮ４(図６には示されていない)における電流ＩＯＵＴ２は０になる。
【００５０】
同様に、図７は、Ｓ１は「１」、Ｓ２は「０」、Ｓ３は「１」、Ｓ４は「０」のように制御信号が設定されたときの状態を示している。この場合、第１及び第４のスイッチングトランジスタ２１５及び２３０はオフになり、第２及び第３のスイッチングトランジスタ２２０及び２２５はオンになる。従って第２の差動トランジスタ１１０はオンになり、また、第１の差動トランジスタ１０５はオフになり、浮かないように急速にプルダウンされる。
【００５１】
図７に示すように、上記スイッチ設定の結果、回路は、実質的に第２の差動トランジスタ１１０、第１及び第２のミラートランジスタ２５５及び２６０、電圧増幅器１３５、及びコンデンサ１４５からなる被制御カスコード型カレントミラーとなる。この回路では、入力電流ＩＩＮは第２の差動トランジスタ１１０を流れることはできるが第１の差動トランジスタ１０５を流れることはできない。その結果、第１の出力ノードＮ２（図７には示されていない）における電流ＩＯＵＴ１はゼロになり、また、第２の出力ノードＮ４における電流ＩＯＵＴ２はＩＩＮになる。
【００５２】
図８は、Ｓ１が「０」、Ｓ２が「０」、Ｓ３が「０」、Ｓ４が「０」の状態を示している。この場合、第１及び第２のスイッチングトランジスタ２１５及び２２０はオンになり、第３及び第４のスイッチングトランジスタ２２５及び２３０はオフになる。この設定では、第１及び第２の差動トランジスタ１０５及び１１０の両方がオンになる。
【００５３】
図８に示すように、上記スイッチ設定の結果、回路は、実質的に第１及び第２の差動トランジスタ１０５及び１１０、第１及び第２のミラートランジスタ２５５及び２６０、電圧増幅器１３５、及びコンデンサ１４５からなる２−出力被制御カスコード型カレントミラーとなる。この回路では、入力電流ＩＩＮは第１の差動トランジスタ１０５及び第２の差動トランジスタ１１０の両方を流れることができる。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１及び第２の出力ノードＮ４における電流ＩＯＵＴ２は、両方ともＩＩＮ/２になる。
【００５４】
図９は、本発明の第４の好ましい実施形態によるスイッチト電流源を示している。本実施形態は、以下に記載する点を除き、第３の好ましい実施形態と同様である。図９の回路は、差動電流スイッチ３００内の第１の電流源２５０及び電圧増幅器１３５をより具体的に表している。第４の好ましい実施形態では、第１の電流源２５０は第２の電流源３０５、第３及び第４のミラートランジスタ３１０及び３１５からなる。電圧増幅器１３５は、第１及び第２の増幅トランジスタ３２０及び３２５を含む反転増幅器である。
【００５５】
図９に示すように、第４の実施形態は、第１及び第２のミラートランジスタ２５５及び２６０によって形成されるカレントミラーが入力ノードＮ１に適切な入力電流ＩＩＮを供給するために、ソース電流ＩＳを正しく写し出していることを確認するように動作する。図５の回路と同様、第２のミラートランジスタ２６０は第１のミラートランジスタ２５５と実質的に均等なドレイン-ソース電圧を有することが要求される。この電圧均等性を高精度に実現するために、オンになった作動増幅器を一周するように負帰還ループを閉じる。この帰還ループは、電圧増幅器１３５内の第１及び第２の増幅トランジスタ３２０及び３２５を介し（いずれがオンになっているかにより）、第１及び第２の差動トランジスタ１０５及び１１０の共通のソースを第１及び第２の差動トランジスタのそれぞれのゲートに接続する。
【００５６】
電圧増幅器１３５では、第１の増幅トランジスタ３２０は好ましくはＰＭＯＳトランジスタであり、第２の増幅トランジスタは好ましくはＮＭＯＳトランジスタである。本実施形態では、第１の増幅トランジスタ３２０のゲートを第２の電流源３０５に接続し、第１の増幅器トランジスタ３２０が電流源として動作することを可能にする。
【００５７】
第２の増幅トランジスタ３２５のサイズと、第１及び第２の増幅トランジスタ３２０及び３２５を流れる電流は以下の式を満たす値に設定される。
ＶＧＳ３２５=ＶＤＳ２５５ (１)
ここで、ＶＧＳ３２５は第２の増幅トランジスタ３２５のゲート−ソース電圧であり、ＶＤＳ２５５は第１のミラートランジスタ２５５のドレイン−ソース電圧である。
【００５８】
図５の回路と同様、差動トランジスタ１０５及び１１０の一方または両方をオンにすることができる設定のそれぞれにおいて、図９の回路は出力ノードＮ２及びＮ４の一方または両方に対し、高振幅、高精度の被制御カスコード型カレントミラーを形成する。
【００５９】
図１０から図１２は、第１から第４のスイッチングトランジスタ２１５、２２０、２２５及び２３０の様々な設定についての図９の回路の動作を示す回路図である。図６から図８と同様、図１０から図１２のそれぞれは、それぞれスイッチングトランジスタ２１５、２２０、２２５及び２３０の１つの特定の設定だけを表しており、スイッチングトランジスタ２１５、２２０、２２５及び２３０を、該特定の設定に関して機能的に等価なもので置き換えている。例えば、”オン”トランジスタを短絡回路で、また、”オフ”トランジスタを開放回路で置き換えている。更に、回路の動作をより明瞭にするため、図１０から図１２ではそれぞれ、スイッチングにより短絡された回路部分及びオフになっている作動トランジスタは省略している。
【００６０】
図１０は図６に類似しており、Ｓ１は「０」、Ｓ２は「１」、Ｓ３は「０」、Ｓ４は「１」のよう制御信号が設定されたときの状態を示している。図６の回路と同様、第１及び第４のスイッチングトランジスタ２１５及び２３０は［オン］であり、第２及び第３のスイッチングトランジスタ２２０及び２２５は［オフ］である。従って第１の差動トランジスタ１０５はオンになり、また、第２の差動トランジスタ１１０はオフになり、浮かないように急速にプルダウンされる。
【００６１】
上記設定により生じる被制御カスコード型カレントミラーは、図６の対応の回路よりも詳細に図１０に示されている。特に、このカレントミラーは第１の差動トランジスタ１０５、第１及び第２のミラートランジスタ２５５及び２６０、第１及び第２の増幅器トランジスタ３２０及び３２５からなる。
【００６２】
図１１は図７に類似しており、Ｓ１は「１」、Ｓ２は「０」、Ｓ３は「１」、Ｓ４は「０」のように、制御信号が設定されたときの状態を示している。この場合、第１及び第４のスイッチングトランジスタ２１５及び２３０は［オフ］であり、第２及び第３のスイッチングトランジスタ２２０及び２２５は［オン］である。従って第２の差動トランジスタ１１０はオンになり、また、第１の差動トランジスタ１０５はオフになり、浮かないように急速にプルダウンされる。
【００６３】
上記設定により生じる被制御カスコード型カレントミラーは、図７の対応の回路よりも詳細に図１１に示されている。特に、このカレントミラーは第２の差動トランジスタ１１０、第１及び第２のミラートランジスタ２５５及び２６０、第１及び第２の増幅器トランジスタ３２０及び３２５からなる。
【００６４】
図１２は図８に類似しており、Ｓ１は「０」、Ｓ２は「０」、Ｓ３は「０」、Ｓ４は「０」のように、制御信号が設定されたときの状態を示している。この場合、第１及び第２のスイッチングトランジスタ２１５及び２２０はオンであり、第３及び第４のスイッチングトランジスタ２２５及び２３０はオフである。この設定では、第１及び第２の差動トランジスタ１０５及び１１０は両方ともオンになる。
【００６５】
上記設定により生じる被制御カスコード型カレントミラーは、図８の対応の回路よりも詳細に図１２に示されている。特に、このカレントミラーは第１及び第２の差動トランジスタ１０５及び１１０、第１及び第２のミラートランジスタ２５５及び２６０、第１及び第２の増幅器トランジスタ３２０及び３２５からなる、２−出力カレントミラーである。
【００６６】
図１３は、本発明の第５の好ましい実施形態によるスイッチト電流源を示している。第５の実施形態は、差動電流スイッチ４００内の電圧増幅器１３５の構成が異なるという点を除き、第１から第４の好ましい実施形態と同様である。第５の実施形態はまた、入力ノードＮ１に入力電流ＩＩＮを供給するための回路が多少異なる。
【００６７】
第５の好ましい実施形態の電圧増幅器１３５は第２の増幅トランジスタ３２５を含み、第１の増幅トランジスタ３２０が第３の電流源４２０で置き換えられている。
【００６８】
第５の実施形態では、入力電流ＩＩＮは、第１及び第２のミラートランジスタ２５５及び２６０、第４及び第５の電流源４６５及び４７０、第１及び第２の電流供給トランジスタ４７５及び４８０を含むカレントミラーから供給される。第１のミラートランジスタ２５５は第１の電流供給トランジスタ４７５とグランドの間に接続され、そのゲートは第５の電流源４７０に接続されている。第２のミラートランジスタ２６０は第１のノードＮ１とグランドの間に接続され、そのゲートは第１のミラートランジスタ２５５のゲートに接続されている。第１の電流供給トランジスタ４７５は第５の電流源４７０と第１のミラートランジスタ２５５の間に接続され、そのゲートは第４の電流源４６５に接続されている。第２の電流供給トランジスタ４８０は第４の電流源４６５とグランドの間に接続され、そのゲートは第１の電源トランジスタ４７５と第１のミラートランジスタ２５５とが接続される点に接続されている。
【００６９】
この回路のトランジスタのサイズと電流源のパラメータは以下の式を満たすように設定される。
ＶＧＳ３２５=ＶＤＳ２５５ (２)
ここで、ＶＧＳ３２５は第２の増幅トランジスタ３２５のゲート−ソース電圧であり、ＶＤＳ２５５は第１のミラートランジスタ２５５のドレイン−ソース電圧である。
【００７０】
第５の好ましい実施形態のスイッチト電流源の動作は、上記の第１から第４の実施形態の動作に類似している。
【００７１】
図１４は、本発明の第２から第５の好ましいい実施形態の差動電流スイッチ５００のピン接続を示している。図１４はまた、出力負荷に接続された差動電流スイッチを示すものである。
【００７２】
図１４に示すように、本発明の差動電流スイッチは参照電圧Ｖｒｅｆと基準のグランドの間に接続され、またグランドピン５０５及び５１０にそれぞれ接続される。差動電流スイッチは、電流入力ピン５１５に参照電流ＩＲＥＦ（入力電流ＩＩＮを生成するために使用される）を入力信号として受け取り、また、第１の制御ピン５２０に第１及び第３の制御信号Ｓ１及びＳ３として機能する第１の信号を受け取り、また、第２の制御ピン５２５に第２及び第３の２つの制御信号Ｓ２及びＳ４として機能する第２の信号を受け取る。差動電流スイッチは、第１及び第２の出力ピン５３０及び５３５に、第１及び第２の出力電流ＩＯＵＴ１及びＩＯＵＴ２を出力としてそれぞれ供給する。
【００７３】
本実施形態では、第１及び第２の出力電流ＩＯＵＴ１及びＩＯＵＴ２は、第１から第３の負荷抵抗５４０、５４５及び５５０を含む出力負荷に接続される。第１の負荷抵抗５４０は参照電圧Ｖｒｅｆと第１の出力ピン５３０の間に接続される。第２の負荷抵抗５４５は参照電圧Ｖｒｅｆと第２の出力ピン５３５の間に接続される。第３の負荷抵抗５５０は第１及び第２の出力ピン５３０及び５３５の間に接続される。他の実施形態として、第３の負荷抵抗５５０を変換器−抵抗の構成で置き換えることができる。
【００７４】
図１５は、第１及び第２の制御ピン５２０及び５２５上の異なる制御信号について、図１４の回路の第３の負荷抵抗５５０に加えられる電圧差を示すタイミング図である。このタイミング図では、第１の制御ピン５２０に受け取られる制御信号は、第３から第５の実施形態の第１及び３の制御信号Ｓ１及びＳ３に対応する。第２の制御ピン５２５に受け取られる制御信号は第３から第５の実施形態の第２及び第４の制御信号Ｓ２及びＳ４に対応する。
【００７５】
このタイミング図は、第１及び第２の負荷抵抗５４０及び５４５は５０オームの値を有し、また、第３の負荷抵抗５５０は１００オームの値を有する場合のものである。参照電圧Ｖｒｅｆは２.７Ｖであり、また、ＩＩＮの間に流れる電流は４０ｍＡである。
【００７６】
図１５に示すように、第３の負荷抵抗５５０に加えられる電圧は、制御信号Ｓ１/Ｓ３及びＳ２/Ｓ４の値に依存し、-Ｖ、０、+Ｖの３つの電圧の間で変わる。Ｓ１/Ｓ３が高く、Ｓ２/Ｓ４が低い場合、第３の負荷抵抗５５０に加えられる電圧は−Ｖである。Ｓ１/Ｓ３及びＳ２/Ｓ４が両方とも高い場合、第３の負荷抵抗５５０に加えられる電圧は０である。Ｓ１/Ｓ３が低く、Ｓ２/Ｓ４が高い場合、第３の負荷抵抗５５０に加えられる電圧は+Ｖである。
【００７７】
図１５に示すように、(-Ｖ=-１.０Ｖ)且つ(+Ｖ=+１.０Ｖ)である。図１５のデータは、図１４の回路の動作のシミュレーションにより得られたものである。
【００７８】
上記の好ましい実施形態は全てＣＭＯＳトランジスタを用いるものとして記載されているが、本発明は他のトランジスタ技術にも同様に適用可能である。例えば、本発明はバイポーラあるいはＢｉＣＭＯＳ技術を使用して実施可能である。
【００７９】
以上、本発明を特定の典型的実施形態を用いて説明し、それにより本発明の多くの特徴及び利点はこの記載された説明から明らかである。特許請求の範囲は、本発明の上記の全ての特徴及び利点を含んでいる。また、多くの修正及び変更を行うことは当業者には容易であることから、本発明は図示及び記載された構成及び動作に限定されるものではない。従って、適切な変更及び等価物は本発明の範囲に含まれるものと解釈され得る。
【図面の簡単な説明】
【図１】 従来の被制御カスコード型カレントミラーを示す回路図である。
【図２】 従来の差動的にスイッチされる電流源を示す回路図である。
【図３】 本発明の第１の好ましい実施形態に従う差動型電流スイッチを示す回路図である。
【図４】 本発明の第２の好ましい実施形態に従う差動型電流スイッチを示す回路図である。
【図５】 本発明の第３の好ましい実施形態に従う、図３の回路をトランジスタをベースにして構成した場合の回路図である。
【図６】 第１から第４のスイッチを様々に設定したときの図５の回路の動作を示す回路図である。
【図７】 第１から第４のスイッチを様々に設定したときの図５の回路の動作を示す回路図である。
【図８】 第１から第４のスイッチを様々に設定したときの図５の回路の動作を示す回路図である。
【図９】 本発明の第４の好ましい実施形態に従うスイッチト電流源を示す回路図である。
【図１０】 第１から第４のスイッチングトランジスタを様々に設定したときの図９の回路の動作を示す回路図である。
【図１１】 第１から第４のスイッチングトランジスタを様々に設定したときの図９の回路の動作を示す回路図である。
【図１２】 第１から第４のスイッチングトランジスタを様々に設定したときの図９の回路の動作を示す回路図である。
【図１３】 本発明の第５の好ましい実施形態に従うスイッチト電流源を示す回路図である。
【図１４】 本発明の差動的にスイッチされる高精度の電流源のピン接続を、その出力ノードに取付けた出力負荷と共に示す図である。
【図１５】 図１３の回路の出力負荷に加えられる電圧差を示すタイミング図である。
【発明の属する技術分野】
本発明は電流源に関する。より具体的には、本発明は、高精度の電流を異なる負荷に差動的にスイッチングする、大電流、高速度、高精度の電流ドライバに関する。
【０００２】
【従来の技術】
高精度の電流源は、１００ＢａＳｅＴＸネットワーク内の変換器の駆動に使用される電流の供給、デジタル−アナログ変換器での使用等の様々な動作に必要とされている。従来、カスコード型（cascode）カレントミラーの電流源が使用されている。
【０００３】
従来のタイプの電流源の１つに、被制御カスコード型（regulated cascode）カレントミラーがある。図１は従来の被制御カスコード型カレントミラーの回路図である。
【０００４】
図１に示すように、このカレントミラーは入力ノード１、第１のミラートランジスタ３、第２のミラートランジスタ５、出力トランジスタ７、電圧増幅器９、及び出力ノード１１を有する。電圧増幅器９は好ましくは差動増幅器である。第１のミラートランジスタ３のドレイン及びゲートは入力ノード１に接続され、ソースはグランドに接続されている。第２のミラートランジスタ５のゲートは第１のミラートランジスタ５のゲートに接続され、ドレインは出力トランジスタ７のソースに接続され、ソースはグランドに接続されている。出力トランジスタ７のゲートは電圧増幅器９の出力に接続され、ソースは第２のトランジスタ５のドレインに接続され、ドレインは出力ノード１１に接続されている。電圧増幅器９の非反転入力は参照電圧Ｖｒｅｆに接続され、反転入力は出力トランジスタ７のソースに接続されている。入力ノードは入力電流ＩＩＮを取り込み、出力ノード１１は出力電流ＩＯＵＴを供給する。
【０００５】
図１に示した被制御カスコード型カレントミラーの動作を以下に記載する。入力電流ＩＩＮは、先ず、入力ノード１に供給される。ミラートランジスタ３及び５の両方のゲートが入力ノード１に接続されているので、この電流入力を取り込むとトランジスタ３及び５の両方がオンになる。２つのミラートランジスタ３及び５は共通のゲート電圧及び共通のソース電圧(両方のソースが接地されている)を持つのでそれらのゲート-ソース電圧は同じである。また、第１のミラートランジスタ３では、ゲート及びドレインは相互接続されているのでドレイン-ソース電圧はゲート-ソース電圧と同じである。
【０００６】
第２のミラートランジスタ５を流れる電流は、該第２のミラートランジスタ５のドレイン-ソース電圧と第１のミラートランジスタ３のそれとの差に依存する。もし２つのドレイン-ソース電圧が同じであれば、第１及び第２のミラートランジスタ３及び５を通過する電流は同じになる。第２のミラートランジスタ５のドレイン-ソース電圧が増加するにつれ、それを通過する電流も増加し、回路の利得が大きくなる。同様に、第２のミラートランジスタ５のドレイン-ソース電圧が減少するにつれ、それを通過する電流が減少し、回路の利得が小さくなる。
【０００７】
出力トランジスタ７及び電圧増幅器９はそのとき、第１及び第２のミラートランジスタ３及び５によって形成されるカレントミラーの出力を、この技術分野では周知のフィードバックループを用いて調整する。
【０００８】
しかしながら、図１のカレントミラーは出力電流が１つだけである。多くの用途、例えば、デジタル−アナログ変換器、１００ＢａＳｅＴＸネットワーク内の駆動用変換器では、１つの入力電流に基づいた複数の出力電流ラインが要求される。この複数の出力を提供する１つの方法は、差動増幅器を電流分割器として使用することである。
【０００９】
図２は電流分割器として使用される従来の差動増幅器を示す回路図である。図２に示すように、差動増幅器は入力ノード２１、第１及び第２のトランジスタ２３及び２５、第１及び第２の制御ノード２７及び２９、第１及び第２の出力ノード３１及び３３を含む。第１のトランジスタ２３のソースは入力ノード２１に接続され、ドレインは第１の出力ノード３１に接続され、ゲートは第１の制御ノード２７に接続されている。第２のトランジスタ２５のソースは入力ノード２１に接続され、ドレインは第２の出力ノード３３に接続され、ゲートは第１の制御ノード２９に接続されている。第１の制御ノード２７は第１の制御信号Ｃ１を受け取り、第１のトランジスタ２３のゲートに第１の制御信号Ｃ１を供給することによって該第１のトランジスタ２３の動作を制御する。第１の制御ノード２９は第２の制御信号Ｃ２を受け取り、第２のトランジスタ２５のゲートに第２の制御信号Ｃ２を供給することによって該第２のトランジスタ２５の動作を制御する。入力ノード２１は入力電流ＩＩＮを受け取り、第１の出力ノード３１は第１のトランジスタ２３がオンになったとき第１の出力電流ＩＯＵＴ１を供給し、第２の出力ノード３３は第２のトランジスタ２５がオンになったとき第２の出力電流ＩＯＵＴ２を供給する。
【００１０】
図２の電流分割器としての差動増幅器の動作を以下に記載する。差動増幅器は、第１及び第２の制御信号Ｃ１及びＣ２の値に応じ、また、第１及び第２のトランジスタ２３及び２５がオンになったか否かに応じ、２つの出力ノード３１及び３３で異なる出力を供給することができる。２つのトランジスタ２３及び２５のそれぞれがオンになるとき、入力電流ＩＩＮの一部あるいは全部がそれを通ってそれぞれの出力ノード３１あるいは３３に流れることができる。表１は、Ｃ１とＣ２の起こり得る組み合わせについての出力電流ＩＯＵＴ１及びＩＯＵＴ２を示している。
【００１１】
【表１】
表１に示すように、もしＣ１とＣ２が両方とも「０」であれば、第１及び第２のトランジスタ２３及び２５はオフとなり、電流はどちらのトランジスタも流れることはできない。その結果、第１及び第２の出力ノード３１及び３３における電流ＩＯＵＴ１及びＩＯＵＴ２は両方とも０になる。もし、Ｃ１が「０」、Ｃ２が「１」であれば、第１のトランジスタはオフになり、第２のトランジスタはオンになる。従って、入力電流は第２のトランジスタ２５を流れることができるが、第１のトランジスタ２３を流れることはできない。その結果、第１の出力ノード３１における電流ＩＯＵＴ１は０になり、第２の出力ノード３３における電流ＩＯＵＴ２はＩＩＮになる。同様に、もしＣ１が「１」、Ｃ２が「０」であれば、第１のトランジスタはオンになり、第２のトランジスタはオフになる。入力電流は、第１のトランジスタ２３を流れることはできるが、第２のトランジスタ２５を流れることはできない。その結果、第１の出力ノード３１における電流ＩＯＵＴ１はＩＩＮになり、第２の出力ノード３３における電流ＩＯＵＴ２は０になる。最後に、もしＣ１とＣ２が両方とも「１」であれば、第１のトランジスタ２３及び第２のトランジスタ２５はオンになり、入力電流ＩＩＮは第１のトランジスタ２３及び第２のトランジスタ２５の両方を流れることができる。その結果、第１の出力ノード３１における電流ＩＯＵＴ１及び第２の出力ノード３３におけるＩＯＵＴ２は、両方ともＩＩＮ/２になる。
【００１３】
電流の分割を高精度にするため、導通しているトランジスタを飽和させておくことが好ましい。
【００１４】
もし、２つの出力電流ＩＯＵＴ１とＩＯＵＴ２との間の差を、このような起こり得る制御入力状態のそれぞれについて取れば、３つの異なる電流、+ＩＩＮ、−ＩＩＮ、０を得ることができる。それにより、１つの入力電流を複数の異なる出力電流に変換することができる。同様にして、出力電流を電圧に変換し、出力電圧間の差を取ることによって、制御信号Ｃ１及びＣ２の値に応じて３つの異なる出力電圧を生成することができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記の従来の差動増幅器電流源は、入力ノード２１から電流源に直列に配置され、デジタル制御されるトランジスタ２３及び２５のため、出力における電圧振幅を充分に大きくすることはできない。それは、第１及び第２のトランジスタ２３及び２５を飽和状態に維持しなければならないのであるが、電圧振幅が大きくなりすぎると、第１及び第２のトランジスタ２３及び２５が飽和状態から外れてしまうという理由による。
【００１６】
従って、本発明の目的は、異なる負荷に対し、高精度且つ差動的にスイッチングされる電流を供給する従来技術の様々な欠点を克服するか、あるいは少なくとも最小限度にすることである。
【００１７】
本発明の他の目的は、所望の精度を保ちながら、様々な出力の間で高速にスイッチングすることが可能であり、差動的にスイッチされる電流源を提供することである。
【００１８】
【課題を解決するための手段】
本発明の１つの態様によれば、
電流入力端子、第１のノードに接続された第１の制御入力端子、第２のノードに接続された第２の制御入力端子、及び第１及び第２の電流出力端子を有する差動増幅器と、
参照電圧に接続された第１の増幅器入力、前記電流入力に接続された第２の増幅器入力、及び増幅器出力ノードに接続された増幅器出力を有する電圧増幅器と、
前記増幅器出力ノードと前記第１のノードの間に接続され、第１の制御入力信号によって制御される第１のスイッチと、
前記増幅器出力ノードと前記第２のノードの間に接続され、第２の制御入力信号によって制御される第２のスイッチと、
参照ノードと前記第１のノードの間に接続され、第３の制御入力信号によって制御される第３のスイッチと、
前記参照ノードと前記第２のノードの間に接続され、第４の制御入力信号によって制御される第４のスイッチとを備え、
前記第１及び第４の制御入力信号として、前記第１及び第４のスイッチを開くものを供給するとともに、前記第２及び第３の制御入力信号として、前記第２及び第３のスイッチを閉じるものを供給することにより、前記第１の電流出力端子からの電流出力がゼロとなり、前記第２の電流出力端子からの電流出力が、前記電流入力端子から入力される電流の値に等しい第１の値となる状態と、
前記第１及び第４の制御入力信号として、前記第１及び第４のスイッチを閉じるものを供給するとともに、前記第２及び第３の制御入力信号として、前記第２及び第３のスイッチを開くものを供給することにより、前記第１の電流出力端子からの電流出力が前記第１の値となり、前記第２の電流出力端子からの電流出力がゼロとなる状態と、
前記第１及び第２の制御入力信号として、前記第１及び第２のスイッチを閉じるものを供給するとともに、前記第３及び第４の制御入力信号として、前記第３及び第４のスイッチを開くものを供給することにより、前記第１及び第２の電流出力端子からの電流出力がともに、前記第１の値の半分となる状態
のいずれかを選択的に取ることができる
スイッチト電流源が提供される。
【００１９】
本発明の別の態様によれば、前記電流入力端子に第１の電流を供給するための第１の電流源が提供され、該第１の電流源は、第２の電流源と、該第２の電流源に接続され、第１の電流を前記電流入力ノードに供給する第１のカレントミラーとを含む。
【００２０】
本発明の更に別の態様によれば、前記差動増幅器は、
ゲートが前記第１のノードに接続され、ソースが前記電流入力ノードに接続され、ドレインが前記第１の電流出力端子に接続された第１の差動トランジスタと、
ゲートが前記第２のノードに接続され、ソースが前記電流入力ノードに接続され、ドレインが前記第２の電流出力端子に接続された第２の差動トランジスタとを含む。
【００２１】
本発明の更に別の態様によれば、
ゲートが第１の中間ノードに接続され、ソースが入力ノードに接続され、ドレインが第１の出力ノードを形成する第１の差動トランジスタと、
ゲートが第２の中間ノードに接続され、ソースが前記入力ノードに接続され、ドレインが第２の出力ノードを形成する第２の差動トランジスタと、
参照電圧に接続された第１の増幅器入力、前記電流入力に接続された第２の増幅器入力、及び増幅器出力を有する電圧増幅器と、
前記増幅器出力ノードと前記第１の中間ノードの間に接続され、ゲートが前記第１の制御入力端子に接続された第１のスイッチングトランジスタと、
前記電圧増幅器と前記第２の中間ノードの間に接続され、ゲートが第２の制御入力端子に接続された第２のスイッチングトランジスタと、
前記入力ノードと前記第１の中間ノードの間に接続され、ゲートが第３の制御入力端子に接続された第３のスイッチングトランジスタと、
前記入力ノードと前記第２の中間ノードの間に接続され、ゲートが第４の制御入力端子に接続された第４のスイッチングトランジスタとを備え
前記第１及び第４の制御入力端子に、前記第１及び第４のスイッチングトランジスタをオフとするものを供給するとともに、前記第２及び第３の制御入力端子に、前記第２及び第３のスイッチングトランジスタをオンとするものを供給することにより、前記第１の出力ノードからの電流出力がゼロとなり、前記第２の出力ノードからの電流出力が、前記入力ノードから入力される電流の値に等しい第１の値となる状態と、
前記第１及び第４の制御入力端子に、前記第１及び第４のスイッチングトランジスタをオンとするものを供給するとともに、前記第２及び第３の制御入力端子に、前記第２及び第３のスイッチングトランジスタをオフとするものを供給することにより、前記第１の出力ノードからの電流出力が前記第１の値となり、前記第２の出力ノードからの電流出力がゼロとなる状態と、
前記第１及び第２の制御入力端子に、前記第１及び第２のスイッチングトランジスタをオンとするものを供給するとともに、前記第３及び第４の制御入力端子に、前記第３及び第４のスイッチングトランジスタをオフとするものを供給することにより、前記第１及び第２の電流出力ノードからの電流出力がともに、前記第１の値の半分となる状態
のいずれかを選択的に取ることができる
スイッチト電流源が提供される。
【００２２】
上記の目的及び他の目的ならびに本発明の利点は、以下の記載及び添付の図面から明確になるであろう。
【００２３】
【発明の実施の形態】
本発明は、差動的にスイッチされる電流源の速度及び精度を改善するために新規なスイッチング構成を用いている。
【００２４】
図３は、本発明の第１の好ましい実施形態に従う差動電流スイッチを示している。図３に示すようにスイッチト電流源（switched current source）は、第１及び第２の差動トランジスタ１０５及び１１０、第１から第４のスイッチ１１５、１２０、１２５及び１３０、電圧増幅器１３５、及びコンデンサ１４０を含む。
【００２５】
第１の差動トランジスタ１０５のソースは入力ノードＮ１に接続され、ドレインは第１の出力ノードＮ２に接続され、ゲートは第１の制御ノードＮ３に接続されている。第２の差動トランジスタ１１０のソースは入力ノードＮ１に接続され、ドレインは第２の出力ノードＮ４に接続され、ゲートは第２の制御ノードＮ５に接続されている。この接続により、第１及び第２の差動トランジスタ１０５及び１１０は差動増幅器を形成する。本実施形態では、入力電流ＩＩＮが等しく分割されるように第１及び第２の差動トランジスタ１０５及び１１０のパラメータは同じ値に選択される。別の実施形態では、両方の差動トランジスタがオンになったときに所望の電流分割比を得るため異なるパラメータを用いてもよい。
【００２６】
電圧増幅器１３５の非反転入力は参照電圧に接続され、反転入力は入力ノードＮ１に接続され、出力は増幅器出力ノードＮ６に接続されている。コンデンサ１４０は増幅器出力ノードＮ６とグランドの間に接続され、遷移中の増幅器出力ノードの電位を保持するために、また、必要に応じて出力電流のエッジをなだらかにするためにフィードバック増幅器の周波数応答を補償する。
【００２７】
第１のスイッチ１１５は第１の制御ノードＮ３と増幅器出力ノードＮ６の間に接続され、第１の制御信号Ｓ１によって制御される。第２のスイッチ１２０は、第２の制御ノードＮ５と増幅器出力ノードＮ６の間に接続され第２の制御信号Ｓ２によって制御される。第３のスイッチ１２５は、第１の制御ノードＮ３と入力ノードＮ１の間に接続され、第３の制御信号Ｓ３によって制御される。第４のスイッチ１３０は、第２の制御ノードＮ５と入力ノードＮ１の間に接続され、第４の制御信号Ｓ４によって制御される。
【００２８】
第１及び第２のスイッチ１１５及び１２０は、選択されたトランジスタが入力電流ＩＩＮの一部あるいは全部を出力ノードＮ２及びＮ４の一方または両方に流すことを可能にするために、第１及び第２の差動トランジスタ１０５及び１１０の一方または両方を選択するように動作する。第３及び第４のスイッチ１２５及び１３０は、第１及び第２の差動トランジスタ１０５及び１１０を、それらが選択されないときにはそれぞれ急速にプルダウンさせるように動作するので、トランジスタゲートが浮いたままになることはない。この新規な構成は、システムの動作速度及び効率を向上させ、より高いスイッチング精度を可能にするものである。
【００２９】
第１及び第３のスイッチ１１５及び１２５はそれらの個々の機能により、第２及び第４のスイッチ１２０及び１３０と同様、常に反対の位置にある。即ち、第１のスイッチ１１５が開いているときには第３のスイッチ１２５が閉じており、第１のスイッチ１１５が閉じているときには第３のスイッチ１２５は開いている。これと同じ関係が第２及び第４のトランジスタ１２０及び１３０の間に存在する。その理由は、例えば、第１の差動トランジスタ１０５の動作を見れば明らかである。第１の差動トランジスタ１０５を能動化するときには、該第１の差動トランジスタ１０５がオンになるように第１のスイッチ１１５を閉じる。第１の差動トランジスタ１０５はオンになりプルダウンされることは無いので、第３のスイッチ１２５は開いたままである。同様に、第１の差動トランジスタ１０５を非能動化するときには、該第１の差動トランジスタ１０５をオフ状態に置くために第１のスイッチ１１５を開いたままにする。次に、第１の差動トランジスタ１０５をプルダウンさせ、且つそのゲートが浮くことがないようにするために第３のスイッチ１２５を閉じる。そうしないとそれが非能動化され、ゲートが浮くからである。
【００３０】
この構成により、第１及び第３のスイッチ１１５及び１２５の両方が閉じたり、両方が開いたりする状況は起こらない。もし両方が閉じると、この回路は、第１の差動トランジスタ１０５を駆動し且つ同時にプルダウンさせることになる。もし両方が開くと、第１の差動トランジスタ１０５はオンにならず、そのゲートが浮くことになる。これらの状態はいずれもスイッチト電流源の動作には不都合であり、避けなければならない。同様の理由により、第２及び第４のスイッチ１２０及び１３０の両方が閉じたり、両方が開いたりする状況は起こらない。
【００３１】
第１及び第３のスイッチ１１５及び１２５の間、及び第２及び第４のスイッチ１２０と１３０の間のこの関係により、第１から第４のスイッチ１１５、１２０、１２５及び１３０を適切に制御するために必要とされるものは２つの制御信号Ｓ１及びＳ２だけである。第１の制御信号Ｓ１は、実際には第１の制御信号Ｓ１及び第３の制御信号Ｓ３の両方のソースとして用いることができる。同様に、第２の制御信号Ｓ２は第２の制御信号Ｓ２及び第４の制御信号Ｓ４の両方のソースとして用いることができる。全てのスイッチを同じ方法で制御する場合には、制御信号Ｓ３及びＳ４をそれぞれ得るには、第１及び第２の制御信号Ｓ１及びＳ２をそれぞれインバータに通す必要がある。しかし、第１及び第３のスイッチが互いに反対の信号で能動化され、第２及び第４のスイッチが互いに反対の信号で能動化されるというようにスイッチを構成すれば、第１及び第２の制御信号Ｓ１及びＳ２は、そのまま第３及び第４の制御信号Ｓ３及びＳ４として直接機能することができる。即ち、もし第１のスイッチ１１５が「ハイ」信号によって開き、「ロー」信号によって閉じ、第３のスイッチが「ロー」信号によって開き、「ハイ」信号によって閉じれば、同じ制御信号を２つのスイッチに用いることができる。
【００３２】
図３のスイッチト電流源の動作を以下に記載する。スイッチト電流源は、第１から第４の制御信号Ｓ１からＳ４の値、及び第１及び第２の差動トランジスタ１０５及び１１０がオンになったか否かに応じて、第１及び第２の出力ノードＮ２及びＮ４に異なる出力を供給する。２つのトランジスタ１０５及び１１０の各々がオンになると、入力電流ＩＩＮの一部あるいは全部がそれを通りそれぞれの出力ノードＮ２あるいはＮ４に流れることができる。表２は、Ｓ１からＳ４の起こり得る組み合わせについて出力電流ＩＯＵＴ１及びＩＯＵＴ２を示している。
【００３３】
【表２】
表２に示すように、もしＳ１とＳ２が両方とも「０」であり、Ｓ３とＳ４が両方とも「１」であれば、第１及び第２のスイッチ１１５及び１２０は開き、第３及び第４のスイッチ１２５及び１３０は閉じる。従って、第１及び第２の差動トランジスタ１０５及び１１０は両方ともオフとなり、それらのゲートが浮かないようにするため急速にプルダウンされる。その結果、電流はいずれのトランジスタも流れることができず、第１及び第２の出力ノードＮ２及びＮ４の電流ＩＯＵ Ｔ１及びＩＯＵＴ２は、両方とも０になる。
【００３５】
もしＳ１が「１」、Ｓ２が「０」であり、Ｓ３が「０」、Ｓ４が「１」であれば、第１及び第４のスイッチ１１５及び１３０は閉じ、第２及び第３のスイッチ１２０及び１２５は開く。従って、第１の差動トランジスタ１０５はオンとなり、また、第２の差動トランジスタ１１０はオフとなり、浮かないように急速にプルダウンされる。従って入力電流ＩＩＮは第１の差動トランジスタ１０５を流れることはできるが、第２の差動トランジスタ１１０を流れることはできない。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１はＩＩＮに等しくなり、第２の出力ノードＮ４における電流ＩＯＵＴ２は０になる。
【００３６】
同様に、もしＳ１が「０」、Ｓ２が「１」であり、Ｓ３が「１」、Ｓ４が「０」であれば、第１及び第４のスイッチ１１５及び１３０は開き、第２及び第３のスイッチ１２０及び１２５は閉じる。この場合、第２の差動トランジスタ１１０はオンとなり、また、第１の差動トランジスタ１０５はオフとなり、浮かないように急速にプルダウンされる。従って入力電流ＩＩＮは第２の差動トランジスタ１１０を流れることはできるが、第１の差動トランジスタ１０５を流れることはできない。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１は０になり、第２の出力ノードＮ４における電流ＩＯＵＴ２はＩＩＮになる。
【００３７】
最後に、もしＳ１とＳ２が両方とも「１」であり、Ｓ３とＳ４が両方とも「０」であれば、第１及び第２のスイッチ１１５及び１２０は閉じ、また、第３及び第４のスイッチ１２５及び１３０は開く。従って、第１の差動トランジスタ１０５及び第２の差動トランジスタ１１０はオンになり、入力電流ＩＩＮは第１の差動トランジスタ１０５及び第２の差動トランジスタ１１０の両方を流れることができる。２つのトランジスタは類似したパラメータを有するので、電流はそれらの間を等しく流れ、それにより第１の出力ノードＮ２における電流ＩＯＵＴ１及び第２の出力ノードＮ４における電流ＩＯＵＴ２は、両方ともＩＩＮ/２に等しくなる。
【００３８】
一般的な差動増幅器を用いれば、２つの出力電流ＩＯＵＴ１とＩＯＵＴ２との間の差を取ることにより、３つの独立した電流+ＩＩＮ、−ＩＩＮ、０が可能になる。それにより、１つの入力電流を複数の出力電流に変換することができる。また、出力電流を電圧に変換し、出力電圧の差を取る一般的構成を用いれば、制御信号Ｓ１からＳ４の値に応じた３つの異なる出力電圧を生成することができる。
【００３９】
図４は、本発明の第２の好ましい実施形態による差動電流スイッチを示している。図４の回路は、第４及び第５のスイッチの接続を除き、図３の回路とほぼ同じである。
【００４０】
第１の好ましい実施形態と同様、第１のスイッチ１１５は第１の制御ノードＮ３と増幅器出力ノードＮ６の間に接続され、第１の制御信号Ｓ１によって制御される。同様に、第２のスイッチ１２０は第２の制御ノードＮ５と増幅器出力ノードＮ６の間に接続され、第２の制御信号Ｓ２によって制御される。
【００４１】
しかし、第３のスイッチ１２５は第１の制御ノードＮ３と参照ノードＮ７の間に接続されるが、第３の制御信号Ｓ３によって制御される。第４のスイッチ１３０は第２の制御ノードＮ５と参照ノードＮ７の間に接続され、第４の制御信号Ｓ４によって制御される。この参照ノードＮ７をグランドに接続してもよい。
【００４２】
図５は、本発明の第３の好ましい実施形態によるスイッチト電流源を示している。図５に示す回路は、差動電流スイッチ２００に入力電流ＩＩＮを供給するように動作する、第１の電流源２５０、第１のミラートランジスタ２５５、及び第２のミラートランジスタ２６０を含む点を除けば、図３に示した第１の好ましい実施形態と同様である。また、差動電流スイッチ２００では、第１から第４のスイッチ１１５、１２０、１２５及び１３０は第１から第４のスイッチングトランジスタ２１５、２２０、２２５及び２３０に置き換えられている。本実施形態では、スイッチングトランジスタは好ましくはＭＯＳトランジスタである。
【００４３】
第１の電流源２５０は、第１のミラートランジスタ２５５のドレインにＩＳの電源電流を供給し、また、第１の参照電圧Ｖｒｅｆ１に接続される。第１及び第２のミラートランジスタ２５５及び２６０はカレントミラーとして相互に接続される。第１のミラートランジスタ２５５のゲートとドレインは相互に接続され、また、第２のミラートランジスタ２６０のゲートは第１のミラートランジスタ２５５のゲートに接続される。第１及び第２のミラートランジスタ２５５及び２６０のソースは両方ともグランドに接続されている。
【００４４】
第１及び第２のミラートランジスタ２５５及び２６０によって形成されるカレントミラーは、第１の電流源２５０から電源電流ＩＳを受け取り、第１のノードＮ１に入力電流ＩＩＮを供給する。
【００４５】
図５のカレントミラーでは、第２のミラートランジスタ２６０は第１のミラートランジスタ２５５と実質的に均等なドレイン-ソース電圧を持つことが要求される。この電圧均等性を向上させるために、オンになった作動増幅器を一周するように負帰還ループを閉じる。この帰還ループは、第１及び第２の差動トランジスタ１０５及び１１０の共通のソースを電圧増幅器１３５を介して第１及び第２の差動トランジスタのそれぞれのゲート(どちらがオンになるかに依存して)に接続する。このようにして、差動トランジスタ１０５及び１１０の一方または両方がオンになる、可能な設定の間、図５の回路は、出力ノードＮ２及びＮ４の一方または両方に対し、高振幅、高精度の被制御カスコード型カレントミラーを形成する。
【００４６】
電圧増幅器１３５の非反転入力は、実質的に第１のミラートランジスタ２５５のドレイン−ソース電圧に等しい第２の参照電圧Ｖｒｅｆ２に接続される。
【００４７】
図６から図８は、第１から第４のスイッチングトランジスタ２１５、２２０、２２５及び２３０を様々に設定したときの図５の回路の動作を示す回路図である。図６から図８は、それぞれスイッチングトランジスタ２１５、２２０、２２５及び２３０の１つの特定の設定だけを表しており、また、スイッチングトランジスタ２１５、２２０、２２５及び２３０を、該特定の設定に関して機能的に等価なもので置き換えている。例えば、”オン”トランジスタを短絡回路で、また、”オフ”トランジスタを開放回路で置き換えている。更に、回路の動作をより明瞭にするため、図６から図８ではそれぞれ、スイッチングにより短絡されている回路部分及びオフになっている作動トランジスタは省略している。
【００４８】
図６は、Ｓ１は「０」、Ｓ２は「１」、Ｓ３は「０」、Ｓ４は「１」のように制御信号が設定されたときの状態を示している。この場合、第１及び第４のスイッチングトランジスタ２１５及び２３０はオンになり、第２及び第３のスイッチングトランジスタ２２０及び２２５はオフになる。従って第１の差動トランジスタ１０５はオンになり、また、第２の差動トランジスタ１１０はオフになり、浮かないように急速にプルダウンされる。
【００４９】
図６に示すように、上記スイッチ設定の結果、回路は実質的に第１の差動トランジスタ１０５、第１及び第２のミラートランジスタ２５５及び２６０、電圧増幅器１３５、及びコンデンサ１４５からなる被制御カスコード型カレントミラーとなる。この回路では、入力電流ＩＩＮは第１の差動トランジスタ１０５を流れることはできるが第２の差動トランジスタ１１０を流れることはできない。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１はＩＩＮになり、また、第２の出力ノードＮ４(図６には示されていない)における電流ＩＯＵＴ２は０になる。
【００５０】
同様に、図７は、Ｓ１は「１」、Ｓ２は「０」、Ｓ３は「１」、Ｓ４は「０」のように制御信号が設定されたときの状態を示している。この場合、第１及び第４のスイッチングトランジスタ２１５及び２３０はオフになり、第２及び第３のスイッチングトランジスタ２２０及び２２５はオンになる。従って第２の差動トランジスタ１１０はオンになり、また、第１の差動トランジスタ１０５はオフになり、浮かないように急速にプルダウンされる。
【００５１】
図７に示すように、上記スイッチ設定の結果、回路は、実質的に第２の差動トランジスタ１１０、第１及び第２のミラートランジスタ２５５及び２６０、電圧増幅器１３５、及びコンデンサ１４５からなる被制御カスコード型カレントミラーとなる。この回路では、入力電流ＩＩＮは第２の差動トランジスタ１１０を流れることはできるが第１の差動トランジスタ１０５を流れることはできない。その結果、第１の出力ノードＮ２（図７には示されていない）における電流ＩＯＵＴ１はゼロになり、また、第２の出力ノードＮ４における電流ＩＯＵＴ２はＩＩＮになる。
【００５２】
図８は、Ｓ１が「０」、Ｓ２が「０」、Ｓ３が「０」、Ｓ４が「０」の状態を示している。この場合、第１及び第２のスイッチングトランジスタ２１５及び２２０はオンになり、第３及び第４のスイッチングトランジスタ２２５及び２３０はオフになる。この設定では、第１及び第２の差動トランジスタ１０５及び１１０の両方がオンになる。
【００５３】
図８に示すように、上記スイッチ設定の結果、回路は、実質的に第１及び第２の差動トランジスタ１０５及び１１０、第１及び第２のミラートランジスタ２５５及び２６０、電圧増幅器１３５、及びコンデンサ１４５からなる２−出力被制御カスコード型カレントミラーとなる。この回路では、入力電流ＩＩＮは第１の差動トランジスタ１０５及び第２の差動トランジスタ１１０の両方を流れることができる。その結果、第１の出力ノードＮ２における電流ＩＯＵＴ１及び第２の出力ノードＮ４における電流ＩＯＵＴ２は、両方ともＩＩＮ/２になる。
【００５４】
図９は、本発明の第４の好ましい実施形態によるスイッチト電流源を示している。本実施形態は、以下に記載する点を除き、第３の好ましい実施形態と同様である。図９の回路は、差動電流スイッチ３００内の第１の電流源２５０及び電圧増幅器１３５をより具体的に表している。第４の好ましい実施形態では、第１の電流源２５０は第２の電流源３０５、第３及び第４のミラートランジスタ３１０及び３１５からなる。電圧増幅器１３５は、第１及び第２の増幅トランジスタ３２０及び３２５を含む反転増幅器である。
【００５５】
図９に示すように、第４の実施形態は、第１及び第２のミラートランジスタ２５５及び２６０によって形成されるカレントミラーが入力ノードＮ１に適切な入力電流ＩＩＮを供給するために、ソース電流ＩＳを正しく写し出していることを確認するように動作する。図５の回路と同様、第２のミラートランジスタ２６０は第１のミラートランジスタ２５５と実質的に均等なドレイン-ソース電圧を有することが要求される。この電圧均等性を高精度に実現するために、オンになった作動増幅器を一周するように負帰還ループを閉じる。この帰還ループは、電圧増幅器１３５内の第１及び第２の増幅トランジスタ３２０及び３２５を介し（いずれがオンになっているかにより）、第１及び第２の差動トランジスタ１０５及び１１０の共通のソースを第１及び第２の差動トランジスタのそれぞれのゲートに接続する。
【００５６】
電圧増幅器１３５では、第１の増幅トランジスタ３２０は好ましくはＰＭＯＳトランジスタであり、第２の増幅トランジスタは好ましくはＮＭＯＳトランジスタである。本実施形態では、第１の増幅トランジスタ３２０のゲートを第２の電流源３０５に接続し、第１の増幅器トランジスタ３２０が電流源として動作することを可能にする。
【００５７】
第２の増幅トランジスタ３２５のサイズと、第１及び第２の増幅トランジスタ３２０及び３２５を流れる電流は以下の式を満たす値に設定される。
ＶＧＳ３２５=ＶＤＳ２５５ (１)
ここで、ＶＧＳ３２５は第２の増幅トランジスタ３２５のゲート−ソース電圧であり、ＶＤＳ２５５は第１のミラートランジスタ２５５のドレイン−ソース電圧である。
【００５８】
図５の回路と同様、差動トランジスタ１０５及び１１０の一方または両方をオンにすることができる設定のそれぞれにおいて、図９の回路は出力ノードＮ２及びＮ４の一方または両方に対し、高振幅、高精度の被制御カスコード型カレントミラーを形成する。
【００５９】
図１０から図１２は、第１から第４のスイッチングトランジスタ２１５、２２０、２２５及び２３０の様々な設定についての図９の回路の動作を示す回路図である。図６から図８と同様、図１０から図１２のそれぞれは、それぞれスイッチングトランジスタ２１５、２２０、２２５及び２３０の１つの特定の設定だけを表しており、スイッチングトランジスタ２１５、２２０、２２５及び２３０を、該特定の設定に関して機能的に等価なもので置き換えている。例えば、”オン”トランジスタを短絡回路で、また、”オフ”トランジスタを開放回路で置き換えている。更に、回路の動作をより明瞭にするため、図１０から図１２ではそれぞれ、スイッチングにより短絡された回路部分及びオフになっている作動トランジスタは省略している。
【００６０】
図１０は図６に類似しており、Ｓ１は「０」、Ｓ２は「１」、Ｓ３は「０」、Ｓ４は「１」のよう制御信号が設定されたときの状態を示している。図６の回路と同様、第１及び第４のスイッチングトランジスタ２１５及び２３０は［オン］であり、第２及び第３のスイッチングトランジスタ２２０及び２２５は［オフ］である。従って第１の差動トランジスタ１０５はオンになり、また、第２の差動トランジスタ１１０はオフになり、浮かないように急速にプルダウンされる。
【００６１】
上記設定により生じる被制御カスコード型カレントミラーは、図６の対応の回路よりも詳細に図１０に示されている。特に、このカレントミラーは第１の差動トランジスタ１０５、第１及び第２のミラートランジスタ２５５及び２６０、第１及び第２の増幅器トランジスタ３２０及び３２５からなる。
【００６２】
図１１は図７に類似しており、Ｓ１は「１」、Ｓ２は「０」、Ｓ３は「１」、Ｓ４は「０」のように、制御信号が設定されたときの状態を示している。この場合、第１及び第４のスイッチングトランジスタ２１５及び２３０は［オフ］であり、第２及び第３のスイッチングトランジスタ２２０及び２２５は［オン］である。従って第２の差動トランジスタ１１０はオンになり、また、第１の差動トランジスタ１０５はオフになり、浮かないように急速にプルダウンされる。
【００６３】
上記設定により生じる被制御カスコード型カレントミラーは、図７の対応の回路よりも詳細に図１１に示されている。特に、このカレントミラーは第２の差動トランジスタ１１０、第１及び第２のミラートランジスタ２５５及び２６０、第１及び第２の増幅器トランジスタ３２０及び３２５からなる。
【００６４】
図１２は図８に類似しており、Ｓ１は「０」、Ｓ２は「０」、Ｓ３は「０」、Ｓ４は「０」のように、制御信号が設定されたときの状態を示している。この場合、第１及び第２のスイッチングトランジスタ２１５及び２２０はオンであり、第３及び第４のスイッチングトランジスタ２２５及び２３０はオフである。この設定では、第１及び第２の差動トランジスタ１０５及び１１０は両方ともオンになる。
【００６５】
上記設定により生じる被制御カスコード型カレントミラーは、図８の対応の回路よりも詳細に図１２に示されている。特に、このカレントミラーは第１及び第２の差動トランジスタ１０５及び１１０、第１及び第２のミラートランジスタ２５５及び２６０、第１及び第２の増幅器トランジスタ３２０及び３２５からなる、２−出力カレントミラーである。
【００６６】
図１３は、本発明の第５の好ましい実施形態によるスイッチト電流源を示している。第５の実施形態は、差動電流スイッチ４００内の電圧増幅器１３５の構成が異なるという点を除き、第１から第４の好ましい実施形態と同様である。第５の実施形態はまた、入力ノードＮ１に入力電流ＩＩＮを供給するための回路が多少異なる。
【００６７】
第５の好ましい実施形態の電圧増幅器１３５は第２の増幅トランジスタ３２５を含み、第１の増幅トランジスタ３２０が第３の電流源４２０で置き換えられている。
【００６８】
第５の実施形態では、入力電流ＩＩＮは、第１及び第２のミラートランジスタ２５５及び２６０、第４及び第５の電流源４６５及び４７０、第１及び第２の電流供給トランジスタ４７５及び４８０を含むカレントミラーから供給される。第１のミラートランジスタ２５５は第１の電流供給トランジスタ４７５とグランドの間に接続され、そのゲートは第５の電流源４７０に接続されている。第２のミラートランジスタ２６０は第１のノードＮ１とグランドの間に接続され、そのゲートは第１のミラートランジスタ２５５のゲートに接続されている。第１の電流供給トランジスタ４７５は第５の電流源４７０と第１のミラートランジスタ２５５の間に接続され、そのゲートは第４の電流源４６５に接続されている。第２の電流供給トランジスタ４８０は第４の電流源４６５とグランドの間に接続され、そのゲートは第１の電源トランジスタ４７５と第１のミラートランジスタ２５５とが接続される点に接続されている。
【００６９】
この回路のトランジスタのサイズと電流源のパラメータは以下の式を満たすように設定される。
ＶＧＳ３２５=ＶＤＳ２５５ (２)
ここで、ＶＧＳ３２５は第２の増幅トランジスタ３２５のゲート−ソース電圧であり、ＶＤＳ２５５は第１のミラートランジスタ２５５のドレイン−ソース電圧である。
【００７０】
第５の好ましい実施形態のスイッチト電流源の動作は、上記の第１から第４の実施形態の動作に類似している。
【００７１】
図１４は、本発明の第２から第５の好ましいい実施形態の差動電流スイッチ５００のピン接続を示している。図１４はまた、出力負荷に接続された差動電流スイッチを示すものである。
【００７２】
図１４に示すように、本発明の差動電流スイッチは参照電圧Ｖｒｅｆと基準のグランドの間に接続され、またグランドピン５０５及び５１０にそれぞれ接続される。差動電流スイッチは、電流入力ピン５１５に参照電流ＩＲＥＦ（入力電流ＩＩＮを生成するために使用される）を入力信号として受け取り、また、第１の制御ピン５２０に第１及び第３の制御信号Ｓ１及びＳ３として機能する第１の信号を受け取り、また、第２の制御ピン５２５に第２及び第３の２つの制御信号Ｓ２及びＳ４として機能する第２の信号を受け取る。差動電流スイッチは、第１及び第２の出力ピン５３０及び５３５に、第１及び第２の出力電流ＩＯＵＴ１及びＩＯＵＴ２を出力としてそれぞれ供給する。
【００７３】
本実施形態では、第１及び第２の出力電流ＩＯＵＴ１及びＩＯＵＴ２は、第１から第３の負荷抵抗５４０、５４５及び５５０を含む出力負荷に接続される。第１の負荷抵抗５４０は参照電圧Ｖｒｅｆと第１の出力ピン５３０の間に接続される。第２の負荷抵抗５４５は参照電圧Ｖｒｅｆと第２の出力ピン５３５の間に接続される。第３の負荷抵抗５５０は第１及び第２の出力ピン５３０及び５３５の間に接続される。他の実施形態として、第３の負荷抵抗５５０を変換器−抵抗の構成で置き換えることができる。
【００７４】
図１５は、第１及び第２の制御ピン５２０及び５２５上の異なる制御信号について、図１４の回路の第３の負荷抵抗５５０に加えられる電圧差を示すタイミング図である。このタイミング図では、第１の制御ピン５２０に受け取られる制御信号は、第３から第５の実施形態の第１及び３の制御信号Ｓ１及びＳ３に対応する。第２の制御ピン５２５に受け取られる制御信号は第３から第５の実施形態の第２及び第４の制御信号Ｓ２及びＳ４に対応する。
【００７５】
このタイミング図は、第１及び第２の負荷抵抗５４０及び５４５は５０オームの値を有し、また、第３の負荷抵抗５５０は１００オームの値を有する場合のものである。参照電圧Ｖｒｅｆは２.７Ｖであり、また、ＩＩＮの間に流れる電流は４０ｍＡである。
【００７６】
図１５に示すように、第３の負荷抵抗５５０に加えられる電圧は、制御信号Ｓ１/Ｓ３及びＳ２/Ｓ４の値に依存し、-Ｖ、０、+Ｖの３つの電圧の間で変わる。Ｓ１/Ｓ３が高く、Ｓ２/Ｓ４が低い場合、第３の負荷抵抗５５０に加えられる電圧は−Ｖである。Ｓ１/Ｓ３及びＳ２/Ｓ４が両方とも高い場合、第３の負荷抵抗５５０に加えられる電圧は０である。Ｓ１/Ｓ３が低く、Ｓ２/Ｓ４が高い場合、第３の負荷抵抗５５０に加えられる電圧は+Ｖである。
【００７７】
図１５に示すように、(-Ｖ=-１.０Ｖ)且つ(+Ｖ=+１.０Ｖ)である。図１５のデータは、図１４の回路の動作のシミュレーションにより得られたものである。
【００７８】
上記の好ましい実施形態は全てＣＭＯＳトランジスタを用いるものとして記載されているが、本発明は他のトランジスタ技術にも同様に適用可能である。例えば、本発明はバイポーラあるいはＢｉＣＭＯＳ技術を使用して実施可能である。
【００７９】
以上、本発明を特定の典型的実施形態を用いて説明し、それにより本発明の多くの特徴及び利点はこの記載された説明から明らかである。特許請求の範囲は、本発明の上記の全ての特徴及び利点を含んでいる。また、多くの修正及び変更を行うことは当業者には容易であることから、本発明は図示及び記載された構成及び動作に限定されるものではない。従って、適切な変更及び等価物は本発明の範囲に含まれるものと解釈され得る。
【図面の簡単な説明】
【図１】 従来の被制御カスコード型カレントミラーを示す回路図である。
【図２】 従来の差動的にスイッチされる電流源を示す回路図である。
【図３】 本発明の第１の好ましい実施形態に従う差動型電流スイッチを示す回路図である。
【図４】 本発明の第２の好ましい実施形態に従う差動型電流スイッチを示す回路図である。
【図５】 本発明の第３の好ましい実施形態に従う、図３の回路をトランジスタをベースにして構成した場合の回路図である。
【図６】 第１から第４のスイッチを様々に設定したときの図５の回路の動作を示す回路図である。
【図７】 第１から第４のスイッチを様々に設定したときの図５の回路の動作を示す回路図である。
【図８】 第１から第４のスイッチを様々に設定したときの図５の回路の動作を示す回路図である。
【図９】 本発明の第４の好ましい実施形態に従うスイッチト電流源を示す回路図である。
【図１０】 第１から第４のスイッチングトランジスタを様々に設定したときの図９の回路の動作を示す回路図である。
【図１１】 第１から第４のスイッチングトランジスタを様々に設定したときの図９の回路の動作を示す回路図である。
【図１２】 第１から第４のスイッチングトランジスタを様々に設定したときの図９の回路の動作を示す回路図である。
【図１３】 本発明の第５の好ましい実施形態に従うスイッチト電流源を示す回路図である。
【図１４】 本発明の差動的にスイッチされる高精度の電流源のピン接続を、その出力ノードに取付けた出力負荷と共に示す図である。
【図１５】 図１３の回路の出力負荷に加えられる電圧差を示すタイミング図である。
Claims (31)
- 電流入力端子、第１のノードに接続された第１の制御入力端子、第２のノードに接続された第２の制御入力端子、及び第１及び第２の電流出力端子を有する差動増幅器と、
参照電圧に接続された第１の増幅器入力、前記電流入力に接続された第２の増幅器入力、及び増幅器出力ノードに接続された増幅器出力を有する電圧増幅器と、
前記増幅器出力ノードと前記第１のノードの間に接続され、第１の制御入力信号によって制御される第１のスイッチと、
前記増幅器出力ノードと前記第２のノードの間に接続され、第２の制御入力信号によって制御される第２のスイッチと、
参照ノードと前記第１のノードの間に接続され、第３の制御入力信号によって制御される第３のスイッチと、
前記参照ノードと前記第２のノードの間に接続され、第４の制御入力信号によって制御される第４のスイッチと
を備え、
前記第１及び第４の制御入力信号として、前記第１及び第４のスイッチを開くものを供給するとともに、前記第２及び第３の制御入力信号として、前記第２及び第３のスイッチを閉じるものを供給することにより、前記第１の電流出力端子からの電流出力がゼロとなり、前記第２の電流出力端子からの電流出力が、前記電流入力端子から入力される電流の値に等しい第１の値となる状態と、
前記第１及び第４の制御入力信号として、前記第１及び第４のスイッチを閉じるものを供給するとともに、前記第２及び第３の制御入力信号として、前記第２及び第３のスイッチを開くものを供給することにより、前記第１の電流出力端子からの電流出力が前記第１の値となり、前記第２の電流出力端子からの電流出力がゼロとなる状態と、
前記第１及び第２の制御入力信号として、前記第１及び第２のスイッチを閉じるものを供給するとともに、前記第３及び第４の制御入力信号として、前記第３及び第４のスイッチを開くものを供給することにより、前記第１及び第２の電流出力端子からの電流出力がともに、前記第１の値の半分となる状態
のいずれかを選択的に取ることができる
ことを特徴とするスイッチト電流源。 - 前記参照ノードが前記電流入力に接続されていることを特徴とする請求項１に記載のスイッチト電流源。
- 前記参照ノードがグランドに接続されていることを特徴とする請求項１に記載のスイッチト電流源。
- 前記電流入力端子に第１の電流を供給するために第１の電流源を更に備えたことを特徴とする請求項１に記載のスイッチト電流源。
- 前記第１の電流源が、
第２の電流源と、
該第２の電流源に接続され、前記電流入力端子に前記第１の電流を供給するように動作する第１のカレントミラーと、
を更に含むことを特徴とする請求項１に記載のスイッチト電流源。 - 前記第２の電流源が第２のカレントミラーを含むことを特徴とする請求項５に記載のスイッチト電流源。
- 前記増幅器出力ノードとグランドの間に接続されるコンデンサを更に備えることを特徴とする請求項１に記載のスイッチト電流源。
- 前記第１及び第３の制御入力信号は同じ信号であり、前記第２及び第４の制御入力信号は同じ信号であることを特徴とする請求項１に記載のスイッチト電流源。
- 前記第３の制御入力信号は前記第１の制御入力信号を反転したものであり、前記第４の制御入力信号は前記第２の制御入力信号を反転したものであることを特徴とする請求項１に記載のスイッチト電流源。
- 前記第１から第４のスイッチが前記第１から第４の制御入力信号によりそれぞれ制御される第１から第４のスイッチングトランジスタであることを特徴とする請求項１に記載のスイッチト電流源。
- 前記第１から第４のスイッチングトランジスタがＭＯＳトランジスタであり、前記第１から第４の制御入力信号が該第１から第４のスイッチングトランジスタの第１から第４のゲート電極にそれぞれ供給されることを特徴とする請求項１０に記載のスイッチト電流源。
- 前記第１及び第２のスイッチングトランジスタがＰＭＯＳトランジスタであり、前記第３及び第４のスイッチングトランジスタがＮＭＯＳトランジスタであることを特徴とする請求項１１に記載のスイッチト電流源。
- 前記第１及び第３の制御入力信号は同じ信号であり、前記第２及び第４の制御入力信号は同じ信号であることを特徴とする請求項１２に記載のスイッチト電流源。
- 前記第１から第４のスイッチングトランジスタはバイポーラトランジスタであり、前記第１から第４の制御入力信号が該第１から第４のバイポーラスイッチングトランジスタの第１から第４のベース電極にそれぞれ供給されることを特徴とする請求項１０に記載のスイッチト電流源。
- 前記差動増幅器が、
ゲートが前記第１のノードに接続され、ソースが前記電流入力端子に接続され、ドレインが前記第１の電流出力端子に接続された第１の差動トランジスタと、
ゲートが前記第２のノードに接続され、ソースが前記電流入力端子に接続され、ドレインが前記第２の電流出力端子に接続された第２の差動トランジスタと、
を含むことを特徴とする請求項１に記載のスイッチト電流源。 - 前記第１及び第２の差動トランジスタがＭＯＳトランジスタであることを特徴とする請求項１５に記載のスイッチト電流源。
- 前記電圧増幅器が、
前記参照電圧と前記増幅器出力ノードの間に接続された第１の電圧増幅トランジスタと、
前記増幅器出力ノードとグランドの間に接続され、ゲートが前記入力ノードに接続されている第２の電圧増幅トランジスタと、
を含むことを特徴とする請求項１に記載のスイッチト電流源。 - 前記第１の電圧増幅トランジスタがＰＭＯＳトランジスタであり、前記第２の電圧増幅トランジスタがＮＭＯＳトランジスタであることを特徴とする請求項１７に記載のスイッチト電流源。
- 前記電圧増幅器が、
前記増幅器出力ノードに電流を供給する電流源と、
前記増幅器出力ノードとグランドの間に接続され、ゲートが前記入力ノードに接続された電圧増幅トランジスタと、
を含むことを特徴とする請求項１に記載のスイッチト電流源。 - ゲートが第１の中間ノードに接続され、ソースが入力ノードに接続され、ドレインが第１の出力ノードを形成する第１の差動トランジスタと、
ゲートが第２の中間ノードに接続され、ソースが前記入力ノードに接続され、ドレインが第２の出力ノードを形成する第２の差動トランジスタと、
参照電圧に接続された第１の増幅器入力、前記入力ノードに接続された第２の増幅器入力、及び増幅器出力ノードに接続された増幅器出力を有する電圧増幅器と、
前記増幅器出力ノードと前記第１の中間ノードの間に接続され、ゲートが第１の制御入力端子に接続された第１のスイッチングトランジスタと、
前記増幅器出力ノードと前記第２の中間ノードの間に接続され、ゲートが第２の制御入力端子に接続された第２のスイッチングトランジスタと、
前記入力ノードと前記第１の中間ノードの間に接続され、ゲートが第３の制御入力端子に接続された第３のスイッチングトランジスタと、
前記入力ノードと前記第２の中間ノードの間に接続され、ゲートが第４の制御入力端子に接続された第４のスイッチングトランジスタとを備え、
前記第１及び第４の制御入力端子に、前記第１及び第４のスイッチングトランジスタをオフとするものを供給するとともに、前記第２及び第３の制御入力端子に、前記第２及び第３のスイッチングトランジスタをオンとするものを供給することにより、前記第１の出力ノードからの電流出力がゼロとなり、前記第２の出力ノードからの電流出力が、前記入力ノードから入力される電流の値に等しい第１の値となる状態と、
前記第１及び第４の制御入力端子に、前記第１及び第４のスイッチングトランジスタをオンとするものを供給するとともに、前記第２及び第３の制御入力端子に、前記第２及び第３のスイッチングトランジスタをオフとするものを供給することにより、前記第１の出力ノードからの電流出力が前記第１の値となり、前記第２の出力ノードからの電流出力がゼロとなる状態と、
前記第１及び第２の制御入力端子に、前記第１及び第２のスイッチングトランジスタをオンとするものを供給するとともに、前記第３及び第４の制御入力端子に、前記第３及び第４のスイッチングトランジスタをオフとするものを供給することにより、前記第１及び第２の電流出力ノードからの電流出力がともに、前記第１の値の半分となる状態
のいずれかを選択的に取ることができる
ことを特徴とするスイッチト電流源。 - 前記入力ノードに第１の電流を供給するために第１の電流源を更に備えたことを特徴とする請求項２０に記載のスイッチト電流源。
- 前記第１の電流源が、
第２の電流源と、
ドレイン及びゲートが該第２の電流源に接続され、ソースがグランドに接続された第１のカレントミラートランジスタと、
ゲートが前記第１のカレントミラートランジスタのゲートに接続され、ソースがグランドに接続され、ドレインが前記入力ノードに接続された第２のカレントミラートランジスタと、
を含むことを特徴とする請求項２１に記載のスイッチト電流源。 - 前記第２の電流源が第２のカレントミラーを含むことを特徴とする請求項２２に記載のスイッチト電流源。
- 前記第２の電流源が、
供給電圧と第１の供給ノードの間に接続された第３の電流源と、
供給電圧と第２の供給ノードの間に接続された第４の電流源と、
前記第１の供給ノードとグランドの間に接続された第１の供給トランジスタと、
前記第２の供給ノードと第３の供給ノードの間に接続された第２の供給トランジスタと、
を有し、前記第１のカレントミラートランジスタのゲートが前記第２の供給ノードに接続され、ドレインが前記第３の供給ノードに接続されていることを特徴とする請求項２２に記載のスイッチト電流源。 - 前記第３の制御入力端子に供給される制御信号が第１の制御入力端子に供給される制御信号を反転したものであり、前記第４の制御入力端子に供給される制御信号が前記第２の制御入力端子に供給される制御信号を反転したものであることを特徴とする請求項２０に記載のスイッチト電流源。
- 前記第１及び第３の制御入力端子に供給される制御信号は同じ信号であり、前記第２及び第４の制御入力端子に供給される制御信号は同じ信号であることを特徴とする請求項２０に記載のスイッチト電流源。
- 前記第１から第４のスイッチングトランジスタがＭＯＳトランジスタであることを特徴とする請求項２０に記載のスイッチト電流源。
- 前記第１及び第２のスイッチングトランジスタがＰＭＯＳトランジスタであり、前記第３及び第４のスイッチングトランジスタがＮＭＯＳトランジスタであることを特徴とする請求項２７に記載のスイッチト電流源。
- 前記電圧増幅器が、
前記参照電圧と前記増幅器出力ノードの間に接続された第１の電圧増幅トランジスタと、
前記増幅器出力ノードとグランドの間に接続され、ゲートが入力ノードに接続された第２の電圧増幅トランジスタと、
を含むことを特徴とする請求項２０に記載のスイッチト電流源。 - 前記第１の電圧増幅トランジスタはＰＭＯＳトランジスタであり、前記第２の電圧増幅トランジスタはＮＭＯＳトランジスタであることを特徴とする請求項２９に記載のスイッチト電流源。
- 前記電圧増幅器が、
前記増幅器出力ノードに電流を供給するための電流源と、
前記増幅器出力ノードとグランドの間に接続され、ゲートが前記入力ノードに接続されている電圧増幅トランジスタと、
を含むことを特徴とする請求項２０に記載のスイッチト電流源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/689810 | 2000-10-13 | ||
| US09/689,810 US6344769B1 (en) | 2000-10-13 | 2000-10-13 | Precision differential switched current source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204132A JP2002204132A (ja) | 2002-07-19 |
| JP4014383B2 true JP4014383B2 (ja) | 2007-11-28 |
Family
ID=24769965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001314682A Expired - Lifetime JP4014383B2 (ja) | 2000-10-13 | 2001-10-12 | 高精度差動型スイッチト電流源 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6344769B1 (ja) |
| JP (1) | JP4014383B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8132105B1 (en) | 2000-10-10 | 2012-03-06 | Koninklijke Philips Electronics, N.V. | Control codes for programmable remote supplied in XML format |
| DE10149769A1 (de) * | 2001-10-09 | 2003-04-17 | Philips Corp Intellectual Pty | Digital schaltbare Stromquelle |
| JP3792207B2 (ja) * | 2003-03-25 | 2006-07-05 | 沖電気工業株式会社 | 電流駆動型差動ドライバ及び電流駆動型差動ドライバを用いたデータ送信方法 |
| US7170337B2 (en) * | 2004-04-20 | 2007-01-30 | Sige Semiconductor (U.S.), Corp. | Low voltage wide ratio current mirror |
| US7825846B2 (en) * | 2009-02-26 | 2010-11-02 | Texas Instruments Incorporated | Error correction method and apparatus |
| JP5280385B2 (ja) * | 2010-02-04 | 2013-09-04 | パナソニック株式会社 | スイッチ装置、スイッチ装置のレイアウト設計方法 |
| EP2354882B1 (en) * | 2010-02-10 | 2017-04-26 | Nxp B.V. | Switchable current source circuit and method |
| TWI459173B (zh) * | 2012-01-31 | 2014-11-01 | Fsp Technology Inc | 參考電壓產生電路及參考電壓產生方法 |
| US9239652B2 (en) * | 2012-07-03 | 2016-01-19 | Nanya Technology Corp. | Current conveyor circuit |
| EP2779452B1 (en) * | 2013-03-13 | 2018-08-15 | Nxp B.V. | Switchable current source circuit and method |
| CN104426490A (zh) * | 2013-08-30 | 2015-03-18 | 核芯科技股份有限公司 | 放大器电路及放大信号的方法 |
| JP6209975B2 (ja) * | 2014-01-21 | 2017-10-11 | 富士通株式会社 | カレントミラー回路、チャージポンプ回路およびｐｌｌ回路 |
| JP2017208609A (ja) * | 2016-05-16 | 2017-11-24 | 株式会社村田製作所 | 出力回路 |
| TWI622866B (zh) * | 2017-01-06 | 2018-05-01 | 瑞昱半導體股份有限公司 | 工作電壓切換裝置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271716B1 (en) * | 1998-10-30 | 2001-08-07 | Sony Electronics, Inc. | Rcb cancellation in low-side low power supply current sources |
-
2000
- 2000-10-13 US US09/689,810 patent/US6344769B1/en not_active Expired - Fee Related
-
2001
- 2001-10-12 JP JP2001314682A patent/JP4014383B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6344769B1 (en) | 2002-02-05 |
| JP2002204132A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
| US5999052A (en) | High speed, fine-resolution gain programmable amplifier | |
| US7196581B2 (en) | Amplifier switching control circuit and method for current shunt instrumentation amplifier having extended position and negative input common mode range | |
| US20020175739A1 (en) | Duty cycle integrator with tracking common mode feedback control | |
| US5475343A (en) | Class AB complementary output stage | |
| US4918399A (en) | Common mode sensing and control in balanced amplifier chains | |
| US4677315A (en) | Switching circuit with hysteresis | |
| US5668502A (en) | Amplifier stage having a switchable gain and reduced distortion | |
| US5235218A (en) | Switching constant current source circuit | |
| US6930551B2 (en) | Zero voltage class AB minimal delay output stage and method | |
| KR987001154A (ko) | 증폭기 | |
| US5128564A (en) | Input bias current compensation for a comparator | |
| JPH02892B2 (ja) | ||
| USRE37291E1 (en) | Operational amplifier switchable to different configurations | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| JP2002118468A (ja) | Ｉ／ｖ変換回路およびｄａコンバータ | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| US6323683B1 (en) | Low distortion logic level translator | |
| JP3859883B2 (ja) | 電流源回路および電圧発生回路 | |
| US6380794B1 (en) | Hybrid circuit having current source controlled by a comparator | |
| US6559706B2 (en) | Mixer circuitry | |
| US6518819B2 (en) | Push-pull output stage for digital signals with regulated output levels | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPS6382119A (ja) | コンパレ−タ | |
| US5177380A (en) | ECL latch with single-ended and differential inputs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20011012 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070802 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |