JP3859883B2 - 電流源回路および電圧発生回路 - Google Patents
電流源回路および電圧発生回路 Download PDFInfo
- Publication number
- JP3859883B2 JP3859883B2 JP29689198A JP29689198A JP3859883B2 JP 3859883 B2 JP3859883 B2 JP 3859883B2 JP 29689198 A JP29689198 A JP 29689198A JP 29689198 A JP29689198 A JP 29689198A JP 3859883 B2 JP3859883 B2 JP 3859883B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- load
- voltage
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、トランジスタを用いて構成され、負荷に必要な電流を供給する電流源回路に関するものである。
【0002】
【従来の技術】
負荷に対して必要な電流を供給するためのいわゆる電流源回路として、トランジスタの特性を利用した回路が一般に用いられている。
【0003】
図7は、ゲートに一定の電圧を受けるトランジスタによって構成された従来の技術の電流源回路100の回路構成を示す図である。
【0004】
図7を参照して、電流源回路100は、制御電圧Vgが生成される内部ノードNと、電源電圧Vccを供給する配線31と、接地電圧Vssを供給する配線32と、内部ノードNに接続されたゲートと配線31に接続されたソースとを有し負荷電流ILを供給するpチャネルトランジスタQ1とを備える。
【0005】
電流源回路100は、さらに、配線31に接続されたソースと内部ノードNに接続されたゲートおよびドレインとを有するpチャネルトランジスタQbと、内部ノードNと配線32との間に直列に接続されたnチャネルトランジスタD1〜Dnとを備える。nチャネルトランジスタD1〜Dnの各々のゲート端子とソース端子とは短絡されている。
【0006】
電流源回路100においては、内部ノードNに発生する制御電圧Vgが負荷に対して電流ILを供給するトランジスタQ1のゲートに印加されるため、負荷電流ILは制御電圧Vgによって制御される。
【0007】
図7においては、このような制御電圧Vgを発生させる回路として、「MOS集積回路の基礎」(原央編著,近代科学社)P74に記載される電源電圧変換回路の中に用いられる基準電圧発生回路を示した。
【0008】
この基準電圧発生回路によれば、制御電圧Vgは、配線31と配線32との間に直列に接続されたトランジスタ列Qb,D1〜Dnによって決定される。
【0009】
トランジスタQb,D1〜Dnの各々は、ドレイン端子とゲート端子とが短絡されており、配線31から配線32へ向かう方向を順方向とするダイオードとして機能している。
【0010】
これにより、配線31〜トランジスタQb〜トランジスタD1〜Dn〜配線32の経路には常に電流Ibが流れ、制御電圧Vgは、トランジスタD1〜Dnの特性によって決定される。例えば、トランジスタD1〜Dnの電流駆動能力が等しい場合には、トランジスタD1〜Dnのしきい値をVtnとすると、Vg=n×Vtnであたえられる一定値となる。すなわち、負荷電流を決定する制御電圧Vgは、内部ノードNと配線32との間に接続されるトランジスタのしきい値の総和に相当し、トランジスタD1〜Dnの電流駆動能力が同じ場合には、個数nで一意に決定される。したがって、トランジスタ列の個数を調整することによって、負荷電流ILは制御される。
【0011】
【発明が解決しようとする課題】
しかしながら、従来の技術の電流源回路100においては、トランジスタ列Qb,D1〜Dnに常に一定の電流Ibが流れており、制御電圧Vgも一定値である。
【0012】
負荷電流ILが供給される負荷のタイプによっては、負荷の動作モードに応じて必要な電流にオフピークが存在する場合があるが、このような場合には、図7に示した制御電圧V発生回路による電流源回路100では、有効な制御が行なえず、かつ上記の電流Ibについても無駄な電力消費が生じてしまう。
【0013】
また、従来の電流源回路100においては、制御電圧Vgの値は、直列接続するトランジスタ列D1〜Dnのしきい値の倍数でしか設定することができず、詳細な最適設定が困難であるという問題点があった。
【0014】
この発明は、以上のような問題点を解決するためになされたもので、この発明の主な目的は、負荷の動作に合わせて動的に負荷電流を制御することができ、かつ無駄な電力消費を低減することができる電流源回路の構成を提供するものである。
【0015】
【課題を解決するための手段】
請求項1記載の電流源回路は、負荷に電流を供給する電流源回路であって、第1の電源電圧を供給する第1の電源配線と、外部から負荷の動作モードに応じて設定される制御信号を伝達する制御信号配線と、第1の電源配線と負荷との間に設けられ、制御信号に応じて負荷に供給する電流量を制御する負荷電流供給トランジスタとを備える。
【0016】
請求項2記載の電流源回路は、負荷に電流を供給する電流源回路であって、第1の電源電圧を供給する第1の電源配線と、負荷の動作モードに応じて設定される制御信号を発生する制御信号発生手段と、制御電圧信号を伝達する制御信号配線と、第1の電源配線と負荷との間に設けられ、制御信号に応じて負荷に供給する電流量を制御する負荷電流供給トランジスタとを備える。
【0017】
請求項3記載の電流源回路は、請求項1ないし2記載の電流源回路であって、負荷電流供給トランジスタは、制御信号配線に接続された制御ノードと、第1の電源配線と負荷との間に形成され制御ノードによって電流量が制御される導通経路とを有する。
【0018】
請求項4記載の電流源回路は、請求項2記載の電流源回路であって、制御信号発生手段は、第1の電源配線から第1の電源電圧を受けて、負荷の動作モードに応じた設定電流量に相当する補助制御信号に変換する電圧変換手段と、負荷の動作モードの変化に応じてタイミング信号を発生するタイミング制御手段と、補助制御信号とタイミング信号とを受けて制御信号を発生する信号発生回路とを含む。
【0019】
請求項5記載の電流源回路は、請求項2記載の電流源回路であって、第1の電源電圧よりも低い第2の電源電圧を供給する第2の電源配線をさらに備え、制御信号発生手段は、制御信号が生成される内部ノードと、負荷の動作モードの変化に対応してタイミング信号を発生するタイミング制御手段と、内部ノードに接続された制御ノードと、第1の電源配線と内部ノードとの間に形成され制御ノードによって電流量が制御される電流経路とを含む制御トランジスタと、内部ノードと第2の電源配線との間に並列に接続される、第1の抵抗器および抵抗調整手段とを含み、抵抗調整手段は、第2の電源配線に接続される第2の抵抗器と、内部ノードと第2の抵抗器との間に接続され、タイミング信号に応じてオンあるいはオフするスイッチ手段とを有する。
【0020】
請求項6記載の電圧発生回路は、基準電圧に応じた電圧を発生する電圧発生回路であって、第1の電圧を供給する第1の電源配線と、第1の電圧よりも低い第2の電圧を供給する第2の電源配線と、負荷に接続される出力ノードと、基準電圧と出力ノードの電圧との誤差を発生する誤差増幅手段と、誤差増幅手段の出力に応じて出力ノードと第2の電源配線とを接続する放電手段と、基準電圧に応じて設定される制御信号を発生する制御信号発生手段と、第1の電源配線と誤差増幅手段との間に設けられ、制御信号に応じて誤差増幅手段に供給する電流量を制御する第1の電流供給トランジスタと、第1の電源配線と出力ノードとの間に設けられ、制御信号に応じて負荷に供給する電流量を制御する第2の電流供給トランジスタと、第1および第2の電流供給トランジスタに制御信号を伝達する制御信号配線とを備え、制御信号発生手段は、制御信号が生成される内部ノードと、内部ノードに接続された制御ノードと、制御ノードによって電流量が制御され第1の電源配線と内部ノードとの間に形成される電流経路とを含む制御トランジスタと、基準電圧の変化に応じてタイミング信号を発生するタイミング制御手段と、内部ノードと第2の電源配線との間に並列に接続される、第1の抵抗器および抵抗調整手段とを含み、抵抗調整手段は、第2の電源配線と接続される第2の抵抗器と、内部ノードと第2の抵抗器との間に接続されタイミング信号に応じてオンあるいはオフするスイッチ手段とを有する。
【0021】
【発明の実施の形態】
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【0022】
[実施の形態1]
図1は、本発明の実施の形態1の電流源回路1の構成を示す概略図である。
【0023】
図1を参照して、電流源回路1は、電源電圧Vccを伝達する配線31と、並列接続されたpチャネルトランジスタQ1〜Qnと、制御電圧信号Vgsを発生する制御電圧信号発生回路10と、制御電圧信号Vgsを伝達する配線33とを備える。
【0024】
並列接続されたトランジスタQ1〜Qnのゲート端子には、配線33を介して制御電圧信号Vgsが共通に伝達される。トランジスタQ1〜Qnは、制御電圧信号Vgsに応じて負荷電流I1〜Inを負荷に供給する。すなわち、この構成においては、所望の制御電圧信号Vgsを与えることによって、電流源回路の出力電流値が制御される。
【0025】
図2は、制御電圧信号発生回路10の具体的な構成の一例を示すブロック図である。
【0026】
図2を参照して、制御電圧信号発生回路10は、電源電圧Vccを受けて電圧Vpに変換する電圧変換回路11と、負荷の動作モード等の情報を受けて負荷における所要電流量の変化に応じたタイミング信号Stを生成するタイミング制御回路12と、電圧Vpとタイミング信号Stとを受けて制御電圧信号Vgsを発生するVgs発生回路13とを備える。
【0027】
この構成においては、電流源回路の負荷において必要とされる電流量に応じて制御電圧信号を設定することが特徴である。すなわち、電流源回路の負荷が電流を常時必要としない場合には、電流が必要な期間(モード)にのみ負荷電流I1〜Inを十分に供給する制御電圧信号Vgsを与えることにより、制御電圧信号Vgsを一定値に設定する従来の技術の構成の電流源回路に比べて電力損失を低減することができる。
【0028】
また、電流源回路の負荷が必要とする電流量が、たとえば負荷の動作モード等により時間的に変化する場合には、各タイミングにおいて必要な負荷電流I1〜Inが流れるように制御電圧信号Vgsを設定することにより、制御電圧信号が一定である従来の技術の構成の電流源回路に比べて無駄な消費電力を抑えることができる。
【0029】
図3は、制御電圧信号Vgsの概形を示す波形図である。
図3を参照して、負荷の動作モード等の情報を図2の電圧変換回路11およびタイミング制御回路12に与え、これに応じた電圧変換(Vcc→Vp)およびタイミング信号の生成を行なうことにより、負荷における電流の必要量を考慮した制御電圧信号Vgsの設定を行なうことができる。すなわち、制御電圧信号Vgsは、たとえば、電流源回路の負荷の動作モードの切換わりに対応してパルス状あるいは三角波状の制御電圧信号を生成させ、さらにその振幅を調整することにより、一定期間のみ負荷電流を増大させて負荷の動作に対応させることが可能となる。
【0030】
なお、実施の形態1においては制御電圧信号発生回路10を、電流源回路1の構成要素として示したが、負荷の動作に合わせて作製する制御回路として外部から制御電圧信号を与えることも可能である。また、実施の形態1においては、並列に接続されたトランジスタQ1〜Qnはpチャネルトランジスタで構成したが、これに代えてnチャネルトランジスタで構成することも同様な考え方の下で可能である。
【0031】
さらに、制御電圧信号発生回路10を各トランジスタに共通の回路として示したが、この回路を複数個設けることによって負荷電流I1〜Inをさらに詳細に制御することももちろん可能である。
【0032】
[実施の形態2]
実施の形態2においては、電流源回路に含まれる制御電圧信号発生回路のさらに別の具体的な構成例について示す。
【0033】
図4は、本発明の実施の形態2の電流源回路2の構成を示す回路図である。
電流源回路2は、電流源回路1と比較して、制御電圧信号発生回路10の構成が異なる。その他の構成および動作については実施の形態1の電流源回路1と同様であるので説明は繰返さない。
【0034】
図4を参照して、制御電圧信号発生回路10は、制御電圧信号を発生する内部ノードNと、電源電圧Vccを供給する配線31と内部ノードNとの間に接続され、ドレイン端子とゲート端子を短絡されたpチャネルトランジスタQbと、接地電圧Vssを供給する配線32と内部ノードNとの間に接続されるインピーダンス回路14とを含む。
【0035】
インピーダンス回路14は、並列に接続された抵抗Rb,R1〜Rnとを有する。抵抗R1〜Rnと内部ノードNとの間にはそれぞれスイッチSW1〜SWnが設けられている。スイッチSW1〜SWnは、制御回路15おいて、たとえば負荷の動作モード等を検出して設定される制御信号(デジタル信号)によってオン/オフされる。
【0036】
これにより、インピーダンス回路14のインピーダンス値は、デジタルの制御信号によって可変とすることができる。ここで、インピーダンス回路14のインピーダンス値をZbとすると、すべてのスイッチをオフにした場合にはZb=Rbとなり、スイッチをm個(m≦n)オンさせると、インピーダンス値Zbは、抵抗R1〜Rmを並列接続した抵抗値となる。このように、スイッチのオン/オフの制御によってインピーダンス値Zbを可変とできる。
【0037】
内部ノードNに発生する電圧Vnは、Vn=Zb×Ib+Vssで表わされる。また、トランジスタQbはダイオードとして動作しているので、トランジスタQbの動作点におけるQbを流れる電流Ibは、電圧Vnに依存することとなる。これらより、制御電圧信号Vgsの振幅に相当する内部ノードNの電圧Vnは、インピーダンス回路14のインピーダンス値Zbの値によって変化させることが可能となる。
【0038】
実施の形態2においては、制御電圧信号をデジタル信号に基づいて変化させることができるため、制御回路の設計をより容易に行うことができる。
【0039】
[実施の形態2の応用例]
次に応用例の1つとして、実施の形態2で述べた電流源回路を用いて構成される電圧発生回路について述べる。図5は、本発明の実施の形態2の応用例の1つとして示される電圧発生回路3の全体構成を示す回路図である。図5を参照して、電圧発生回路3は、カレントミラーアンプ30によって入力電圧Vinに応答する出力電圧Voutを負荷容量Cに得るための回路である。
【0040】
電圧発生回路3は、カレントミラーアンプ30を構成するpチャネルトランジスタQ11,Q12およびnチャネルトランジスタQ21,Q22と、負荷容量Cと、カレントミラーアンプ30の出力に応じて負荷容量Cを放電するための放電トランジスタQ23とを備える。
【0041】
電圧発生回路3は、さらに、カレントミラーアンプ30および負荷容量Cに電流を供給するための電流源回路2′を備える。
【0042】
電流源回路2′は、カレントミラーアンプ30に負荷電流を供給するためのトランジスタQ1と、負荷容量Cに電流を供給するためのトランジスタQ2とを含む。電流源回路2′は、さらに、制御電圧信号Vgsを発生する制御電圧信号発生回路10を含む。トランジスタQ1,Q2は、制御電圧信号Vgsをゲートに受けて負荷電流を制御する。
【0043】
制御電圧信号発生回路10は、実施の形態2で述べたインピーダンス回路を含む構成となっており、制御電圧信号Vgsを発生する内部ノードNと、電源電圧Vccを供給する配線31と内部ノードNとの間に接続されたトランジスタQbと、内部ノードNと接地電圧を供給する配線32との間に接続されるインピーダンス回路を構成する抵抗Rb,RcおよびトランジスタQcとを有する。
【0044】
トランジスタQcは、抵抗Rcと内部ノードNとの間に接続され、ゲートに制御パルス信号を受ける。制御回路15は、入力電圧信号Vinを受けてVinの変化に応じた制御パルス信号を生成する。
【0045】
ここで、入力電圧信号Vinとして振幅0〜4Vの矩形波を入力し、負荷容量Cは50pFとする。
【0046】
電圧発生回路3においては、入力電圧信号Vinの立上がり時に負荷容量Cを充電するための電流を必要とし、逆の放電時にはあまり電流を必要としないことから、制御回路15は、入力電圧信号Vinの立上がりを検出して一定期間(10μS)の間トランジスタQcをオフし、その他の期間はトランジスタQcをオンするパルス信号を制御パルス信号として発生する。
【0047】
トランジスタQ1,Q2は、pチャネルトランジスタであるため、Vgsが小さいほどすなわちインピーダンス値Zbが大きいほど、負荷電流は大きくなる。
【0048】
そこで、負荷に充電電流の供給が必要な期間においては、トランジスタQcをオフとして、インピーダンス値Zb=Rbと大きく設定し、反対に、負荷にあまり電流を供給する必要がない期間においては、トランジスタQcをオンとして、インピーダンス値Zb=Rb・Rc/(Rb+Rc)と小さく設定する。
【0049】
この様に、タイミング信号に応じて制御電圧信号Vgsを負荷容量Cの充電時においては小さい値とし、その他の期間においては大きい値となるパルス状の信号とすることにより、負荷の動作モードに対応した負荷電流を供給することができる。
【0050】
このような回路構成および制御電圧信号Vgs発生回路を採用する電圧発生回路3における出力電圧Voutの応答および全消費電流を、制御電圧信号発生回路10に図6で示した従来の技術のものを適用した電圧発生回路における場合と比較する。
【0051】
図6は、電圧発生回路における出力電圧Voutの応答と全消費電流とを示すものであり、図6(a)は、電圧発生回路3のうち制御電圧信号発生回路の構成に従来の技術(図7)を用いた場合の結果であり、図6(b)は図5に示した電圧発生回路3の回路構成によって得られた結果である。
【0052】
図6(a),(b)を比較して、電圧発生回路3においては、制御電圧信号を負荷の状態によって切換えることにより電流が必要な期間における負荷電流を十分確保することができ、出力電圧Voutの応答には大きな違いが見られないことがわかる。一方、全消費電流については制御電圧信号Vgsを高く設定した期間において確実に低減できており、この結果同様の制御応答がより少ない消費電力によって得られていることがわかる。この応用例においては平均電流については110μAから74μAに、約3割削減されている。
【0053】
なお、実施の形態2の応用例の電圧発生回路3においては、トランジスタQ1〜Qnをpチャネルトランジスタで構成したが、nチャネルトランジスタで構成する場合においても同様な考え方に基づいて供給電流の設定を動的に変化させ、同様の効果を得ることはもちろん可能である。
【0054】
また、実施の形態1および2においては、トランジスタとしてMOSトランジスタを用いる構成を示したが、同様の概念の下で、バイポーラトランジスタを用いた回路構成とすることも可能である。
【0055】
なお、今回開示された実施の形態は全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0056】
【発明の効果】
請求項1,2,3,4記載の電流源回路は、負荷の動作モードに対応させた制御電圧信号によって供給電流を設定することができるので、無駄な電力損失を抑制した上で、負荷に必要な電流を供給することができる。
【0057】
請求項5記載の電流源回路は、制御電圧信号をディジタル信号によって変化させることができるので、請求項2記載の電流源回路が奏する効果に加えて、制御回路の設計を容易に行なうことができる。
【0058】
請求項6記載の電圧発生回路は、入力基準電圧の変化に応じて供給電流を設定することができる電流源回路を含んでいるため、出力電圧の応答性を維持しつつ、低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1の電流源回路1の構成を示す概略図である。
【図2】 制御電圧信号発生回路10の構成を示すブロック図である。
【図3】 制御電圧信号Vgsの概形を示す波形図である。
【図4】 本発明の実施の形態2の電流源回路2の全体構成を示す回路図である。
【図5】 本発明の実施の形態2の応用例である電圧発生回路3の全体構成を示す回路図である。
【図6】 電圧発生回路3の出力電圧応答と全消費電流とを比較するための図であり、図6(a)は、実施の形態2に示した制御電圧信号発生回路の構成を適用した場合の結果であり、図6(b)は、従来の技術の制御電圧信号発生回路を適用した場合の結果である。
【図7】 従来の技術の電流源回路100の構成を示す回路図である。
【符号の説明】
10 制御電圧信号発生回路、11 電圧変換回路、12 タイミング制御回路、13 Vgs発生回路、14 インピーダンス回路、30 カレントミラーアンプ、31,32,33 配線。
Claims (3)
- 負荷に電流を供給する電流源回路であって、
第1の電源電圧を供給する第1の電源配線と、
前記負荷の動作モードに応じて設定される制御信号を発生する制御信号発生手段と、
前記制御信号を伝達する制御信号配線と、
前記第1の電源配線と前記負荷との間に設けられ、前記制御信号に応じて前記負荷に供給する電流量を制御する負荷電流供給トランジスタとを備え、
前記制御信号発生手段は、
前記第1の電源配線から前記第1の電源電圧を受けて、前記負荷の動作モードに応じた設定電流量に相当する補助制御信号に電圧変換する電圧変換手段と、
前記負荷の動作モードの切換わりに応じてタイミング信号を発生するタイミング制御手段と、
前記補助制御信号と前記タイミング信号とを受け、前記負荷の動作モードに応じて異なる振幅を有するパルス波状または三角波状の制御信号を発生する信号発生回路とを含む電流源回路。 - 前記第1の電源電圧よりも低い第2の電源電圧を供給する第2の電源配線をさらに備え、
前記制御信号発生手段は、
前記制御信号が生成される内部ノードと、
前記負荷の動作モードの変化に対応してタイミング信号を発生するタイミング制御手段と、
前記内部ノードに接続された制御ノードと、前記第1の電源配線と前記内部ノードとの間に形成され前記制御ノードによって電流量が制御される電流経路とを含む制御トランジスタと、
前記内部ノードと前記第2の電源配線との間に並列に接続される、第1の抵抗器および抵抗調整手段とを含み、
前記抵抗調整手段は、
前記第2の電源配線に接続される第2の抵抗器と、
前記内部ノードと前記第2の抵抗器との間に接続され、前記タイミング信号に応じてオンあるいはオフするスイッチ手段とを有する請求項1記載の電流源回路。 - 基準電圧に応じた電圧を発生する電圧発生回路であって、
第1の電圧を供給する第1の電源配線と、
前記第1の電圧よりも低い第2の電圧を供給する第2の電源配線と、
負荷に接続される出力ノードと、
前記基準電圧と前記出力ノードの電圧との誤差を発生する誤差増幅手段と、
前記誤差増幅手段の出力に応じて前記出力ノードと前記第2の電源配線とを接続する放電手段と、
前記基準電圧に応じて設定される制御信号を発生する制御信号発生手段と、
前記第1の電源配線と前記誤差増幅手段との間に設けられ、前記制御信号に応じて前記誤差増幅手段に供給する電流量を制御する第1の電流供給トランジスタと、
前記第1の電源配線と前記出力ノードとの間に設けられ、前記制御信号に応じて前記負荷に供給する電流量を制御する第2の電流供給トランジスタと、
前記第1および第2の電流供給トランジスタに前記制御信号を伝達する制御信号配線とを備え、
前記制御信号発生手段は、
前記制御信号が生成される内部ノードと、
前記内部ノードに接続された制御ノードと、前記制御ノードによって電流量が制御され前記第1の電源配線と前記内部ノードとの間に形成される電流経路とを含む制御トランジスタと、
前記基準電圧の変化に応じてタイミング信号を発生するタイミング制御手段と、
前記内部ノードと前記第2の電源配線との間に並列に接続される、第1の抵抗器および抵抗調整手段とを含み、
前記抵抗調整手段は、
前記第2の電源配線に接続される第2の抵抗器と、
前記内部ノードと前記第2の抵抗器との間に接続され、前記タイミング信号に応じてオンあるいはオフするスイッチ手段とを有する電圧発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29689198A JP3859883B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路および電圧発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29689198A JP3859883B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路および電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000122738A JP2000122738A (ja) | 2000-04-28 |
JP3859883B2 true JP3859883B2 (ja) | 2006-12-20 |
Family
ID=17839509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29689198A Expired - Fee Related JP3859883B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路および電圧発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3859883B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006079301A (ja) * | 2004-09-09 | 2006-03-23 | Denso Corp | 電源回路 |
JP2006164098A (ja) * | 2004-12-10 | 2006-06-22 | Denso Corp | 電源回路 |
JP4855153B2 (ja) * | 2006-06-16 | 2012-01-18 | ローム株式会社 | 電源装置、レギュレータ回路、チャージポンプ回路およびそれらを用いた電子機器 |
JP2012185595A (ja) * | 2011-03-04 | 2012-09-27 | Fujitsu Ltd | 電圧レギュレータ回路および半導体装置 |
EP3493015B1 (en) | 2015-07-31 | 2021-05-19 | Power Integrations Switzerland GmbH | Communicating across galvanic isolation |
-
1998
- 1998-10-19 JP JP29689198A patent/JP3859883B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000122738A (ja) | 2000-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6771097B1 (en) | Series terminated CMOS output driver with impedance calibration | |
US5463394A (en) | Current switch for a high speed DAC | |
JPH0888521A (ja) | 自己バイアスされたカスコード電流ミラー回路 | |
KR100212348B1 (ko) | 전위검출회로 및 반도체 집적회로 | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
JPH0744438B2 (ja) | 遅延回路 | |
EP0485973B1 (en) | Switching constant current source circuit | |
JP4014383B2 (ja) | 高精度差動型スイッチト電流源 | |
JP3859883B2 (ja) | 電流源回路および電圧発生回路 | |
KR20030037096A (ko) | 내부 전원전압 발생회로 | |
US5406135A (en) | Differential current source circuit in DAC of current driving type | |
US7224194B2 (en) | Output driver circuit | |
JPH082019B2 (ja) | レベル変換回路 | |
US7218169B2 (en) | Reference compensation circuit | |
EP1133061A1 (en) | Current matrix type digital-to-analog converter incorporating operational amplifier | |
US5966042A (en) | Current steering output circuit with switchable shunt resistor | |
JP4641660B2 (ja) | レベルシフト回路 | |
JP4099557B2 (ja) | ディジタル/アナログ変換回路 | |
JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル/アナログ変換器 | |
US7425848B2 (en) | Integrated driver circuit structure | |
JPH0522148A (ja) | 定電流スイツチ回路及びこれを用いたデイジタル/アナログ変換回路 | |
KR100325429B1 (ko) | 구동력을높이기위한전압분배회로 | |
JP3470517B2 (ja) | 半導体回路 | |
US5177380A (en) | ECL latch with single-ended and differential inputs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |