JP2000122738A - 電流源回路および電圧発生回路 - Google Patents
電流源回路および電圧発生回路Info
- Publication number
- JP2000122738A JP2000122738A JP10296891A JP29689198A JP2000122738A JP 2000122738 A JP2000122738 A JP 2000122738A JP 10296891 A JP10296891 A JP 10296891A JP 29689198 A JP29689198 A JP 29689198A JP 2000122738 A JP2000122738 A JP 2000122738A
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- load
- control
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 負荷の動作に応じて供給電流を動的に設定す
ることができる電流源回路を提供する。 【解決手段】 本発明の電流源回路１は、電源電圧を供
給する電源配線と、負荷に電流を供給するトランジスタ
Ｑ１〜Ｑｎと、制御電圧信号発生回路と、制御電圧信号
をトランジスタＱ１〜Ｑｎのゲートに伝達する制御電圧
信号配線とを備える。トランジスタＱ１〜Ｑｎは、電源
配線と負荷との間に互いに並列に接続される。制御電圧
信号発生回路は、負荷の動作モード等の情報を受けて、
負荷で必要とされる電流に応じて制御電圧信号を発生す
る。
ることができる電流源回路を提供する。 【解決手段】 本発明の電流源回路１は、電源電圧を供
給する電源配線と、負荷に電流を供給するトランジスタ
Ｑ１〜Ｑｎと、制御電圧信号発生回路と、制御電圧信号
をトランジスタＱ１〜Ｑｎのゲートに伝達する制御電圧
信号配線とを備える。トランジスタＱ１〜Ｑｎは、電源
配線と負荷との間に互いに並列に接続される。制御電圧
信号発生回路は、負荷の動作モード等の情報を受けて、
負荷で必要とされる電流に応じて制御電圧信号を発生す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、トランジスタを
用いて構成され、負荷に必要な電流を供給する電流源回
路に関するものである。
用いて構成され、負荷に必要な電流を供給する電流源回
路に関するものである。
【０００２】
【従来の技術】負荷に対して必要な電流を供給するため
のいわゆる電流源回路として、トランジスタの特性を利
用した回路が一般に用いられている。
のいわゆる電流源回路として、トランジスタの特性を利
用した回路が一般に用いられている。
【０００３】図７は、ゲートに一定の電圧を受けるトラ
ンジスタによって構成された従来の技術の電流源回路１
００の回路構成を示す図である。
ンジスタによって構成された従来の技術の電流源回路１
００の回路構成を示す図である。
【０００４】図７を参照して、電流源回路１００は、制
御電圧Ｖｇが生成される内部ノードＮと、電源電圧Ｖｃ
ｃを供給する配線３１と、接地電圧Ｖｓｓを供給する配
線３２と、内部ノードＮに接続されたゲートと配線３１
に接続されたソースとを有し負荷電流ＩＬを供給するｐ
チャネルトランジスタＱ１とを備える。
御電圧Ｖｇが生成される内部ノードＮと、電源電圧Ｖｃ
ｃを供給する配線３１と、接地電圧Ｖｓｓを供給する配
線３２と、内部ノードＮに接続されたゲートと配線３１
に接続されたソースとを有し負荷電流ＩＬを供給するｐ
チャネルトランジスタＱ１とを備える。
【０００５】電流源回路１００は、さらに、配線３１に
接続されたソースと内部ノードＮに接続されたゲートお
よびドレインとを有するｐチャネルトランジスタＱｂ
と、内部ノードＮと配線３２との間に直列に接続された
ｎチャネルトランジスタＤ１〜Ｄｎとを備える。ｎチャ
ネルトランジスタＤ１〜Ｄｎの各々のゲート端子とソー
ス端子とは短絡されている。
接続されたソースと内部ノードＮに接続されたゲートお
よびドレインとを有するｐチャネルトランジスタＱｂ
と、内部ノードＮと配線３２との間に直列に接続された
ｎチャネルトランジスタＤ１〜Ｄｎとを備える。ｎチャ
ネルトランジスタＤ１〜Ｄｎの各々のゲート端子とソー
ス端子とは短絡されている。
【０００６】電流源回路１００においては、内部ノード
Ｎに発生する制御電圧Ｖｇが負荷に対して電流ＩＬを供
給するトランジスタＱ１のゲートに印加されるため、負
荷電流ＩＬは制御電圧Ｖｇによって制御される。
Ｎに発生する制御電圧Ｖｇが負荷に対して電流ＩＬを供
給するトランジスタＱ１のゲートに印加されるため、負
荷電流ＩＬは制御電圧Ｖｇによって制御される。
【０００７】図７においては、このような制御電圧Ｖｇ
を発生させる回路として、「ＭＯＳ集積回路の基礎」
（原央編著，近代科学社）Ｐ７４に記載される電源電圧
変換回路の中に用いられる基準電圧発生回路を示した。
を発生させる回路として、「ＭＯＳ集積回路の基礎」
（原央編著，近代科学社）Ｐ７４に記載される電源電圧
変換回路の中に用いられる基準電圧発生回路を示した。
【０００８】この基準電圧発生回路によれば、制御電圧
Ｖｇは、配線３１と配線３２との間に直列に接続された
トランジスタ列Ｑｂ，Ｄ１〜Ｄｎによって決定される。
Ｖｇは、配線３１と配線３２との間に直列に接続された
トランジスタ列Ｑｂ，Ｄ１〜Ｄｎによって決定される。
【０００９】トランジスタＱｂ，Ｄ１〜Ｄｎの各々は、
ドレイン端子とゲート端子とが短絡されており、配線３
１から配線３２へ向かう方向を順方向とするダイオード
として機能している。
ドレイン端子とゲート端子とが短絡されており、配線３
１から配線３２へ向かう方向を順方向とするダイオード
として機能している。
【００１０】これにより、配線３１〜トランジスタＱｂ
〜トランジスタＤ１〜Ｄｎ〜配線３２の経路には常に電
流Ｉｂが流れ、制御電圧Ｖｇは、トランジスタＤ１〜Ｄ
ｎの特性によって決定される。例えば、トランジスタＤ
１〜Ｄｎの電流駆動能力が等しい場合には、トランジス
タＤ１〜Ｄｎのしきい値をＶｔｎとすると、Ｖｇ＝ｎ×
Ｖｔｎであたえられる一定値となる。すなわち、負荷電
流を決定する制御電圧Ｖｇは、内部ノードＮと配線３２
との間に接続されるトランジスタのしきい値の総和に相
当し、トランジスタＤ１〜Ｄｎの電流駆動能力が同じ場
合には、個数ｎで一意に決定される。したがって、トラ
ンジスタ列の個数を調整することによって、負荷電流Ｉ
Ｌは制御される。
〜トランジスタＤ１〜Ｄｎ〜配線３２の経路には常に電
流Ｉｂが流れ、制御電圧Ｖｇは、トランジスタＤ１〜Ｄ
ｎの特性によって決定される。例えば、トランジスタＤ
１〜Ｄｎの電流駆動能力が等しい場合には、トランジス
タＤ１〜Ｄｎのしきい値をＶｔｎとすると、Ｖｇ＝ｎ×
Ｖｔｎであたえられる一定値となる。すなわち、負荷電
流を決定する制御電圧Ｖｇは、内部ノードＮと配線３２
との間に接続されるトランジスタのしきい値の総和に相
当し、トランジスタＤ１〜Ｄｎの電流駆動能力が同じ場
合には、個数ｎで一意に決定される。したがって、トラ
ンジスタ列の個数を調整することによって、負荷電流Ｉ
Ｌは制御される。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
技術の電流源回路１００においては、トランジスタ列Ｑ
ｂ，Ｄ１〜Ｄｎに常に一定の電流Ｉｂが流れており、制
御電圧Ｖｇも一定値である。
技術の電流源回路１００においては、トランジスタ列Ｑ
ｂ，Ｄ１〜Ｄｎに常に一定の電流Ｉｂが流れており、制
御電圧Ｖｇも一定値である。
【００１２】負荷電流ＩＬが供給される負荷のタイプに
よっては、負荷の動作モードに応じて必要な電流にオフ
ピークが存在する場合があるが、このような場合には、
図７に示した制御電圧Ｖ発生回路による電流源回路１０
０では、有効な制御が行なえず、かつ上記の電流Ｉｂに
ついても無駄な電力消費が生じてしまう。
よっては、負荷の動作モードに応じて必要な電流にオフ
ピークが存在する場合があるが、このような場合には、
図７に示した制御電圧Ｖ発生回路による電流源回路１０
０では、有効な制御が行なえず、かつ上記の電流Ｉｂに
ついても無駄な電力消費が生じてしまう。
【００１３】また、従来の電流源回路１００において
は、制御電圧Ｖｇの値は、直列接続するトランジスタ列
Ｄ１〜Ｄｎのしきい値の倍数でしか設定することができ
ず、詳細な最適設定が困難であるという問題点があっ
た。
は、制御電圧Ｖｇの値は、直列接続するトランジスタ列
Ｄ１〜Ｄｎのしきい値の倍数でしか設定することができ
ず、詳細な最適設定が困難であるという問題点があっ
た。
【００１４】この発明は、以上のような問題点を解決す
るためになされたもので、この発明の主な目的は、負荷
の動作に合わせて動的に負荷電流を制御することがで
き、かつ無駄な電力消費を低減することができる電流源
回路の構成を提供するものである。
るためになされたもので、この発明の主な目的は、負荷
の動作に合わせて動的に負荷電流を制御することがで
き、かつ無駄な電力消費を低減することができる電流源
回路の構成を提供するものである。
【００１５】
【課題を解決するための手段】請求項１記載の電流源回
路は、負荷に電流を供給する電流源回路であって、第１
の電源電圧を供給する第１の電源配線と、外部から負荷
の動作モードに応じて設定される制御信号を伝達する制
御信号配線と、第１の電源配線と負荷との間に設けら
れ、制御信号に応じて負荷に供給する電流量を制御する
負荷電流供給トランジスタとを備える。
路は、負荷に電流を供給する電流源回路であって、第１
の電源電圧を供給する第１の電源配線と、外部から負荷
の動作モードに応じて設定される制御信号を伝達する制
御信号配線と、第１の電源配線と負荷との間に設けら
れ、制御信号に応じて負荷に供給する電流量を制御する
負荷電流供給トランジスタとを備える。
【００１６】請求項２記載の電流源回路は、負荷に電流
を供給する電流源回路であって、第１の電源電圧を供給
する第１の電源配線と、負荷の動作モードに応じて設定
される制御信号を発生する制御信号発生手段と、制御電
圧信号を伝達する制御信号配線と、第１の電源配線と負
荷との間に設けられ、制御信号に応じて負荷に供給する
電流量を制御する負荷電流供給トランジスタとを備え
る。
を供給する電流源回路であって、第１の電源電圧を供給
する第１の電源配線と、負荷の動作モードに応じて設定
される制御信号を発生する制御信号発生手段と、制御電
圧信号を伝達する制御信号配線と、第１の電源配線と負
荷との間に設けられ、制御信号に応じて負荷に供給する
電流量を制御する負荷電流供給トランジスタとを備え
る。
【００１７】請求項３記載の電流源回路は、請求項１な
いし２記載の電流源回路であって、負荷電流供給トラン
ジスタは、制御信号配線に接続された制御ノードと、第
１の電源配線と負荷との間に形成され制御ノードによっ
て電流量が制御される導通経路とを有する。
いし２記載の電流源回路であって、負荷電流供給トラン
ジスタは、制御信号配線に接続された制御ノードと、第
１の電源配線と負荷との間に形成され制御ノードによっ
て電流量が制御される導通経路とを有する。
【００１８】請求項４記載の電流源回路は、請求項２記
載の電流源回路であって、制御信号発生手段は、第１の
電源配線から第１の電源電圧を受けて、負荷の動作モー
ドに応じた設定電流量に相当する補助制御信号に変換す
る電圧変換手段と、負荷の動作モードの変化に応じてタ
イミング信号を発生するタイミング制御手段と、補助制
御信号とタイミング信号とを受けて制御信号を発生する
信号発生回路とを含む。
載の電流源回路であって、制御信号発生手段は、第１の
電源配線から第１の電源電圧を受けて、負荷の動作モー
ドに応じた設定電流量に相当する補助制御信号に変換す
る電圧変換手段と、負荷の動作モードの変化に応じてタ
イミング信号を発生するタイミング制御手段と、補助制
御信号とタイミング信号とを受けて制御信号を発生する
信号発生回路とを含む。
【００１９】請求項５記載の電流源回路は、請求項２記
載の電流源回路であって、第１の電源電圧よりも低い第
２の電源電圧を供給する第２の電源配線をさらに備え、
制御信号発生手段は、制御信号が生成される内部ノード
と、負荷の動作モードの変化に対応してタイミング信号
を発生するタイミング制御手段と、内部ノードに接続さ
れた制御ノードと、第１の電源配線と内部ノードとの間
に形成され制御ノードによって電流量が制御される電流
経路とを含む制御トランジスタと、内部ノードと第２の
電源配線との間に並列に接続される、第１の抵抗器およ
び抵抗調整手段とを含み、抵抗調整手段は、第２の電源
配線に接続される第２の抵抗器と、内部ノードと第２の
抵抗器との間に接続され、タイミング信号に応じてオン
あるいはオフするスイッチ手段とを有する。
載の電流源回路であって、第１の電源電圧よりも低い第
２の電源電圧を供給する第２の電源配線をさらに備え、
制御信号発生手段は、制御信号が生成される内部ノード
と、負荷の動作モードの変化に対応してタイミング信号
を発生するタイミング制御手段と、内部ノードに接続さ
れた制御ノードと、第１の電源配線と内部ノードとの間
に形成され制御ノードによって電流量が制御される電流
経路とを含む制御トランジスタと、内部ノードと第２の
電源配線との間に並列に接続される、第１の抵抗器およ
び抵抗調整手段とを含み、抵抗調整手段は、第２の電源
配線に接続される第２の抵抗器と、内部ノードと第２の
抵抗器との間に接続され、タイミング信号に応じてオン
あるいはオフするスイッチ手段とを有する。
【００２０】請求項６記載の電圧発生回路は、基準電圧
に応じた電圧を発生する電圧発生回路であって、第１の
電圧を供給する第１の電源配線と、第１の電圧よりも低
い第２の電圧を供給する第２の電源配線と、負荷に接続
される出力ノードと、基準電圧と出力ノードの電圧との
誤差を発生する誤差増幅手段と、誤差増幅手段の出力に
応じて出力ノードと第２の電源配線とを接続する放電手
段と、基準電圧に応じて設定される制御信号を発生する
制御信号発生手段と、第１の電源配線と誤差増幅手段と
の間に設けられ、制御信号に応じて誤差増幅手段に供給
する電流量を制御する第１の電流供給トランジスタと、
第１の電源配線と出力ノードとの間に設けられ、制御信
号に応じて負荷に供給する電流量を制御する第２の電流
供給トランジスタと、第１および第２の電流供給トラン
ジスタに制御信号を伝達する制御信号配線とを備え、制
御信号発生手段は、制御信号が生成される内部ノード
と、内部ノードに接続された制御ノードと、制御ノード
によって電流量が制御され第１の電源配線と内部ノード
との間に形成される電流経路とを含む制御トランジスタ
と、基準電圧の変化に応じてタイミング信号を発生する
タイミング制御手段と、内部ノードと第２の電源配線と
の間に並列に接続される、第１の抵抗器および抵抗調整
手段とを含み、抵抗調整手段は、第２の電源配線と接続
される第２の抵抗器と、内部ノードと第２の抵抗器との
間に接続されタイミング信号に応じてオンあるいはオフ
するスイッチ手段とを有する。
に応じた電圧を発生する電圧発生回路であって、第１の
電圧を供給する第１の電源配線と、第１の電圧よりも低
い第２の電圧を供給する第２の電源配線と、負荷に接続
される出力ノードと、基準電圧と出力ノードの電圧との
誤差を発生する誤差増幅手段と、誤差増幅手段の出力に
応じて出力ノードと第２の電源配線とを接続する放電手
段と、基準電圧に応じて設定される制御信号を発生する
制御信号発生手段と、第１の電源配線と誤差増幅手段と
の間に設けられ、制御信号に応じて誤差増幅手段に供給
する電流量を制御する第１の電流供給トランジスタと、
第１の電源配線と出力ノードとの間に設けられ、制御信
号に応じて負荷に供給する電流量を制御する第２の電流
供給トランジスタと、第１および第２の電流供給トラン
ジスタに制御信号を伝達する制御信号配線とを備え、制
御信号発生手段は、制御信号が生成される内部ノード
と、内部ノードに接続された制御ノードと、制御ノード
によって電流量が制御され第１の電源配線と内部ノード
との間に形成される電流経路とを含む制御トランジスタ
と、基準電圧の変化に応じてタイミング信号を発生する
タイミング制御手段と、内部ノードと第２の電源配線と
の間に並列に接続される、第１の抵抗器および抵抗調整
手段とを含み、抵抗調整手段は、第２の電源配線と接続
される第２の抵抗器と、内部ノードと第２の抵抗器との
間に接続されタイミング信号に応じてオンあるいはオフ
するスイッチ手段とを有する。
【００２１】
【発明の実施の形態】以下において、本発明の実施の形
態について図面を参照して詳しく説明する。なお、図中
同一符号は同一または相当部分を示す。
態について図面を参照して詳しく説明する。なお、図中
同一符号は同一または相当部分を示す。
【００２２】［実施の形態１］図１は、本発明の実施の
形態１の電流源回路１の構成を示す概略図である。
形態１の電流源回路１の構成を示す概略図である。
【００２３】図１を参照して、電流源回路１は、電源電
圧Ｖｃｃを伝達する配線３１と、並列接続されたｐチャ
ネルトランジスタＱ１〜Ｑｎと、制御電圧信号Ｖｇｓを
発生する制御電圧信号発生回路１０と、制御電圧信号Ｖ
ｇｓを伝達する配線３３とを備える。
圧Ｖｃｃを伝達する配線３１と、並列接続されたｐチャ
ネルトランジスタＱ１〜Ｑｎと、制御電圧信号Ｖｇｓを
発生する制御電圧信号発生回路１０と、制御電圧信号Ｖ
ｇｓを伝達する配線３３とを備える。
【００２４】並列接続されたトランジスタＱ１〜Ｑｎの
ゲート端子には、配線３３を介して制御電圧信号Ｖｇｓ
が共通に伝達される。トランジスタＱ１〜Ｑｎは、制御
電圧信号Ｖｇｓに応じて負荷電流Ｉ１〜Ｉｎを負荷に供
給する。すなわち、この構成においては、所望の制御電
圧信号Ｖｇｓを与えることによって、電流源回路の出力
電流値が制御される。
ゲート端子には、配線３３を介して制御電圧信号Ｖｇｓ
が共通に伝達される。トランジスタＱ１〜Ｑｎは、制御
電圧信号Ｖｇｓに応じて負荷電流Ｉ１〜Ｉｎを負荷に供
給する。すなわち、この構成においては、所望の制御電
圧信号Ｖｇｓを与えることによって、電流源回路の出力
電流値が制御される。
【００２５】図２は、制御電圧信号発生回路１０の具体
的な構成の一例を示すブロック図である。
的な構成の一例を示すブロック図である。
【００２６】図２を参照して、制御電圧信号発生回路１
０は、電源電圧Ｖｃｃを受けて電圧Ｖｐに変換する電圧
変換回路１１と、負荷の動作モード等の情報を受けて負
荷における所要電流量の変化に応じたタイミング信号Ｓ
ｔを生成するタイミング制御回路１２と、電圧Ｖｐとタ
イミング信号Ｓｔとを受けて制御電圧信号Ｖｇｓを発生
するＶｇｓ発生回路１３とを備える。
０は、電源電圧Ｖｃｃを受けて電圧Ｖｐに変換する電圧
変換回路１１と、負荷の動作モード等の情報を受けて負
荷における所要電流量の変化に応じたタイミング信号Ｓ
ｔを生成するタイミング制御回路１２と、電圧Ｖｐとタ
イミング信号Ｓｔとを受けて制御電圧信号Ｖｇｓを発生
するＶｇｓ発生回路１３とを備える。
【００２７】この構成においては、電流源回路の負荷に
おいて必要とされる電流量に応じて制御電圧信号を設定
することが特徴である。すなわち、電流源回路の負荷が
電流を常時必要としない場合には、電流が必要な期間
（モード）にのみ負荷電流Ｉ１〜Ｉｎを十分に供給する
制御電圧信号Ｖｇｓを与えることにより、制御電圧信号
Ｖｇｓを一定値に設定する従来の技術の構成の電流源回
路に比べて電力損失を低減することができる。
おいて必要とされる電流量に応じて制御電圧信号を設定
することが特徴である。すなわち、電流源回路の負荷が
電流を常時必要としない場合には、電流が必要な期間
（モード）にのみ負荷電流Ｉ１〜Ｉｎを十分に供給する
制御電圧信号Ｖｇｓを与えることにより、制御電圧信号
Ｖｇｓを一定値に設定する従来の技術の構成の電流源回
路に比べて電力損失を低減することができる。
【００２８】また、電流源回路の負荷が必要とする電流
量が、たとえば負荷の動作モード等により時間的に変化
する場合には、各タイミングにおいて必要な負荷電流Ｉ
１〜Ｉｎが流れるように制御電圧信号Ｖｇｓを設定する
ことにより、制御電圧信号が一定である従来の技術の構
成の電流源回路に比べて無駄な消費電力を抑えることが
できる。
量が、たとえば負荷の動作モード等により時間的に変化
する場合には、各タイミングにおいて必要な負荷電流Ｉ
１〜Ｉｎが流れるように制御電圧信号Ｖｇｓを設定する
ことにより、制御電圧信号が一定である従来の技術の構
成の電流源回路に比べて無駄な消費電力を抑えることが
できる。
【００２９】図３は、制御電圧信号Ｖｇｓの概形を示す
波形図である。図３を参照して、負荷の動作モード等の
情報を図２の電圧変換回路１１およびタイミング制御回
路１２に与え、これに応じた電圧変換（Ｖｃｃ→Ｖｐ）
およびタイミング信号の生成を行なうことにより、負荷
における電流の必要量を考慮した制御電圧信号Ｖｇｓの
設定を行なうことができる。すなわち、制御電圧信号Ｖ
ｇｓは、たとえば、電流源回路の負荷の動作モードの切
換わりに対応してパルス状あるいは三角波状の制御電圧
信号を生成させ、さらにその振幅を調整することによ
り、一定期間のみ負荷電流を増大させて負荷の動作に対
応させることが可能となる。
波形図である。図３を参照して、負荷の動作モード等の
情報を図２の電圧変換回路１１およびタイミング制御回
路１２に与え、これに応じた電圧変換（Ｖｃｃ→Ｖｐ）
およびタイミング信号の生成を行なうことにより、負荷
における電流の必要量を考慮した制御電圧信号Ｖｇｓの
設定を行なうことができる。すなわち、制御電圧信号Ｖ
ｇｓは、たとえば、電流源回路の負荷の動作モードの切
換わりに対応してパルス状あるいは三角波状の制御電圧
信号を生成させ、さらにその振幅を調整することによ
り、一定期間のみ負荷電流を増大させて負荷の動作に対
応させることが可能となる。
【００３０】なお、実施の形態１においては制御電圧信
号発生回路１０を、電流源回路１の構成要素として示し
たが、負荷の動作に合わせて作製する制御回路として外
部から制御電圧信号を与えることも可能である。また、
実施の形態１においては、並列に接続されたトランジス
タＱ１〜Ｑｎはｐチャネルトランジスタで構成したが、
これに代えてｎチャネルトランジスタで構成することも
同様な考え方の下で可能である。
号発生回路１０を、電流源回路１の構成要素として示し
たが、負荷の動作に合わせて作製する制御回路として外
部から制御電圧信号を与えることも可能である。また、
実施の形態１においては、並列に接続されたトランジス
タＱ１〜Ｑｎはｐチャネルトランジスタで構成したが、
これに代えてｎチャネルトランジスタで構成することも
同様な考え方の下で可能である。
【００３１】さらに、制御電圧信号発生回路１０を各ト
ランジスタに共通の回路として示したが、この回路を複
数個設けることによって負荷電流Ｉ１〜Ｉｎをさらに詳
細に制御することももちろん可能である。
ランジスタに共通の回路として示したが、この回路を複
数個設けることによって負荷電流Ｉ１〜Ｉｎをさらに詳
細に制御することももちろん可能である。
【００３２】［実施の形態２］実施の形態２において
は、電流源回路に含まれる制御電圧信号発生回路のさら
に別の具体的な構成例について示す。
は、電流源回路に含まれる制御電圧信号発生回路のさら
に別の具体的な構成例について示す。
【００３３】図４は、本発明の実施の形態２の電流源回
路２の構成を示す回路図である。電流源回路２は、電流
源回路１と比較して、制御電圧信号発生回路１０の構成
が異なる。その他の構成および動作については実施の形
態１の電流源回路１と同様であるので説明は繰返さな
い。
路２の構成を示す回路図である。電流源回路２は、電流
源回路１と比較して、制御電圧信号発生回路１０の構成
が異なる。その他の構成および動作については実施の形
態１の電流源回路１と同様であるので説明は繰返さな
い。
【００３４】図４を参照して、制御電圧信号発生回路１
０は、制御電圧信号を発生する内部ノードＮと、電源電
圧Ｖｃｃを供給する配線３１と内部ノードＮとの間に接
続され、ドレイン端子とゲート端子を短絡されたｐチャ
ネルトランジスタＱｂと、接地電圧Ｖｓｓを供給する配
線３２と内部ノードＮとの間に接続されるインピーダン
ス回路１４とを含む。
０は、制御電圧信号を発生する内部ノードＮと、電源電
圧Ｖｃｃを供給する配線３１と内部ノードＮとの間に接
続され、ドレイン端子とゲート端子を短絡されたｐチャ
ネルトランジスタＱｂと、接地電圧Ｖｓｓを供給する配
線３２と内部ノードＮとの間に接続されるインピーダン
ス回路１４とを含む。
【００３５】インピーダンス回路１４は、並列に接続さ
れた抵抗Ｒｂ，Ｒ１〜Ｒｎとを有する。抵抗Ｒ１〜Ｒｎ
と内部ノードＮとの間にはそれぞれスイッチＳＷ１〜Ｓ
Ｗｎが設けられている。スイッチＳＷ１〜ＳＷｎは、制
御回路１５おいて、たとえば負荷の動作モード等を検出
して設定される制御信号（デジタル信号）によってオン
／オフされる。
れた抵抗Ｒｂ，Ｒ１〜Ｒｎとを有する。抵抗Ｒ１〜Ｒｎ
と内部ノードＮとの間にはそれぞれスイッチＳＷ１〜Ｓ
Ｗｎが設けられている。スイッチＳＷ１〜ＳＷｎは、制
御回路１５おいて、たとえば負荷の動作モード等を検出
して設定される制御信号（デジタル信号）によってオン
／オフされる。
【００３６】これにより、インピーダンス回路１４のイ
ンピーダンス値は、デジタルの制御信号によって可変と
することができる。ここで、インピーダンス回路１４の
インピーダンス値をＺｂとすると、すべてのスイッチを
オフにした場合にはＺｂ＝Ｒｂとなり、スイッチをｍ個
（ｍ≦ｎ）オンさせると、インピーダンス値Ｚｂは、抵
抗Ｒ１〜Ｒｍを並列接続した抵抗値となる。このよう
に、スイッチのオン／オフの制御によってインピーダン
ス値Ｚｂを可変とできる。
ンピーダンス値は、デジタルの制御信号によって可変と
することができる。ここで、インピーダンス回路１４の
インピーダンス値をＺｂとすると、すべてのスイッチを
オフにした場合にはＺｂ＝Ｒｂとなり、スイッチをｍ個
（ｍ≦ｎ）オンさせると、インピーダンス値Ｚｂは、抵
抗Ｒ１〜Ｒｍを並列接続した抵抗値となる。このよう
に、スイッチのオン／オフの制御によってインピーダン
ス値Ｚｂを可変とできる。
【００３７】内部ノードＮに発生する電圧Ｖｎは、Ｖｎ
＝Ｚｂ×Ｉｂ＋Ｖｓｓで表わされる。また、トランジス
タＱｂはダイオードとして動作しているので、トランジ
スタＱｂの動作点におけるＱｂを流れる電流Ｉｂは、電
圧Ｖｎに依存することとなる。これらより、制御電圧信
号Ｖｇｓの振幅に相当する内部ノードＮの電圧Ｖｎは、
インピーダンス回路１４のインピーダンス値Ｚｂの値に
よって変化させることが可能となる。
＝Ｚｂ×Ｉｂ＋Ｖｓｓで表わされる。また、トランジス
タＱｂはダイオードとして動作しているので、トランジ
スタＱｂの動作点におけるＱｂを流れる電流Ｉｂは、電
圧Ｖｎに依存することとなる。これらより、制御電圧信
号Ｖｇｓの振幅に相当する内部ノードＮの電圧Ｖｎは、
インピーダンス回路１４のインピーダンス値Ｚｂの値に
よって変化させることが可能となる。
【００３８】実施の形態２においては、制御電圧信号を
デジタル信号に基づいて変化させることができるため、
制御回路の設計をより容易に行うことができる。
デジタル信号に基づいて変化させることができるため、
制御回路の設計をより容易に行うことができる。
【００３９】［実施の形態２の応用例］次に応用例の１
つとして、実施の形態２で述べた電流源回路を用いて構
成される電圧発生回路について述べる。図５は、本発明
の実施の形態２の応用例の１つとして示される電圧発生
回路３の全体構成を示す回路図である。図５を参照し
て、電圧発生回路３は、カレントミラーアンプ３０によ
って入力電圧Ｖｉｎに応答する出力電圧Ｖｏｕｔを負荷
容量Ｃに得るための回路である。
つとして、実施の形態２で述べた電流源回路を用いて構
成される電圧発生回路について述べる。図５は、本発明
の実施の形態２の応用例の１つとして示される電圧発生
回路３の全体構成を示す回路図である。図５を参照し
て、電圧発生回路３は、カレントミラーアンプ３０によ
って入力電圧Ｖｉｎに応答する出力電圧Ｖｏｕｔを負荷
容量Ｃに得るための回路である。
【００４０】電圧発生回路３は、カレントミラーアンプ
３０を構成するｐチャネルトランジスタＱ１１，Ｑ１２
およびｎチャネルトランジスタＱ２１，Ｑ２２と、負荷
容量Ｃと、カレントミラーアンプ３０の出力に応じて負
荷容量Ｃを放電するための放電トランジスタＱ２３とを
備える。
３０を構成するｐチャネルトランジスタＱ１１，Ｑ１２
およびｎチャネルトランジスタＱ２１，Ｑ２２と、負荷
容量Ｃと、カレントミラーアンプ３０の出力に応じて負
荷容量Ｃを放電するための放電トランジスタＱ２３とを
備える。
【００４１】電圧発生回路３は、さらに、カレントミラ
ーアンプ３０および負荷容量Ｃに電流を供給するための
電流源回路２′を備える。
ーアンプ３０および負荷容量Ｃに電流を供給するための
電流源回路２′を備える。
【００４２】電流源回路２′は、カレントミラーアンプ
３０に負荷電流を供給するためのトランジスタＱ１と、
負荷容量Ｃに電流を供給するためのトランジスタＱ２と
を含む。電流源回路２′は、さらに、制御電圧信号Ｖｇ
ｓを発生する制御電圧信号発生回路１０を含む。トラン
ジスタＱ１，Ｑ２は、制御電圧信号Ｖｇｓをゲートに受
けて負荷電流を制御する。
３０に負荷電流を供給するためのトランジスタＱ１と、
負荷容量Ｃに電流を供給するためのトランジスタＱ２と
を含む。電流源回路２′は、さらに、制御電圧信号Ｖｇ
ｓを発生する制御電圧信号発生回路１０を含む。トラン
ジスタＱ１，Ｑ２は、制御電圧信号Ｖｇｓをゲートに受
けて負荷電流を制御する。
【００４３】制御電圧信号発生回路１０は、実施の形態
２で述べたインピーダンス回路を含む構成となってお
り、制御電圧信号Ｖｇｓを発生する内部ノードＮと、電
源電圧Ｖｃｃを供給する配線３１と内部ノードＮとの間
に接続されたトランジスタＱｂと、内部ノードＮと接地
電圧を供給する配線３２との間に接続されるインピーダ
ンス回路を構成する抵抗Ｒｂ，Ｒｃおよびトランジスタ
Ｑｃとを有する。
２で述べたインピーダンス回路を含む構成となってお
り、制御電圧信号Ｖｇｓを発生する内部ノードＮと、電
源電圧Ｖｃｃを供給する配線３１と内部ノードＮとの間
に接続されたトランジスタＱｂと、内部ノードＮと接地
電圧を供給する配線３２との間に接続されるインピーダ
ンス回路を構成する抵抗Ｒｂ，Ｒｃおよびトランジスタ
Ｑｃとを有する。
【００４４】トランジスタＱｃは、抵抗Ｒｃと内部ノー
ドＮとの間に接続され、ゲートに制御パルス信号を受け
る。制御回路１５は、入力電圧信号Ｖｉｎを受けてＶｉ
ｎの変化に応じた制御パルス信号を生成する。
ドＮとの間に接続され、ゲートに制御パルス信号を受け
る。制御回路１５は、入力電圧信号Ｖｉｎを受けてＶｉ
ｎの変化に応じた制御パルス信号を生成する。
【００４５】ここで、入力電圧信号Ｖｉｎとして振幅０
〜４Ｖの矩形波を入力し、負荷容量Ｃは５０ｐＦとす
る。
〜４Ｖの矩形波を入力し、負荷容量Ｃは５０ｐＦとす
る。
【００４６】電圧発生回路３においては、入力電圧信号
Ｖｉｎの立上がり時に負荷容量Ｃを充電するための電流
を必要とし、逆の放電時にはあまり電流を必要としない
ことから、制御回路１５は、入力電圧信号Ｖｉｎの立上
がりを検出して一定期間（１０μＳ）の間トランジスタ
Ｑｃをオフし、その他の期間はトランジスタＱｃをオン
するパルス信号を制御パルス信号として発生する。
Ｖｉｎの立上がり時に負荷容量Ｃを充電するための電流
を必要とし、逆の放電時にはあまり電流を必要としない
ことから、制御回路１５は、入力電圧信号Ｖｉｎの立上
がりを検出して一定期間（１０μＳ）の間トランジスタ
Ｑｃをオフし、その他の期間はトランジスタＱｃをオン
するパルス信号を制御パルス信号として発生する。
【００４７】トランジスタＱ１，Ｑ２は、ｐチャネルト
ランジスタであるため、Ｖｇｓが小さいほどすなわちイ
ンピーダンス値Ｚｂが大きいほど、負荷電流は大きくな
る。
ランジスタであるため、Ｖｇｓが小さいほどすなわちイ
ンピーダンス値Ｚｂが大きいほど、負荷電流は大きくな
る。
【００４８】そこで、負荷に充電電流の供給が必要な期
間においては、トランジスタＱｃをオフとして、インピ
ーダンス値Ｚｂ＝Ｒｂと大きく設定し、反対に、負荷に
あまり電流を供給する必要がない期間においては、トラ
ンジスタＱｃをオンとして、インピーダンス値Ｚｂ＝Ｒ
ｂ・Ｒｃ／（Ｒｂ＋Ｒｃ）と小さく設定する。
間においては、トランジスタＱｃをオフとして、インピ
ーダンス値Ｚｂ＝Ｒｂと大きく設定し、反対に、負荷に
あまり電流を供給する必要がない期間においては、トラ
ンジスタＱｃをオンとして、インピーダンス値Ｚｂ＝Ｒ
ｂ・Ｒｃ／（Ｒｂ＋Ｒｃ）と小さく設定する。
【００４９】この様に、タイミング信号に応じて制御電
圧信号Ｖｇｓを負荷容量Ｃの充電時においては小さい値
とし、その他の期間においては大きい値となるパルス状
の信号とすることにより、負荷の動作モードに対応した
負荷電流を供給することができる。
圧信号Ｖｇｓを負荷容量Ｃの充電時においては小さい値
とし、その他の期間においては大きい値となるパルス状
の信号とすることにより、負荷の動作モードに対応した
負荷電流を供給することができる。
【００５０】このような回路構成および制御電圧信号Ｖ
ｇｓ発生回路を採用する電圧発生回路３における出力電
圧Ｖｏｕｔの応答および全消費電流を、制御電圧信号発
生回路１０に図６で示した従来の技術のものを適用した
電圧発生回路における場合と比較する。
ｇｓ発生回路を採用する電圧発生回路３における出力電
圧Ｖｏｕｔの応答および全消費電流を、制御電圧信号発
生回路１０に図６で示した従来の技術のものを適用した
電圧発生回路における場合と比較する。
【００５１】図６は、電圧発生回路における出力電圧Ｖ
ｏｕｔの応答と全消費電流とを示すものであり、図６
（ａ）は、電圧発生回路３のうち制御電圧信号発生回路
の構成に従来の技術（図７）を用いた場合の結果であ
り、図６（ｂ）は図５に示した電圧発生回路３の回路構
成によって得られた結果である。
ｏｕｔの応答と全消費電流とを示すものであり、図６
（ａ）は、電圧発生回路３のうち制御電圧信号発生回路
の構成に従来の技術（図７）を用いた場合の結果であ
り、図６（ｂ）は図５に示した電圧発生回路３の回路構
成によって得られた結果である。
【００５２】図６（ａ），（ｂ）を比較して、電圧発生
回路３においては、制御電圧信号を負荷の状態によって
切換えることにより電流が必要な期間における負荷電流
を十分確保することができ、出力電圧Ｖｏｕｔの応答に
は大きな違いが見られないことがわかる。一方、全消費
電流については制御電圧信号Ｖｇｓを高く設定した期間
において確実に低減できており、この結果同様の制御応
答がより少ない消費電力によって得られていることがわ
かる。この応用例においては平均電流については１１０
μＡから７４μＡに、約３割削減されている。
回路３においては、制御電圧信号を負荷の状態によって
切換えることにより電流が必要な期間における負荷電流
を十分確保することができ、出力電圧Ｖｏｕｔの応答に
は大きな違いが見られないことがわかる。一方、全消費
電流については制御電圧信号Ｖｇｓを高く設定した期間
において確実に低減できており、この結果同様の制御応
答がより少ない消費電力によって得られていることがわ
かる。この応用例においては平均電流については１１０
μＡから７４μＡに、約３割削減されている。
【００５３】なお、実施の形態２の応用例の電圧発生回
路３においては、トランジスタＱ１〜Ｑｎをｐチャネル
トランジスタで構成したが、ｎチャネルトランジスタで
構成する場合においても同様な考え方に基づいて供給電
流の設定を動的に変化させ、同様の効果を得ることはも
ちろん可能である。
路３においては、トランジスタＱ１〜Ｑｎをｐチャネル
トランジスタで構成したが、ｎチャネルトランジスタで
構成する場合においても同様な考え方に基づいて供給電
流の設定を動的に変化させ、同様の効果を得ることはも
ちろん可能である。
【００５４】また、実施の形態１および２においては、
トランジスタとしてＭＯＳトランジスタを用いる構成を
示したが、同様の概念の下で、バイポーラトランジスタ
を用いた回路構成とすることも可能である。
トランジスタとしてＭＯＳトランジスタを用いる構成を
示したが、同様の概念の下で、バイポーラトランジスタ
を用いた回路構成とすることも可能である。
【００５５】なお、今回開示された実施の形態は全ての
点で例示であって、制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
点で例示であって、制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
【００５６】
【発明の効果】請求項１，２，３，４記載の電流源回路
は、負荷の動作モードに対応させた制御電圧信号によっ
て供給電流を設定することができるので、無駄な電力損
失を抑制した上で、負荷に必要な電流を供給することが
できる。
は、負荷の動作モードに対応させた制御電圧信号によっ
て供給電流を設定することができるので、無駄な電力損
失を抑制した上で、負荷に必要な電流を供給することが
できる。
【００５７】請求項５記載の電流源回路は、制御電圧信
号をディジタル信号によって変化させることができるの
で、請求項２記載の電流源回路が奏する効果に加えて、
制御回路の設計を容易に行なうことができる。
号をディジタル信号によって変化させることができるの
で、請求項２記載の電流源回路が奏する効果に加えて、
制御回路の設計を容易に行なうことができる。
【００５８】請求項６記載の電圧発生回路は、入力基準
電圧の変化に応じて供給電流を設定することができる電
流源回路を含んでいるため、出力電圧の応答性を維持し
つつ、低消費電力化を図ることができる。
電圧の変化に応じて供給電流を設定することができる電
流源回路を含んでいるため、出力電圧の応答性を維持し
つつ、低消費電力化を図ることができる。
【図１】 本発明の実施の形態１の電流源回路１の構成
を示す概略図である。
を示す概略図である。
【図２】 制御電圧信号発生回路１０の構成を示すブロ
ック図である。
ック図である。
【図３】 制御電圧信号Ｖｇｓの概形を示す波形図であ
る。
る。
【図４】 本発明の実施の形態２の電流源回路２の全体
構成を示す回路図である。
構成を示す回路図である。
【図５】 本発明の実施の形態２の応用例である電圧発
生回路３の全体構成を示す回路図である。
生回路３の全体構成を示す回路図である。
【図６】 電圧発生回路３の出力電圧応答と全消費電流
とを比較するための図であり、図６（ａ）は、実施の形
態２に示した制御電圧信号発生回路の構成を適用した場
合の結果であり、図６（ｂ）は、従来の技術の制御電圧
信号発生回路を適用した場合の結果である。
とを比較するための図であり、図６（ａ）は、実施の形
態２に示した制御電圧信号発生回路の構成を適用した場
合の結果であり、図６（ｂ）は、従来の技術の制御電圧
信号発生回路を適用した場合の結果である。
【図７】 従来の技術の電流源回路１００の構成を示す
回路図である。
回路図である。
１０ 制御電圧信号発生回路、１１ 電圧変換回路、１
２ タイミング制御回路、１３ Ｖｇｓ発生回路、１４
インピーダンス回路、３０ カレントミラーアンプ、
３１，３２，３３ 配線。
２ タイミング制御回路、１３ Ｖｇｓ発生回路、１４
インピーダンス回路、３０ カレントミラーアンプ、
３１，３２，３３ 配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 昭弘 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩田 明彦 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5H430 BB03 BB05 BB09 BB12 CC06 EE06 EE07 EE12 FF13 GG08 GG17 HH03
Claims (6)
- 【請求項１】 負荷に電流を供給する電流源回路であっ
て、 第１の電源電圧を供給する第１の電源配線と、 外部から前記負荷の動作モードに応じて設定される制御
信号を伝達する制御信号配線と、 前記第１の電源配線と前記負荷との間に設けられ、前記
制御信号に応じて前記負荷に供給する電流量を制御する
負荷電流供給トランジスタとを備える、電流源回路。 - 【請求項２】 負荷に電流を供給する電流源回路であっ
て、 第１の電源電圧を供給する第１の電源配線と、 前記負荷の動作モードに応じて設定される制御信号を発
生する制御信号発生手段と、 前記制御電圧信号を伝達する制御信号配線と、 前記第１の電源配線と前記負荷との間に設けられ、前記
制御信号に応じて前記負荷に供給する電流量を制御する
負荷電流供給トランジスタとを備える、電流源回路。 - 【請求項３】 前記負荷電流供給トランジスタは、前記
制御信号配線に接続された制御ノードと、前記第１の電
源配線と前記負荷との間に形成され前記制御ノードによ
って電流量が制御される電流経路とを有する、請求項１
ないし２記載の電流源回路。 - 【請求項４】 前記制御信号発生手段は、 前記第１の電源配線から前記第１の電源電圧を受けて、
前記負荷の動作モードに応じた設定電流量に相当する補
助制御信号に変換する電圧変換手段と、 前記負荷の動作モードの変化に応じてタイミング信号を
発生するタイミング制御手段と、 前記補助制御信号と前記タイミング信号とを受けて前記
制御信号を発生する信号発生回路とを含む、請求項２記
載の電流源回路。 - 【請求項５】 前記第１の電源電圧よりも低い第２の電
源電圧を供給する第２の電源配線をさらに備え、 前記制御信号発生手段は、 前記制御信号が生成される内部ノードと、 前記負荷の動作モードの変化に対応してタイミング信号
を発生するタイミング制御手段と、 前記内部ノードに接続された制御ノードと、前記第１の
電源配線と前記内部ノードとの間に形成され前記制御ノ
ードによって電流量が制御される電流経路とを含む制御
トランジスタと、 前記内部ノードと前記第２の電源配線との間に並列に接
続される、第１の抵抗器および抵抗調整手段とを含み、 前記抵抗調整手段は、 前記第２の電源配線に接続される第２の抵抗器と、 前記内部ノードと前記第２の抵抗器との間に接続され、
前記タイミング信号に応じてオンあるいはオフするスイ
ッチ手段とを有する、請求項２記載の電流源回路。 - 【請求項６】 基準電圧に応じた電圧を発生する電圧発
生回路であって、 第１の電圧を供給する第１の電源配線と、 前記第１の電圧よりも低い第２の電圧を供給する第２の
電源配線と、 負荷に接続される出力ノードと、 前記基準電圧と前記出力ノードの電圧との誤差を発生す
る誤差増幅手段と、 前記誤差増幅手段の出力に応じて前記出力ノードと前記
第２の電源配線とを接続する放電手段と、 前記基準電圧に応じて設定される制御信号を発生する制
御信号発生手段と、 前記第１の電源配線と前記誤差増幅手段との間に設けら
れ、前記制御信号に応じて前記誤差増幅手段に供給する
電流量を制御する第１の電流供給トランジスタと、 前記第１の電源配線と前記出力ノードとの間に設けら
れ、前記制御信号に応じて前記負荷に供給する電流量を
制御する第２の電流供給トランジスタと、 前記第１および第２の電流供給トランジスタに前記制御
信号を伝達する制御信号配線とを備え、 前記制御信号発生手段は、 前記制御信号が生成される内部ノードと、 前記内部ノードに接続された制御ノードと、前記制御ノ
ードによって電流量が制御され前記第１の電源配線と前
記内部ノードとの間に形成される電流経路とを含む制御
トランジスタと、 前記基準電圧の変化に応じてタイミング信号を発生する
タイミング制御手段と、 前記内部ノードと前記第２の電源配線との間に並列に接
続される、第１の抵抗器および抵抗調整手段とを含み、 前記抵抗調整手段は、 前記第２の電源配線に接続される第２の抵抗器と、 前記内部ノードと前記第２の抵抗器との間に接続され、
前記タイミング信号に応じてオンあるいはオフするスイ
ッチ手段とを有する、電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29689198A JP3859883B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路および電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29689198A JP3859883B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路および電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000122738A true JP2000122738A (ja) | 2000-04-28 |
| JP3859883B2 JP3859883B2 (ja) | 2006-12-20 |
Family
ID=17839509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29689198A Expired - Fee Related JP3859883B2 (ja) | 1998-10-19 | 1998-10-19 | 電流源回路および電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3859883B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079301A (ja) * | 2004-09-09 | 2006-03-23 | Denso Corp | 電源回路 |
| JP2006164098A (ja) * | 2004-12-10 | 2006-06-22 | Denso Corp | 電源回路 |
| JP2007336753A (ja) * | 2006-06-16 | 2007-12-27 | Rohm Co Ltd | 電源装置、レギュレータ回路、チャージポンプ回路およびそれらを用いた電子機器 |
| JP2012185595A (ja) * | 2011-03-04 | 2012-09-27 | Fujitsu Ltd | 電圧レギュレータ回路および半導体装置 |
| CN111651028A (zh) * | 2015-07-31 | 2020-09-11 | 电力集成瑞士有限公司 | 信号发射电路和包括该信号发射电路的装置 |
-
1998
- 1998-10-19 JP JP29689198A patent/JP3859883B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079301A (ja) * | 2004-09-09 | 2006-03-23 | Denso Corp | 電源回路 |
| JP2006164098A (ja) * | 2004-12-10 | 2006-06-22 | Denso Corp | 電源回路 |
| JP2007336753A (ja) * | 2006-06-16 | 2007-12-27 | Rohm Co Ltd | 電源装置、レギュレータ回路、チャージポンプ回路およびそれらを用いた電子機器 |
| JP2012185595A (ja) * | 2011-03-04 | 2012-09-27 | Fujitsu Ltd | 電圧レギュレータ回路および半導体装置 |
| CN111651028A (zh) * | 2015-07-31 | 2020-09-11 | 电力集成瑞士有限公司 | 信号发射电路和包括该信号发射电路的装置 |
| US11381111B2 (en) | 2015-07-31 | 2022-07-05 | Power Integrations, Inc. | Communicating across galvanic isolation |
| CN111651028B (zh) * | 2015-07-31 | 2023-07-07 | 电力集成瑞士有限公司 | 信号发射电路和包括该信号发射电路的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3859883B2 (ja) | 2006-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292901B1 (ko) | 기준전압발생회로 | |
| US5019729A (en) | TTL to CMOS buffer circuit | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| JPH061899B2 (ja) | 適応電子バツフアシステム | |
| KR100212348B1 (ko) | 전위검출회로 및 반도체 집적회로 | |
| US20030001554A1 (en) | Internal power voltage generator | |
| JPH11121852A (ja) | 発光素子駆動回路 | |
| JP3109560B2 (ja) | ばらつき補償技術による半導体集積回路 | |
| US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
| EP0485973B1 (en) | Switching constant current source circuit | |
| US6194935B1 (en) | Circuit and method for controlling the slew rate of the output of a driver in a push-pull configuration | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH082019B2 (ja) | レベル変換回路 | |
| KR20030037096A (ko) | 내부 전원전압 발생회로 | |
| JP3859883B2 (ja) | 電流源回路および電圧発生回路 | |
| US5706006A (en) | Operational amplifier incorporating current matrix type digital-to-analog converter | |
| US7218169B2 (en) | Reference compensation circuit | |
| JP2000242344A (ja) | 電圧変動補正回路 | |
| JP4099557B2 (ja) | ディジタル／アナログ変換回路 | |
| US6940329B2 (en) | Hysteresis circuit used in comparator | |
| US7425848B2 (en) | Integrated driver circuit structure | |
| JP2003051740A (ja) | 半導体集積回路 | |
| JPH0522148A (ja) | 定電流スイツチ回路及びこれを用いたデイジタル／アナログ変換回路 | |
| JP2734426B2 (ja) | レベル変換回路 | |
| KR100234873B1 (ko) | 클럭 신호 입력 버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |