JP2003051740A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】１端子付加して外付抵抗でデッドタイムの設定
が可能とし、狭パルス幅信号のときでもデッドタイムが
変化しない半導体集積回路を提供する。 【解決手段】電流調整用の１端子x1に外付抵抗R1を用い
て電流I2,I3 を設定し、この電流I2,I3 で充電されるコ
ンデンサC2,C3 と、コンデンサC2,C3 の電圧を監視して
ON-OFF信号を出力する電圧監視回路Q2,Q3 と、コンデン
サC2,C3 のそれぞれと並列に接続される短絡用のスイッ
チ素子T4,T5 と、ON-OFF制御信号A に応じて, スイッチ
素子T4,T5 のON-OFF制御を交互に行い、短絡用スイッチ
素子T4(T5)をONしてコンデンサC2(C3)の電荷を放電した
後，該スイッチ素子T4(T5)を OFFし, この OFF動作で当
該コンデンサC2(C3)を充電し, 閾値電圧Vth1(Vth2)に到
達したとき, 当該電圧監視回路の出力信号Pout,Nout を
出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期整流方式のス
イッチング電源の制御用集積回路(IC)におけるデッドタ
イム設定回路を有する半導体集積回路に関する。

【０００２】

【従来の技術】図７に従来技術の一例として、同期整流
方式の降圧スイッチング電源の主回路構成を示す。図７
(a) において、図示例の降圧スイッチング電源の基本回
路は、電界効果トランジスタ(Pch-MOSFET)T11 と、ダイ
オードD と、リアクトルL と、平滑コンデンサC と、を
備え、トランジスタT11 （以下特に疑義がない限りトラ
ンジスタで略称する）のソースを電源電圧VCC に接続
し、トランジスタT11 のドレインとダイオードD のカソ
ードを接続し、ダイオードD のアノードを電源0V(GND)
に接続する。また、ダイオードD のカソードにリアクト
ルL を接続し、このリアクトルL の他方と電源0V(GND)
間に平滑コンデンサC 接続して構成する。このコンデン
サC とリアクトルL の接続点から出力電圧Voutを出力す
る。

【０００３】かかる構成において、降圧スイッチング電
源回路は、トランジスタT11 のゲートに入力する信号Po
utをLow レベルにしてトランジスタT11 をONしてリアク
トルL に電源(VCC) から電流を流してエネルギーを蓄
え、次にこの信号PoutをHiレベルにしてトランジスタT1
1 をOFF してリアクトルL に蓄えたエネルギーをコンデ
ンサC や負荷回路に移動させる。このコンデンサC の充
電電圧が出力電圧Voutとして出力される。この出力電圧
Voutは、図示省略されているが、例えば、基準電圧Vref
と比較して、トランジスタT11 のON-OFF導通比を制御し
て出力電圧Voutを制御することができる。

【０００４】即ち、トランジスタT11 をONしてリアクト
ルL に蓄えたエネルギーは、次にトランジスタT11 をOF
F したとき、今までリアクトルL に流れていた電流がそ
の電流値を持続すべくリアクトルL に逆誘起電圧を発生
し、コンデンサC および負荷回路を経由し、さらにダイ
オードD を経由してリアクトルL に戻る電流ループを形
成する。即ち、スイッチング電源回路は、トランジスタ
T11 のON-OFF導通比を制御し、必要とするエネルギーを
リアクトルL に蓄え、このエネルギーを負荷回路に放出
することにより、エネルギー損失の少ないレギュレータ
回路（制御電源回路）を構成することができる。

【０００５】しかし、トランジスタT11 がOFF の期間は
ダイオードD にリアクトル電流ILが流れ、この電流ILと
ダイオードD のON電圧とによって電力損失が発生する。
この電力損失分はスイッチング電源回路の電源効率を下
げる要因となるので、図７(b) に示すように、ダイオー
ドD に並列にダイオードD よりもON電圧が低い電界効果
トランジスタ(Nch-MOSFET)T12 を接続し、ダイオードD
にリアクトル電流ILが流れている期間、並列に接続した
トランジスタT12 のゲートに入力する信号NoutをHiレベ
ルにしてトランジスタT12 をONし、このリアクトル電流
ILをこのトランジスタT12 側に流して電力損失分を低減
するのが同期整流方式である。

【０００６】この様な同期整流方式の降圧スイッチング
電源回路では、電源(VCC) とGND 間にトランジスタT11
とトランジスタT12 とが直列に接続され、両トランジス
タT11,T12 が同時ONすると両トランジスタT11,T12 の直
列ON抵抗で電源短絡となり、これを避ける対策が必要で
ある。このため、図８に図示するタイムチャートの様
に、トランジスタT11,T12 のゲートに入力する信号(Pou
t,Nout) の(Hi/Low),(Low/Hi) レベルが切り替わる時点
で両トランジスタT11,T12 を短期間共にOFF 状態とする
デッドタイムτdwn,τupを設定している。即ち、トラン
ジスタのONするタイミングを遅らせており、この遅延時
間をデッドタイムと言う。このデッドタイムτdwn,τup
は駆動するトランジスタT11 やトランジスタT12 のキャ
リヤ消滅特性などに応じて設定する必要があるため、同
期整流方式のスイッチング電源回路を制御する汎用の半
導体集積回路を構成するときは、このデッドタイムτdw
n,τupを可変設定できることが要求される。

【０００７】従来技術によるスイッチング電源の制御用
半導体集積回路におけるデッドタイムの設定回路例を図
９に、その各部の信号波形タイムチャートを図10に図示
する。図９および図10において、従来技術によるスイッ
チング電源の制御用半導体集積回路５は、例えば、図示
省略されているが、集積回路５の内部で別途構成され主
制御回路のON-OFF導通比を制御する元の制御信号（以下
制御信号と略称する）A が入力されるインバータ回路Q1
1 と、このインバータ回路Q11 の出力と接続され端子Z1
1,Z12 に外付けされた抵抗R11 と、コンデンサC11 と、
この抵抗R11 とコンデンサC11 とからなる遅延信号を入
力するインバータ回路Q12 と、このインバータ回路Q12
出力と制御信号A との論理和および論理積を演算する論
理素子Q13,Q14 と、を備えて構成される。

【０００８】かかる構成により、外付け抵抗R11 と半導
体集積回路５に内蔵されたコンデンサC11 とで構成され
るCRの一次遅れ回路により、源制御信号A のHi／Low あ
るいは Low／Hiへの切換時点で、コンデンサC11 の電圧
(E点信号) が一次遅れ関数的に変化し、この E点電圧が
インバータ回路Q12 のしきい値電圧(Vth) に達するまで
の時間遅れτdwn,τupを利用して、半導体集積回路５の
出力信号PoutおよびNoutのON信号となるタイミングに時
間遅れを設けている。

【０００９】この半導体集積回路５の出力信号Poutおよ
びNoutの信号で、例えば、図７に図示するスイッチング
電源のトランジスタT11 およびトランジスタT12 を駆動
することにより、トランジスタT11 およびT12 が同時に
OFF となる期間、即ち、デッドタイム（出力信号立ち上
がり時のデッドタイムをτup、出力信号立ち下がり時の
デッドタイムをτdwn で表示）を形成している。そし
て、外付け抵抗R11 の抵抗値を変えることで一次遅れ回
路の時定数を変えて、デッドタイムτup, τdwnを所望
の値に設定している。図10に図示するPout、Nout信号
は、図７のトランジスタT11,T12 を駆動する信号波形で
あり、従って、トランジスタT11,T12 のスイッチ素子と
してのON-OFF動作状態を図８および図10に(ON),(OFF)の
記号で表示している。即ち、図７のトランジスタT11
は、ゲート信号PoutがLow レベルのとき導通(ON)状態に
あり、ゲート信号PoutがHiレベルのとき遮断(OFF) 状態
にある。また、図７のトランジスタT12 は、ゲート信号
NoutがLow レベルのとき遮断(OFF) 状態にあり、ゲート
信号NoutがHiレベルのとき導通(ON)状態になる。

【００１０】また、図11のタイムチャート例に図示する
様に、従来技術による半導体集積回路５のデッドタイム
τup, τdwn は、制御信号A のパルス幅が狭くなるとパ
ルス幅の影響を受ける。図11(a) の図示例は、制御信号
A のHiレベルのパルス幅が狭いときを示し、図９に図示
するインバータ回路Q11 の出力(D点信号) のパルス幅が
Lowレベルで狭い信号を出力する場合を示す。外付け抵
抗R11 とコンデンサC11 とのCRの一次遅れ回路により、
D 点信号が Lowレベルの期間中、E 点信号はゼロ電位方
向に向かって低下してくるが、この Lowレベルのパルス
幅が狭いとゼロ電位に下がり切る前に D点信号がHiレベ
ルに切り替わる。すると外付け抵抗R11とコンデンサC11
とで構成する一次遅れ回路のコンデンサC11 は中間電
位より充電を開始するので、インバータ回路Q12 のしき
い値電圧Vth で F点信号が Lowレベルに切り替わるまで
の時間が短くなる。この結果、Pout信号のデッドタイム
τdwn は通常のゼロ電位から充電を行うことができる十
分なパルス幅の制御信号Aが入力されたときに較べて短
くなる。

【００１１】また同様に、図11(b) は、制御信号A の L
owレベルのパルス幅が狭いときを示し、図９に図示する
インバータ回路Q11 の出力(D点信号) のパルス幅がHiレ
ベルで狭い信号を出力する場合を示す。外付け抵抗R11
とコンデンサC11 とのCRの一次遅れ回路により、D 点信
号がHiレベルの期間中、E 点信号は制御電源電圧方向に
向かって上昇してくるが、このHiレベルのパルス幅が狭
いと制御電源電圧に上がり切る前に D点信号が Lowレベ
ルに切り替わる。すると外付け抵抗R11 とコンデンサC1
1 とで構成する一次遅れ回路のコンデンサC11 は制御電
源電圧より低い中間電位より放電を開始するので、イン
バータ回路Q12 のしきい値電圧Vth で F点信号がHiレベ
ルに切り替わるまでの時間が短くなる。この結果、Nout
信号のデッドタイムτupは、制御電源電圧から放電を行
うことができる十分なパルス幅の制御信号A が入力され
たときに較べて短くなる。

【００１２】

【発明が解決しようとする課題】デッドタイムτdwn,τ
upを形成する従来技術の半導体集積回路では、外付け抵
抗を接続するために図９に図示するz11,z12 の２端子が
必要であり、複数チャンネルを同期整流方式に対応させ
ると、そのチャンネル数の２倍の端子数が必要になり、
半導体集積回路の端子数の増加を招くという問題が有
る。

【００１３】また、この従来技術のデッドタイムτdwn,
τupを形成する半導体集積回路は、図11のタイムチャー
ト例に図示する様に、ON-OFF制御信号のパルス幅が極端
に狭くなったとき、狭パルス幅の終了側でデッドタイム
が設計値よりも短くなり、図11(a) ではPout信号のτdw
n 側、図11(b) ではNout信号のτup側が短くなり、場合
によっては図７に図示する両トランジスタT11,T12 が同
時ONして電源短絡となり、装置破壊を招くことがあっ
た。

【００１４】本発明は半導体集積回路に外付抵抗でデッ
ドタイムの設定が可能であり、このための追加端子は１
端子で実施でき、しかも、制御信号が狭パルス幅信号の
ときでも設定されたデッドタイムを確保できるデッドタ
イム設定回路を備える半導体集積回路を提供することに
ある。

【００１５】

【課題を解決するための手段】集積回路に電流設定用の
１端子を設け，この端子に接続される外付抵抗を用いて
電流を設定する電流設定手段と、この電流設定手段で設
定された電流で充電するコンデンサと，このコンデンサ
に並列接続されたリセットスイッチと，このコンデンサ
電圧に応じてON-OFF信号を出力する電圧監視回路と, を
２回路有する遅延時間設定回路と、制御信号に応じてリ
セットスイッチのON-OFF動作を互いに交互に行い、いず
れか一方のリセットスイッチをONして該コンデンサの電
荷を放電し，次にこのスイッチを OFFして該コンデンサ
を充電し, このコンデンサ電圧が該電圧監視回路のしき
い値電圧に到達したとき, 該電圧監視回路の信号を出力
するONタイミング遅延手段と、を備えるものとする。

【００１６】かかる構成により、遅延時間設定回路は別
途形成された制御信号に応じてリセットスイッチのON-O
FF動作を互いに交互に行い、いずれか一方のリセットス
イッチをONして並列に接続されるコンデンサの電荷を放
電し，次にこのスイッチを OFFして該コンデンサを充電
し, このコンデンサ電圧が該コンデンサに接続された該
電圧監視回路のしきい値電圧に到達したとき, 該電圧監
視回路から信号を出力する。即ち、コンデンサを GNDレ
ベルから電圧監視回路のしきい値電圧に到達するまでの
充電時間をデッドタイムτdwn,τupとして設定すること
ができる。

【００１７】また、集積回路に電流設定用の１端子を設
け，この端子に接続される外付抵抗を用いて複数チャン
ネルの電流を共通に設定する電流設定手段と、この電流
設定手段で設定された個別の電流を充電するコンデンサ
と，このコンデンサに並列接続されたリセットスイッチ
と，このコンデンサ電圧に応じてON-OFF信号を出力する
電圧監視回路と, を２回路ずつ有する複数チャンネルの
遅延時間設定回路と、独立にON-OFF動作する複数チャン
ネルの制御信号を有し、それぞれの制御信号に応じてリ
セットスイッチのON-OFF動作を互いに交互に行い、いず
れか一方のリセットスイッチをONして該コンデンサの電
荷を放電し，次にこのスイッチを OFFして該コンデンサ
を充電し, このコンデンサ電圧が該電圧監視回路のしき
い値電圧に到達したとき, 該電圧監視回路の信号を出力
するONタイミング遅延手段と、を備えるものとする。

【００１８】かかる構成により、遅延時間設定回路の各
チャンネル毎に別途形成された独立にON-OFF動作する制
御信号に応じて, 各遅延時間設定回路のリセットスイッ
チはON-OFF動作を互いに交互に行い、いずれか一方のリ
セットスイッチをONして並列に接続されるコンデンサの
電荷を放電し，次にこのスイッチを OFFして該コンデン
サを充電し, このコンデンサ電圧が該コンデンサに接続
された電圧監視回路のしきい値電圧に到達したとき, 該
電圧監視回路から信号を出力する。即ち、コンデンサを
GNDレベルから電圧監視回路のしきい値電圧に到達する
までの充電時間をデッドタイムτdwn,τupとして各チャ
ンネル毎に設定することができる。

【００１９】また、外付抵抗を用いて電流を設定する電
流設定手段は、直流電源の一方の電圧にソースを接続
し，ゲート・ドレインを共通に接続して電流設定用の抵
抗を介して電源の他方に接続される第１電界効果トラン
ジスタと、この第１電界効果トランジスタのソースおよ
びゲートに，それぞれのソースおよびゲートを共通に接
続し、ドレインが電源の他方に向けて定電流を出力する
第２・第３電界効果トランジスタと、を備えてカレント
ミラー回路を構成することができる。

【００２０】また、カレントミラー回路を構成する第
１，第２，第３電界効果トランジスタに替わって第１，
第２，第３のバイポーラトランジスタを用いて構成する
ことができる。また、カレントミラー回路を構成する第
１，第２，第３電界効果トランジスタに替わってマルチ
コレクタのバイポーラトランジスタを用いて構成するこ
とができる。

【００２１】かかる構成により、カレントミラー回路を
構成する第１のトランジスタのドレイン（またはコレク
タ）電流を外付抵抗を用いて設定することにより、第
２，第３のトランジスタのドレイン（またはコレクタ）
電流を同じ値に設定することができる。特に、第２，第
３のトランジスタのドレイン（またはコレクタ）電流は
負荷となるコンデンサの端子電圧に影響されることなく
一定電流、即ち、負荷特性の影響を受けない定電流特性
を有するので、コンデンサ電圧は直線的な時間変化をす
る。

【００２２】

【発明の実施の形態】図１は本発明の一実施例による半
導体集積回路を示す図であって制御信号に対して出力切
り替わり時にデッドタイムを付加して出力するものであ
る。図２は他の半導体集積回路図、図３は他の半導体集
積回路図、図４は本発明による半導体集積回路の動作を
説明するタイムチャート、図５は狭いパルス幅制御信号
の場合の動作タイムチャート例であり、(a) は制御信号
がHiレベルで短いとき、(b) は制御信号がLow レベルで
短いとき、図６は本発明による複数の制御チャンネルを
有する他の半導体集積回路図である。 （実施形態１）図１において、本発明による半導体集積
回路１は、電流設定用の１端子z1を設け，この端子z1に
接続される外付抵抗R1を用いて直流電源の一方(Vreg)か
ら他方(GND) へ流れる電流I2,I3 を設定する電流設定手
段としてのカレントミラー回路(210) と、このカレント
ミラー回路(210) で設定された電流I2,I3 で充電され,
電源の他方(GND) に接続されたコンデンサC2,C3 と，こ
のコンデンサC2,C3 のそれぞれに並列接続されたリセッ
トスイッチT4,T5 と，このコンデンサC2,C3 の電圧を監
視してそのコンデンサ電圧に応じてHi-Lowロジック信号
を出力する電圧監視回路Q2,Q3 と, を有する遅延時間設
定回路(310) と、図示省略されているが、例えば集積回
路１の内部で別途形成され主制御回路のON-OFF導通比を
制御する制御信号A のHi,(Low)に応じてリセットスイッ
チT4(T5)のON-OFF動作を互いに交互に行い、いずれか一
方のリセットスイッチT4(T5)をONして該コンデンサC2(C
3)の電荷を放電し，次にリセットスイッチT4(T5)を OFF
して, 電流I2(I3)によって該コンデンサC2(C3)を充電
し, このコンデンサ電圧が該電圧監視回路Q2(Q3)のしき
い値電圧に到達したとき, 該電圧監視回路Q2(Q3)から信
号Pout(Nout)を出力するONタイミング遅延手段と、を備
えて構成される。

【００２３】かかる構成により、図４において、遅延時
間設定回路は、制御信号A のHi,(Low)に応じて、リセッ
トスイッチT4(T5)のON-OFF動作を互いに交互に行い、例
えば、制御信号A がHiでスイッチT4/ON,T5/OFFとし、制
御信号A がLow でスイッチT4/OFF,T5/ONとし、いずれか
一方のリセットスイッチ、例えばT4(T5)をONして並列に
接続されるコンデンサC2(C3)の電荷を放電し，次にON-O
FF制御信号A がLow(Hi) に切り替わることにより、この
リセットスイッチT4(T5)を OFFして該コンデンサC2(C3)
を電流I2(I3)で充電し, このコンデンサ電圧が該コンデ
ンサC2(C3)に接続される電圧監視回路Q2(Q3)のしきい値
電圧Vth1(Vth2)に到達したとき, 信号Pout(Nout)のONタ
イミング動作を遅延して出力することができる。即ち、
コンデンサC2(C3)を GNDレベルから電圧監視回路のしき
い値電圧Vth1(Vth2)に到達するまでの時間を動作遅延時
間（デッドタイムτdwn,τup）として設定することがで
きる。

【００２４】半導体集積回路１は、ON-OFF制御信号A の
Hi,(Low)に応じて、主スイッチング回路（例えば、図７
(b) に図示される従来技術で説明した同期整流方式の降
圧スイッチング電源回路のトランジスタT11,T12)への制
御信号Pout(Nout)にデッドタイムτdwn(τup) を付加し
て出力することができる。即ち、ここでは、デッドタイ
ムτdwn,τupを形成する遅れ回路を従来技術では図９の
(C11・R11)の遅れ回路で構成していたものを、本発明で
は、コンデンサC2と定電流I2およびコンデンサC3と定電
流I3の２充電回路で構成し、このコンデンサC2(C3)をリ
セットスイッチT4(T5)で短絡してコンデンサC2(C3)に充
電された電荷を急速に放電させる。そして、リセットス
イッチT4(T5)をOFF したとき、該コンデンサ電圧が電源
0V(GNDレベル) から電圧監視回路Q2(Q3)のしきい値電圧
Vth1(Vth2)に到達するまでの時間をデッドタイムτdwn,
τupとして設定・利用することができる。

【００２５】半導体集積回路１に付加した電流設定用の
１端子z1を介して電流設定手段２の電流値I2,I3 を調整
し, コンデンサ充電C2,C3 の充電電流I2,I3 を変えるこ
とにより、図７(b) に図示される主スイッチング素子T1
1,T12 の特性に適合するデッドタイムτdwn,τupを同時
に設定することができる。また、制御信号A のパルス幅
が狭くなっても、デッドタイムτdwn,τupを形成するコ
ンデンサ端子電圧が GNDレベルから電圧監視回路のしき
い値電圧レベルに変化するまでの時間が一定であるの
で、ON-OFF制御信号A のパルス幅の影響を受けることな
く予め定められたデッドタイム (τdwn,τup) を得るこ
とができる。 （実施形態２）図６は本発明による複数の同期整流方式
の制御チャンネルを有する他の半導体集積回路例であ
り、この例では３チャンネルの場合を示している。図６
において、本発明による半導体集積回路３(3A)は、電流
設定用の１端子z1を設け，この端子z1に接続される外付
抵抗R1を用いて３チャンネルCH1,CH2,CH3 の電流(I2,I
3),(I2',I3'),(I2",I3") を共通に設定するカレントミ
ラー回路240 と、このカレントミラー回路240 で設定さ
れた個別の電流(I2,I3),(I2',I3'),(I2",I3") を充電す
る３組のコンデンサ(C2,C3),(C2',C3'),(C2",C3") と，
このコンデンサ(C2,C3),(C2',C3'),(C2",C3") に並列接
続されたリセットスイッチ(T4,T5),(T4',T5'),(T4",T
5") と，このコンデンサ(C2,C3),(C2',C3'),(C2",C3")
の電圧に応じてHi-Lowロジック信号(Pout1,Nout1),(Pou
t2,Nout2),(Pout3,Nout3) を出力する電圧監視回路(Q2,
Q3),(Q2',Q3'),(Q2",Q3") と, を有する遅延時間設定回
路(310-1),(310-2),(310-3) と、各チャンネルに独立に
ON-OFF動作する制御信号A1,A2,A3を有し、それぞれの制
御信号A1,A2,A3に応じてリセットスイッチ(T4,T5),(T
4',T5'),(T4",T5") のON-OFF動作を互いに交互に行う。

【００２６】以下、説明を簡明化するためチャンネルCH
1 を代表にとって説明する。制御信号A1は、Hi,Lowレベ
ルに応じていずれか一方のリセットスイッチT4(T5)をON
して該コンデンサC2(C3)の電荷を放電し，次にこのスイ
ッチT4(T5)を OFFして該コンデンサC2(C3)を充電し, こ
のコンデンサ電圧が該電圧監視回路Q2(Q3)のしきい値電
圧Vth1(Vth2)に到達したとき, 該電圧監視回路Q2(Q3)の
信号Pout1(Nout1)を出力するONタイミング遅延手段(310
-1) と、を備える。同様に、制御信号A2,A3 に対応し
て、電圧監視回路Q2'(Q3'),Q2"(Q3") の信号Pout2(Nout
2),Pout3(Nout3)を出力するONタイミング遅延手段(310-
2),(310-3) を備えて構成することができる。

【００２７】かかる構成により、遅延時間設定回路(310
-1),(310-2),(310-3) の各チャンネルCH1,CH2,CH3 毎に
別途形成された独立にON-OFF動作する制御信号A1,A2,A3
のHi(Low) に応じて, 各遅延時間設定回路(310-1),(310
-2),(310-3) のリセットスイッチ(T4,T5),(T4',T5'),(T
4",T5") はON-OFF動作を互いに交互に行う。以下、説明
を簡明化するためチャンネルCH1 を代表にとれば、実施
形態１で説明したと同様に動作し，制御信号A1は、Hi(L
ow) レベルに応じていずれか一方のリセットスイッチT4
(T5)をONして並列に接続されるコンデンサC2(C3)の電荷
を放電し，次にこのスイッチT4(T5)を OFFして該コンデ
ンサC2(C3)を充電し, このコンデンサ電圧が該コンデン
サC2(C3)に接続された電圧監視回路Q2(Q3)のしきい値電
圧Vth1(Vth2)に到達したとき, 該電圧監視回路Q2(Q3)か
ら信号Pout1(Nout1)を出力する。同様に、制御信号A2,A
3 に対応して、電圧監視回路Q2'(Q3'),Q2"(Q3") は、監
視する該コンデンサC2'(C3'),C2"(C3") のコンデンサ電
圧が電圧監視回路Q2'(Q3'),Q2"(Q3") のしきい値電圧Vt
h1'(Vth2'), Vth1"(Vth2")に到達したとき, 該電圧監視
回路Q2'(Q3'),Q2"(Q3") から信号Pout2(Nout2),Pout3(N
out3) を出力することができる。

【００２８】即ち、コンデンサC2(C3),C2'(C3'),C2",(C
3") が GNDレベルから電圧監視回路Q2(Q3),Q2'(Q3'),Q
2"(Q3")のしきい値電圧Vth1(Vth2),Vth1'(Vth2'),Vth1"
(Vth2")に到達するまでの時間をデッドタイム (τdwn,
τup), (τdwn', τup'), (τdwn", τup"), として設
定することができる。半導体集積回路３(3A)に付加した
電流設定用の１端子z1を介してカレントミラー回路240
の電流値(I2,I3),(I2',I3'),(I2",I3") を調整し, 複数
のコンデンサ(C2,C3),(C2',C3'),(C2",C3") の充電電流
(I2,I3),(I2',I3'),(I2",I3") を変えることにより、１
回路分しか図示されていないが、図７の主スイッチング
素子(T11,T12),(T11',T12'),(T11",T12") の特性に適合
するデッドタイム (τdwn,τup), (τdwn', τup'),
(τdwn", τup")を設定することができる。

【００２９】また、各チャンネルのON-OFF制御信号A1,A
2,A3のパルス幅が狭くなっても、デッドタイムτup, τ
dwn を形成する各コンデンサ端子電圧は常に GNDレベル
から充電されるので、ON-OFF制御信号のパルス幅の影響
を受けることなく予め定められたデッドタイム (τdwn,
τup), (τdwn', τup'), (τdwn", τup")を得ること
ができる。

【００３０】

【実施例】（実施例１）図１、図４、図５を用いて半導
体集積回路を補足説明する、図１において、外付抵抗R1
を用いて電流I2,I3 を設定するカレントミラー回路210
は、直流電源の一方, 図示例では電源＋電圧(Vreg)にソ
ースを接続し，ゲート・ドレイン間を共通に接続して電
流設定用の抵抗R1を介して電源OV(GND) に接続される第
１電界効果トランジスタ(Pch-MOSFET)T1と、この第１電
界効果トランジスタ(Pch-MOSFET)T1のソースおよびゲー
トに，それぞれのソースおよびゲートを共通に接続し、
ドレインが電源OV(GND) に向けて定電流(I2,I3) を出力
する第２・第３電界効果トランジスタ(Pch-MOSFET)T2,T
3 を備えてカレントミラー回路を構成することができ
る。

【００３１】かかる構成により、第１トランジスタT1と
外付抵抗R1と制御電源電圧(Vreg)とで、電流I1を決定す
る。第１トランジスタT1と, 第２・第３トランジスタT
2,T3は同一集積回路基板上に近接して構成されるので、
第１〜第３トランジスタT1,T2,T3の電極寸法を同一にす
ると、同一ソース・ゲート電圧で第１〜第３トランジス
タT1,T2,T3を駆動したとき、第１トランジスタT1のドレ
イン電流I1と、同じドレイン電流I2,I3 を第２・第３ト
ランジスタT2,T3 に流すことができる。特に、制御電源
電圧(Vreg)を安定化電圧からとることによって、電流I1
は一定値を保つので、第２・第３トランジスタT2,T3 に
流れるドレイン電流I2,I3 も定電流特性を有する一定値
を保つことができる。即ち、第１トランジスタT1と、第
２・第３トランジスタT2,T3 とはカレントミラー回路を
構成し、電流I1に応じてそれぞれのドレイン電流I2,I3
を決定することができる。第１〜第３トランジスタT1,T
2,T3のゲートサイズを同じにすれば、電流I1＝I2＝I3と
することができる。

【００３２】次に、図１および図４において、制御信号
A がLow からHiレベルに変化した場合、リセットスイッ
チT4（図示例では、トランジスタT4) はONとなり、コン
デンサC2を短絡し、B 点信号をGND レベルにして、出力
信号PoutはLow からHiレベルに変化する。同時に、リセ
ットスイッチT5（図示例では、トランジスタT5) はONか
らOFF となり、コンデンサC3はGND への短絡状態から第
３トランジスタT3の電流I3によって定電流充電され、C
点電圧は GNDレベルから直線的な時間変化で上昇する。
そしてその電圧が電圧監視回路Q3, 例えば, 論理素子
（バッファ回路）Q3の入力しきい値電圧(Vth2)に達する
と、出力信号NoutはLow からHiレベルに変化する。そし
て出力信号Poutの立ち上がり時点から出力信号Noutの立
ち上がりまでの時間差が、立ち上がり時のデッドタイム
τupとなる。

【００３３】同様に、制御信号A がHiからLow レベルに
変化した場合、リセットスイッチT5（トランジスタT5)
はONとなり、コンデンサC3を短絡し、C 点信号をGND レ
ベルにして、出力信号NoutはHiからLow レベルに変化す
る。同時に、リセットスイッチT4（トランジスタT4) は
ONからOFF となり、コンデンサC2はGND への短絡状態か
ら開放され、第２トランジスタT2の電流I2によって定電
流充電され、B 点電圧は GNDレベルから直線的に上昇す
る。そしてその電圧が電圧監視回路Q2, 例えば, 論理素
子（インバータ回路）Q2の入力しきい値電圧(Vth1)に達
すると、出力信号PoutはHiからLow レベルに変化する。
そして出力信号Noutの立ち下がり時点から出力信号Pout
の立ち下がりまでの時間差が、立ち下がり時のデッドタ
イムτdwn となる。コンデンサC2,C3 を定電流充電した
とき、コンデンサC2,C3 の電圧はある傾きを持って直線
的な時間変化で上昇するので、この特性を利用して時間
差τdwn,τupを設定することができる。

【００３４】一般に、コンデンサC2,C3 の静電容量値は
同じ大きさに設計し、インバータ回路Q2，バッファ回路
Q3のしきい値電圧Vth1,Vth2 を同じ値に設計するので、
立ち上がりと立ち下がりのデッドタイムτdwn,τupは同
じ大きさにすることができる。本発明のデッドタイム設
定回路を構成する半導体集積回路では、コンデンサC2,C
3 への充電電流I2,I3 の大きさ、つまり外付け抵抗R1の
抵抗値を変えることにより、デッドタイムτdwn,τupの
設定を任意に行うことができ、外部端子z1の１端子だけ
の設置で実現することができる。

【００３５】次に、図５において、制御信号A のパルス
幅が狭パルス状態となった場合のタイムチャート例を示
す。図５(a) は、制御信号がHiレベルで短く出力信号Po
utのOFF期間が短くなった場合であり、(b) は、制御信
号がLow レベルで短く出力信号PoutのON期間が短くなっ
た場合である。いずれの場合も、一方のコンデンサC2(C
3)が充電されているときに、他方のコンデンサC3(C2)は
次の充電に備えて並列に接続されているリセットスイッ
チT5(T4)がONしてGND レベルに短絡されているので、制
御信号A のパルス幅がHi・Low いずれのレベルで狭パル
ス状態となっても, コンデンサC3(C2)は必ずGND レベル
から充電されるので、デッドタイムτup, τdwn が変化
することはない。

【００３６】尚、以上述べたことは、図６に図示する半
導体集積回路３(3A)に対しても同様に構成することがで
き、図示省略してあるが、半導体集積回路１(1B),(1C)
と同様に複数組のデッドタイムを有する半導体集積回路
３(3B),(3C) を構成することができる。即ち、トランジ
スタT1の電流I1を抵抗R1で調整することにより、どうじ
に電流(I2,I3),(I2',I3'),(I2",I3") を調整することが
できる。 （実施例２）また、図２において、カレントミラー回路
210 を構成する第１，第２，第３電界効果トランジスタ
T1,T2,T3に替わって第１，第２，第３の PNPバイポーラ
トランジスタT1a,T2a,T3a を用いてカレントミラー回路
220 構成することができる。

【００３７】また、図３において、カレントミラー回路
210 を構成する第１，第２，第３電界効果トランジスタ
T1,T2,T3に替わってマルチコレクタのバイポーラトラン
ジスタT6を用いてカレントミラー回路230 を構成するこ
とができる。かかる構成により、カレントミラー回路22
0 を構成する第１のバイポーラトランジスタT1a のコレ
クタ電流I1を外付抵抗R1を用いて設定することにより、
第２，第３のトランジスタT2a,T3a のコレクタ電流I2,I
3 をベース電流分の誤差はあるが、ほぼ同じ値（≒I1)
に設定することができる。特に、第２，第３のトランジ
スタT2a,T3a のコレクタ電流I2,I3 は, 既に上述した様
に、負荷となるコンデンサC2,C3 の充電電圧に影響され
ることなく一定電流、即ち、負荷特性の影響を受けない
定電流特性を有するので、コンデンサC2,C3 への充電特
性も直線的に充電を行うことができる。

【００３８】この様なバイポーラトランジスタ回路でカ
レントミラー回路を構成する方法は、実施形態１および
図示省略されているが実施形態２に対しても同様に適用
することができる。本発明では、デッドタイム設定を制
御信号の立ち上がり側の設定と立ち下がり側の設定とに
分けお互いの影響を除くよう構成したので、制御信号が
狭パルス状態となってもデッドタイム時間の変動を無く
すことができ、また、デッドタイム設定を、コンデンサ
の定電流充電方式としたことにより、この充電電流の決
定を外部端子１端子だけで実現し、また、デッドタイム
設定回路が複数回路存在してもカレントミラー回路によ
る電流分配を行うよう構成することで外部端子１端子だ
けで実現でき、半導体装置の端子数増加を抑えることが
できる。

【００３９】

【発明の効果】本発明によれば、この結果、半導体集積
回路に外付抵抗でデッドタイムの設定が可能となり、こ
のための追加端子は１端子で実施でき、しかも、制御信
号が狭パルス幅信号のときでも設定されたデッドタイム
が変化しないデッドタイム設定回路を備える半導体集積
回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体集積回路図

【図２】他の半導体集積回路図

【図３】他の半導体集積回路図

【図４】本発明による半導体集積回路の動作を説明する
タイムチャート

【図５】狭いパルス幅制御信号の場合の動作タイムチャ
ート例であり、(a) は制御信号がHiレベルで短いとき、
(b) は制御信号がLow レベルで短いときの図

【図６】本発明による複数の制御チャンネルを有する他
の半導体集積回路図

【図７】従来技術の一例として、降圧スイッチング電源
の主回路図であり、(a) は基本回路図、(b) は同期整流
方式の回路図

【図８】タイムチャート例図

【図９】従来技術によるデッドタイムを付加した半導体
集積回路図

【図10】従来技術による半導体集積回路図のタイムチャ
ート例図

【図11】狭いパルス幅入力時の動作タイムチャートであ
り、(a) はOFF 信号が短いとき、(b) はON信号が短いと
きの図

【符号の説明】

１,1A,1B,1C,３，５ 半導体集積回路 210,220,230,240 カレントミラー回路 T1,T2,T3,T4,T5,T11,T12 電界効果トランジスタ T1a,T2a,T3a,T4a,T5a,T6 トランジスタ R1,R11 抵抗 C2,C3,C,C11 コンデンサ Q1,Q2,Q3,Q11〜Q14 論理素子 I1,I2,I3 電流 Vreg,VCC 電源電圧 GND 電源0V z1,z11,z12 端子 Pout,Nout 出力信号 A 制御信号 B〜F 中間の動作電圧波形 Vth1,Vth2,Vth しきい値 τup, τdwn デッドタイム D ダイオード L リアクトル

フロントページの続き Ｆターム(参考） 5H420 BB13 CC02 DD02 EA14 EA18 EA39 EA43 EA48 EB15 EB37 FF03 FF23 FF30 NA12 NA17 NB03 NB12 NB20 NB25 NB26 NB33 NB36 NC26 NC27 NC34 5J055 AX37 AX46 BX16 CX19 DX03 DX12 EX06 EX07 EY01 EY17 EY21 EZ04 EZ25 EZ50 FX18 GX01 GX04

Claims (5)

【特許請求の範囲】
1. 【請求項１】集積回路に電流設定用の１端子を設け，こ
   の端子に接続される外付抵抗を用いて電流を設定する電
   流設定手段と、 この電流設定手段で設定された電流で充電するコンデン
   サと，このコンデンサに並列接続されたリセットスイッ
   チと，このコンデンサ電圧に応じてON-OFF信号を出力す
   る電圧監視回路と, を２回路有する遅延時間設定回路
   と、 制御信号に応じてリセットスイッチのON-OFF動作を互い
   に交互に行い、いずれか一方のリセットスイッチをONし
   て該コンデンサの電荷を放電し，次にこのスイッチを O
   FFして該コンデンサを充電し, このコンデンサ電圧が該
   電圧監視回路のしきい値電圧に到達したとき, 該電圧監
   視回路の信号を出力する遅延手段と、を備える、ことを
   特徴とする半導体集積回路。
2. 【請求項２】集積回路に電流設定用の１端子を設け，こ
   の端子に接続される外付抵抗を用いて複数チャンネルの
   電流を共通に設定する電流設定手段と、 この電流設定手段で設定された個別の電流を充電するコ
   ンデンサと，このコンデンサに並列接続されたリセット
   スイッチと，このコンデンサ電圧に応じてON-OFF信号を
   出力する電圧監視回路と, を２回路ずつ有する複数チャ
   ンネルの遅延時間設定回路と、 独立にON-OFF動作する複数チャンネルの制御信号を有
   し、それぞれの制御信号に応じてリセットスイッチのON
   -OFF動作を互いに交互に行い、いずれか一方のリセット
   スイッチをONして該コンデンサの電荷を放電し，次にこ
   のスイッチを OFFして該コンデンサを充電し, このコン
   デンサ電圧が該電圧監視回路のしきい値電圧に到達した
   とき, 該電圧監視回路の信号を出力する遅延手段と、を
   備える、 ことを特徴とする半導体集積回路。
3. 【請求項３】請求項１または請求項２に記載の半導体集
   積回路において、 外付抵抗を用いて電流を設定する電流設定手段は、直流
   電源の一方の電圧にソースを接続し，ゲート・ドレイン
   を共通に接続して電流設定用の抵抗を介して電源の他方
   に接続される第１電界効果トランジスタと、この第１電
   界効果トランジスタのソースおよびゲートに，それぞれ
   のソースおよびゲートを共通に接続し、ドレインが電源
   の他方に向けて定電流を出力する第２・第３電界効果ト
   ランジスタと、を備えてカレントミラー回路を構成す
   る、 ことを特徴とする半導体集積回路。
4. 【請求項４】請求項１ないし請求項３のいずれかの項に
   記載の半導体集積回路において、カレントミラー回路を
   構成する第１，第２，第３電界効果トランジスタに替わ
   って第１，第２，第３のバイポーラトランジスタを用い
   る、 ことを特徴とする半導体集積回路。
5. 【請求項５】請求項１ないし請求項３のいずれかの項に
   記載の半導体集積回路において、カレントミラー回路を
   構成する第１，第２，第３電界効果トランジスタに替わ
   ってマルチコレクタのバイポーラトランジスタを用い
   る、 ことを特徴とする半導体集積回路。