JPH0888521A - 自己バイアスされたカスコード電流ミラー回路 - Google Patents
自己バイアスされたカスコード電流ミラー回路Info
- Publication number
- JPH0888521A JPH0888521A JP6240776A JP24077694A JPH0888521A JP H0888521 A JPH0888521 A JP H0888521A JP 6240776 A JP6240776 A JP 6240776A JP 24077694 A JP24077694 A JP 24077694A JP H0888521 A JPH0888521 A JP H0888521A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- channel transistor
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 低消費電力、小配線領域でありつつ、高出力
インピーダンス、高電圧振幅を有する自己バイアスされ
たカスコード電流ミラー(60)を提供するものであ
る。 【構成】 自己バイアスされたカスコード電流ミラー
は、電流ミラー(60)およびカスコードバイアス発生
器(50)を包含する。カスコードバイアス発生器(5
0)は電流ミラー(60)にバイアス電圧を供給するた
めの抵抗(51)を包含する。電流ミラー(60)はカ
スコードトランジスタ(64)および2つのミラートラ
ンジスタ(62、63)を包含する。バイアス電圧はカ
スコードトランジスタ(64)の最小飽和電圧に電流ミ
ラー(60)のトランジスタ(63)のゲート・ソース
間電圧を加えたものとほぼ等しい。
インピーダンス、高電圧振幅を有する自己バイアスされ
たカスコード電流ミラー(60)を提供するものであ
る。 【構成】 自己バイアスされたカスコード電流ミラー
は、電流ミラー(60)およびカスコードバイアス発生
器(50)を包含する。カスコードバイアス発生器(5
0)は電流ミラー(60)にバイアス電圧を供給するた
めの抵抗(51)を包含する。電流ミラー(60)はカ
スコードトランジスタ(64)および2つのミラートラ
ンジスタ(62、63)を包含する。バイアス電圧はカ
スコードトランジスタ(64)の最小飽和電圧に電流ミ
ラー(60)のトランジスタ(63)のゲート・ソース
間電圧を加えたものとほぼ等しい。
Description
【0001】
【産業上の利用分野】本発明は電流ミラーに関し、特に
高電圧振幅(high voltage swing)
および低消費電力の自己バイアスされたカスコード(c
ascode)電流ミラー回路に関する。
高電圧振幅(high voltage swing)
および低消費電力の自己バイアスされたカスコード(c
ascode)電流ミラー回路に関する。
【0002】
【従来の技術】電流ミラーは、信号やバイアス電流を複
製するためにアナログ回路においてたびたび使用され
る。電流ミラーは電流ミラーで複製される電流の正確さ
に影響を及ぼす出力インピーダンスで特徴づけられる。
電流ミラーの高出力インピーダンスは、電流の正確な複
製のために要求される。高出力インピーダンスを得るた
めに、既知の電流ミラーはカスコードトランジスタを利
用する。電流ミラーはさらに出力電圧振幅でも特徴づけ
られる。電流ミラーの高電圧振幅は、低電源電圧での正
確な動作のため、および電流ミラーを利用するアナログ
回路の正確さを高める電圧信号振幅を増加させるために
要求される。
製するためにアナログ回路においてたびたび使用され
る。電流ミラーは電流ミラーで複製される電流の正確さ
に影響を及ぼす出力インピーダンスで特徴づけられる。
電流ミラーの高出力インピーダンスは、電流の正確な複
製のために要求される。高出力インピーダンスを得るた
めに、既知の電流ミラーはカスコードトランジスタを利
用する。電流ミラーはさらに出力電圧振幅でも特徴づけ
られる。電流ミラーの高電圧振幅は、低電源電圧での正
確な動作のため、および電流ミラーを利用するアナログ
回路の正確さを高める電圧信号振幅を増加させるために
要求される。
【0003】図1は従来技術の高振幅カスコード電流ミ
ラー10の回路図を示す。高振幅カスコード電流ミラー
10は、電流ミラー30およびカスコードバイアス発生
器20を包含する。電流ミラー30は、Nチャネルカス
コードトランジスタ31、34およびNチャネルトラン
ジスタ32、33を包含する。Nチャネルトランジスタ
31はソース、「CNBIAS」と記されたバイアス電圧を
受信するゲート、および「IIN」と記された入力電流を
受信するため電流源23に結合するドレインを有する。
Nチャネルトランジスタ32は「VSS」と記された電源
電圧端子に接続するソース、トランジスタ31のドレイ
ンに接続するゲート、およびトランジスタ31のソース
に接続するドレインを有する。Nチャネルトランジスタ
34はソース、バイアス電圧CNBIASを受信するゲー
ト、および「IOUT」と記された出力電流を供給するド
レインを有する。Nチャネルトランジスタ33はVSSに
接続するソース、Nチャネルトランジスタ31のドレイ
ンに接続するゲート、およびトランジスタ34のソース
に接続するドレインを有する。
ラー10の回路図を示す。高振幅カスコード電流ミラー
10は、電流ミラー30およびカスコードバイアス発生
器20を包含する。電流ミラー30は、Nチャネルカス
コードトランジスタ31、34およびNチャネルトラン
ジスタ32、33を包含する。Nチャネルトランジスタ
31はソース、「CNBIAS」と記されたバイアス電圧を
受信するゲート、および「IIN」と記された入力電流を
受信するため電流源23に結合するドレインを有する。
Nチャネルトランジスタ32は「VSS」と記された電源
電圧端子に接続するソース、トランジスタ31のドレイ
ンに接続するゲート、およびトランジスタ31のソース
に接続するドレインを有する。Nチャネルトランジスタ
34はソース、バイアス電圧CNBIASを受信するゲー
ト、および「IOUT」と記された出力電流を供給するド
レインを有する。Nチャネルトランジスタ33はVSSに
接続するソース、Nチャネルトランジスタ31のドレイ
ンに接続するゲート、およびトランジスタ34のソース
に接続するドレインを有する。
【0004】カスコードバイアス発生器20は、Nチャ
ネルトランジスタ21および電流源22を包含する。電
流源22はVDDに接続する第1端子、および第2端子を
有する。ダイオード接続されたNチャネルトランジスタ
21はVSSに接続するソース、バイアス電圧CNBIASを
供給する電流源22の第2端子に接続するドレイン、お
よびそのドレインに接続するゲートを有する。
ネルトランジスタ21および電流源22を包含する。電
流源22はVDDに接続する第1端子、および第2端子を
有する。ダイオード接続されたNチャネルトランジスタ
21はVSSに接続するソース、バイアス電圧CNBIASを
供給する電流源22の第2端子に接続するドレイン、お
よびそのドレインに接続するゲートを有する。
【0005】電流ミラー30は、高出力インピーダンス
を有する従来のカスコード電流ミラーである。カスコー
ドトランジスタ34のドレインは先行技術の高振幅カス
コード電流ミラー10の出力端子である。カスコードト
ランジスタ34は、トランジスタ33のドレイン・ソー
ス間の電圧変化を減少させることによって、電流ミラー
の出力インピーダンスを高める。カスコードトランジス
タ31は、Nチャネルトランジスタ32のドレイン・ソ
ース間電圧とNチャネルトランジスタ33のドレイン・
ソース間電圧とを同一に維持し、それによって電流ミラ
ーの精度を向上させる。先行技術の高振幅カスコード電
流ミラー10のそれぞれのトランジスタは、電流ミラー
の出力において広い電圧振幅を供給するために、トラン
ジスタ33の過度のドレイン・ソース間電圧降下を最小
にするように大きさが決められる。このため、先行技術
の高振幅カスコード電流ミラー10は広い動的範囲(w
ide dynamic range)や低電圧動作の
要求される応用例において使用される。先行技術の高振
幅カスコード電流ミラー10の出力の電圧振幅は、バイ
アス電圧CNBIASが減少すると増加する。しかし、Nチ
ャネルトランジスタ32、33が飽和動作し、高出力イ
ンピーダンスを維持することを確保するように、バイア
ス電圧CNBIASは十分な大きさにすべきである。それゆ
え、高出力インピーダンスを維持しつつ得られる最大出
力電圧振幅は、バイアス電圧CNBIASがNチャネルトラ
ンジスタ33のゲート電圧と、カスコードNチャネルト
ランジスタ34の最小飽和電圧(VDSAT)の総和に等し
いときに発生する。最小飽和電圧は、飽和領域において
トランジスタを動作させる最小ドレイン・ソース間電圧
である。
を有する従来のカスコード電流ミラーである。カスコー
ドトランジスタ34のドレインは先行技術の高振幅カス
コード電流ミラー10の出力端子である。カスコードト
ランジスタ34は、トランジスタ33のドレイン・ソー
ス間の電圧変化を減少させることによって、電流ミラー
の出力インピーダンスを高める。カスコードトランジス
タ31は、Nチャネルトランジスタ32のドレイン・ソ
ース間電圧とNチャネルトランジスタ33のドレイン・
ソース間電圧とを同一に維持し、それによって電流ミラ
ーの精度を向上させる。先行技術の高振幅カスコード電
流ミラー10のそれぞれのトランジスタは、電流ミラー
の出力において広い電圧振幅を供給するために、トラン
ジスタ33の過度のドレイン・ソース間電圧降下を最小
にするように大きさが決められる。このため、先行技術
の高振幅カスコード電流ミラー10は広い動的範囲(w
ide dynamic range)や低電圧動作の
要求される応用例において使用される。先行技術の高振
幅カスコード電流ミラー10の出力の電圧振幅は、バイ
アス電圧CNBIASが減少すると増加する。しかし、Nチ
ャネルトランジスタ32、33が飽和動作し、高出力イ
ンピーダンスを維持することを確保するように、バイア
ス電圧CNBIASは十分な大きさにすべきである。それゆ
え、高出力インピーダンスを維持しつつ得られる最大出
力電圧振幅は、バイアス電圧CNBIASがNチャネルトラ
ンジスタ33のゲート電圧と、カスコードNチャネルト
ランジスタ34の最小飽和電圧(VDSAT)の総和に等し
いときに発生する。最小飽和電圧は、飽和領域において
トランジスタを動作させる最小ドレイン・ソース間電圧
である。
【0006】
【解決すべき課題】カスコードバイアス発生器20は、
ダイオード接続されたNチャネルトランジスタ21のゲ
ート・ソース間電圧を使用してバイアス電圧CNBIASを
発生する。バイアス電圧CNBIASを発生させるためNチ
ャネルトランジスタ21および電流源22において要求
される電流は、先行技術の高振幅カスコード電流ミラー
10の大きな総電力消費量に結び付く。さらに、カスコ
ードバイアス発生器20は、追加の配線領域を必要とす
るため、回路の製造コストが高くなる。このように、新
しい高振幅電流ミラーでは電力消費、配線領域およびア
ナログ回路の製造費用を減少させる必要がある。
ダイオード接続されたNチャネルトランジスタ21のゲ
ート・ソース間電圧を使用してバイアス電圧CNBIASを
発生する。バイアス電圧CNBIASを発生させるためNチ
ャネルトランジスタ21および電流源22において要求
される電流は、先行技術の高振幅カスコード電流ミラー
10の大きな総電力消費量に結び付く。さらに、カスコ
ードバイアス発生器20は、追加の配線領域を必要とす
るため、回路の製造コストが高くなる。このように、新
しい高振幅電流ミラーでは電力消費、配線領域およびア
ナログ回路の製造費用を減少させる必要がある。
【0007】
【課題を解決するための手段】従って、抵抗要素、およ
び第1・第2・第3トランジスタを包含する自己バイア
スされたカスコード電流ミラーが1つの形態で提供され
る。前記抵抗要素は、入力電流の受信に応答してバイア
ス電流を供給する第1端子、および第2端子を有する。
前記第1トランジスタは、前記抵抗要素の第2端子に接
続する第1電流電極、制御電極および電源電圧端子に結
合する第2電流電極を有する。前記第2トランジスタ
は、出力電流を供給する第1電流電極、前記バイアス電
圧を受信する抵抗要素の第1端子に結合する制御電極、
および第2電流電極を有する。第3トランジスタは、前
記第2トランジスタの第2電流電極に結合する第1電流
電極、前記第1トランジスタの第1電流電極に結合する
制御電極、および前記電源電圧端子に結合する第2電流
電極を有する。これらや他の機能や利点は添付の図面と
共に以下の詳細な説明からさらに明確に理解される。
び第1・第2・第3トランジスタを包含する自己バイア
スされたカスコード電流ミラーが1つの形態で提供され
る。前記抵抗要素は、入力電流の受信に応答してバイア
ス電流を供給する第1端子、および第2端子を有する。
前記第1トランジスタは、前記抵抗要素の第2端子に接
続する第1電流電極、制御電極および電源電圧端子に結
合する第2電流電極を有する。前記第2トランジスタ
は、出力電流を供給する第1電流電極、前記バイアス電
圧を受信する抵抗要素の第1端子に結合する制御電極、
および第2電流電極を有する。第3トランジスタは、前
記第2トランジスタの第2電流電極に結合する第1電流
電極、前記第1トランジスタの第1電流電極に結合する
制御電極、および前記電源電圧端子に結合する第2電流
電極を有する。これらや他の機能や利点は添付の図面と
共に以下の詳細な説明からさらに明確に理解される。
【0008】
【実施例】図2は本発明の1つの実施例による自己バイ
アスされたカスコード電流ミラー40の回路図を示す。
自己バイアスされたカスコード電流ミラー40は電流ミ
ラー60およびカスコードバイアス発生器50を包含す
る。電流ミラー60はNチャネルカスコードトランジス
タ64、Nチャネルダイオード接続トランジスタ62お
よびNチャネルトランジスタ63を包含する。Nチャネ
ルトランジスタ62は、電源電圧端子VSSに接続するソ
ース、およびそのゲートが接続されたNチャネルトラン
ジスタ62のドレインを有する。Nチャネルカスコード
トランジスタ64はソース、「CNBIAS1」と記されたバ
イアス電圧を受信するゲート、および「IOUT1」と記さ
れた出力電流を供給するドレインを有する。Nチャネル
カスコードトランジスタ63はVSSに接続するソース、
トランジスタ62のドレインに接続するゲート、および
Nチャネルトランジスタ64のソースに接続するドレイ
ンを有する。
アスされたカスコード電流ミラー40の回路図を示す。
自己バイアスされたカスコード電流ミラー40は電流ミ
ラー60およびカスコードバイアス発生器50を包含す
る。電流ミラー60はNチャネルカスコードトランジス
タ64、Nチャネルダイオード接続トランジスタ62お
よびNチャネルトランジスタ63を包含する。Nチャネ
ルトランジスタ62は、電源電圧端子VSSに接続するソ
ース、およびそのゲートが接続されたNチャネルトラン
ジスタ62のドレインを有する。Nチャネルカスコード
トランジスタ64はソース、「CNBIAS1」と記されたバ
イアス電圧を受信するゲート、および「IOUT1」と記さ
れた出力電流を供給するドレインを有する。Nチャネル
カスコードトランジスタ63はVSSに接続するソース、
トランジスタ62のドレインに接続するゲート、および
Nチャネルトランジスタ64のソースに接続するドレイ
ンを有する。
【0009】電流源52は電源電圧端子VDDに接続する
第1端子、「IIN1」と記された電流を供給する抵抗5
1の第1端子に接続する第2端子を有する。カスコード
バイアス発生器50は抵抗51を包含する。抵抗51は
電流源52からIIN1と記された入力電流を受信し、バ
イアス電圧CNBIAS1も供給する第1端子、およびNチャ
ネルトランジスタ62のゲートに接続する第2端子を有
する。好適実施例では、VDDは正電源電圧を受け、VSS
はゼロボルトまたは接地電位を受ける。しかし他の実施
例では、VDDとVSSは他の電圧を受けてもよい。また、
図2および図3の実施例の各トランジスタはNチャネル
MOSFET(金属酸化物半導体電解効果トランジス
タ)でもよい。他に実施例では図2および図3の回路
は、Pチャネルトランジスタを使用して実施することも
できる。
第1端子、「IIN1」と記された電流を供給する抵抗5
1の第1端子に接続する第2端子を有する。カスコード
バイアス発生器50は抵抗51を包含する。抵抗51は
電流源52からIIN1と記された入力電流を受信し、バ
イアス電圧CNBIAS1も供給する第1端子、およびNチャ
ネルトランジスタ62のゲートに接続する第2端子を有
する。好適実施例では、VDDは正電源電圧を受け、VSS
はゼロボルトまたは接地電位を受ける。しかし他の実施
例では、VDDとVSSは他の電圧を受けてもよい。また、
図2および図3の実施例の各トランジスタはNチャネル
MOSFET(金属酸化物半導体電解効果トランジス
タ)でもよい。他に実施例では図2および図3の回路
は、Pチャネルトランジスタを使用して実施することも
できる。
【0010】電流ミラー60は高出力インピーダンスを
供給する従来のカスコード電流ミラーである。カスコー
ドNチャネルトランジスタ64は、Nチャネルトランジ
スタ63のドレイン・ソース間の電圧変化を減少させる
ことにより出力インピーダンスを高める。Nチャネルト
ランジスタ64のドレインの電圧振幅は、バイアス電圧
CNBIASが減少すると増加する。しかし、Nチャネルト
ランジスタ64のゲートのバイアス電圧CNBIAS1は、こ
れらのデバイスが飽和状態で動作することおよび電流ミ
ラーが高出力インピーダンスを維持できることを確実に
するため、Nチャネルトランジスタ62、63のゲート
の電圧に、Nチャネルトランジスタ64のVTを加え、
Nチャネルトランジスタ63のVTを引いたものより大
きいVDSAT電圧降下に少なくともすべきである。それゆ
え、高電流出力インピーダンスを維持する間に得られる
最大電圧振幅を維持するため、バイアス電圧C
NBIAS1は、Nチャネルトランジスタ63のゲート電圧
に、カスコードNチャネルトランジスタ64のVDSAT電
圧降下を加え、Nチャネルトランジスタ64のスレッシ
ョルド電圧(VT)を加え、Nチャネルトランジスタ6
3のVTを引いたものに等しい状態にされる。
供給する従来のカスコード電流ミラーである。カスコー
ドNチャネルトランジスタ64は、Nチャネルトランジ
スタ63のドレイン・ソース間の電圧変化を減少させる
ことにより出力インピーダンスを高める。Nチャネルト
ランジスタ64のドレインの電圧振幅は、バイアス電圧
CNBIASが減少すると増加する。しかし、Nチャネルト
ランジスタ64のゲートのバイアス電圧CNBIAS1は、こ
れらのデバイスが飽和状態で動作することおよび電流ミ
ラーが高出力インピーダンスを維持できることを確実に
するため、Nチャネルトランジスタ62、63のゲート
の電圧に、Nチャネルトランジスタ64のVTを加え、
Nチャネルトランジスタ63のVTを引いたものより大
きいVDSAT電圧降下に少なくともすべきである。それゆ
え、高電流出力インピーダンスを維持する間に得られる
最大電圧振幅を維持するため、バイアス電圧C
NBIAS1は、Nチャネルトランジスタ63のゲート電圧
に、カスコードNチャネルトランジスタ64のVDSAT電
圧降下を加え、Nチャネルトランジスタ64のスレッシ
ョルド電圧(VT)を加え、Nチャネルトランジスタ6
3のVTを引いたものに等しい状態にされる。
【0011】カスコードバイアス発生器50は、抵抗5
1を使用してバイアス電圧CNBIAS1を発生する。高電流
ミラー出力インピーダンスにおける最大出力電圧振幅
は、抵抗51の電圧降下がカスコードNチャネルトラン
ジスタ64の電圧VDSATにNチャネルトランジスタ64
のVTを加え、Nチャネルトランジスタ63のVTを引い
たものに等しい状態にさせることによって維持される。
好適実施例において、抵抗51の電圧降下は数百ボルト
未満である。それゆえ抵抗51は、約10マイクロアン
ペアから約1ミリアンペアの範囲で電流を流すのに最適
のカスコードバイアス電圧を供給するため、約100オ
ームから約20キロオームの範囲の製造可能な抵抗値で
集積回路に実装される。しかし、抵抗値は他の応用例で
は異なる。自己バイアスされたカスコード電流ミラー4
0で追加の電力消費を必要としない利点を提供するた
め、抵抗51の電流も電流ミラー60において使用され
る。デバイスの数は、自己バイアスされたカスコード電
流ミラー40の電力消費と同様に、先行技術の高振幅カ
スコード電流ミラー10の場合より少ない。自己バイア
スされたカスコード電流ミラー40に必要とされるデバ
イスは少ないので、ある一定のプロセス技術において、
配線領域は先行技術の高振幅カスコード電流ミラー10
が必要とする場合より小さい。
1を使用してバイアス電圧CNBIAS1を発生する。高電流
ミラー出力インピーダンスにおける最大出力電圧振幅
は、抵抗51の電圧降下がカスコードNチャネルトラン
ジスタ64の電圧VDSATにNチャネルトランジスタ64
のVTを加え、Nチャネルトランジスタ63のVTを引い
たものに等しい状態にさせることによって維持される。
好適実施例において、抵抗51の電圧降下は数百ボルト
未満である。それゆえ抵抗51は、約10マイクロアン
ペアから約1ミリアンペアの範囲で電流を流すのに最適
のカスコードバイアス電圧を供給するため、約100オ
ームから約20キロオームの範囲の製造可能な抵抗値で
集積回路に実装される。しかし、抵抗値は他の応用例で
は異なる。自己バイアスされたカスコード電流ミラー4
0で追加の電力消費を必要としない利点を提供するた
め、抵抗51の電流も電流ミラー60において使用され
る。デバイスの数は、自己バイアスされたカスコード電
流ミラー40の電力消費と同様に、先行技術の高振幅カ
スコード電流ミラー10の場合より少ない。自己バイア
スされたカスコード電流ミラー40に必要とされるデバ
イスは少ないので、ある一定のプロセス技術において、
配線領域は先行技術の高振幅カスコード電流ミラー10
が必要とする場合より小さい。
【0012】図3は本発明の他の実施例に関する自己バ
イアスされたカスコード電流ミラー70の回路図を示
す。自己バイアスされたカスコード電流ミラー70は、
電流ミラー90およびカスコードバイアス発生器80を
包含する。電流ミラー90はNチャネルカスコードトラ
ンジスタ91、94およびNチャネルトランジスタ9
2、93を包含する。N チャネルトランジスタ91は
ソース、「CNBIAS2」と記されたバイアス電圧を受信す
るゲート、および「IIN2」と記された入力電流を受信
するドレインを有する。Nチャネルトランジスタ92は
電源電圧端子VSSに接続するソース、Nチャネルトラン
ジスタ91のドレインに接続するゲート、およびNチャ
ネルトランジスタ91のソースに接続するドレインを有
する。Nチャネルトランジスタ94はソース、バイアス
電圧CNBIAS2を受信するゲート、および「IOUT2」と記
された出力電流を供給するドレインを有する。Nチャネ
ルトランジスタ93はVSSに接続するソース、Nチャネ
ルトランジスタ91のドレインに接続するゲート、およ
びNチャネルトランジスタ94のソースに接続するドレ
インを有する。カスコードバイアス発生器80は抵抗8
1を包含する。抵抗81は、バイアス電圧CNBIAS2を供
給する入力電流IIN2を受信する第1端子、Nチャネル
トランジスタ92のゲートに接続する第2端子を有す
る。
イアスされたカスコード電流ミラー70の回路図を示
す。自己バイアスされたカスコード電流ミラー70は、
電流ミラー90およびカスコードバイアス発生器80を
包含する。電流ミラー90はNチャネルカスコードトラ
ンジスタ91、94およびNチャネルトランジスタ9
2、93を包含する。N チャネルトランジスタ91は
ソース、「CNBIAS2」と記されたバイアス電圧を受信す
るゲート、および「IIN2」と記された入力電流を受信
するドレインを有する。Nチャネルトランジスタ92は
電源電圧端子VSSに接続するソース、Nチャネルトラン
ジスタ91のドレインに接続するゲート、およびNチャ
ネルトランジスタ91のソースに接続するドレインを有
する。Nチャネルトランジスタ94はソース、バイアス
電圧CNBIAS2を受信するゲート、および「IOUT2」と記
された出力電流を供給するドレインを有する。Nチャネ
ルトランジスタ93はVSSに接続するソース、Nチャネ
ルトランジスタ91のドレインに接続するゲート、およ
びNチャネルトランジスタ94のソースに接続するドレ
インを有する。カスコードバイアス発生器80は抵抗8
1を包含する。抵抗81は、バイアス電圧CNBIAS2を供
給する入力電流IIN2を受信する第1端子、Nチャネル
トランジスタ92のゲートに接続する第2端子を有す
る。
【0013】電流ミラー90は、高出力インピーダンス
を供給する従来のカスコード電流ミラーである。カスコ
ードNチャネルトランジスタ94は、Nチャネルトラン
ジスタ93のドレイン・ソース間の電圧変化を減少させ
ることによって、ミラーの出力インピーダンスを高め
る。カスコードNチャネルトランジスタ91は、Nチャ
ネルトランジスタ93のドレイン・ソース間電圧降下と
ほぼ等しいNチャネルトランジスタ92のドレイン・ソ
ース間電圧降下を維持し、こうして、配線領域がさらに
必要とされるが、電流ミラーリング精度を改良する。電
流ミラー90のNチャネルトランジスタ94のドレイン
の電圧振幅は、バイアス電圧CNBIASが減少すると増加
する。しかし、Nチャネルトランジスタ91、94のゲ
ートのバイアス電圧CNBIAS2は、Nチャネルトランジス
タ91、94を飽和状態で動作し、自己バイアスされた
カスコード電流ミラー70が高出力インピーダンスを維
持するために、少なくともVDSATは、Nチャネルトラン
ジスタ92、93のゲートの電圧に、Nチャネルトラン
ジスタ94のVTを加え、Nチャネルトランジスタ93
のVTを引いたものより大きくすべきである。それゆ
え、高出力インピーダンスを維持している間に得られる
最大電圧振幅を得るため、バイアス電圧CNBIAS2は、N
チャネルトランジスタ93のゲート電圧に、カスコード
Nチャネルトランジスタ94のVDSAT電圧降下、Nチャ
ネルトランジスタ94のVTを加え、Nチャネルトラン
ジスタ93のVTを引いたものとほぼ等しい。
を供給する従来のカスコード電流ミラーである。カスコ
ードNチャネルトランジスタ94は、Nチャネルトラン
ジスタ93のドレイン・ソース間の電圧変化を減少させ
ることによって、ミラーの出力インピーダンスを高め
る。カスコードNチャネルトランジスタ91は、Nチャ
ネルトランジスタ93のドレイン・ソース間電圧降下と
ほぼ等しいNチャネルトランジスタ92のドレイン・ソ
ース間電圧降下を維持し、こうして、配線領域がさらに
必要とされるが、電流ミラーリング精度を改良する。電
流ミラー90のNチャネルトランジスタ94のドレイン
の電圧振幅は、バイアス電圧CNBIASが減少すると増加
する。しかし、Nチャネルトランジスタ91、94のゲ
ートのバイアス電圧CNBIAS2は、Nチャネルトランジス
タ91、94を飽和状態で動作し、自己バイアスされた
カスコード電流ミラー70が高出力インピーダンスを維
持するために、少なくともVDSATは、Nチャネルトラン
ジスタ92、93のゲートの電圧に、Nチャネルトラン
ジスタ94のVTを加え、Nチャネルトランジスタ93
のVTを引いたものより大きくすべきである。それゆ
え、高出力インピーダンスを維持している間に得られる
最大電圧振幅を得るため、バイアス電圧CNBIAS2は、N
チャネルトランジスタ93のゲート電圧に、カスコード
Nチャネルトランジスタ94のVDSAT電圧降下、Nチャ
ネルトランジスタ94のVTを加え、Nチャネルトラン
ジスタ93のVTを引いたものとほぼ等しい。
【0014】カスコードバイアス発生器80は抵抗81
を使用してバイアス電圧CNBIASを発生する。高電流ミ
ラー出力インピーダンスの最大出力電圧振幅は、抵抗8
1の電圧降下を、カスコードNチャネルトランジスタ9
4のVDSAT電圧に、Nチャネルトランジスタ94のVT
を加え、Nチャネルトランジスタ93のVTを引いたも
のに等しく設定することにより維持される。抵抗81の
電圧降下は、通常電流ミラーの実行中では数百ミリボル
トより小さい。それゆえ、抵抗81は、10マイクロア
ンペアから約1ミリアンペアの範囲内で通常電流を流す
ように最適のカスコードバイアス電圧を供給するため、
約100オームから約200キロオームの範囲内の製造
可能な抵抗値で実行される。しかし、他の実施例では抵
抗値の範囲は異なる。抵抗81に流れる電流も、電流ミ
ラー90で使用され、その結果、自己バイアスされたカ
スコード電流ミラー70では追加の電力消費は必要とさ
れない。デバイスと自己バイアスされたカスコード電流
ミラー70の電力消費は、先行技術の高振幅カスコード
電流ミラー70に比べ減少する。本発明の配線領域も、
ある一定のプロセス技術において、先行技術の高振幅カ
スコード電流ミラー10の場合より小さい。
を使用してバイアス電圧CNBIASを発生する。高電流ミ
ラー出力インピーダンスの最大出力電圧振幅は、抵抗8
1の電圧降下を、カスコードNチャネルトランジスタ9
4のVDSAT電圧に、Nチャネルトランジスタ94のVT
を加え、Nチャネルトランジスタ93のVTを引いたも
のに等しく設定することにより維持される。抵抗81の
電圧降下は、通常電流ミラーの実行中では数百ミリボル
トより小さい。それゆえ、抵抗81は、10マイクロア
ンペアから約1ミリアンペアの範囲内で通常電流を流す
ように最適のカスコードバイアス電圧を供給するため、
約100オームから約200キロオームの範囲内の製造
可能な抵抗値で実行される。しかし、他の実施例では抵
抗値の範囲は異なる。抵抗81に流れる電流も、電流ミ
ラー90で使用され、その結果、自己バイアスされたカ
スコード電流ミラー70では追加の電力消費は必要とさ
れない。デバイスと自己バイアスされたカスコード電流
ミラー70の電力消費は、先行技術の高振幅カスコード
電流ミラー70に比べ減少する。本発明の配線領域も、
ある一定のプロセス技術において、先行技術の高振幅カ
スコード電流ミラー10の場合より小さい。
【0015】ここに本発明が好適実施例において述べて
きたが、本発明が上記に明確に述べ、表現した以上に多
くの方法や多くの実施例において改良されることは、当
業者に明らかである。例えば、抵抗51、81が直線性
領域で動作するMOSFETに置き換えられることや、
飽和で動作するバイポーラトランジスタに置き換えるこ
とができる。従って、本発明の真意と目的の範囲内に属
する発明の全ての改変は、添付の請求項によって包含さ
れるものである。
きたが、本発明が上記に明確に述べ、表現した以上に多
くの方法や多くの実施例において改良されることは、当
業者に明らかである。例えば、抵抗51、81が直線性
領域で動作するMOSFETに置き換えられることや、
飽和で動作するバイポーラトランジスタに置き換えるこ
とができる。従って、本発明の真意と目的の範囲内に属
する発明の全ての改変は、添付の請求項によって包含さ
れるものである。
【図1】先行技術の高振幅カスコード電流ミラーの回路
図である。
図である。
【図2】本発明の1つの実施例による自己バイアスされ
たカスコード電流ミラーの回路図である。
たカスコード電流ミラーの回路図である。
【図3】本発明の他の実施例による自己バイアスされた
カスコード電流ミラーの回路図である。
カスコード電流ミラーの回路図である。
10. 高振幅カスコードバイアス発生器 20. カスコードバイアス発生器 21.31.32.33.34. N チャネルトラン
ジスタ 22.23. 電流源 30. 電流ミラー 50. カスコードバイアス発生器 51. 抵抗 52. 電流源 60. 電流ミラー 62.63.64. N チャネルトランジスタ 70. 電流ミラー 80. カスコードバイアス発生器 81. 抵抗 90. 電流ミラー 91.92.93.94. N チャネルトランジスタ
ジスタ 22.23. 電流源 30. 電流ミラー 50. カスコードバイアス発生器 51. 抵抗 52. 電流源 60. 電流ミラー 62.63.64. N チャネルトランジスタ 70. 電流ミラー 80. カスコードバイアス発生器 81. 抵抗 90. 電流ミラー 91.92.93.94. N チャネルトランジスタ
Claims (1)
- 【請求項1】 入力電流の受信に応答してバイアス電圧
を供給する第1端子、および第2端子を有する抵抗要素
(81);前記抵抗要素(81)の第2端子に結合する
第1電流電極、前記バイアス電圧を受信する前記抵抗
(81)の第1端子に結合する制御電極、および第2電
流電極を有する第1トランジスタ(91);前記第1ト
ランジスタ(91)の第2電流電極に結合する第1電流
電極、前記第1トランジスタ(91)の第1電流電極に
結合する制御電極、および電源電圧端子に結合する第2
電流電極を有する第2トランジスタ(92);出力電流
を供給する第1電流電極、前記バイアス電圧を受信する
制御電極、および第2電流電極を有する第3トランジス
タ(94);および前記第3トランジスタ(94)の第
2電流電極に結合する第1電流電極、前記第1トランジ
スタ(91)の第1電流電極に結合する制御電極、およ
び前記電源電圧端子に結合する第2電流電極を有する第
4トランジスタ(93);によって構成されることを特
徴とする自己バイアスされたカスコード電流ミラー回路
(80)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/119,940 US5359296A (en) | 1993-09-10 | 1993-09-10 | Self-biased cascode current mirror having high voltage swing and low power consumption |
US119940 | 1994-09-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0888521A true JPH0888521A (ja) | 1996-04-02 |
Family
ID=22387308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6240776A Pending JPH0888521A (ja) | 1993-09-10 | 1994-09-09 | 自己バイアスされたカスコード電流ミラー回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5359296A (ja) |
EP (1) | EP0643347A1 (ja) |
JP (1) | JPH0888521A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008058990A (ja) * | 2007-10-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 電流駆動装置 |
WO2009037762A1 (ja) * | 2007-09-20 | 2009-03-26 | Fujitsu Limited | カレントミラー回路 |
JP2011150561A (ja) * | 2010-01-22 | 2011-08-04 | Rohm Co Ltd | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ |
JP2012004627A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | カレントミラー回路 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640681A (en) * | 1993-11-10 | 1997-06-17 | Motorola, Inc. | Boot-strapped cascode current mirror |
US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
US5801523A (en) * | 1997-02-11 | 1998-09-01 | Motorola, Inc. | Circuit and method of providing a constant current |
US5966005A (en) * | 1997-12-18 | 1999-10-12 | Asahi Corporation | Low voltage self cascode current mirror |
US6072676A (en) * | 1998-04-13 | 2000-06-06 | Analog Devices, Inc. | Protection circuit for an excitation current source |
US5892356A (en) * | 1998-05-01 | 1999-04-06 | Burr-Brown Corporation | High impedance large output voltage regulated cascode current mirror structure and method |
US6169456B1 (en) * | 1999-01-06 | 2001-01-02 | Stmicroelectronics N.V. | Auto-biasing circuit for current mirrors |
US6066944A (en) * | 1999-02-18 | 2000-05-23 | National Semiconductor Corporation | High speed current mirror circuit and method |
JP2001060608A (ja) * | 1999-08-19 | 2001-03-06 | Nec Corp | 半導体装置 |
AU3082001A (en) * | 1999-11-11 | 2001-06-06 | Broadcom Corporation | Biasing scheme for low supply headroom applications |
US6211659B1 (en) | 2000-03-14 | 2001-04-03 | Intel Corporation | Cascode circuits in dual-Vt, BICMOS and DTMOS technologies |
US6333677B1 (en) | 2000-10-10 | 2001-12-25 | Rf Micro Devices, Inc. | Linear power amplifier bias circuit |
JP3942007B2 (ja) * | 2001-06-29 | 2007-07-11 | 株式会社ルネサステクノロジ | 高周波電力増幅回路 |
DE10223562B4 (de) * | 2002-05-27 | 2004-08-26 | Xignal Technologies Ag | Integrierte Schaltungsanordnung mit einer kaskodierten Stromquelle und einer Einstellschaltung zur Einstellung des Arbeitspunkts der kaskodierten Stromquelle |
US6778016B2 (en) * | 2002-11-04 | 2004-08-17 | Koninklijke Philips Eletronics N.V. | Simple self-biased cascode amplifier circuit |
US6864748B2 (en) * | 2003-01-31 | 2005-03-08 | Lsi Logic Corporation | Differential current amplifier with common mode rejection and high frequency boost |
DE10306689A1 (de) | 2003-02-11 | 2004-08-19 | Atmel Germany Gmbh | Schaltungsanordnung zur Signaldetektion |
US6809590B1 (en) * | 2003-05-12 | 2004-10-26 | Texas Instruments Incorporated | Output stage using positive feedback to provide large current sourcing capability |
US7005896B2 (en) * | 2003-09-29 | 2006-02-28 | Via Technologies, Inc. | High-speed low-noise charge pump |
US7015744B1 (en) * | 2004-01-05 | 2006-03-21 | National Semiconductor Corporation | Self-regulating low current watchdog current source |
JP4666346B2 (ja) * | 2004-11-17 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 電圧比較器 |
TWI269956B (en) * | 2004-12-15 | 2007-01-01 | Ind Tech Res Inst | Current mirror with low static current and transconductance amplifier thereof |
US7208998B2 (en) * | 2005-04-12 | 2007-04-24 | Agere Systems Inc. | Bias circuit for high-swing cascode current mirrors |
US7271645B2 (en) * | 2005-09-30 | 2007-09-18 | Ana Semiconductor | Smart charge-pump circuit for phase-locked loops |
KR101163457B1 (ko) | 2006-02-24 | 2012-07-18 | 삼성전자주식회사 | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 |
US7656144B2 (en) | 2006-04-07 | 2010-02-02 | Qualcomm, Incorporated | Bias generator with reduced current consumption |
US7332965B2 (en) * | 2006-04-19 | 2008-02-19 | Texas Instruments Incorporated | Gate leakage insensitive current mirror circuit |
CN101071312B (zh) * | 2006-05-12 | 2010-04-21 | 苏州中科集成电路设计中心有限公司 | 共源共栅电流镜偏置方法及其偏置电路 |
US7859223B2 (en) * | 2007-01-31 | 2010-12-28 | Analog Devices, Inc. | Battery montoring apparatus and daisy chain interface suitable for use in a battery monitoring apparatus |
US7639081B2 (en) * | 2007-02-06 | 2009-12-29 | Texas Instuments Incorporated | Biasing scheme for low-voltage MOS cascode current mirrors |
JP5535656B2 (ja) * | 2007-03-02 | 2014-07-02 | アナログ・デバイシズ・インコーポレーテッド | バッテリ監視のための方法および装置 |
US7541871B2 (en) | 2007-05-02 | 2009-06-02 | Micron Technology, Inc. | Operational transconductance amplifier (OTA) |
US20090160557A1 (en) * | 2007-12-20 | 2009-06-25 | Infineon Technologies Ag | Self-biased cascode current mirror |
US20100277231A1 (en) * | 2009-05-01 | 2010-11-04 | Analog Devices, Inc. | filtering on current mode daisy chain inputs |
EP2425238B1 (en) * | 2009-05-01 | 2018-10-17 | Analog Devices, Inc. | An addressable integrated circuit and method thereof |
US8183922B2 (en) * | 2009-11-17 | 2012-05-22 | Atmei Rousset S.A.S. | Differential pair with constant offset |
US9261568B2 (en) | 2011-02-07 | 2016-02-16 | Analog Devices, Inc. | Diagnostic method to monitor battery cells of safety-critical systems |
US9874893B2 (en) | 2015-05-27 | 2018-01-23 | Analog Devices, Inc. | Self-biased multiple cascode current mirror circuit |
US10250199B2 (en) | 2016-09-16 | 2019-04-02 | Psemi Corporation | Cascode amplifier bias circuits |
US10425064B2 (en) * | 2016-12-08 | 2019-09-24 | Micron Technology, Inc. | Apparatus and method for a PVT independent RC delay |
CN106970674A (zh) * | 2017-05-07 | 2017-07-21 | 长沙方星腾电子科技有限公司 | 一种偏置电流产生电路 |
CN115328249B (zh) * | 2022-08-24 | 2023-11-24 | 骏盈半导体(上海)有限公司 | 上功率管电流峰值控制电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4550284A (en) * | 1984-05-16 | 1985-10-29 | At&T Bell Laboratories | MOS Cascode current mirror |
US4583037A (en) * | 1984-08-23 | 1986-04-15 | At&T Bell Laboratories | High swing CMOS cascode current mirror |
GB8913439D0 (en) * | 1989-06-12 | 1989-08-02 | Inmos Ltd | Current mirror circuit |
US5099205A (en) * | 1990-11-29 | 1992-03-24 | Brooktree Corporation | Balanced cascode current mirror |
US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
US5142696A (en) * | 1991-04-16 | 1992-08-25 | Motorola, Inc. | Current mirror having increased output swing |
-
1993
- 1993-09-10 US US08/119,940 patent/US5359296A/en not_active Expired - Fee Related
-
1994
- 1994-08-17 EP EP94112818A patent/EP0643347A1/en not_active Withdrawn
- 1994-09-09 JP JP6240776A patent/JPH0888521A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009037762A1 (ja) * | 2007-09-20 | 2009-03-26 | Fujitsu Limited | カレントミラー回路 |
JP5035350B2 (ja) * | 2007-09-20 | 2012-09-26 | 富士通株式会社 | カレントミラー回路 |
JP2008058990A (ja) * | 2007-10-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 電流駆動装置 |
JP2011150561A (ja) * | 2010-01-22 | 2011-08-04 | Rohm Co Ltd | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ |
JP2012004627A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | カレントミラー回路 |
Also Published As
Publication number | Publication date |
---|---|
US5359296A (en) | 1994-10-25 |
EP0643347A1 (en) | 1995-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0888521A (ja) | 自己バイアスされたカスコード電流ミラー回路 | |
JP3095809B2 (ja) | 基準発生器 | |
CA1224543A (en) | Constant-current source circuit and differential amplifier using the same | |
KR920001634B1 (ko) | 중간전위 발생회로 | |
US5434534A (en) | CMOS voltage reference circuit | |
KR100324452B1 (ko) | 조절된캐스코드이득증대를위한궤환증폭기 | |
US6194967B1 (en) | Current mirror circuit | |
JPH0685565A (ja) | 差動増幅器 | |
JPH0613820A (ja) | エンハンスメント/デプリーション・モード・カスコード電流ミラー | |
JPS6130107A (ja) | 演算増幅器 | |
US4247824A (en) | Linear amplifier | |
JP2008015925A (ja) | 基準電圧発生回路 | |
US5801523A (en) | Circuit and method of providing a constant current | |
US6133764A (en) | Comparator circuit and method | |
US6353365B1 (en) | Current reference circuit | |
JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
JPH01296491A (ja) | 基準電圧発生回路 | |
JPH03102412A (ja) | Mos集積回路 | |
US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
US6466083B1 (en) | Current reference circuit with voltage offset circuitry | |
JP3855810B2 (ja) | 差動増幅回路 | |
JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
JPH02177724A (ja) | 出力バッファ回路 | |
JPH0616248B2 (ja) | 電流制御回路 | |
JP3438878B2 (ja) | 定電流回路 |