CN106970674A - 一种偏置电流产生电路 - Google Patents
一种偏置电流产生电路 Download PDFInfo
- Publication number
- CN106970674A CN106970674A CN201710314906.4A CN201710314906A CN106970674A CN 106970674 A CN106970674 A CN 106970674A CN 201710314906 A CN201710314906 A CN 201710314906A CN 106970674 A CN106970674 A CN 106970674A
- Authority
- CN
- China
- Prior art keywords
- nmos pass
- pass transistor
- grid
- bias current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Abstract
一种偏置电流产生电路,属于半导体集成电路技术领域。包括:由第一PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管构成的启动电路以及第二PMOS晶体管、第三PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管和电阻构成的具有负反馈环路的偏置电流电路;这个环路大大提升了偏置电流的抗电源噪声能力,与传统的偏置电流电路相比,该电路产生的偏置电流随电源电压的变化更小,具有更好的电源噪声抑制性能。
Description
技术领域
本发明属于半导体集成电路技术领域,具体涉及一种偏置电流产生电路。
背景技术
偏置电流是模拟集成电路中的一种重要参考源,是系统中不可缺少的一部分。
传统的偏置电流产生电路如图1所示,包括:由第一PMOS晶体管P1、第一NMOS晶体管N1和第二NMOS晶体管N2构成的启动电路以及第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和电阻R1构成的偏置电流电路;第一PMOS晶体管P1的源极接电源,栅极和漏极相连并与第一NMOS晶体管N1的漏极和第二NMOS晶体管N2的栅极相接;第一NMOS晶体管N1的源极接地,栅极与第四NMOS晶体管N4的栅极相接;第二NMOS晶体管N2的源极接地,漏极接电压输出端Uout;第二PMOS晶体管P2的源极接电源,栅极接第三PMOS管P3的栅极,栅极和漏极都接到电压输出端Uout;第三PMOS晶体管P3的源极接电源,漏极接第四NMOS晶体管N4的漏极,栅极接输出Uout;第三NMOS晶体管N3的漏极接输出电压Uout,源极接地,栅极接第四NMOS晶体管N4的栅极;第四NMOS晶体管N4的漏极和栅极相连,源极接电阻R1的一端,电阻R1的另一端接地。
该偏置电流产生电路产生的偏置电流随电源电压的变化而具有较大变化。在很多精度要求高的集成电路模块中,会要求一个随电源电压的变化尽可能小的偏置电流。传统的偏置电流产生电路已经不能满足高精度系统的要求。
发明内容
为解决现有偏置电流产生电路产生的偏置电流随电源电压变化大的技术问题,本发明提供了一种抗电源噪声能力强的偏置电流产生电路。
一种偏置电流产生电路,包括:由第一PMOS晶体管P1、第一NMOS晶体管N1和第二NMOS晶体管N2构成的启动电路以及第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和电阻R1构成的具有负反馈环路的偏置电流电路;
第一PMOS晶体管P1的源极接电源,栅极和漏极相连并与第一NMOS晶体管N1的漏极和第二NMOS晶体管N2的栅极相接;
第一NMOS晶体管N1的源极接地,栅极与第四NMOS晶体管N4的栅极相接;
第二NMOS晶体管N2的源极接地,漏极接电压输出端Uout;
第二PMOS晶体管P2的源极接电源,栅极接第三PMOS管P3的栅极,栅极和漏极都接到电压输出端Uout;第三PMOS晶体管P3的源极接电源,漏极接电阻R1的一端及第四NMOS管N4的栅极;
第三NMOS晶体管N3的漏极接输出电压Uout,源极接地,栅极接第四NMOS晶体管N4的漏极及电阻R1的另一端;
第四NMOS晶体管N4的栅极接电阻R1的另一端,源极接地。
本发明的偏置电流产生电路中,第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和电阻R1构成了负反馈环路,这个环路大大提升了偏置电流的抗电源噪声能力,从而使得该偏置电流产生电路提供的偏置电流具有较强的抗电源噪声能力。
附图说明
图1是传统的上电复位电路结构示意图;
图2是本发明实施方式提供的上电复位电路结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
如图2所示,本发明提供的偏置电流产生电路包括:
包括:由第一PMOS晶体管P1、第一NMOS晶体管N1和第二NMOS晶体管N2构成的启动电路以及第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和电阻R1构成的具有负反馈环路的偏置电流电路;
第一PMOS晶体管P1的源极接电源,栅极和漏极相连并与第一NMOS晶体管N1的漏极和第二NMOS晶体管N2的栅极相接;
第一NMOS晶体管N1的源极接地,栅极与第四NMOS晶体管N4的栅极相接;
第二NMOS晶体管N2的源极接地,漏极接电压输出端Uout;
第二PMOS晶体管P2的源极接电源,栅极接第三PMOS管P3的栅极,栅极和漏极都接到电压输出端Uout;第三PMOS晶体管P3的源极接电源,漏极接电阻R1的一端及第四NMOS管N4的栅极;
第三NMOS晶体管N3的漏极接输出电压Uout,源极接地,栅极接第四NMOS晶体管N4的漏极及电阻R1的另一端;
第四NMOS晶体管N4的栅极接电阻R1的另一端,源极接地。
上述方案提供的偏置电流产生电路中,第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和电阻R1构成了负反馈环路,这个环路大大提升了偏置电流的抗电源噪声能力,从而使得该偏置电流产生电路提供的偏置电流具有较强的抗电源噪声能力。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (1)
1.一种偏置电流产生电路,其特征在于,包括:
由第一PMOS晶体管P1、第一NMOS晶体管N1和第二NMOS晶体管N2构成的启动电路以及第二PMOS晶体管P2、第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4和电阻R1构成的具有负反馈环路的偏置电流电路;
第一PMOS晶体管P1的源极接电源,栅极和漏极相连并与第一NMOS晶体管N1的漏极和第二NMOS晶体管N2的栅极相接;
第一NMOS晶体管N1的源极接地,栅极与第四NMOS晶体管N4的栅极相接;
第二NMOS晶体管N2的源极接地,漏极接电压输出端Uout;
第二PMOS晶体管P2的源极接电源,栅极接第三PMOS管P3的栅极,栅极和漏极都接到电压输出端Uout;第三PMOS晶体管P3的源极接电源,漏极接电阻R1的一端及第四NMOS管N4的栅极;
第三NMOS晶体管N3的漏极接输出电压Uout,源极接地,栅极接第四NMOS晶体管N4的漏极及电阻R1的另一端;
第四NMOS晶体管N4的栅极接电阻R1的另一端,源极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710314906.4A CN106970674A (zh) | 2017-05-07 | 2017-05-07 | 一种偏置电流产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710314906.4A CN106970674A (zh) | 2017-05-07 | 2017-05-07 | 一种偏置电流产生电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106970674A true CN106970674A (zh) | 2017-07-21 |
Family
ID=59330496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710314906.4A Pending CN106970674A (zh) | 2017-05-07 | 2017-05-07 | 一种偏置电流产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106970674A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107479614A (zh) * | 2017-08-16 | 2017-12-15 | 电子科技大学 | 一种具有高电源抑制比的偏置电路 |
CN110968142A (zh) * | 2018-09-28 | 2020-04-07 | 雅特力科技(重庆)有限公司 | 动态偏压电流产生器以及相关的电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359296A (en) * | 1993-09-10 | 1994-10-25 | Motorola Inc. | Self-biased cascode current mirror having high voltage swing and low power consumption |
CN102117091A (zh) * | 2009-12-31 | 2011-07-06 | 国民技术股份有限公司 | 高稳定性全cmos基准电压源 |
CN103955252A (zh) * | 2014-04-14 | 2014-07-30 | 中国科学院微电子研究所 | 三维存储器的参考电流产生电路及其产生参考电流的方法 |
CN105320202A (zh) * | 2015-11-03 | 2016-02-10 | 无锡麟力科技有限公司 | 一种可任意低压输出的基准源 |
CN105388953A (zh) * | 2015-09-21 | 2016-03-09 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
-
2017
- 2017-05-07 CN CN201710314906.4A patent/CN106970674A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5359296A (en) * | 1993-09-10 | 1994-10-25 | Motorola Inc. | Self-biased cascode current mirror having high voltage swing and low power consumption |
CN102117091A (zh) * | 2009-12-31 | 2011-07-06 | 国民技术股份有限公司 | 高稳定性全cmos基准电压源 |
CN103955252A (zh) * | 2014-04-14 | 2014-07-30 | 中国科学院微电子研究所 | 三维存储器的参考电流产生电路及其产生参考电流的方法 |
CN105388953A (zh) * | 2015-09-21 | 2016-03-09 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
CN105320202A (zh) * | 2015-11-03 | 2016-02-10 | 无锡麟力科技有限公司 | 一种可任意低压输出的基准源 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107479614A (zh) * | 2017-08-16 | 2017-12-15 | 电子科技大学 | 一种具有高电源抑制比的偏置电路 |
CN110968142A (zh) * | 2018-09-28 | 2020-04-07 | 雅特力科技(重庆)有限公司 | 动态偏压电流产生器以及相关的电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107179800B (zh) | 一种带钳位功能的内部电源产生电路 | |
CN107272818B (zh) | 一种高压带隙基准电路结构 | |
CN107015594A (zh) | 一种偏置电流产生电路 | |
CN103163933B (zh) | 一种电流镜像电路 | |
CN108415503A (zh) | 一种低压低功耗基准电路 | |
CN106970674A (zh) | 一种偏置电流产生电路 | |
CN107390758B (zh) | 低电压带隙基准源电路 | |
CN105094206B (zh) | 偏置电路 | |
CN109491447A (zh) | 一种应用于带隙基准电路的启动电路 | |
CN104808731B (zh) | 基准电压电路 | |
CN105469818B (zh) | 读出放大器 | |
CN107102678A (zh) | 一种偏置电流产生电路 | |
CN107395146A (zh) | 一种恒定跨导放大器电路 | |
CN107222191A (zh) | 一种上电复位电路 | |
CN103677052B (zh) | 一种抗单粒子效应的带隙基准 | |
CN108347171B (zh) | 返驰式电源供应电路及其二次侧控制电路 | |
CN205263697U (zh) | 一种带上电复位的可校正低功耗电压基准源 | |
CN107196632A (zh) | 一种上电复位电路 | |
CN107168454A (zh) | 一种偏置电流产生电路 | |
CN107370467A (zh) | 一种用于dc‑dc转换器的限流误差放大器电路 | |
CN107634763A (zh) | 一种带锁存功能的比较器 | |
CN107203241A (zh) | 一种偏置电流产生电路 | |
CN208188713U (zh) | 一种低压低功耗基准电路 | |
CN207557804U (zh) | 一种高压带隙基准电路结构 | |
EP2056458A3 (en) | Radiation hardened logic circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170721 |
|
WD01 | Invention patent application deemed withdrawn after publication |