CN105094206B - 偏置电路 - Google Patents

Abstract

本发明提供的偏置电路在传统的与电源电压无关的偏置电路基础上，加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善了电源电压噪声或波动抑制偏置。另外，堆叠式套筒共源共栅管中，栅极与漏极的连接均跨越一个晶体管，使得所述偏置电路在电源电压较低值时仍能正常工作，而无需消耗额外的电流，节省了面积和功耗。

Description

偏置电路

技术领域

本发明涉及电路领域，尤其涉及一种偏置电路。

背景技术

图1为基本的与电源电压无关的偏置电路，图1中(W/L)P表示P型晶体管的宽长比，(W/L)_N表示N型晶体管的宽长比。两个P型晶体管PM1和PM2连接形成电流镜，使得输出电流和参考电流相等，即Iout＝Iref，两个栅极相连的N型晶体管NM1、NM2和电阻Rs确定电流大小，其中N型晶体管NM2的宽长比为N型晶体管NM1的K倍，忽略MOS管的衬偏及沟道调制效应，其电流方程为：

假设N型晶体管NM1、NM2的阈值电压相等，化简得到

其中μ_n为迁移率，c_ox为栅氧厚度，V_thn1和V_thn2分别表示N型晶体管NM1、NM2的阈值电压。由化简后的公式可知，电流大小就和电源电压无关了。实际中，由于沟道调制效应，会造成节点A、B电压不相等，此时P型晶体管PM1 和PM2并非完全相等的镜像关系，左右支路电流存在一定差异，这种差异也会随着电源电压VDD的变化而变化。

为了解决上述问题，现有的增强电流镜一致性及对电源电压噪声或波动抑制的一种解决方法如图2所示，其加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善了电源电压噪声或波动抑制偏置。

然而，图2所示的电路结构虽然增强了电流镜一致性，但却增大了所需的电源供电电压。具体说明如下：

图1中电路对电源电压VDD的最小值要求为：

V_GS，NM1+|V_ov，PM1|＝2*V_ov+V_th≤VDD

图2中为了保证所有的MOS管都处于饱和区，电源电压必须满足以下公式

V_GS，NM1+V_GS，NM3+|V_ov，PM3|+|V_ov，PM1|≤VDD

化简得到

4V_ov +2*V_th≤VDD

从上面的公式得出结论，图2中电路的电源电压需要较大值，从而不适用于现代纳米级工艺下集成电路设计。

发明内容

为解决背景技术中的问题，本发明提供一种偏置电路，所述偏置电路包括：

连接于电源电压和接地端之间的电流镜模块和电流确定模块，其中靠近所述电源电压的为第一模块，靠近所述接地端的为第二模块；以及

位于所述电流镜模块和电流确定模块之间的：

第一P型晶体管和第二P型晶体管，所述第一P型晶体管和第二P型晶体 管的源极连接所述第一模块，栅极均连接至第一节点；

第一N型晶体管和第二N型晶体管，所述第一N型晶体管和第二N型晶体管的栅极均连接至第二节点，源极连接所述第二模块；所述第一N型晶体管与所述第一P型晶体管具有公共漏极，所述第二P型晶体管与所述第二N型晶体管具有公共漏极；

其中，所述第一模块连接所述第二P型晶体管和第二N型晶体管的公共漏极，所述第一节点连接所述第二N型晶体管的源极，所述第二模块连接所述第一N型晶体管与所述第一P型晶体管的公共漏极，所述第二节点连接第一P型晶体管源极。

可选的，所述第一模块为电流镜模块，第二模块为电流确定模块；

所述电流镜模块包括第三P型晶体管和第四P型晶体管，所述第三P型晶体管和第四P型晶体管的源极接电源电压，栅极均连接至第三节点，漏极分别连接所述第一P型晶体管和第二P型晶体管的源极；

所述电流确定模块包括第三N型晶体管、第四N型晶体管和电阻，所述第三N型晶体管和第四N型晶体管的栅极均连接第四节点，漏极分别连接所述第一N型晶体管和第二N型晶体管的源极，所述第三N型晶体管的源极连接所述接地端，所述第四N型晶体管的源极通过所述电阻连接所述接地端。

可选的，所述第三P型晶体管和第四P型晶体管规格相同。

可选的，所述第四N型晶体管的宽长比是所述第三N型晶体管的宽长比的整数倍。

可选的，所述第二模块为电流镜模块，第一模块为电流确定模块；

所述电流镜模块包括第三N型晶体管和第四N型晶体管，所述第三N型晶体管和第四N型晶体管的源极连接所述接地端，栅极均连接至第三节点，漏极分别连接所述第一N型晶体管和第二N型晶体管的源极；

所述电流确定模块包括第三P型晶体管、第四P型晶体管和电阻，所述第三P型晶体管和第四P型晶体管的栅极均连接第四节点，漏极分别连接所述第一P型晶体管和第二P型晶体管的源极，所述第四P型晶体管的源极连接所述电源电压，所述第三P型晶体管的源极通过所述电阻连接所述电源电压。

可选的，所述第三N型晶体管和第四N型晶体管规格相同。

可选的，所述第三P型晶体管的宽长比是所述第四P型晶体管的宽长比的整数倍。

可选的，所述偏置电路还包括启动电路，分别连接所述第三节点和第四节点。

可选的，所述P型晶体管的衬底和源极相连。

可选的，所述第一P型晶体管和第二P型晶体管规格相同，所述第一N型晶体管和第二N型晶体管规格相同。

可选的，所述第一N型晶体管和第二N型晶体管、所述第一P型晶体管和第二P型晶体管形成堆叠式套筒共源共栅管。

可选的，所述堆叠式套筒共源共栅管为内部低摆幅自偏置共源共栅管。

本发明提供的偏置电路中，本发明提供的偏置电路在传统的与电源电压无 关的偏置电路基础上，加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善了电源电压噪声或波动抑制偏置。另外，P型晶体管PM3、PM4的栅极连在P型晶体管PM2和N型晶体管NM2的公共漏端，P型晶体管PM1和PM2的栅极连在N型晶体管NM4漏端(也为P型晶体管NM2的源端)；N型晶体管NM3、NM4栅极连在N型晶体管NM1和P型晶体管PM1的公共漏端，N型晶体管NM1、NM2的栅极连在P型晶体管PM3漏端(也为P型晶体管PM1的源端)。如此，与现有技术相比，栅极与漏极的连接均跨越一个晶体管，使得所述偏置电路在供电电压较低值时仍能正常工作，而无需消耗额外的电流，节省了面积和功耗。

附图说明

图1为现有技术中基本的与电源电压无关的偏置电路的结构示意图；

图2为现有技术中加入了堆叠式套筒共源共栅管的基本的与电源电压无关的偏置电路的结构示意图；

图3为本发明实施例一所述偏置电路的结构示意图；

图4为本发明实施例二所述偏置电路的结构示意图。

具体实施方式

本发明提供了一种偏置电路，如图3和图4所示，包括：

连接于电源电压和接地端之间的电流镜模块和电流确定模块，其中靠近所述电源电压的为第一模块，靠近所述接地端的为第二模块；以及

位于所述电流镜模块和电流确定模块之间的：

第一P型晶体管(PM1)和第二P型晶体管(PM2)，所述第一P型晶体管和(PM1)第二P型晶体管(PM1)的源极连接所述第一模块，栅极均连接至第一节点B；

第一N型晶体管(NM1)和第二N型晶体管(NM2)，所述第一N型晶体管(NM1)和第二N型晶体管(NM2)的栅极均连接至第二节点C，源极连接所述第二模块；所述第一N型晶体管(NM1)与所述第一P型晶体管(PM1)具有公共漏极，所述第二P型晶体管(PM2)与所述第二N型晶体管(NM2)具有公共漏极；

其中，所述第一模块连接所述第二P型晶体管(PM2)和第二N型晶体管的(NM2)公共漏极，所述第一节点连接所述第二N型晶体管(NM2)的源极，所述第二模块连接所述第一N型晶体管(NM1)与所述第一P型晶体管(PM1)的公共漏极，所述第二节点连接第一P型晶体管(PM1)源极。

以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本实施例中第一模块为电流镜模块，第二模块为电流确定模块。如图3所示，电流镜模块包括第三P型晶体管(PM3)和第四P型晶体管(PM4)，所述 第三P型晶体管(PM3)和第四P型晶体管(PM4)的源极接电源电压，栅极均连接至第三节点D，漏极分别连接所述第一P型晶体管(PM1)和第二P型晶体管(PM2)的源极；

所述电流确定模块包括第三N型晶体管(NM3)、第四N型晶体管(NM4)和电阻，所述第三N型晶体管(NM3)和第四N型晶体管(NM4)的栅极均连接第四节点A，漏极分别连接所述第一N型晶体管(NM1)和第二N型晶体管(NM2)的源极，所述第三N型晶体管(NM3)的源极连接所述接地端，所述第四N型晶体管(NM4)的源极通过所述电阻连接所述接地端。

在本实施例中，所述第一P型晶体管和第二P型晶体管规格相同，所述第一N型晶体管和第二N型晶体管规格相同。P型晶体管PM3和PM4的规格相同，以形成电流镜；第四N型晶体管(NM4)的宽长比是所述第三N型晶体管(NM3)的宽长比的整数倍。所述N型晶体管NM1和NM2、P型晶体管PM1和PM2形成堆叠式套筒共源共栅管1。优选方案中，所述堆叠式套筒共源共栅管1为内部低摆幅自偏置共源共栅管。

在本实施例中，偏置电路还包括启动电路2，分别连接所述第三节点和第四节点。优选方案中，所述启动电路2为栅漏极相连的N型晶体管，其中所述启动电路2的栅极和漏极连接第三节点，所述启动电路2的源极连接第四节点。

图3为本发明第一实施例的偏置电路的结构示意图，其中N型晶体管NM1、NM2和P型晶体管PM1、PM2为相比于背景技术加入的共源共栅管1。P型晶体管PM3、PM4的栅极(第三节点D)连在P型晶体管PM2和N型晶体管NM2 的公共漏端，P型晶体管PM1和PM2的栅极(第一节点B)连在N型晶体管NM4漏端(也为N型晶体管NM2的源端)；N型晶体管NM3、NM4栅极(第四节点A)连在N型晶体管NM1和P型晶体管PM1的公共漏端，N型晶体管NM1、NM2的栅极(第二节点C)连在P型晶体管PM3漏端(也为P型晶体管PM1的源端)。因为图3中左右电流支路存在电流都为0的情况，故需要启动电路2，消除电路的简并点，使得电路能够自起动。

图3所示电路的电流方程和背景技术图1所示电路相同。为了保证MOS管都处于饱和区，对于图3中N型晶体管NM1、NM3和P型晶体管PM1、PM3电流支路来说，电源电压必须满足：

|V_ov，PM1|+V_GS，NM3+V_ov，NM1＝|V_ov，PM1|+V_ov，NM3+V_thn3+V_ov，NM1≤VDD

|V_ov，PM1|+V_ov，PM3+V_GS，NM1＝|V_ov，PM1|+V_ov，PM3+V_thn1+V_ov，NM1≤VDD

化简近似得到

3*V_ov+V_th≤VDD

对于N型晶体管NM2、NM4和P型晶体管PM2、PM4电流支路来说，同样有：

|V_GS，PM2|+V_ov，NM4+V_d，NM2＝|V_ov，PM2|+|V_thp2|+V_ov，NM4+V_d，NM2≤VDD

|V_ov，PM2|+|V_GS，PM4|+V_d，NM2＝|V_ov，PM2|+V_ov，PM4|+V_thn4+V_d，NM2≤VDD

化简近似得到

3*V_ov+V_th≤VDD

相比于背景技术的电路结构，本实施例所述偏置电路的优点有：电流关系和传统的一样，但提高了电流镜的一致性，且能提高电源电压噪声或波动抑制能力，并且在供电电压较低值时能正常工作，而无需消耗额外的电流，节省面 积和功耗。

优选方案中，P型晶体管PM3和PM4均做在N阱里面，使得P型晶体管PM3和PM4的衬底可以和源极相连，这样就减小了P型晶体管PM3的衬偏效应，使得P型晶体管PM3和PM4的一致性得到进一步加强。

实施例二

本实施例中所述第二模块为电流镜模块，第一模块为电流确定模块；如图4所示，所述电流镜模块包括第三N型晶体管(NM3)和第四N型晶体管(NM4)，所述第三N型晶体管(NM3)和第四N型晶体管(NM4)的源极连接所述接地端，栅极均连接至第三节点D，漏极分别连接所述第一N型晶体管(NM1)和第二N型晶体管(NM2)的源极；

所述电流确定模块包括第三P型晶体管(PM3)、第四P型晶体管(PM4)和电阻，所述第三P型晶体管(PM3)和第四P型晶体管(PM4)的栅极均连接第四节点D，漏极分别连接所述第一P型晶体管(PM1)和第二P型晶体管(PM2)的源极，所述第四P型晶体管(PM4)的源极连接所述电源电压，所述第三P型晶体管(PM3)的源极通过所述电阻连接所述电源电压。

如图4所示，与图3所示第一实施例不同的是，本实施例中电阻通过所述P型晶体管PM3的源极连接所述输入电压，而在第一实施例中电阻通过所述N型晶体管NM3的源极连接所述接地端。在本实施例中，第三P型晶体管PM3的宽长比是所述第四P型晶体管PM4的宽长比的整数倍；第四N型晶体管 (NM4)和所述第三N型晶体管(NM3)的规格相同。

本实施例中的其他可选方案均同于第一实施例的方案。

综上所述，本发明提供的偏置电路在传统的与电源电压无关的偏置电路基础上，加入了堆叠式套筒共源共栅管，从而增强了电流镜一致性，改善了电源电压噪声或波动抑制偏置。另外，P型晶体管PM3、PM4的栅极连在P型晶体管PM2和N型晶体管NM2的公共漏端，P型晶体管PM1和PM2的栅极连在N型晶体管NM4漏端(也为P型晶体管NM2的源端)；N型晶体管NM3、NM4栅极连在N型晶体管NM1和P型晶体管PM1的公共漏端，N型晶体管NM1、NM2的栅极连在P型晶体管PM3漏端(也为P型晶体管PM1的源端)。如此，与现有技术相比，栅极与漏极的连接均跨越一个晶体管，使得所述偏置电路在供电电压较低值时仍能正常工作，而无需消耗额外的电流，节省了面积和功耗。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (12)

1.一种偏置电路，其特征在于，所述偏置电路包括：

连接于电源电压和接地端之间的电流镜模块和电流确定模块，其中靠近所述电源电压的为第一模块，靠近所述接地端的为第二模块；以及

位于所述电流镜模块和电流确定模块之间的：

第一P型晶体管和第二P型晶体管，所述第一P型晶体管和第二P型晶体管的源极连接所述第一模块，栅极均连接至第一节点；

第一N型晶体管和第二N型晶体管，所述第一N型晶体管和第二N型晶体管的栅极均连接至第二节点，源极连接所述第二模块；所述第一N型晶体管与所述第一P型晶体管具有公共漏极，所述第二P型晶体管与所述第二N型晶体管具有公共漏极；

其中，所述第一模块连接所述第二P型晶体管和第二N型晶体管的公共漏极，所述第一节点连接所述第二N型晶体管的源极，所述第二模块连接所述第一N型晶体管与所述第一P型晶体管的公共漏极，所述第二节点连接第一P型晶体管源极。

2.根据权利要求1所述的偏置电路，其特征在于，所述第一模块为电流镜模块，第二模块为电流确定模块；

所述电流镜模块包括第三P型晶体管和第四P型晶体管，所述第三P型晶体管和第四P型晶体管的源极接电源电压，栅极均连接至第三节点，漏极分别连接所述第一P型晶体管和第二P型晶体管的源极；

所述电流确定模块包括第三N型晶体管、第四N型晶体管和电阻，所述第三N型晶体管和第四N型晶体管的栅极均连接第四节点，漏极分别连接所述第一N型晶体管和第二N型晶体管的源极，所述第三N型晶体管的源极连接所述接地端，所述第四N型晶体管的源极通过所述电阻连接所述接地端。

3.根据权利要求2所述的偏置电路，其特征在于，所述第三P型晶体管和第四P型晶体管规格相同。

4.根据权利要求2所述的偏置电路，其特征在于，所述第四N型晶体管的宽长比是所述第三N型晶体管的宽长比的整数倍。

5.根据权利要求1所述的偏置电路，其特征在于，所述第二模块为电流镜模块，第一模块为电流确定模块；

所述电流镜模块包括第三N型晶体管和第四N型晶体管，所述第三N型晶体管和第四N型晶体管的源极连接所述接地端，栅极均连接至第三节点，漏极分别连接所述第一N型晶体管和第二N型晶体管的源极；

所述电流确定模块包括第三P型晶体管、第四P型晶体管和电阻，所述第三P型晶体管和第四P型晶体管的栅极均连接第四节点，漏极分别连接所述第一P型晶体管和第二P型晶体管的源极，所述第四P型晶体管的源极连接所述电源电压，所述第三P型晶体管的源极通过所述电阻连接所述电源电压。

6.根据权利要求5所述的偏置电路，其特征在于，所述第三N型晶体管和第四N型晶体管规格相同。

7.根据权利要求5所述的偏置电路，其特征在于，所述第三P型晶体管的宽长比是所述第四P型晶体管的宽长比的整数倍。

8.根据权利要求2-7任意一项所述的偏置电路，其特征在于，还包括启动电路，分别连接所述第三节点和第四节点。

9.根据权利要求2-7任意一项所述的偏置电路，其特征在于，所述第三P型晶体管和第四P型晶体管的衬底和源极相连。

10.根据权利要求1-7任意一项所述的偏置电路，其特征在于，所述第一P型晶体管和第二P型晶体管规格相同，所述第一N型晶体管和第二N型晶体管规格相同。

11.根据权利要求1-7任意一项所述的偏置电路，其特征在于，所述第一N型晶体管和第二N型晶体管、所述第一P型晶体管和第二P型晶体管形成堆叠式套筒共源共栅管。

12.根据权利要求11所述的偏置电路，其特征在于，所述堆叠式套筒共源共栅管为内部低摆幅自偏置共源共栅管。