TWI454032B - 充電電路 - Google Patents

充電電路 Download PDF

Info

Publication number
TWI454032B
TWI454032B TW101114670A TW101114670A TWI454032B TW I454032 B TWI454032 B TW I454032B TW 101114670 A TW101114670 A TW 101114670A TW 101114670 A TW101114670 A TW 101114670A TW I454032 B TWI454032 B TW I454032B
Authority
TW
Taiwan
Prior art keywords
circuit
charging
current
branch circuit
coupled
Prior art date
Application number
TW101114670A
Other languages
English (en)
Other versions
TW201345122A (zh
Inventor
Chih Ning Chen
Yen Ming Chen
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Priority to TW101114670A priority Critical patent/TWI454032B/zh
Priority to US13/594,869 priority patent/US8487692B1/en
Priority to US13/872,160 priority patent/US20130285738A1/en
Priority to US13/873,246 priority patent/US20130285733A1/en
Publication of TW201345122A publication Critical patent/TW201345122A/zh
Application granted granted Critical
Publication of TWI454032B publication Critical patent/TWI454032B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

充電電路
本發明係指一種充電電路,尤指一種可調整一充電時間及一充電斜率之充電電路,同時提供一軟啟動操作。
舉例來說,習知技術常利用一電壓產生器對一金氧半電晶體電容、一多晶矽電容或一被動電路進行一充電操作或一軟啟動操作。在此,僅以金氧半電晶體電容來作說明。一般來說,金氧半電晶體電容係由金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)形成,其由上而下依序為一金屬層(現多以多晶矽Polycrystalline Silicon來取代)、一氧化物層、一半導體層(P/N-type Semiconductor)構成,結構上形成一金氧半電晶體(MOS)電容。氧化物層的材料常見為二氧化矽,透過氧化物層形成電容器之中介電質(dielectric material),並根據氧化層的厚度和二氧化矽之介電常數(dielectric constant),進一步來決定電容器之電容值,最後由閘極的多晶矽與基極的矽(半導體層)形成金氧半電晶體電容的兩個端點。
請參考第1A圖、第1B圖以及第2圖,其中第1A圖為習知技術對一金氧半電晶體電容MOS_C進行充電之示意圖,第1B圖為金氧半電晶體電容MOS_C於不同工作狀態下所對應之電容值,而第2圖為金氧半電晶體電容MOS_C之一端點電壓VC1隨時間變化之示意圖。如第1A圖和第1B圖所示,金氧半電晶體電容MOS_C係透過一穩定電流源CS持續進行充電,隨著輸入金氧半電晶體電容MOS_C之閘極的電壓值增加,金氧半電晶體電容MOS_C於不同工作狀態下所對應之電容值,亦轉換於一空乏電容值C_del以及一反轉電容值C_inv之間。請繼續參考第2圖,由於金氧半電晶體電容MOS_C之電容值可為空乏電容值C_del或反轉電容值C_inv,因此,端點電壓VC1於金氧半電晶體電容MOS_C之閥值電壓Vth處(大約為0.8伏特)可分別對應至兩條不同斜率的線段,在此情況下,特別於閥值電壓Vth處金氧半電晶體電容MOS_C的電容值將發生劇烈變化。
除此之外,習知技術常利用減少充電電流或是增加金氧半電晶體電容MOS_C之電容值,以減緩對金氧半電晶體電容MOS_C之充電速度來滿足不同需求。然而,上述兩種的操作方式皆存在有潛在問題,例如減少充電電流後,將造成漏電電流極易干擾金氧半電晶體電容MOS_C之充電操作,此外,增加金氧半電晶體電容MOS_C之電容值後,將使電路設計消耗更多的面積,進而造成生產成本的增加。因此,提供一種用於金氧半電晶體電容之充電電路,用以避免充電過程中對應於金氧半電晶體電容MOS_C之充電電壓發生不連續,並提供可調整之一充電斜率及一充電時間之充電操作,進而提供另一種軟啟動操作,已成為本領域重要的議題之一。
因此,本發明之主要目的即在於提供一種充電電路,用以提供一種可調整一充電時間及一充電斜率之充電操作,同時亦提供一軟啟動操作。
本發明揭露一種充電電路,包含有一第一電流鏡,用來接收一輸入電壓;一第二電流鏡,耦接於該第一電流鏡且包含有一第一分支電路以及一第二分支電路,用來接收該輸入電壓;一開關電晶體,耦接於該第一電流鏡以及該第二電流鏡之該第一分支電路,用來根據一開關訊號,決定該開關電晶體之導通情形;一第一電阻,具有一第一電阻值,其一端耦接於該開關電晶體,另一端耦接於一地端;以及一第二電阻,具有一第二電阻值,其一端耦接於該第二電流鏡之該第二分支電路,另一端耦接於該地端;其中,該第一電流鏡以及該第二電流鏡係根據該第一電阻值以及該第二電阻值,以對一負載電路進行一充電操作。
本發明另揭露一種充電電路,包含有一第一電流鏡,包含有一第一分支電路,用來根據一輸入電壓,對應產生一第一導通電流;一第二分支電路,用來根據該輸入電壓,對應產生一第二導通電流;以及一第三分支電路,用來根據該輸入電壓,對應產生一第三導通電流;一第二電流鏡,包含有一第四分支電路,耦接於該第一分支電路,包含有一第一通道寬度;以及一第五分支電路,耦接於該第二分支電路,包含有一第二通道寬度;其中,一負載電路耦接於該第一電流鏡以及該第二電流鏡之間,該第一電流鏡以及該第二電流鏡係根據該第一通道寬度以及該第二通道寬度,對應調整該第一導通電流、該第二導通電流以及該第三導通電流之大小,以對該負載電路進行一充電操作。
本發明另揭露一種充電電路,包含有一驅動電路,用以接收一輸入電壓,以產生一啟動電流;一第一電流鏡,包含有一第一分支電路,用來根據該輸入電壓以及該啟動電流,對應產生一第一導通電流;一第二分支電路,用來根據該輸入電壓以及該啟動電流,對應產生一第二導通電流;以及一第三分支電路,用來根據該輸入電壓以及該啟動電流,對應產生一第三導通電流;一第二電流鏡,包含有一第四分支電路,耦接於該第一分支電路,包含有一第一通道寬度;以及一第五分支電路,耦接於該第二分支電路,包含有一第二通道寬度;一第三電流鏡,耦接於該第一電流鏡且包含有一第六分支電路以及一第七分支電路,用來接收該輸入電壓;一開關電晶體,耦接於該第一電流鏡之該第二分支電路以及該第三電流鏡之該第六分支電路,用來根據一開關訊號,決定該開關電晶體之導通情形;一第一電阻,具有一第一電阻值,其一端耦接於該開關電晶體,另一端耦接於一地端;以及一第二電阻,具有一第二電阻值,其一端耦接於該第三電流鏡之該第七分支電路,另一端耦接於該地端;其中,該第一電流鏡以及該第二電流鏡係根據該第一通道寬度以及該第二通道寬度,對應調整該第一導通電流、該第二導通電流以及該第三導通電流之大小,進而對一負載電路進行一充電操作,或是該第三電流鏡係根據該第一電阻值以及該第二電阻值,以對該負載電路進行該充電操作。
於本發明提供之實施例中,係對應用於不同的負載電路,而負載電路可為一金氧半電晶體電容、一多晶矽電容或一被動電路等被動形式之電路組合。為了方便說明,在此僅以金氧半電晶體電容作為範例,並特別以P型金氧半電晶體電容作為範例,非用以限制本發明之範疇。
請參考第3圖,第3圖為本發明實施例一充電電路30之示意圖。如第3圖所示,充電電路30包含有一第一電流鏡300、一第二電流鏡302、一開關電晶體304、一第一電阻306以及一第二電阻308。第一電流鏡300包含有P型金氧半電晶體MP1、MP2,第二電流鏡302包含有P型金氧半電晶體MP3、MP4,其中電晶體MP1、MP2、MP3以及MP4之源極接收一輸入電壓VIN。開關電晶體304係為一N型金氧半電晶體MN1,電晶體MN1之汲極耦接電晶體MP3之汲極,電晶體MN1之閘極耦接電晶體MP2之汲極並接收一開關訊號SS,電晶體MN1之源極耦接第一電阻306。另外,電晶體MP1、MP2之閘極相互連接至電晶體MP1之汲極,電晶體MP3、MP4之閘極亦相互連接並連接至電晶體MN1之汲極,至於電晶體MP4之汲極耦接第二電阻308。
相較於習知技術,係類似於在電晶體MP2之汲極耦接一金氧半電晶體電容MOS_C,利用第一電流鏡300所產生之一導通電流I_CS直接對金氧半電晶體電容MOS_C進行一充電操作。在本實施例中,藉由開關電晶體304所接收之開關訊號SS,對應導通第二電流鏡302之電晶體MP3、MP4以產生導通電流I_MP3、I_MP4。導通電流I_MP3、I_MP4流經第一電阻306以及第二電阻308後,進一步轉換為輸出電壓VOUT1、VOUT2,以對耦接於輸出電壓VOUT1、VOUT2之另一金氧半電晶體電容(圖中未示)進行充電操作。
請參考第4圖,第4圖為本發明實施例充電電路30相較於習知技術之充電操作之比較示意圖。如第4圖所示,於金氧半電晶體電容MOS_C之充電操作中,受限於金氧半電晶體電容MOS_C之物理特性,將於金氧半電晶體電容MOS_C之一閥值電壓(大約為0.8伏特)附近將產生一轉折點,並對應產生兩段不同的充電斜率。然而,本實施例之充電電路30係利用開關電晶體304導通時所需之閥值電壓(大約亦為0.8伏特),以消除充電操作於習知技術中可能產生的轉折點,進一步地,透過調整第一電阻306及第二電阻308之電阻值,以對應調整輸出電壓VOUT1、VOUT2所對應之充電斜率的斜率變化,進而調整耦接於輸出電壓VOUT1或輸出電壓VOUT2之一充電時間。
值得注意地,如第4圖所示之本實施例係選擇第一電阻306之電阻值為3歐姆,而第二電阻308之電阻值為1歐姆,據此對應產生的輸出電壓VOUT2相較於輸出電壓VOUT1,具有更平緩的充電斜率且更接近一線性充電電壓之操作,使用者亦不需要減少充電電流值,或對應使用面積較大之金氧半電晶體電容MOS_C(對應為較大電容值)來進行充電操作。舉例來說,同時比較第4圖之三條線段,若以先到達充電電壓1伏特左右的時間排序,習知技術係為38.83微秒(μs),輸出電壓VOUT1係為143.08微秒,而輸出電壓VOUT1係為196.64微秒。當然,配合使用者之不同需求,亦可適當調整第一電阻306及第二電阻308之電阻值,進而拉長充電操作的充電時間,並維持大約為線性的充電電壓,以滿足軟啟動之需求,皆為本發明之範疇。
請再參考第5圖,第5圖為本發明實施例另一充電電路50之示意圖。如第5圖所示,充電電路50包含有一第一電流鏡500以及一第二電流鏡502,為了方便起見,第一電流鏡500之實施方式係類似第3圖中第一電流鏡300及第二電流鏡302之結構,包含有一對稱鏡射結構且閘極相互耦接之至少兩個電晶體,為簡潔起見,在此僅畫出部分鏡射之結構以便於說明。第一電流鏡500包含有一第一分支電路5000、一第二分支電路5002以及一第三分支電路5004,其中第一分支電路5000包含有P型金氧半電晶體MP5、MP6,第二分支電路5002包含有P型金氧半電晶體MP7、MP8,至於第三分支電路5004包含有一P型金氧半電晶體MP9。第三電流鏡502包含有一第四分支電路5020以及一第五分支電路5022,其中第四分支電路5020包含有N型金氧半電晶體MN2、MN3,第五分支電路5022包含有N型金氧半電晶體MN4、MN5。
請繼續參考第5圖,於第一電流鏡500中,第一分支電路5000之電晶體MP5、MP6以及第二分支電路5002之電晶體MP7、MP8,係利用疊接(cascode)電晶體之方式所組成,也就是說,電晶體MP5之汲極耦接於電晶體MP6之源極,電晶體MP7之汲極耦接於電晶體MP8之源極,至於電晶體MP5之源極、電晶體MP7之源極以及電晶體MP9之源極係接收輸入電壓VIN。除此之外,於第二電流鏡502中,第四分支電路5020之電晶體MN2、MN3以及第五分支電路5022之電晶體MN4、MN5,亦利用疊接(cascode)電晶體之方式所組成,換句話說,電晶體MN2之源極耦接於電晶體MN3之汲極,電晶體MN4之源極耦接於電晶體MN5之汲極,至於電晶體MN3之源極與電晶體MN5之源極係接一地端GND。至於第一電流鏡500以及第二電流鏡502彼此之連接方式,係由電晶體MP6之汲極耦接於電晶體MN2之汲極,以及電晶體MP8之汲極耦接於電晶體MN4之汲極。另外,電晶體MP9之汲極係耦接於電晶體MP7之汲極,而欲進行充電操作之金氧半電晶體電容MOS_C係耦接於第一電流鏡500與第二電流鏡502之間,利用金氧半電晶體電容MOS_C之一端耦接於電晶體MP8之汲極,另一端耦接於電晶體MP6之汲極,並對應產生一輸出電壓VOUT3。
詳細來說,一電路使用者係可預先調整第二電流鏡502之第四分支電路5020(電晶體MN2、MN3)與第五分支電路5022(電晶體MN4、MN5)之電晶體的通道寬度,以分別決定流經第四分支電路5020與第五分支電路5022之導通電流I_5020、I_5022之比例關係。接著,第一電流鏡500利用電晶體MP5、MP7、MP9接收輸入電壓VIN,以產生導通電流I_5000、I_5002、I_5004。由於電晶體MP6係直接耦接電晶體MN2,且電晶體MP8係直接耦接電晶體MN4,在此情況下,將導通電流I_5002、I_5004加總後並扣除導通電流I_5022之計算結果約略等於導通電流I_5004,俾使導通電流I_5004必須流經金氧半電晶體電容MOS_C所形成之另一導通電路,以形成一充電電流I_ch且滿足節點定律來維持電流守恆,並由充電電流I_ch對金氧半電晶體電容MOS_C來進行充電操作。舉例來說,預設第四分支電路5020之導通電流為0.5微安培(μA)及第五分支電路5022之導通電流為10微安培(亦即兩者1:20),在此情況下,對應設計第一分支電路5000、第二分支電路5002以及第三分支電路5004之導通電流依序為0.5微安培、10微安培以及0.5微安培,據此可得流經金氧半電晶體電容MOS_C之充電電流I_ch為25奈安培(nA),即(10.5-10)/20=25,其中20係為流經第四分支電路5020與第五分支電路5022之導通電流I_5020、I_5022之電流倍率。
至於疊接組成之電晶體MP5、MP6、電晶體MP7、MP8、電晶體MN2、MN3以及電晶體MN4、MN5,係用來穩定流經上述電晶體之導通電流,對應提供輸入電壓VIN之一較大輸入電阻值,當然,本領域具通常知識者係可替換疊接方式,僅包留電晶體MP5、MP7、MN2以及MN4,以分別形成第一分支電路5000、第二分支電路5002、第四分支電路5020以及第五分支電路5022,亦為本發明之範疇。
值得注意地,由於第一電流鏡500與第二電流鏡502上下相互耦接,同時金氧半電晶體電容MOS_C係並聯耦接於第一電流鏡500與第二電流鏡502之間,因此,可利用第一電流鏡500與第二電流鏡502中不同分支電路相互耦接必定流經相同的導通電流,對應增設另一非對稱的分支電路(如本實施例之電晶體MP9),以提供額外的導通電流(如本實施例之I_5004),或是將第二分支電路5002之電晶體MP7與第三分支電路5004之電晶體MP9整合在一起,利用更大的導通寬度,以直接產生導通電流I_5004加總導通電流I_5002的導通電流,最後再由第二分支電路5002輸出導通電流I_5004與導通電流I_5002之總合導通電流,來對金氧半電晶體電容MOS_C進行充電操作。當然,本領域具通常知識者亦可依據相同的概念,透過其他方式以產生穩定的電流源,結合電流鏡對稱/非對稱之分支電路並搭配節點原理,來對金氧半電晶體電容MOS_C進行軟啟動之充電操作,或同時利用充電電路50之概念並結合複數個電流鏡以及分支電路,以同時對複數個金氧半電晶體電容MOS_C進行上述之充電操作,皆為本發明之範疇。
請參考第6圖,第6圖為本發明實施例另一充電電路60之示意圖。如第6圖所示,充電電路60與第5圖之充電電路50相似,唯一不同處係於第一電流鏡500中新增一第六分支電路6000以形成另一第一電流鏡600,也就是說,第一電流鏡600包含有第一分支電路5000(其包含有P型金氧半電晶體MP5、MP6)、第二分支電路5002(其包含有P型金氧半電晶體MP7、MP8)、第三分支電路5004(其包含有一P型金氧半電晶體MP9)以及第六分支電路6000(其包含有P型金氧半電晶體MP10、MP11)。此外,充電電路60更增設一雙極性電晶體(BJT)602且具有一增益參數Beta係為34.4,而雙極性電晶體602之集極耦接於一參考電壓源VR,基極係耦接於金氧半電晶體電容MOS_C一端及電晶體MP6之汲極,以及射極耦接於電晶體MP11之汲極及電晶體MN2之汲極。在此情況下,第一分支電路5000之電晶體MP6與第六分支電路6000之電晶體MP11係同時耦接於第四分支電路5020之電晶體MN2,至於其他的元件連接關係與第5圖之充電電路50相似,在此不贅述。至於上述所提雙極性電晶體(BJT)602之增益參數Beta為34.4,在此僅為示範性說明,本領域具通常知識者係可自行對應調整增益參數Beta之值,以滿足不同的使用需求。
詳細來說,充電電路60於剛啟動時,先由第一分支電路5000以及第六分支電路6000提供導通電流,等到雙極性電晶體602啟動後,則可關閉第一分支電路5000以及第六分支電路6000,單獨由雙極性電晶體602進行運作。雙極性電晶體602係利用其增益參數Beta來縮小充電電路50中電流之計算結果(即導通電流I_5004) 之大小,並透過增益參數Beta之電流放大功能,有效縮小實際流經金氧半電晶體電容MOS_C之充電電流。舉例來說,預設第四分支電路5020之導通電流為3.5微安培及第五分支電路5022之導通電流為35微安培(亦即兩者1:10),在此情況下,對應設計第六分支電路6000、第一分支電路5000、第二分支電路5002以及第三分支電路5004之導通電流依序為0.1微安培、0.1微安培、35微安培以及40.4微安培,據此可得流經金氧半電晶體電容MOS_C之充電電流I_ch1係為11奈安培(nA),即(35.4-35)/34.4=0.011。因此,充電電路60係已提供另一充電電流I_ch1,且具有更小之電流值,以進行金氧半電晶體電容MOS_C之充電操作,提供使用者避免習知技術中產生漏電電流干擾之缺點,或是避免使用面積較大之金氧半電晶體電容MOS_C,進而提供金氧半電晶體電容MOS_C軟啟動之充電操作。
請參考第7圖,第7圖為本發明實施例另一充電電路70之示意圖。如第7圖所示,充電電路70係進一步結合前述實施例(包含有充電電路30與充電電路50),並細微調整部分電路組成與元件連接關係,以實現金氧半電晶體電容MOS_C之充電操作。充電電路70包含有充電電路30之第二電流鏡302(包含有兩個P型金氧半電晶體MP3、MP4)、開關電晶體304(包含有N型金氧半電晶體MN1)、第一電阻306以及第二電阻308;另外,充電電路70亦包含有充電電路50之第一分支電路5000(其包含有P型金氧半電晶體MP5、MP6)、第二分支電路5002(其包含有P型金氧半電晶體MP7、MP8)、第三分支電路5004(其包含有一P型金氧半電晶體MP9)、第四分支電路5020(其包含有N型金氧半電晶體MN2、MN3)以及第五分支電路5022(其包含有N型金氧半電晶體MN4、MN5)。更進一步,充電電路70將第一分支電路5000、第二分支電路5002與第三分支電路5004結合一第六分支電路7000(其包含有P型金氧半電晶體MP12、MP13)以及一第七分支電路7002(其包含有P型金氧半電晶體MP14、MP15),以形成另一第一電流鏡700,並將第四分支電路5020、第五分支電路5022以及一N型金氧半電晶體MN6結合以形成另一第二電流鏡702,並新增一驅動電路704。驅動電路704包含有一開關電晶體7040(其包含一P型金氧半電晶體MP16)、一層疊電晶體7042(其包含有N型金氧半電晶體MN7、MN8)以及一第四電流鏡7044(其包含有N型金氧半電晶體MN9、MN10)。其中,電晶體MP16之源極接收輸入電壓VIN,閘極耦接於電晶體MP13之閘極,而汲極耦接於電晶體MN7之汲極;電晶體MN7之源極耦接於電晶體MN8之汲極,閘極耦接於電晶體MN8之閘極及電晶體MN9之閘極;電晶體MN9之汲極耦接於電晶體MP13之汲極,閘極耦接於電晶體MN10之閘極及電晶體MN10之汲極;電晶體MN8之源極、電晶體MN9之源極與電晶體MN10之源極皆耦接於地端GND,而電晶體MN10之汲極耦接於參考電壓源VR1。
詳細來說,電晶體MN10接收參考電壓源VR1,經由電晶體MN9之複製後產生啟動電流I_SS,同時藉由電晶體MP16接收輸入電壓VIN導通層疊電晶體7042,對應產生一導通電流I_7040,據此提供第一電流鏡700之電晶體MP13、MP15、MP6及MP8之一啟動偏壓,進而驅動第一電流鏡700與第二電流鏡702之操作。第六分支電路7000係提供第七分支電路7002、第一分支電路5000、第二分支電路5002以及第三分支電路5004之導通電流I_7002、I_5000、I_5002、I_5004;至於第七分支電路7002係根據導通電流I_7002,對應產生一導通電流I_7020,同時提供電晶體MN2、MN4之啟動偏壓,進而產生第四分支電路5020以及第五分支電路5022之導通電流I_5020、I_5022,至於第一電流鏡700與第二電流鏡702之充電操作係可參考充電電路50之相關段落與第5圖所示,以利用複數個導通電流之計算結果(即導通電流I_5004=25nA)為一充電電流I_ch2,來進行金氧半電晶體電容MOS_C之充電操作,並對應產生輸出電壓VOUT3。
除此之外,輸出電壓VOUT3係可作為開關電晶體304之開關訊號SS,,以對應控制開關電晶體304之導通情形。電晶體MP3、MP4係根據開關電晶體304之導通情形來對應導通,同時產生導通電流I_MP3、I_MP4,最後再由第一電阻306以及第二電阻308轉為輸出電壓VOUT1、VOUT2,進一步提供可調整充電時間及充電斜率之充電操作,以對耦接於輸出電壓VOUT1或輸出電壓VOUT2之另一金氧半電晶體電容(圖中未示)進行充電操作。由於上述操作亦可參考充電電路30之相關段落與第3圖、第4圖所示,在此不贅述。
簡單來說,充電電路70已可將充電斜率以及充電時間進行調整,並具有更平緩的充電斜率以接近線性之充電電壓操作,進而滿足一軟啟動之需求,同時亦可利用非對稱的分支電路(即電晶體MP9),以提供額外的導通電流(即I_5004)為充電電流I_ch2,來對金氧半電晶體電容MOS_C進行充電操作。請參考第8圖,第8圖為第7圖之充電電路70對應提供不同之輸出電壓之比較示意圖。如第8圖所示,輸出電壓VOUT1、VOUT2與VOUT3係分別對應到不同的線段,使用者可根據不同需求對應調整分支電路之通道寬度或電阻值,進而調整不同線段之斜率變化,以滿足不同程度之軟體動操作需求。舉例來說,本實施例係利用充電電流25奈安培,以對等效電容值為10微微法拉(pF)之金氧半電晶體電容MOS_C進行充電,而從開始充電後到圖中虛直線處,將可於輸出電壓VOUT2增加至0.6伏特時,得到軟啟動操作之充電時間為529微秒。
請再參考第9圖,第9圖為本發明實施例另一充電電路90之示意圖。如第9圖所示,充電電路90係結合前述實施例(包含有充電電路30與充電電路60),與第7圖之充電電路70之結構相似,唯一不同處係第一電流鏡700更包含有第六分支電路6000,以形成另一第一電流鏡900,其他元件連結關係與電路結構係可同時參考充電電路30、充電電路60以及充電電路70,在此不贅述。簡單來說,相較於充電電路70,充電電路90更利用雙極性電晶體602之增益參數Beta,進一步縮小計算結果(即導通電流I_5004=12nA)之大小作為充電電流I_ch3,以縮小實際流經金氧半電晶體電容MOS_C之充電電流I_ch3,避免習知技術中產生漏電電流干擾之缺點,或是避免使用面積較大之金氧半電晶體電容MOS_C,進而提供金氧半電晶體電容MOS_C軟啟動之充電操作。
此外,請再參考第10圖,第10圖為第9圖之充電電路對應提供不同之輸出電壓之比較示意圖。如第10圖所示,輸出電壓VOUT1、VOUT2與VOUT3係分別對應到不同的線段,使用者可根據不同需求對應調整分支電路之通道寬度或電阻值,進而調整不同線段之斜率變化,以滿足不同程度之軟體動操作需求。舉例來說,本實施例係利用充電電流12奈安培,以對等效電容值為6微微法拉之金氧半電晶體電容MOS_C進行充電,而從開始充電後到圖中虛直線處,將可於輸出電壓VOUT2增加至0.6伏特時,得到軟啟動操作之充電時間為491微秒。
更進一步,充電電路70之充電操作可歸納為一充電流程80,如第11圖所示。充電流程80包含有以下步驟:
步驟800:開始。
步驟802:第四電流鏡7044係根據參考電壓源VR1,以產生啟動電流I_SS。
步驟804:開關電晶體7040與層疊電晶體7042係根據輸入電壓VIN與啟動電流I_SS,對應產生啟動偏壓。
步驟806:第一電流鏡700係根據啟動電流I_SS與啟動偏壓,對應產生導通電流I_7002、I_5000、I_5002、I_5004。
步驟808:第二電流鏡702係根據I_7002、第四分支電路5020之通道寬度與第五分支電路5022之通道寬度,對應產生導通電流I_5020、I_5022。
步驟810:第一電流鏡700以及第二電流鏡702係根據導通電流I_5002、I_5004、I_5020、I_5022,產生金氧半電晶體電容MOS_C之充電電流I_ch2,以對金氧半電晶體電容MOS_C進行充電操作。
步驟812:結束。
更進一步,充電電路90之充電操作可歸納為一充電流程40,如第12圖所示。充電流程40包含有以下步驟:
步驟400:開始。
步驟402:第四電流鏡7044係根據參考電壓源VR1,以產生啟動電流I_SS。
步驟404:開關電晶體7040與層疊電晶體7042係根據輸入電壓VIN與啟動電流I_SS,對應產生啟動偏壓。
步驟406:第一電流鏡900係根據啟動電流I_SS與啟動偏壓,對應產生導通電流I_7002、I_5000、I_5002、I_5004。
步驟408:第二電流鏡702係根據I_7002、第四分支電路5020之通道寬度與第五分支電路5022之通道寬度,對應產生導通電流I_5020、I_5022。
步驟410:第一電流鏡700係根據雙極性電晶體602之增益參數Beta以及導通電流I_5020、I_5022,進一步調整導通電流I_5002、I_5004之大小。
步驟412:第一電流鏡700以及第二電流鏡702係根據調整後之導通電流I_5002、I_5004以及導通電流I_5020、I_5022,產生金氧半電晶體電容MOS_C之充電電流I_ch3,以對金氧半電晶體電容MOS_C進行充電操作。
步驟414:結束。
除此之外,充電電路30之充電操作可歸納為一充電流程20,以新增於步驟810以及步驟412之後,如第13圖所示。充電流程20包含有以下步驟:
步驟200:開始。
步驟202:根據第五分支電路5022之導通情形,產生開關訊號SS。
步驟204:根據開關訊號SS,控制開關電晶體304之導通情形。
步驟206:第二電流鏡302係根據開關電晶體304之導通情形,對應產生導通電流I_MP3、I_MP4。
步驟208:第二電流鏡302之導通電流I_MP3、I_MP4係根據第一電阻306及第二電阻308之電阻值,進一步產生輸出電壓VOUT1、VOUT2,以對金氧半電晶體電容MOS_C進行充電操作。
步驟210:結束。
充電流程80、充電流程40與充電流程20之詳細操作,係可參考充電電路70、充電電路90與充電電路30之相關段落與第7圖、第9圖與第3圖所示,在此不贅述。因此,本領域具通常知識者可任意組合充電流程20於步驟810以及步驟412之後,或是單獨使用充電流程80或充電流程40;當然充電流程20亦可自行獨立操作,透過搭配一穩定電流源(如第一電流鏡300)以及開關訊號,即可達到轉換導通電流I_MP3、I_MP4為輸出電壓VOUT1、VOUT2,非用以限制本發明之範疇。
除此之外,如下圖表格所示,相較於習知技術僅單純利用穩定電流源CS(如第1A圖所示)對金氧半電晶體電容MOS_C進行充電操作,不但需要面對小電流抗雜訊能力較弱的問題,且所對應之等效電容值亦較大。本發明所提供之充電電路70、90,可利用電流差值產生不易受干擾之小電流,且可使用較小的等效電容值(即對應為較小的電路設計面積),以提供近似於習知技術之等長充電時間,應已提高充電電路70、90之應用範圍。
值得注意地,本發明不同的實施例中,僅繪出代表性的電晶體組合結構,例如於第5圖之充電電路50中,第一電流鏡500係全部以P型金氧半電晶體組成,對應地第二電流鏡502係全部以N型金氧半電晶體組成,以輸出不同的遞增輸出電壓。當然,本領域具通常知識者,係可依據本發明之概念將第一電流鏡500全部換成N型金氧半電晶體組成,至於第二電流鏡502係全部以P型金氧半電晶體組成,據以輸出不同的遞減輸出電壓,同理也可應用於充電電路30、60、70、90之實現方式中,當然上述使用之P型金氧半電晶體或N型金氧半電晶體,亦可根據使用者需求任意交錯組合來相互使用。至於本發明係針對P型金氧半電晶體電容進行說明,本領域具通常知識者係可配合不同的電路需求,增添/修飾/改變本發明之充電電路30、50、60、70、90,以對應適用於多晶矽電容或被動電路等被動形式之電路組合,以達到可調整充電時間及充電斜率之充電操作,並同時提供軟啟動操作,皆為本發明之範疇。除此之外,本發明所使用之P型金氧半電晶體或N型金氧半電晶體,以可避免基板效應(body effect)的影響,故不需額外限制基極(bulk/body)之接腳位置。
綜上所述,本發明係提供複數個充電電路,第一實施例係利用一開關訊號控制一開關電晶體,對應導通一電流鏡並產生之複數個導通電流,再利用複數個導通電流流經不同電阻以轉換為輸出電壓,來對金氧半電晶體進行一充電操作;第二實施例係利用至少兩個電流鏡上下相互耦接,其中一電流鏡係包含有非對稱之一分支電路,以提供額外之導通電流來對金氧半電晶體進行充電操作;第三實施例係結合第一實施例與第二實施例,以同時對金氧半電晶體進行充電操作;第四實施例係修改第二實施例以包含另一雙極性電晶體,藉由雙極性電晶體之電流放大功效並結合第一實施例,以對金氧半電晶體進行一充電操作。在此情況下,本發明實施例係可避免習知技術中產生漏電電流干擾之缺點,或是避免使用面積較大之金氧半電晶體電容,另外更可調整充電操作中之一充電時間與一充電斜率,同時提供另一種軟啟動操作,以對應提高充電電路之應用範圍,且皆適用於多晶矽電容或被動電路等被動形式之電路組合。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
30、50、60、70、90...充電電路
300...第一電流鏡
302...第二電流鏡
304...開關電晶體
306...第一電阻
308...第二電阻
500...第一電流鏡
5000...第一分支電路
5002...第二分支電路
5004...第三分支電路
502...第二電流鏡
5020...第四分支電路
5022...第五分支電路
600...第一電流鏡
6000...第六分支電路
602...雙極性電晶體
70...充電電路
700...第一電流鏡
7000...第六分支電路
702...第二電流鏡
704...驅動電路
7040...開關電晶體
7042...層疊電晶體
7044...第四電流鏡
900...第一電流鏡
20、40、80...充電流程
200、202、204、206、208、210、400、402、404、406、408、410、412、414、800、802、804、806、808、810、812...步驟
CS...穩定電流源
C_del...空乏電容值
C_inv...反轉電容值
GND...地端
I_SS...啟動電流
I_5000、I_5002、I_5004、I_5020、I_5022、I_7002、I_7020、I_7040、I_MP3、I_MP4、I_CS...導通電流
I_ch、I_ch1、I_ch2、I_ch3...充電電流
MOS_C...金氧半電晶體電容
MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10、MP11、MP12、MP13、MP14、MP15、MP16、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10...電晶體
SS...開關訊號
VC1...端點電壓
VIN...輸入電壓
VR、VR1...參考電壓源
VOUT1、VOUT2、VOUT3...輸出電壓
Vth...閥值電壓
第1A圖為習知技術對一金氧半電晶體電容進行充電之示意圖。
第1B圖為金氧半電晶體電容於不同工作狀態下所對應之電容值。
第2圖為金氧半電晶體電容之一端點電壓隨時間變化之示意圖。
第3圖為本發明實施例一充電電路之示意圖。
第4圖為本發明實施例充電電路相較於習知技術之充電操作之比較示意圖。
第5圖為本發明實施例另一充電電路之示意圖。
第6圖為本發明實施例另一充電電路之示意圖。
第7圖為本發明實施例另一充電電路之示意圖。
第8圖為第7圖之充電電路對應提供不同之輸出電壓之比較示意圖。
第9圖為本發明實施例另一充電電路之示意圖。
第10圖為第9圖之充電電路對應提供不同之輸出電壓之比較示意圖。
第11圖為本發明實施例一充電流程之流程圖。
第12圖為本發明實施例另一充電流程之流程圖。
第13圖為本發明實施例另一充電流程之流程圖。
302...第二電流鏡
304...開關電晶體
306...第一電阻
308...第二電阻
5000...第一分支電路
5002...第二分支電路
5004...第三分支電路
5020...第四分支電路
5022...第五分支電路
70...充電電路
700...第一電流鏡
7000...第六分支電路
702...第二電流鏡
704...驅動電路
7040...開關電晶體
7042...層疊電晶體
7044...第四電流鏡
GND...地端
I_SS...啟動電流
I_5000、I_5002、I_5004、I_5020、I_5022、I_7002、I_7020、I_7040...導通電流
I_ch2...充電電流
MOS_C...金氧半電晶體電容
MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP12、MP13、MP14、MP15、MP16、MN1、MN2、MN3、MN4、MN5、MN6、MN7、MN8、MN9、MN10...電晶體
SS...開關訊號
VIN...輸入電壓
VR、VR1...參考電壓源
VOUT1、VOUT2、VOUT3...輸出電壓

Claims (42)

  1. 一種充電電路,包含有:一第一電流鏡,用來接收一輸入電壓;一第二電流鏡,耦接於該第一電流鏡且包含有一第一分支電路以及一第二分支電路,用來接收該輸入電壓;一開關電晶體,耦接於該第一電流鏡以及該第二電流鏡之該第一分支電路,用來根據一開關訊號,決定該開關電晶體之導通情形;一第一電阻,具有一第一電阻值,其一端耦接於該開關電晶體,另一端耦接於一地端;以及一第二電阻,具有一第二電阻值,其一端耦接於該第二電流鏡之該第二分支電路,另一端耦接於該地端;其中,該第一電流鏡以及該第二電流鏡係根據該第一電阻值以及該第二電阻值,以對一負載電路進行一充電操作。
  2. 如請求項1所述之充電電路,其中該第二電流鏡之該第一分支電路以及該第一分支電路係分別流經一第一導通電流以及一第二導通電流,利用該第一電阻以及該第二電阻轉換該第一導通電流以及該第二導通電流為一第一輸出電壓以及一第二輸出電壓,以對該負載電路進行該充電操作。
  3. 如請求項1所述之充電電路,其中該充電操作包含有產生至少一充電斜率,以對該負載電路進行該充電操作。
  4. 如請求項3所述之充電電路,其係根據該開關電晶體之一閥值電壓,以產生該充電斜率。
  5. 如請求項3所述之充電電路,其係透過調整該第一電阻值以及該第二電阻值之比值,以調整該充電斜率之一斜率變化。
  6. 如請求項5所述之充電電路,其係根據該充電斜率之該斜率變化,進而調整該充電操作之一充電時間。
  7. 如請求項3所述之充電電路,其中該充電斜率僅包含有單一斜率值且不包含有一轉折點。
  8. 如請求項1所述之充電電路,其中該第一電流鏡包含有一第一P型金氧半電晶體與一第二P型金氧半電晶體,該第二電流鏡包含有一第三P型金氧半電晶體與一第四P型金氧半電晶體。
  9. 如請求項8所述之充電電路,其中該開關電晶體係為一N型金氧半電晶體,包含有一閘極耦接於該第二P型金氧半電晶體之一汲極,一汲極耦接於該第三P型金氧半電晶體之一汲極,以及一源極耦接於該第一電阻。
  10. 如請求項1所述之充電電路,其中該第一電流鏡更包含有一第三導通電流,該負載電路係耦接於該第一電流鏡,利用該第三導通電流以對該負載電路進行該充電操作。
  11. 如請求項1所述之充電電路,其中該負載電路係為一金氧半電晶體電容、一多晶矽電容或一被動電路。
  12. 如請求項1所述之充電電路,其中該充電操作更包含同時提供該負載電路一軟啟動操作。
  13. 一種充電電路,包含有:一第一電流鏡,包含有:一第一分支電路,用來根據一輸入電壓,對應產生一第一導通電流;一第二分支電路,用來根據該輸入電壓,對應產生一第二導通電流;以及一第三分支電路,用來根據該輸入電壓,對應產生一第三導通電流;一第二電流鏡,包含有;一第四分支電路,耦接於該第一分支電路,包含有一第一通道寬度;以及一第五分支電路,耦接於該第二分支電路,包含有一第二通道寬度;其中,一負載電路耦接於該第一電流鏡以及該第二電流鏡之間,該第一電流鏡以及該第二電流鏡係根據該第一通道寬度以及該第二通道寬度,對應調整該第一導通電流、該第二導通電流以及該第三導通電流之大小,以對該負載電路進行一充電操作。
  14. 如請求項13所述之充電電路,其中該第二電流鏡係根據該第一導通電流、該第一通道寬度以及該第二通道寬度,對應產生一第四導通電流以及一第五導通電流分別流經該第四分支電路以及該第五分支電路。
  15. 如請求項14所述之充電電路,其中該第一分支電路以及該第二分支電路係皆為兩個P型金氧半電晶體所疊接組成,該第四分支電路以及該第五分支電路係皆為兩個N型金氧半電晶體所疊接組成,而該電容式電晶體之一端係耦接於該第一分支電路其中之一P型金氧半電晶體之一端,另一端係耦接於該第二分支電路其中之一P型金氧半電晶體之一端。
  16. 如請求項15所述之充電電路,其係利用該第二導通電流加總該第三導通電流並扣除該第五導通電流之一計算結果,以對該負載電路進行該充電操作。
  17. 如請求項16所述之充電電路,其中該第一電流鏡更包含一第六分支電路,該第六分支電路係為兩個P型金氧半電晶體所疊接組成。
  18. 如請求項17所述之充電電路,其更包含有一雙極性電晶體,包含有一射極係耦接該第六分支電路之一端,一基極係耦接於該負載電路以及該第一分支電路其中之該P型金氧半電晶體之該端,以及一集極耦接於一參考電壓源。
  19. 如請求項18所述之充電電路,其中該雙極性電晶體係為一NPN型電晶體且包含有一增益參數。
  20. 如請求項19所述之充電電路,其更利用該增益參數對該計算結果進行一電流放大功能,以對該負載電路進行該充電操作。
  21. 如請求項13所述之充電電路,其中該負載電路係為一金氧半電晶體電容、一多晶矽電容或一被動電路。
  22. 如請求項13所述之充電電路,其中該充電操作更包含同時提供該負載電路一軟啟動操作。
  23. 如請求項13所述之充電電路,其中該第二分支電路以及該第三分支電路係整合為一整合分支電路,對應提供一整合導通電流,且該整合導通電流係為該第二導通電流以及該第三導通電流之總合。
  24. 一種充電電路,包含有:一驅動電路,用以接收一輸入電壓,以產生一啟動電流;一第一電流鏡,包含有:一第一分支電路,用來根據該輸入電壓以及該啟動電流,對應產生一第一導通電流;一第二分支電路,用來根據該輸入電壓以及該啟動電流,對應產生一第二導通電流;以及一第三分支電路,用來根據該輸入電壓以及該啟動電流,對應產生一第三導通電流;一第二電流鏡,包含有;一第四分支電路,耦接於該第一分支電路,包含有一第一通道寬度;以及一第五分支電路,耦接於該第二分支電路,包含有一第二通道寬度;一第三電流鏡,耦接於該第一電流鏡且包含有一第六分支電路以及一第七分支電路,用來接收該輸入電壓;一開關電晶體,耦接於該第一電流鏡之該第二分支電路以及該第三電流鏡之該第六分支電路,用來根據一開關訊號,決定該開關電晶體之導通情形;一第一電阻,具有一第一電阻值,其一端耦接於該開關電晶體,另一端耦接於一地端;以及一第二電阻,具有一第二電阻值,其一端耦接於該第三電流鏡之該第七分支電路,另一端耦接於該地端;其中,該第一電流鏡以及該第二電流鏡係根據該第一通道寬度以及該第二通道寬度,對應調整該第一導通電流、該第二導通電流以及該第三導通電流之大小,進而對一負載電路進行一充電操作,或是該第三電流鏡係根據該第一電阻值以及該第二電阻值,以對該負載電路進行該充電操作。
  25. 如請求項24所述之充電電路,其中該第二電流鏡係根據該第一導通電流、該第一通道寬度以及該第二通道寬度,對應產生一第四導通電流以及一第五導通電流,分別流經該第四分支電路以及該第五分支電路。
  26. 如請求項25所述之充電電路,其中該第一分支電路以及該第二分支電路係皆為兩個P型金氧半電晶體所疊接組成,該第四分支電路以及該第五分支電路係皆為兩個N型金氧半電晶體所疊接組成,而該電容式電晶體之一端係耦接於該第一分支電路其中之一P型金氧半電晶體之一端,另一端係耦接於該第二分支電路其中之一P型金氧半電晶體之一端。
  27. 如請求項26所述之充電電路,其係利用該第二導通電流加總該第三導通電流並扣除該第五導通電流之一計算結果,以對該負載電路進行該充電操作。
  28. 如請求項27所述之充電電路,其中該第一電流鏡更包含一第八分支電路,該第八分支電路係為兩個P型金氧半電晶體所疊接組成。
  29. 如請求項28所述之充電電路,其更包含有一雙極性電晶體,包含有一射極係耦接該第八分支電路之一端,一基極係耦接於該負載電路以及該第一分支電路其中之該P型金氧半電晶體之該端,以及一集極耦接於一參考電壓源。
  30. 如請求項29所述之充電電路,其中該雙極性電晶體係為一NPN型電晶體且包含有一增益參數。
  31. 如請求項30所述之充電電路,其更利用該增益參數對該計算結果進行一電流放大功能,以對該負載電路進行該充電操作。
  32. 如請求項24所述之充電電路,其中該第三電流鏡之該第六分支電路以及該第七分支電路係分別流經一第六導通電流以及一第七導通電流,利用該第一電阻以及該第二電阻轉換該第六導通電流以及該第七導通電流為一第一輸出電壓以及一第二輸出電壓,以對該負載電路進行該充電操作。
  33. 如請求項24所述之充電電路,其中該充電操作包含產生至少一充電斜率,以對該負載電路進行該充電操作。
  34. 如請求項33所述之充電電路,其係根據該開關電晶體之一閥值電壓,以產生該充電斜率。
  35. 如請求項33所述之充電電路,其係透過調整該第一電阻值以及該第二電阻值之比值,以調整該充電斜率之一斜率變化。
  36. 如請求項35所述之充電電路,其係根據該充電斜率之該斜率變化,進而調整該充電操作之一充電時間。
  37. 如請求項33所述之充電電路,其中該充電斜率僅包含有單一斜率值且不包含有一轉折點。
  38. 如請求項24所述之充電電路,其中該第六分支電路係為一第一P型金氧半電晶體,該第七分支電路係為一第二P型金氧半電晶體。
  39. 如請求項38所述之充電電路,其中該開關電晶體係為一N型金氧半電晶體,包含有一閘極耦接於該第一P型金氧半電晶體之一汲極,一汲極耦接於該第二P型金氧半電晶體之一汲極,以及一源極耦接於該第一電阻。
  40. 如請求項24所述之充電電路,其中該負載電路係為一金氧半電晶體電容、一多晶矽電容或一被動電路。
  41. 如請求項24所述之充電電路,其中該充電操作更包含同時提供該負載電路一軟啟動操作。
  42. 如請求項24所述之充電電路,其中該第二分支電路以及該第三分支電路係整合為一整合分支電路,對應提供一整合導通電流,且該整合導通電流係為該第二導通電流以及該第三導通電流之總合。
TW101114670A 2012-04-25 2012-04-25 充電電路 TWI454032B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101114670A TWI454032B (zh) 2012-04-25 2012-04-25 充電電路
US13/594,869 US8487692B1 (en) 2012-04-25 2012-08-26 Voltage generator with adjustable slope
US13/872,160 US20130285738A1 (en) 2012-04-25 2013-04-29 Voltage Generator With Adjustable Slope
US13/873,246 US20130285733A1 (en) 2012-04-25 2013-04-30 Voltage Generator With Adjustable Slope

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101114670A TWI454032B (zh) 2012-04-25 2012-04-25 充電電路

Publications (2)

Publication Number Publication Date
TW201345122A TW201345122A (zh) 2013-11-01
TWI454032B true TWI454032B (zh) 2014-09-21

Family

ID=48749048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101114670A TWI454032B (zh) 2012-04-25 2012-04-25 充電電路

Country Status (2)

Country Link
US (3) US8487692B1 (zh)
TW (1) TWI454032B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012034496A (ja) * 2010-07-30 2012-02-16 Canon Inc 高電圧発生装置及び画像形成装置
TWI483544B (zh) * 2012-03-16 2015-05-01 Upi Semiconductor Corp 電容放大電路及其操作方法
EP2767838B1 (en) * 2013-02-13 2017-10-18 Dialog Semiconductor GmbH Static offset reduction in a current conveyor
CN105322587B (zh) * 2014-07-28 2019-02-26 神讯电脑(昆山)有限公司 行动电源装置及其电流输出方法
EP3057236B1 (en) * 2015-02-13 2019-09-04 Nxp B.V. Driver circuit for single wire protocol slave unit
US10133292B1 (en) * 2016-06-24 2018-11-20 Cadence Design Systems, Inc. Low supply current mirror
CN106877641B (zh) * 2017-04-12 2018-10-26 电子科技大学 一种用于dc-dc变换器的软启动电路
US10439421B2 (en) * 2017-07-31 2019-10-08 Dialog Semiconductor (Uk) Limited Linear charger circuit and method of operating linear charger circuit
WO2021026794A1 (en) * 2019-08-14 2021-02-18 Texas Instruments Incorporated Capacitance measuring system and method
WO2021040154A1 (ko) * 2019-08-30 2021-03-04 서울과학기술대학교 산학협력단 전류 메모리 장치
KR102296454B1 (ko) * 2019-08-30 2021-09-02 서울과학기술대학교 산학협력단 전류 메모리 장치
US11971735B2 (en) * 2019-11-01 2024-04-30 Texas Instruments Incorporated Low area frequency compensation circuit and method
CN115102384B (zh) * 2022-07-15 2023-07-18 深圳市单源半导体有限公司 软启动控制电路及其控制方法和供电电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245273A (en) * 1991-10-30 1993-09-14 Motorola, Inc. Bandgap voltage reference circuit
US6774711B2 (en) * 2002-11-15 2004-08-10 Atmel Corporation Low power bandgap voltage reference circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITRM20020236A1 (it) * 2002-04-30 2003-10-30 Micron Technology Inc Riferimento di tensione del tipo band-gap.
US8188785B2 (en) * 2010-02-04 2012-05-29 Semiconductor Components Industries, Llc Mixed-mode circuits and methods of producing a reference current and a reference voltage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245273A (en) * 1991-10-30 1993-09-14 Motorola, Inc. Bandgap voltage reference circuit
US6774711B2 (en) * 2002-11-15 2004-08-10 Atmel Corporation Low power bandgap voltage reference circuit

Also Published As

Publication number Publication date
US20130285738A1 (en) 2013-10-31
US8487692B1 (en) 2013-07-16
US20130285733A1 (en) 2013-10-31
TW201345122A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
TWI454032B (zh) 充電電路
JP3765433B2 (ja) 基板電圧を所望の値に維持するための回路及び方法
TWI259346B (en) Voltage regulator
TWI696058B (zh) 電壓電流轉換電路以及具備該電路的開關調節器
TW201339785A (zh) 具可調適米勒補償的電壓調節器
US8786324B1 (en) Mixed voltage driving circuit
US7276961B2 (en) Constant voltage outputting circuit
TW200919130A (en) Voltage regulator
US10401891B2 (en) Reference voltage circuit and semiconductor device
JP6582594B2 (ja) 演算増幅回路
JP3680122B2 (ja) 基準電圧発生回路
JP2004086750A (ja) バンドギャップ回路
US20140176230A1 (en) High-Voltage Tolerant Biasing Arrangement Using Low-Voltage Devices
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
TW201330447A (zh) 電容之充電電路
US10095260B2 (en) Start-up circuit arranged to initialize a circuit portion
TWI644195B (zh) 緩衝級和控制電路
JP3343168B2 (ja) 基準電圧回路
CN113866486A (zh) 一种超低电源电压检测电路
JP2012059097A (ja) 基準電圧発生回路及びそれを用いた電源装置
TWI493564B (zh) 基極驅動電流感測放大器及其操作方法
KR100622350B1 (ko) 저전압 디지털 cmos 공정에서 다른 문턱 전압을 가지는 mosfet들을 이용한 적층형 cmos 커런트 미러
US10877504B2 (en) Low-voltage reference current circuit
CN112860001B (zh) 一种快速电流镜电路
TWI657249B (zh) 電流感測電路