JP3343168B2 - 基準電圧回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は，基準電圧回路を内蔵
する半導体集積回路装置，例えば基準電圧発生用ＩＣや
レギュレータＩＣ、ＤＣ−ＤＣコンバータＩＣ、ＡＣ−
ＤＣコンバータＩＣといった電圧変換器、電圧検出Ｉ
Ｃ、ＡＤコンバータ、その他ＩＣにおける基準電圧を発
生するための回路および，定電流回路を内蔵している半
導体集積回路装置の定電流を発生するための基準電圧回
路に関し，特にＭＯＳＦＥＴ（絶縁ゲート型電界効果ト
ランジスタ）により構成された半導体集積回路装置に内
蔵される基準電圧回路に利用して有効な技術に関するも
のである。

【０００２】

【従来の技術】従来のＭＯＳトランジスタを用いた基準
電圧回路としては、特許公告公報平４−６５５４６にあ
るディプレッションタイプのＭＯＳトランジスタとエン
ハンスタイプのＭＯＳトランジスタを直列に接続した基
準電圧回路が多く使われていた。従来の基準電圧回路は
消費電力も少なくかつ温度係数を調節できるという利点
をもっていたが、消費電力を少なくしようとすると出力
インピーダンスが大きくなるという欠点をもっていた。
つまりＣＭＯＳＩＣ等においてその特徴である低消費電
流を生かした構成にしようとすると、ディプレッション
タイプのＭＯＳトランジスタとエンハンスタイプのＭＯ
Ｓトランジスタに流す電流を少なくする必要があるが、
その場合には出力インピーダンスが高くなってしまう。
具体的に説明すると従来の基準電圧回路の出力端子を例
えばＭＯＳ電圧比較器のゲート端子に接続し他の入力電
圧との比較回路を構成すると、他の入力電圧が基準電圧
回路の出力電圧付近になると電圧比較器の出力が反転動
作する電圧検出器となるが、反転動作が起ると、電圧検
出器を構成するＭＯＳトランジスタのゲート端子とドレ
イン端子間に存在する寄生容量の為電圧検出器の出力電
圧の変動が基準電圧回路の出力に伝わり、一時的に基準
電圧回路の出力電圧がずれてしまうという不具合が生ず
る。こういった電圧検出回路は従来電池電圧を検出する
という目的に多く使われ高速動作が必要となる事が少な
かったため大きな問題にはならなかった。しかし近年に
なって携帯機器の小型化と軽量化の為、消費電力の少な
いＤＣ−ＤＣコンバータが多く求められるようになっ
た。このＤＣ−ＤＣコンバータ内部にも基準電圧と他の
入力電圧を比較する電圧検出器が必要となるが、ＤＣ−
ＤＣコンバータの場合は高速に比較動作をする必要があ
り、従来の基準電圧回路では実現が難しかった。

【０００３】特許公告公報平 ４−６５５４６にあるデ
ィプレッションタイプのＭＯＳトランジスタとエンハン
スタイプのＭＯＳトランジスタを直列に接続した、従来
の基準電圧回路では、出力電流を取り出すと出力電圧値
自体が変わってしまうという、致命的欠点をもってい
た。つまり基準電圧回路を半導体集積回路内に形成し、
基準電圧回路出力を半導体集積回路外に取り出すと、抵
抗性の負荷を付ければもちろんのこと、リーク電流によ
ってさえ基準電圧回路の出力電圧が変わってしまうこと
があり、基準電圧回路出力を半導体集積回路外に直接取
り出すことは難しかった。すなわち電圧変換器等におい
て基準電圧出力を半導体集積回路外部に取り出した応用
回路が多く用いられているが、これらの応用を可能にし
ようとすると差動アンプなどのインピーダンス変換回路
を追加し、インピーダンス変換回路の出力を半導体集積
回路外部に取り出す必要かあった。しかし、インピーダ
ンス変換回路の追加はチップ面積の増加や、消費電力の
増加をまねくと同時に、インピーダンス変換回路の誤差
が精度低下をまねくという欠点を生じた。

【０００４】特許公告公報 平４−６５５４６にあるデ
ィプレッションタイプのＭＯＳトランジスタとエンハン
スタイプのＭＯＳトランジスタを直列に接続した、従来
の基準電圧回路では、基準電圧回路の出力電圧はディプ
レッションタイプのＭＯＳトランジスタとエンハンスタ
イプのＭＯＳトランジスタのスレショールド電圧の和で
決まってしまい、基準電圧回路の出力電圧を調節するこ
とはできなかった。従って、従来の基準電圧回路を電圧
変換器や電圧検出器に応用すると、電圧変換器の出力電
圧、電圧検出器の検出電圧は基準電圧回路の出力電圧と
電圧変換器の出力電圧、電圧検出器の検出電圧との倍率
を調節するという方法でしか調節できなかった。つまり
基準電圧回路とは別に必ず電圧調整回路が必要になり、
チップ面積の増加や消費電力の増加につながるという欠
点を持っていた。さらに、複数の電圧変換器や、複数の
電圧検出器を半導体集積回路内に内蔵した例ではもっと
大きな欠点となった。つまり、従来の基準電圧回路で複
数の電圧変換器や、複数の電圧検出器、の出力電圧や検
出電圧を調節しようよすると、一度基準電圧を調節した
第２の基準電圧出力を作ってさらに各々の電圧変換器や
電圧検出器、に対する倍率を調節する第１の方法と、各
々の電圧変換器や電圧検出器、に対する倍率を個別に調
節する第２の方法がある。しかし、第１の方法では２回
の調節により、調節による誤差が２重になって著しく精
度が低下するという欠点が生じ、第２の方法では調節箇
所が多くなってしまい、より大きなチップ面積の増加や
消費電力の増加につながるという欠点を生じた。

【０００５】また従来の特許公告公報 平４−６５５４
６にある従来の基準電圧回路では、電圧変換器の出力電
圧や電圧検出器の検出電圧が高い場合、基準電圧出力と
電圧変換器の出力電圧や電圧検出器の検出電圧との倍率
が大きくなる。つまり高い電圧を一旦低い電圧に変換
し、低い電圧で比較動作や、誤差増幅動作をおこなうこ
とになり大きな誤差を生じる、従って電圧変換器の出力
電圧や電圧検出器の検出電圧が高い場合に精度が低下す
るという重大な欠点を生じた。

【０００６】また従来の特許公告公報 平４−６５５４
６にあるディプレッションタイプのＭＯＳトランジスタ
とエンハンスタイプのＭＯＳトランジスタを直列に接続
した基準電圧回路では、電源電圧が高くなると電源電圧
のほとんどがディプレッションタイプのＭＯＳトランジ
スタのソース端子とドレイン端子間にかかつてしまうこ
とから電源電圧が高くなるに従って出力電圧がずれてし
まうという欠点を持っていた。この欠点を克服しようと
するとＭＯＳトランジスタのデバイス構造を工夫し、す
なわち望ましくは低い不純物濃度のドレイン拡散層をも
ったＬＤＤとよばれているＭＯＳトランジスタ構造を形
成し得る、より高度なプロセス技術を駆使した生産ライ
ンを構築する必要があった。つまり一般的ＮチャネルＭ
ＯＳトランジスタ，例えばゲート酸化膜厚２００〜８０
０オングストロームのＭＯＳトランジスタにおいてはソ
ース端子、ドレイン端子間に約７Ｖ以上の電圧が印加さ
れるとホットエレクトロンの発生による基板電流増加に
より急激な飽和特性の劣化がみられ、従来の基準電圧回
路では９Ｖ以上の電圧がかかると良好な出力特性を維持
することは困難であった、従って９Ｖ程度以上のＩＣに
おいてもさまざまな工夫を必要とする欠点があった。

【０００７】また従来の特許公告公報 平４−６５５４
６にあるディプレッションタイプのＭＯＳトランジスタ
とエンハンスタイプのＭＯＳトランジスタを直列に接続
した基準電圧回路では、負荷回路に、負荷変動の大きい
すなわち負荷出力が高速にオンオフを繰り返す場合、先
に述べたように基準電圧出力がその影響で短期間変動し
てしまうという欠点を持っていた。従って複数の回路に
基準電圧の出力を供給していてかつ、基準電圧回路の出
力電圧が短期間でも変動してしまうと不都合がある場合
には、供給回路ごとに基準電圧回路を用意する必要があ
った。従来の基準電圧回路は低消費電流、例えば１μＡ
以下の消費電流で基準電圧を発生させようとすると、デ
ィプレッションタイプのＭＯＳトランジスタとエンハン
スタイプのＭＯＳトランジスタとして、チャネル長１０
０μｍチャネル幅１０μｍ程度のＭＯＳトランジスタが
必要で、一回路当りでも３０００平方ミクロンメーター
程度の面積を必要とし複数回路を形成するには、非常に
多くの半導体集積回路上の面積が必要であった。従っ
て、従来の基準電圧回路を複数個半導体集積回路に内蔵
し、複数の基準電圧出力が供給されている回路を完定に
動作することはすぐにコストの高さに結びつくという欠
点を持っていた。

【０００８】さらに従来の特許公告公報 平４−６５５
４６にある従来の基準電圧回路では基準電圧回路の出力
の温度係数を調節することは容易であったが、温度係数
を自由に調節できる定電流回路を実現することが難しか
った。特に温度計数が小さな定電流回路を実現すること
が難しかった。つまり温度係数の小さな基準電圧回路の
出力をＭＯＳトランジスタのゲート端子に接続し定電流
回路を形成するとＭＯＳトランジスタのスレッショール
ド電圧の温度による変化の為、温度により定電流回路の
電流値が変化してしまうという不具合が生ずる。従来の
基準電圧回路でもディプレッションタイプのＭＯＳトラ
ンジスタの導電係数とエンハンスタイプのＭＯＳトラン
ジスタの導電係数を調整して基準電圧回路の出力電圧に
温度係数をつけて基準電圧回路の出力がゲート端子に接
続されたＭＯＳトランジスタのスレッショールド電圧の
温度変化を打ち消すことによってある程度まで温度係数
の小さな定電流回路を作ることはできたが理論的に温度
係数のない定電流回路を実現することは不可能であっ
た。

【０００９】

【発明が解決しようとする課題】この発明が解決しよう
とする第１の課題は、従妄の基準電圧回路の利点であっ
た低消費電力である、基準電圧回路出力電圧の温度係数
が調節できるという特徴を有するとともに、さらに出力
インピーダンスが小さく、基準電圧回路の出力の半導体
集積回路外への取りだしも、基準電圧回路の出力からの
出力電流の取りだしも可能である基準電圧回路を実現
し、従来の基準電圧回路では応用が難しかった電圧変換
器やその他の出力インピーダンスが低い基準電圧回路を
必要とする応用分野にて使用可能で、さらに半導体集積
回路外へ出力端子を取り出したり、基準電圧回路の出力
からの出力電流を取りだしたりできると、より性能が向
上したり、使い易さが増したりする、電圧変換器やその
他の応用分野にて使用可能な基準電圧回路を提供するこ
とである。

【００１０】さらに、この発明が解決しようとする第２
の課題は、この発明では従来の基準電圧回路では困難で
あった基準電圧回路の出力電圧の調節、従来の基準電圧
回路より高い入力電圧での安定動作、相互干渉のない複
数の基準電圧出力端子を従来の基準電圧回路より容易に
消費電流やチップ面積を大きく増やすことなく設ける、
等が可能なことから、より汎用性の求められる応用分野
にて使用可能な基準電圧回路を提供することである。

【００１１】さらに、この発明が解決しようとする第３
の課題は、温度係数を調節できる定電流回路や出力電流
を調節できる定電流回路を実現することで、従来の基準
電圧回路の出力電圧から作ることが難しかった低温度係
数定電流回路や、出力電流を調節できる定電流回路を実
現することで、電圧変換器やその他定温度係数定電流回
路、電流調節ができる定電流回路を必要とする応用分野
にて使用可能な定電流回路を構成できる、基準電圧回路
を提供することである。

【００１２】

【課題を解決するための手段】ディプレッションタイプ
のＭＯＳトランジスタである第１のトランジスタと、第
１のトランジスタと同一導電型のＭＯＳトランジスタで
ある第２のトランジスタと、ソースフォロワー回路と、
第１の電圧供給端子と、第２の電圧供給端子と、ソース
フォロワー回路への電圧供給端子１と、ソースフォロワ
ー回路への電圧供給端子２とを設け、第１のトランジス
タのドレイン端子を第１の電圧供給端子に接続し、第１
のトランジスタのゲート端子と第１のトランジスタのソ
ース端子とを第２のトランジスタのドレイン端子に接続
し、第２のＭＯＳトランジスタのソース端子を第２の電
圧供給端子に接続し、第２のトランジスタのゲート端子
をソースフォロワー回路の出力端子またはソースフォロ
ワー回路の出力電圧を分圧した端子に接続し、ソースフ
ォロワー回路の入力端子を第１のトランジスタと第２の
トランジスタの接続点に接続し、ソースフォロワー回路
の出力端子から基準出力電圧を取り出すことができるよ
うにし、ソースフォロワー回路が、第１のトランジスタ
と同一導電型のＭＯＳトランジスタである第３のトラン
ジスタとソースフォロワー回路の負荷とからなり、第３
のトランジスタのドレイン端子をソースフォロワー回路
への電圧供給端子１に接続し、第３のトランジスタのゲ
ート端子をソースフォロワー回路の入力端子とし、ソー
スフォロワー回路の負荷の第１の端子を第３のトランジ
スタのソース端子に接続し、ソースフォロワー回路の負
荷の第２の端子をソースフォロワー回路への電圧供給端
子２間に接続し、第３のトランジスタとソースフォロワ
ー回路の負荷との接続点をソースフォロワー回路の出力
端子とすることで、低消費電力で出力電圧の温度係数が
調節でき、出力インピーダンスも小さく、基準電圧回路
の出力の半導体集積回路外への取りだしも、基準電圧回
路の出力からの出力電流の取りだしも可能である基準電
圧回路を実現できる。また従来の基準電圧回路では困難
であった基準電圧回路の出力電圧の調節が可能な基準電
圧回路を実現できる。またソースフォロワー回路の負荷
に基準電圧回路外からオンオフ制御される第６トランジ
スタを応用することで動作状態と待機状態で消費電流と
出力インピーダンスの切り換えができる基準電圧回路を
実現できる。

【００１３】さらに複数のソースフォロワー回路を追加
して設け、追加した複数のソースフォロワー回路の入力
の全てを第１のトランジスタと第２のトランジスタの接
続点に接続し、追加した複数のソースフォロワー回路の
出力をそれぞれ個別に基準電圧出力端子とすることで、
相互干渉のない複数の基準電圧出力端子を従来の基準電
圧回路より容易に消費電流やチップ面積を大きく増やす
ことなく設けることができる。

【００１４】さらに、ソースフォロワー回路を，第１の
トランジスタと同一導電型のＭＯＳトランジスタである
第３のトランジスタとソース抵抗とソースフォロワー回
路の負荷とから構成し、第３のトランジスタのドレイン
端子をソースフォロワー回路への電圧供給端子１に接続
し、第３のトランジスタのゲート端子をソースフォロワ
ー回路の入力端子とし、ソース抵抗の第１端子を第３の
トランジスタのソース端子に接続し、ソース抵抗の第２
端子をソースフォロワー回路の負荷の第１の端子に接続
し、ソースフォロワー回路の負荷の第２の端子をソース
フォロワー回路への電圧供給端子２間に接続し、ソース
抵抗とソースフォロワー回路の負荷との接続点をソース
フォロワー回路の出力端子とすることで、従来の基準電
圧回路より高い入力電圧での安定動作が可能な基準電圧
回路を実現できる。

【００１５】さらに、第１のトランジスタと同一導電型
のＭＯＳトランジスタである第３のトランジスタとソー
スフォロワー回路の負荷からなるソースフォロワー回路
に、第１のトランジスタと異なる導電型のＭＯＳトラン
ジスタである第７のトランジスタまたは、第１のトラン
ジスタと同一導電型のＭＯＳトランジスタである第８の
トランジスタまたは、第７のトランジスタと第８のトラ
ンジスタを追加した構成とし、第７のトランジスタを追
加する際はソースフォロワー回路への電圧供給端子１と
第３のトランジスタの接続を切りはなし、第７のトラン
ジスタのソース端子をソースフォロワー回路への電圧供
給端子１に接続し、第７のトランジスタのドレイン端子
と第７のトランジスタのゲート端子とを第３のトランジ
スタのドレイン端子に接続し、第８のトランジスタを追
加する際はソースフォロワー回路への電圧供給端子２と
ソースフォロワー回路の負荷の接続を切りはなし、第８
のトランジスタのソース端子をソースフォロワー回路へ
の電圧供給端子２に接続し、第８のトランジスタのドレ
イン端子と第８のトランジスタのゲート端子とをソース
フォロワー回路の負荷の第２の端子に接続し、第３のト
ランジスタのドレイン端子と第３のトランジスタとソー
スフォロワー回路の負荷との接続点をソースフォロワー
回路の出力端子とし、第７のトランジスタのゲート端子
を第７のトランジスタのドレイン端子に接続し、第３の
トランジスタと第７のトランジスタとの接続点と、ソー
スフォロワー回路の負荷と第８のトランジスタとの接続
点から定電流回路への出力電圧を取り出せる構成とし、
定電流回路を横成するＭＯＳトランジスタのゲート端子
に定電流回路への出力電圧を供給することで、温度係数
を自由に調整できると同時に、定電流回路の出力電流を
自由に調節できる定電流回路を実現できる。

【００１６】

【作用と実施例】次に、この発明の実施方法と作用を例
を上げて説明する。

【００１７】例１ 図１はこの発明の例１の回路図で、１は第１のトランジ
スタ、２は第２のトランジスタ、３は第３のトランジス
タ、４は抵抗、８は第１の電源、９は基準電圧回路の第
１の出力端子、１０は基準電圧回路の第２の出力端子で
ある。第１のトランジスタはＮチャネルのディプレッシ
ョンタイプのＭＯＳトランジスタでドレイン端子は第１
の電源のプラス出力に、ソース端子とゲート端子は第２
のトランジスタのドレイン端子に接続されている。第２
のトランジスタはＮチャネルのエンハンスタイプまたは
第１のトランジスタよりスレショールド電圧の絶対値が
小さいデイプレッションタイプのＭＯＳトランジスタ
で、ソース端子は第１の電源のマイナス出力に、ゲート
端子はソースフォロワー回路の出力に接続されている。
ソースフォロワー回路は第３のトランジスタと抵抗から
なり、第３のトランジスタはＮチャネルのＭＯＳトラン
ジスタでドレイン端子は第１の電源のプラス出力に、ソ
ース端子は抵抗に、ゲート端子は第１のトランジスタと
第２のトランジスタの接点に接続されている。抵抗の第
２のトランジスタに接続された端子と異なるもう一方の
端子は第１の電源のマイナス出力に接続されている。第
１の電源電圧が第１のトランジスタのスレショールド電
圧の絶対値と第２のトランジスタのスレショールド電圧
と第３のトランジスタのスレショールド電圧との和より
約０．１Ｖ以上高いとすると、第１のトランジスタ、第
２のトランジスタ、第３のトランジスタはそれぞれドレ
イン端子、ソース端子間電圧の方がゲート端子、ソース
端子間電圧からスレショールド電圧を引いた値より高く
なり飽和領域で動作する。図１の回路において、第１の
トランジスタのドレイン端子、ソース端子間に流れる電
流をＩＭ１、第１のトランジスタの導電係数をＫＭ１、
第１のトランジスタのスレショールド電圧をＶＴＭ１と
すると第１のトランジスタのゲート端子、ソース端子間
電圧が０ボルトであることより数１が成り立つ。

【００１８】

【数１】

【００１９】図１の回路において、第２のトランジスタ
のドレイン端子、ソース端子間に流れる電流をＩＭ２、
第２のトランジスタの導電係数をＫＭ２、第２のトラン
ジスタのスレショールド電圧をＶＴＭ２、第３のトラン
ジスタと抵抗の接点電圧をＶＯＵＴ１とすると、第２の
トランジスタのゲート端子、ソース端子間電圧がＶＯＵ
Ｔ１であることより数２が成り立つ。

【００２０】

【数２】

【００２１】図１の回路において、第３のトランジスタ
のドレイン端子、ソース端子間に流れる電流をＩＭ３、
第３のトランジスタの導電係数をＫＭ３、第３のトラン
ジスタのスレショールド電圧をＶＴＭ３、第１のトラン
ジスタと第２のトランジスタの接点電圧をＶＯＵＴ２と
すると、第３のトランジスタのゲート端子、ソース端子
間電圧がＶＯＵＴ１とＶＯＵＴ２の差であることより数
３が成り立つ。

【００２２】

【数３】

【００２３】図１の回路において、抵抗に流れる電流を
ＩＲ、抵抗値をＲとすると、抵抗の両端電圧電圧がＶＯ
ＵＴ１であることより数４が成り立つ。

【００２４】

【数４】

【００２５】第１のトランジスタと第２のトランジスタ
のドレイン端子、ソース端子間に流れる電流ＩＭ１とＩ
Ｍ２が等しいことから、数１と数２よりＶＯＵＴ１を求
めると数５のようになる。

【００２６】

【数５】

【００２７】次に第１のトランジスタの温度２５℃にお
けるスレショールド電圧ＶＴＭ１０、第１のトランジス
タのスレショールド電圧の１℃当たりの温度変化量ΔＶ
ＴＭ１、第２のトランジスタの温度２５℃におけるスレ
ショールド電圧ＶＴＭ２０、第２のトランジスタのスレ
ショールド電圧の１℃当たりの温度変化量ΔＶＴＭ２、
第３のトランジスタの温度２５℃におけるスレショール
ド電圧ＶＴＭ３０、第３のトランジスタのスレショール
ド電圧の１℃当たりの温度変化量ΔＶＴＭ３とするとＶ
ＴＭ１、ＶＴＭ２、ＶＴＭ３は数６、数７、数８のよう
になる。

【００２８】

【数６】

【数７】

【数８】

【００２９】次に第１のトランジスタの温度２５℃にお
ける導電係数ＫＭ１０、第１のトランジスタの導電率の
１℃当たりの温度変化率ΔＫＭ１、第２のトランジスタ
の温度２５℃における導電係数ＫＭ２０、第２のトラン
ジスタの導電率の１℃当たりの温度変化率ΔＫＭ２、第
３のトランジスタの温度２５℃における導電係数ＫＭ３
０、第３のトランジスタの導電率の１℃当たりの温度変
化率ΔＫＭ３、抵抗の温度２５℃における抵抗値ＲＯ、
抵抗の抵抗値の１℃当たりの温度変化率ΔＲとするとＫ
Ｍ１、ＫＭ２、ＫＭ３、Ｒは数９、数１０、数１１、数
１２のようになる。

【００３０】

【数９】

【数１０】

【数１１】

【数１２】

【００３１】数５に数６から数１２を代入し、さらに第
１のトランジスタと第２のトランジスタを同一の半導体
基板に形成した場合は第１のトランジスタの導電率の１
℃当たりの温度変化率ΔＫＭ１と第２のトランジスタの
導電率の１℃当たりの温度変化率ΔＫＭ２はほとんど等
しくなることから、ΔＫＭ１＝ΔＫＭ２とすると，ＶＯ
ＵＴ１は数１３のようになる。

【００３２】

【数１３】

【００３３】数１３の結果から基準電圧回路の出力電圧
とその温度変化率は第１のトランジスタと第２のトラン
ジスタのスレショールド電圧と導電係数のみで決まるこ
とがわかる。

【００３４】ＭＯＳトランジスタのスレショールド電圧
の１℃当たりの温度変化量は一般的に−４ｍＶから−１
ｍＶで、さらに同一の半導体基板上に形成した場合はほ
ぼ同じ値になる。トランジスタの導電係数はトランジス
タのチャネル幅とチャネル長を選ぶことで自由に設定で
きるので、第１のトランジスタの温度２５℃における導
電係数ＫＭ１０と第２のトランジスタの温度２５℃にお
ける導電係数ＫＭ２０を選ぶことで、基準電圧回路の出
力電圧ＶＯＵＴ１の１℃当たりの変化量を調節できる。
具体的には第１のトランジスタの温度２５℃における導
電係数ＫＭ１０と第２のトランジスタの温度２５℃にお
ける導電係数ＫＭ２０を等しくした場合は、基準電圧回
路の出力電圧の１℃当たりの温度変化量をほぼ０にする
ことができる。さらに第１のトランジスタの温度２５℃
における導電係数ＫＭ１０を第２のトランジスタの温度
２５℃における導電係数ＫＭ２０より大きくした場合は
基準電圧回路の出力電圧の１℃当たりの温度変化量を正
の値にすることができ、第１のトランジスタの温度２５
℃における導電係数ＫＭ１０を第２のトランジスタの温
度２５℃における導電係数ＫＭ２０より小さくした場合
は基準電圧回路の出力電圧の１℃当たりの温度変化量を
負の値にすることができる。さらに数１３の結果から第
３のトランジスタの導電係数と抵抗の値は基準電圧回路
の出力電圧と温度変化量に影響を与えないことがわか
る。従って基準電圧回路の温度特性と無関係に、第３の
トランジスタの導電係数と抵抗の値を自由に選ぶことが
できる。

【００３５】第３のトランジスタと抵抗からなるソース
フォロワー回路の出力インピーダンスをＲＯＵＴとする
と、抵抗を第３のトランジスタのオン抵抗に比べて大き
めの値とし基準電圧回路全体の消費電流を低めに設定し
た場合、ソースフォロワー回路の出力インピーダンスＲ
ＯＵＴは数１４のようになる。ここで，第３のトランジ
スタの相互コンダクタンスをｇｍ３とすると，ｇｍ３＞
＞１／Ｒとし，

【００３６】

【数１４】

【００３７】第３のトランジスタのソース端子、ドレイ
ン端子間に流れる電流と抵抗を流れる電流は等しくなる
ので、基準電圧回路の第１の出力の出力インピーダンス
は第３のトランジスタの導電係数と抵抗の値のみで決ま
る。従って基準電圧回路の出力電圧と温度変化量に無関
係に、さらに第３のトランジスタのソース端子、ドレイ
ン端子間に流れる電流を抵抗の値Ｒを大きくすることで
少なくしても、第３のトランジスタの導電係数ＫＭ３を
大きくすることでソースフォロワー回路の出力インピー
ダンスＲＯＵＴを小さくできることから、基準電圧回路
の第１の出力の出力インピーダンスを低消費電流を実現
しながら十分低い数値に設定でき、負荷変動に対してき
わめて応答の速い基準電圧回路を実現できる。

【００３８】また図１の回路には示さなかったが、第３
のトランジスタのゲート端子とソース端子間にコンデン
サーを接続することで電源電圧変動に対する出力の応答
特性を速くすることができる。この例１では第１のトラ
ンジスタと第３のトランジスタの基板はそれぞれのトラ
ンジスタのソース端子に接続しているが、もちろん第１
の電源のマイナス出力に接続してもよい。この例１では
第３のトランジスタとしてＮチャネルのエンハンスタイ
プＭＯＳトランジスタでも、ディプレッションタイプの
ＭＯＳトランジスタでもよい。ただし第３のトランジス
タをＮチャネルのディプレッションタイプのＭＯＳトラ
ンジスタとした場合は、第２のトランジスタを飽和領域
で動作させるため、第３のトランジスタのゲート端子、
ソース端子間電圧が０Ｖ以上になるように抵抗の値Ｒを
低めに設定することが望ましい。

【００３９】また出力インピーダンスが低い必要がない
場合は、第２出力端子から出力電圧を取り出すことがで
きる。例えば温度変化量０の基準電圧回路の出力電圧
と、温度変化量が負の値の基準電圧回路の出力電圧が必
要な場合は、基準電圧回路の第１の出力端子を温度変化
量０の基準電圧回路出力となるように第１のトランジス
タの温度２５℃における導電係数ＫＭ１０と第２のトラ
ンジスタの温度２５℃における導管係数ＫＭ２０を調節
すれば、基準電圧回路の第２の出力端子から温度変化量
負の基準電圧回路出力を取り出すことができる。

【００４０】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、第２の電源、第３の電
源を設けて別々に供給するようにしても良い。図１２は
例１の変形例の回路図で第１の電源の電源のプラス出力
側、マイナス出力側ともソースフォロワー回路に対する
電圧供給を別にしているが、マイナス側またはプラス側
のどちらか一方を共通にすることもできる。

【００４１】例２ 図２はこの発明の例２の回路図で、１は第１のトランジ
スタ、２は第２のトランジスタ、３は第３のトランジス
タ、５は第４のトランジスタ、８は第１の電源、９は基
準電圧回路の第１の出力端子、１０は基準電圧回路の第
２の出力端子である。第１のトランジスタはＮチャネル
のディプレッションタイプのＭＯＳトランジスタでドレ
イン端子は第１の電源のプラス出力に、ソース端子とゲ
ート端子は第２のトランジスタのドレイン端子に接続さ
れている。第２のトランジスタはＮチャネルのエンハン
スタイプまたは第１のトランジスタよりスレショールド
電圧の絶対値が小さいディプレッションタイプのＭＯＳ
トランジスタで、ソース端子は第１の電源のマイナス出
力に、ゲート端子はソースフォロワー回路の出力に接続
されている。ソースフォロワー回路は第３のトランジス
タと第４のトランジスタからなり、第３のトランジスタ
はＮチャネルのＭＯＳトランジスタで、第３のトランジ
スタのドレイン端子は第１の電源のプラス出力に、第３
のトランジスタのソース端子は第４のトランジスタのド
レイン端子に、第３のトランジスタのゲート端子は第１
のトランジスタと第２のトランジスタの接点に接続され
ている。第４のトランジスタはＮチャネルのディプレッ
ションタイプのＭＯＳトランジスタで第４のトランジス
タのソース端子とゲート端子は第１の電源のマイナス出
力に接続されている。

【００４２】例２において、ても例１同様、数１、数
２、がなり立つことから数５が成り立ち、数６、数７、
数９、数１０も例１と同じになり、従って数１３も例１
と同様になり立つことから例１と同様、例２においても
基準電圧回路の出力電圧と温度変化量を自由に調節でき
ると同時に、基準電圧回路の第１の出力の出力インピー
ダンスを十分低い数値に設定でき、負荷変動に対してき
わめて応答の速い基準電圧回路を実現できる。例２は例
１の抵抗を第４のトランジスタである第４のトランジス
タに置き換えたもので、例１の抵抗より例２のディプレ
ッションタイプのトランジスタの方が面積の面では有利
な場合もある。

【００４３】さらに、例１では電源電圧が第１のトラン
ジスタのスレショールド電圧の絶対値と第２のトランジ
スタのスレショールド電圧と第３のトランジスタのスレ
ショールド電圧との和より高いことで、第１のトランジ
スタ、第２のトランジスタ、第３のトランジスタはそれ
ぞれドレイン端子、ソース端子間電圧の方がゲート端
子、ソース端子間電圧からスレショールド電圧を引いた
値より高く飽和領域で動作することで一定の基準電圧が
得られた。

【００４４】例２において第３のトランジスタおよび第
４のトランジスタとして、同一の導電係数のＮチャネル
のディプレッションタイプのＭＯＳトランジスタを選ぶ
と、基準電圧回路の第１の出力電圧ＶＯＵＴ１と基準電
圧回路の第２の出力電圧ＶＯＵＴ２とが等しくなる。例
１においては、基準電圧回路の出力電圧が一定になる下
限の電源電圧は第１のトランジスタのスレショールド電
圧の絶対値と第２のトランジスタのスレショールド電圧
と第３のトランジスタのスレショールド電圧との和より
約０．１Ｖ以上であったが、例２において第３のトラン
ジスタおよび第４のトランジスタとして、同一の導電係
数のＮチャネルのディプレッションタイプのＭＯＳトラ
ンジスタを選んだ場合は、基準電圧回路の出力電圧が一
定になる下限の電源電圧は第１のトランジスタのスレシ
ョールド電圧の絶対値と第２のトランジスタのスレショ
ールド電圧との和より約０．１Ｖ以上となり、より低電
圧動作に適した基準電圧回路を実現できる。

【００４５】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、例１の変形例同様、第
２の電源、第３の電源を設けて別々に供給するようにし
ても良い。第１の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例１と同
様である。

【００４６】例３ 図３はこの発明の例３の回路図で、１は第１のトランジ
スタ、２は第２のトランジスタ、３は第３のトランジス
タ、４は抵抗、８は第１の電源、９は基準電圧回路の第
１の出力端子、１０は基準電圧回路の第２の出力端子、
１１は定電流回路への出力端子、１２は第７のトランジ
スタ、１３は第９のトランジスタ、１４は定電流回路の
負荷である。例１と同様、第１のトランジスタはＮチャ
ネルのディプレッションタイプのＭＯＳトランジスタで
ドレイン端子は第１の電源のプラス出力に、ソース端子
とゲート端子は第２のトランジスタのドレイン端子に接
続されている。第２のトランジスタはＮチャネルのエン
ハンスタイプまたは第１のトランジスタよりスレショー
ルド電圧の絶対値が小さいディプレッションタイプのＭ
ＯＳトランジスタで、ソース端子は第１の電源のマイナ
ス出力に、ゲート端子はソースフォロワー回路の出力に
接続されている。ソースフォロワー回路は第３のトラン
ジスタと抵抗からなり、第３のトランジスタはＮチャネ
ルのＭＯＳトランジスタで、ソース端子は抵抗に、ゲー
ト端子は第１のトランジスタと第２のトランジスタの接
点に接続されている。抵抗の第２のトランジスタに接続
された端子と異なるもう一方の端子は第１の電源のマイ
ナス出力に接続されている。

【００４７】さらに例３では、Ｐチャネルのエンハンス
タイプのＭＯＳトランジスタである第７のトランジスタ
が設けられ、第７のトランジスタのソース端子は第１の
電源のプラス出力に、第７のトランジスタのゲート端子
とドレイン端子は第３のトランジスタのドレイン端子に
接続され，第３のトランジスタと第７のトランジスタの
接続点が定電流回路への出力端子となる。第９のトラン
ジスタはＰチャネルエンハンスタイプの定電流回路のト
ランジスタでソース端子は第１の電源の電源のプラス出
力に接続され、第９のトランジスタのゲート端子は定電
流回路への出力端子に接続されている。さらに定電流回
路の負荷が第９のトランジスタのドレイン端子と第１の
電源のマイナス出力端子間に接続されている。例３の場
合も例１同様、数１から数１３がなり立つ。数４に数１
２と数１３を代入して抵抗に流れる電流ＩＲを求めると
数１５が求められる。

【００４８】

【数１５】

【００４９】抵抗に流れる電流ＩＲは第７のトランジス
タのソース端子、ドレイン端子間を流れる電流に一致す
る、また第７のトランジスタのソース端子、ドレイン端
子間を流れる電流と、第９のトランジスタのソース端
子、ドレイン端子間を流れる電流との比は第７のトラン
ジスタと第９のトランジスタを同一のスレショールド電
圧のＭＯＳトランジスタで形成すると、各々のトランジ
スタの導電係数の比となるので負荷に流す電流値は導電
係数の比を調節することで自由に設定することができ
る。つまり定電流回路の出力電流である、定電流回路の
負荷を流れる電流を周囲温度に無関係に、抵抗を流れる
電流ＩＲの定数倍とすることができるので、抵抗に流れ
る電流ＩＲの温度特性を自由に制御できれば定電流回路
の出力電流を同様に自由に制御できる。

【００５０】図４が数１５の計算結果で、抵抗を流れる
電流ＩＲを図５の表に示した３通りのパラメータを使っ
て計算している、ケース２の場合が温度特性がほとんど
０となる。図５の表のパラメータの値は、半導体基板上
に形成されたＭＯＳトランジスタおよび薄膜抵抗の場
合、トランジスタのスレショールド電圧の１℃当たりの
温度変化量は−１．０ｍＶから−４ｍＶ、トランジスタ
の導電率の１℃当たりの温度変化率０．３％から０．９
％、抵抗の抵抗値の１℃当たりの温度変化率０．０１％
から０．１％である。実験の結果は室温より低い方向で
ずれを生ずる傾向があるがこれはトランジスタの導電係
数の温度変化率が高い温度よりも低い温度側でやや大き
めになる傾向があるためであるが、実用上は全く問題な
い範囲である。

【００５１】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、例１の変形例同様、第
２の電源、第３の電源を設けて別々に供給するようにし
ても良い。第１の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例１と同
様である。

【００５２】例４ 図６は、この発明の例４の回路図で、１は第１のトラン
ジスタ、２は第２のトランジスタ、３は第３のトランジ
スタ、６は第５のトランジスタ、８は第１の電源、９は
基準電圧回路の第１の出力端子、１０は基準電圧回路の
第２の出力端子、１７は第１０のトランジスタ、１８は
電圧検出抵抗１である。例１と同様、第１のトランジス
タはＮチャネルのディプレッションタイプのＭＯＳトラ
ンジスタでドレイン端子は第１の電源のプラス出力に、
ソース端子とゲート端子は第２のトランジスタのドレイ
ン端子に接続されている。第２のトランジスタはＮチャ
ネルのエンハンスタイプまたは第１のトランジスタより
スレショールド電圧の絶対値が小さいディプレッション
タイプのＭＯＳトランジスタで、ソース端子は第１の電
源のマイナス出力に、ゲート端子はソースフォロワー回
路の出力に接続されている。ソースフォロワー回路は第
３のトランジスタと第５のトランジスタからなり、第３
のトランジスタはＮチャネルのＭＯＳトランジスタで、
第３のトランジスタのドレイン端子は第１の電源のプラ
ス出力に、第３のトランジスタのソース端子は第５のト
ランジスタのドレイン端子に、第３のトランジスタのゲ
ート端子は第１のトランジスタと第２のトランジスタの
接点に接続されている。第５のトランジスタはＮチャネ
ルエンハンスタイプのＭＯＳトランジスタで、第５のト
ランジスタのドレイン端子は第３のトランジスタのソー
ス端子に、第５のトランジスタのソース端子は第１の電
源のマイナス出力に、第５のトランジスタのゲート端子
はバイアス入力端子である。バイアス回路は電圧検出抵
抗１と第１０のトランジスタからなり、第１０のトラン
ジスタはＮチャネルエンハンスタイプのＭＯＳトランジ
スタで、第１０のトランジスタのドレイン端子は電圧検
出抵抗１に、第１０のトランジスタのソース端子は第１
の電源のマイナス出力に、第１０のトランジスタのゲー
ト端子は第１０のトランジスタのドレイン端子に接続さ
れている。電圧検出抵抗１は第１の電源のプラス出力と
第１０のトランジスタのドレイン端子との間に接続され
ている。

【００５３】例４においても例１同様、数１、数２、が
なり立つことから数５が成り立ち、数６、数７、数９、
数１０も例１と同じになり、従って数１３も例１と同様
になり立つことから例１と同様、例４においても基準電
圧回路の出力電圧と温度変化量を自由に調節できる。基
準電圧回路の出力インピーダンスも例１同様数１４の通
りになるが、例４では第３のトランジスタのドレイン端
子、ソース端子間に流れる電流ＩＭ３がバイアス回路の
作用により、電源の電圧が増加するとともに増加する。
つまり、電圧検出抵抗１にかかる電圧は、電源電圧の増
加とともに高くなるため電圧検出抵抗１に流れる電流は
増加する、従って第１０のトランジスタのソース端子と
ドレイン端子間に流れる電流は電圧検出抵抗１に流れる
電流に等しいため、電源の電圧が増加するとともに増加
する。第５のトランジスタと第１０のトランジスタは一
般に電流ミラー回路とよばれる接続となっているため、
例えば第５のトランジスタと第１０のトランジスタを同
じ構造で半導体集積回路内に形成し、サイズも同じにす
ると、ソース端子とドレイン端子間に流れる電流も等し
くなる。従ってソースフォロワー回路の出力インピーダ
ンスは例１同様数１４の通りであるが、第３のトランジ
スタを流れる電流ＩＭ３が電源電圧の増加にともなって
増加するため、ソースフォロワー回路の出力インピーダ
ンスは電源電圧の増加とともにさらに減少する。一般に
ＣＭＯＳＩＣのスイッチングスピードは電源電圧の増加
とともに増し、基準電圧回路の出力は負荷回路の影響を
受けやすくなり、基準電圧回路にはより低い出力インピ
ーダンスが求められる。例４の回路はこのような要求に
応える回路を実現できる。この例では第５のトランジス
タに流れる電流が電源電圧の増加とともに、増加する構
成としたが、もちろん電源電圧が高いとき消費電流を抑
えたいときは第５のトランジスタのゲート端子に供給す
る電圧を一定としてもよい。

【００５４】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、例１の変形例同様、第
２の電源、第３の電源を設けて別々に供給するようにし
ても良い。第１の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例１と同
様である。

【００５５】例５ 図７は、この発明の例５の回路図で、１は第１のトラン
ジスタ、２は第２のトランジスタ、３は第３のトランジ
スタ、６は第５のトランジスタ、８は第１の電源、９は
基準電圧回路の第１の出力端子、１０は基準電圧回路の
第２の出力端子、１７は第１０のトランジスタ、１８は
電圧検出抵抗１、１９はソース抵抗である。例１と同
様、第１のトランジスタはＮチャネルのディプレッショ
ンタイプのＭＯＳトランジスタでドレイン端子は第１の
電源のプラス出力に、ソース端子とゲート端子は第２の
トランジスタのドレイン端子に接続されている。第２の
トランジスタはＮチャネルのエンハンスタイプまたは第
１のトランジスタよりスレショールド電圧の絶対値が小
さいディプレッションタイプのＭＯＳトランジスタで、
ソース端子は第１の電源のマイナス出力に、ゲート端子
はソースフォロワー回路の出力に接続されている。ソー
スフォロワー回路は第３のトランジスタとソース抵抗と
第５のトランジスタからなり、第３のトランジスタはＮ
チャネルのＭＯＳトランジスタで、第３のトランジスタ
のドレイン端子は第１の電源のプラス出力に、第３のト
ランジスタのソース端子はソース抵抗に、第３のトラン
ジスタのゲート端子は第１のトランジスタと第２のトラ
ンジスタの接点に接続されている。ソース抵抗は第３の
トランジスタのソース端子と第５のトランジスタのドレ
イン端子との間に接続されている。第５のトランジスタ
はＮチャネルエンハンスタイプのＭＯＳトランジスタ
で、第５のトランジスタのソース端子は第１の電源のマ
イナス出力に、第５のトランジスタのゲート端子はバイ
アス入力端子である。バイアス回路は電圧検出抵抗１と
第１０のトランジスタからなり、第１０のトランジスタ
はＮチャネルエンハンスタイプのＭＯＳトランジスタ
で、第１０のトランジスタのドレイン端子は電圧検出抵
抗１に、第１０のトランジスタのソース端子は第１の電
源のマイナス出力に、第１０のトランジスタのゲート端
子は第１０のトランジスタのドレイン端子に接続されて
いる。電圧検出抵抗１は第１の電源のプラス出力と第１
０のトランジスタのドレイン端子との間に接続されてい
る。

【００５６】例５においても例１同様、数１、数２、が
なり立つことから数５が成り立ち、数６、数７、数９、
数１０も例１と同じになり、従って数１３も例１と同様
になり立つことから例１と同様、例５においても基準電
圧回路の出力電圧と温度変化量を自由に調節できる。基
準電圧回路の出力インピーダンスは数１４の値に対しソ
ース抵抗が直列に入ったことになり、例１よりも大きな
値になってしまう。しかし、例５では例４同様第３のト
ランジスタのドレイン端子、ソース端子間に流れる電流
ＩＭ３がバイアス回路の作用により、電源の電圧が増加
するとともに増加し、さらにソース抵抗の作用によっ
て、各トランジスタのソース端子とドレイン端子間にか
かる電圧が適度に分圧される。

【００５７】図８に例５の各トランジスタのソース端子
とドレイン端子間にかかる電圧を示す。特許公告公報
平４−６５５４６にあるディプレッションタイプのＭＯ
ＳトランジスタとエンハンスタイプのＭＯＳトランジス
タを直列に接続した従来の基準電圧回路では、電源電圧
が高くなると電源電圧のほとんどがディプレッションタ
イプのＭＯＳトランジスタのソース端子とドレイン端子
間にかかってしまい、電源電圧９Ｖ以上になると安定な
基準電圧が得られなかった。これに対し例５の基準電圧
回路は各トランジスタのソース端子とドレイン端子間に
かかる電圧が適度に分圧させることから１４Ｖ以上まで
安定に動作する。すなわち第１のトランジスタ、第２の
トランジスタ、第３のトランジスタに同一構造のトラン
ジスタを使った場合、従来の基準電圧回路より約５Ｖ以
上高い電源電圧まで安定な動作を維持できる。

【００５８】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、例１の変形例同様、第
２の電源、第３の電源を設けて別々に供給するようにし
ても良い。第１の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例１と同
様である。

【００５９】例６ 例６は、例１の回路の抵抗を図９のように、２つの抵
抗、抵抗１、抵抗２に分割し分割点に第２のトランジス
タのゲート端子を接続した構成であり基準電圧の出力を
調節することができる。図９はこの発明の例６で、１は
第１のトランジスタ、２は第２のトランジスタ、３は第
３のトランジスタ、９は基準電圧回路の第１の出力端
子、１０は基準電圧回路の第２の出力端子、２０は抵抗
１、２１は抵抗２である。第１のトランジスタはＮチャ
ネルのディプレッションタイプのＭＯＳトランジスタで
ドレイン端子は第１の電源のプラス出力に、ソース端子
とゲート端子は第２のトランジスタのドレイン端子に接
続されている。第２のトランジスタはＮチャネルのエン
ハンスタイプまたは第１のトランジスタよりスレショー
ルド電圧の絶対値が小さいディプレッションタイプのＭ
ＯＳトランジスタで、ソース端子は第１の電源のマイナ
ス出力に、ゲート端子はソースフォロワー回路の出力に
接続されている。ソースフォロワー回路は第３のトラン
ジスタと抵抗からなり、第３のトランジスタはＮチャネ
ルのＭＯＳトランジスタでドレイン端子は第１の電源の
プラス出力に、ソース端子は抵抗１に、ゲート端子は第
１のトランジスタと第２のトランジスタの接点に接続さ
れている。抵抗１の第２のトランジスタに接続された端
子と異なるもう一方の端子は抵抗２に、抵抗２の抵抗１
に接続された端子と異なるもう一方の端子は、第１の電
源のマイナス出力に接続されている。数１は例１と同じ
になるが、数２は第２のトランジスタのゲート端子が例
１の抵抗を２つに分割した抵抗１と抵抗２の接続点に接
続されていることから、抵抗１の抵抗値をＲ１、抵抗２
の抵抗値をＲ２とすると、抵抗の抵抗値は数１６で示さ
れる。

【００６０】

【数１６】

【００６１】第２のトランジスタのドレイン端子、ソー
ス端子間に流れる電流ＩＭ２は数１７のようになる。

【００６２】

【数１７】

【００６３】数１７と数２の差は数１７においてはＶＯ
ＵＴ１に抵抗２の抵抗値を抵抗１と抵抗２の抵抗値の和
で割った項が追加されただけである。抵抗値の比、すな
わち抵抗２の抵抗値を抵抗１と抵抗２の抵抗値の和で割
った値は、抵抗１と抵抗２が半導体集積回路内に同じ種
類の素子で作られていると温度変化率は０であるので、
数２の代わりに数１７を使って計算していくと、基準電
圧回路の第１の出力電圧ＶＯＵＴ１は数１８のとうりに
なる。

【００６４】

【数１８】

【００６５】つまり例１では、基準電圧回路の出力電圧
は第１のトランジスタと第２のトランジスタのパラメー
ターのみで決まってしまうため、出力電圧を自由に調節
することはできなかったが、例６では抵抗１と抵抗２の
抵抗値の比率を適当に選ぶことで自由に調節することが
できる。

【００６６】抵抗に半導体基板上に形成した薄膜抵抗用
い、レザートリミング、ヒューズトリミング技術等適当
なトリミング手段や、不揮発性メモリーや揮発性のメモ
リーに保存した数値とこの数値をもとに抵抗に並列また
は直列に供給されたスイッチ素子をオン、オフコントロ
ールする技術を応用して抵抗値を調節すれば基準電圧回
路の出力電圧を希望値に調節することができる。また抵
抗１と抵抗２を半導体集積回路外に設けて調節してもこ
の例の基準電圧回路は十分低い出力インピーダンスであ
るため従来の基準電圧回路と違って全く問題がない。つ
まり、この例においても基準電圧回路の出力インピーダ
ンスは例１同様数１４のようになり、低消費電流を実現
しながら十分低い値にすることができる。また抵抗１、
抵抗２を流れる電流は例１では数１５であらわされた
が、この例では数１９のようになる。

【００６７】

【数１９】

【００６８】つまり、基準電圧回路の出力電圧同様、定
電流回路の出力電流も、例１、例３に対して抵抗１と抵
抗２の比率だけの影響しか受けないことがわかり、例３
にて説明したように定電流回路の出力電流の温度特性を
自由にコントロールできる。また、この例に、例３のよ
うに第７のトランジスタ、第９のトランジスタを追加し
て、図１３に示すような例６の変形例の回路とすること
で、定電流回路の出力電流の温度特性を自由にコントロ
ールできると同時に、基準電圧回路の出力電圧同様、定
電流回路の出力電流も抵抗１と抵抗２の比率を選ぶこと
で自由に調節できるようになる。

【００６９】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、例１の変形例同様、第
２の電源、第３の電源を設けて別々に共通するようにし
ても良い。第１の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例１と同
様である。

【００７０】例７ 図１０はこの発明の例７で、１は第１のトランジスタ、
２は第２のトランジスタ、３は第３のトランジスタ、４
は抵抗，７は第６のトランジスタ、８は第１の電源、９
は基準電圧回路の第１の出力端子、１０は基準電圧回路
の第２の出力端子、３０はオンオフ制御端子である。第
１のトランジスタはＮチャネルのディプレッションタイ
プのＭＯＳトランジスタでドレイン端子は第１の電源の
プラス出力に、ソース端子とゲート端子は第２のトラン
ジスタのドレイン端子に接続されている。第２のトラン
ジスタはＮチャネルのエンハンスタイプまたは第１のト
ランジスタよりスレショールド電圧の絶対値が小さいデ
ィプレッションタイプのＭＯＳトランジスタで、ソース
端子は第１の電源のマイナス出力に、ゲート端子はソー
スフォロワー回路の出力に接続されている。ソースフォ
ロワー回路は第３のトランジスタと抵抗と第６のトラン
ジスタとからなり、第３のトランジスタはＮチャネルの
ＭＯＳトランジスタでドレイン端子は第１の電源のプラ
ス出力に、ソース端子は第６のトランジスタのドレイン
端子に、ゲート端子は第１のトランジスタと第２のトラ
ンジスタの接点に接続されている。第６のトランジスタ
はＮチャネルエンハンスタイプのＭＯＳトランジスタ
で、ソース端子は抵抗に接続され、ゲート端子はオンオ
フ制御端子であって基準電圧回路外部からオンオフ制御
電圧が供給される。抵抗は第６のトランジスタのソース
端子と第１の電源のマイナス出力に接続されている。オ
ンオフ制御端子に第６のトランジスタが十分低抵抗でオ
ンする電圧を与えたときは回路動作および特性は例１と
全く同じになる。

【００７１】次にオンオフ制御端子に第６のトランジス
タがオフする電圧を与えたときは抵抗により第１のトラ
ンジスタのゲート端子がソース端子に接続されるためゲ
ート端子とソース端子の電圧が０Ｖとなってオフし、さ
らに第６のトランジスタもオフしているため基準電圧回
路にはＭＯＳトランジスタのリーク電流以外は，ほとん
ど電流が流れなくなる。つまり一般にスタンバイモード
とよばれる状態にすることができる、また基準電圧回路
の出力端子を第６のトランジスタと第３のトランジスタ
の接続点とした場合は、スタンバイ状態では出力電圧は
第１の電源のプラス出力と同じ電圧になる。スタンバイ
状態のときもし基準電圧回路の出力電圧を第１の電源の
マイナス出力と同じ電圧としたければ基準電圧回路の出
力を第６のトランジスタと抵抗との接続点から取り出せ
ば良い。

【００７２】またスタンバイモードを有する基準電圧回
路のおいては動作状態における消費電流を一般的に大き
くできることが多い、すなわち、スタンバイモードがな
い基準電圧回路において抵抗の抵抗値Ｒを１００ＫΩか
ら５０ＭΩの間にして低消費電流にすることが望ましい
が、スタンバイモードがある場合は抵抗値Ｒを１００Ω
から１００ＫΩの間の適当な数値まで下げても問題が少
ない場合が多い。この場合のソースフォロワー回路の出
力インピーダンスは数２０のようになり、より低出力イ
ンピーダンスの基準電圧回路を実現できる。

【００７３】

【数２０】

【００７４】またこの例の抵抗と第６のトランジスタに
並列にスタンバイモード用の、抵抗、ディプレッション
ＭＯＳトランジスタ、エンハンスＭＯＳトランジスタな
どの先の例に示したソースフォロワー回路の負荷を接続
しておけば、スタンバイモード時においても正常な、基
準電圧出力を取り出すことができる。

【００７５】またこの例においてはソースフォロワー回
路の電源を第１のトランジスタ、第２のトランジスタと
共通の第１の電源としているが、例１の変形例同様、第
２の電源、第３の電源を設けて別々に供給するようにし
ても良い。第１の電源のプラス出力側、マイナス出力側
のどちらか一方、または両方を別にできるのは例１と同
様である。

【００７６】例８ 図１１はこの発明の例８の回路図で、１は第１のトラン
ジスタ、２は第２のトランジスタ、３は第３のトランジ
スタ、４は抵抗、８は第１の電源、９は基準電圧回路の
第１の出力端子、１０は基準電圧回路の第２の出力端
子、１２は第７のトランジスタ、１３は第９のトランジ
スタ、２２は第８のトランジスタ、２３は第１１のトラ
ンジスタ、２４は定電流回路の負荷１、２５は定電流回
路の負荷２、２６は定電流回路への出力端子１、２７は
定電流回路への出力端子２、２８は第２の電源、２９は
第３の電源である。例１と同様、第１のトランジスタは
ＮチャネルのディプレッションタイプのＭＯＳトランジ
スタでドレイン端子は第１の電源のプラス出力に、ソー
ス端子とゲート端子は第２のトランジスタのドレイン端
子に接続されている。第２のトランジスタはＮチャネル
のエンハンスタイプまたは第１のトランジスタよりスレ
ショールド電圧の絶対値が小さいディプレッションタイ
プのＭＯＳトランジスタで、ソース端子は第１の電源の
マイナス出力に、ゲート端子はソースフォロワー回路の
出力に接続されている。ソースフォロワー回路は第３の
トランジスタと抵抗と第７のトランジスタと第８のトラ
ンジスタからなり、第３のトランジスタはＮチャネルの
ＭＯＳトランジスタで、ソース端子は抵抗に、ゲート端
子は第１のトランジスタと第２のトランジスタの接点に
接続されている。抵抗の第３のトランジスタに接続され
た端子と異なるもう一方の端子は第８のトランジスタの
ドレイン端子と、ゲート端子を接続した端子に接続され
る。第７のトランジスタはＰチャネルのエンハンスタイ
プのＭＯＳトランジスタであり、第７のトランジスタの
ソース端子は第２の電源のプラス出力に、第７のトラン
ジスタのゲート端子とドレイン端子は第３のトランジス
タのドレイン端子に接続され，第３のトランジスタと第
７のトランジスタの接続点が定電流回路への出力端子１
となる。第８のトランジスタはＮチャネルのエンハンス
タイプのＭＯＳトランジスタであり、第８のトランジス
タのソース端子は第３の電源のマイナス出力に、第８の
トランジスタのゲート端子とドレイン端子は抵抗の第３
のトランジスタとの接続点とは異なる端子に接続され、
抵抗と第８のトランジスタの接続点が定電流回路への出
力端子２となる。第９のトランジスタはＰチャネルエン
ハンスタイプの定電流回路のトランジスタでソース端子
は第２の電源の電源のプラス出力に接続され、第９のト
ランジスタのゲート端子は定電流回路への出力端子１に
接続されている。さらに定電流回路の負荷１が第９のト
ランジスタのドレイン端子と第２の電源のマイナス出力
端子間に接続されている。第１１のトランジスタはＮチ
ャネルエンハンスタイプの定電流回路のトランジスタで
ソース端子は第３の電源の電源のマイナス出力に接続さ
れ、第１１のトランジスタのゲート端子は定電流回路へ
の出力端子２に接続されている。さらに定電流回路の負
荷２が第１１のトランジスタのドレイン端子と第３の電
源のプラス出力端子間に接続されている。

【００７７】例８の場合も例３同様、抵抗を流れる電流
は数１５のとうりになり、定電流回路の出力電流の温度
特性を自由に設定できる。さらに定電流回路の負荷１に
流れる電流を第７のトランジスタと第９のトランジスタ
に同一種類のＭＯＳトランジスタを選んで導電係数を適
当な比率とすることで自由に調節できることは例３と同
様である。さらに定電流回路の負荷２を流れる電流につ
いても、第８のトランジスタと第１１のトランジスタを
調節することで自由に設定できる。またこの例は定電流
回路を第１の電源間だけでなく第１の電源とは異なる、
第２の電源間や第３の電源間にも構成できることを示し
ている。つまりこの発明の基準電圧回路を使えば、複数
の電源からなる応用回路において、複数の電源間に温度
特性が自由にコントロールでき、出力電流も自由にコン
トロールできる、定電流回路を設けることができる。

【００７８】例９ 図１４はこの発明の例９の回路図で、１は第１のトラン
ジスタ、２は第２のトランジスタ、８は第１の電源、９
は基準電圧回路の第１の出力端子、１０は基準電圧回路
の第２の出力端子、３１は第１のソースフォロワー回
路、３２は複数のソースフォロワー回路、３３はソース
フォロワー回路の電源１、３４はソースフォロワー回路
の電源２である。第１のトランジスタはＮチャネルのデ
ィプレッションタイプのＭＯＳトランジスタでドレイン
端子は第１の電源のプラス出力に、ソース端子とゲート
端子は第２のトランジスタのドレイン端子に接続されて
いる。第２のトランジスタはＮチャネルのエンハンスタ
イプまたは第１のトランジスタよりスレショールド電圧
の絶対値が小さいディプレッションタイプのＭＯＳトラ
ンジスタで、ソース端子は第１の電源のマイナス出力
に、ゲート端子は第１のソースフォロワー回路の出力に
接続されている。第１のソースフォロワー回路の出力は
第２のトランジスタのゲート端子に、複数のソースフォ
ロワー回路の全ての入力は第１のトランジスタと第２の
トランジスタの接続点に接続されている。基準電圧回路
の出力は、第１のトランジスタと第２のトランジスタの
接続点である基準電圧回路の第２の出力端子、第１のソ
ースフォロワー回路の出力端子である基準電圧回路の第
１の出力端子、複竹のソースフォロワー回路の出力端子
から取り出すことができる。

【００７９】第１のソースフォロワー回路ならびに複数
のソースフォロワー回路の電源は第１の電源から供給を
受けてもよいし、あるいは別に電源を設けてもよい。第
１のソースフォロワー回路ならびに複数のソースフォロ
ワー回路は例１から例８までに示したいずれでもよい
が、第１のソースフォロワー回路ならびに複数のソース
フォロワー回路に同一の種類のソースフォロワー回路を
選ぶと、温度特性と出力電圧特性を制御しやすい。すな
わち、第１のソースフォロワー回路ならびに複数のソー
スフォロワー回路の出力から定常的に電流を取り出さな
いか、または同一の電流を取り出している場合は、第１
のソースフォロワー回路ならびに複数のソースフォロワ
ー回路の出力電圧が全て同じになる。

【００８０】またこの例の回路のもっとも有利な点は、
複数のソースフォロワー回路の間に相互干渉がほとんど
ないということである。つまり、複数のソースフォロワ
ー回路の出力の内の１つの出力が負荷変動の影響で変動
を生じても、それが他のソースフォロワー回路の出力に
ほとんど影響を与えない。電圧変換器などの応用分野
や、複合電源等においては、アナログ回路部とデジタル
回路部の両方から構成される場合が多く、デジタル回路
部のスイッチング動作の影響をアナログ部が受けやす
い、この例は基準電圧回路をとうしてのデジタル部から
アナログ部への影響を最小限にできる基準電圧回路であ
る。

【００８１】これまでの回路動作説明では，Ｎチャネル
のＭＯＳトランジスタで基準電圧回路を構成する場合に
ついて述べてきたが，Ｐチャネルのディプレッションタ
イプのＭＯＳトランジスタとＰチャネルのエンハンスタ
イプのＭＯＳトランジスタとが，同一基板上に形成出来
る場合には，これまでの説明において，極性を逆にする
ことで同様の動作が実現出来る事は明らかである。

【００８２】また，これまでの回路例のうち，ある１つ
のＦＥＴや抵抗を，同種の複数のＦＥＴや抵抗の直列や
並列の組み合わせで置き換える事も可能であり，それら
の置き換えを行っても動作原理は変わらない事は明らか
である。

【００８３】

【発明の効果】例１から例９に示したように、第１のト
ランジスタと第２のトランジスタの導電率を調節するこ
とで基準電圧回路の出力電圧の温度特性を自由に調節で
きると同時に、第３トランジスタとソースフォロワー回
路の負荷である抵抗の抵抗値やトランジスタ導電率を調
節することで出力インピーダンスも温度特性とは無関係
に自由に低い値に調節でき、さらに基準電圧回路を半導
体集積回路内に設けた場合出力を半導体集積回路外に取
り出せると同時に、基準電圧回路の出力から電流を取り
出しても出力電圧が変化しない基準電圧回路を実現でき
る。

【００８４】例３に示したように抵抗の温度変化率に対
して第１のトランジスタと第２のトランジスタの導電率
を調節することで基準電圧回路の出力電圧の温度特性を
調節し、これによって定電圧回路の温度係数を自由に調
節することできる基準電圧回路を実現できる。

【００８５】例４に示したように例えば電源電圧など基
準電圧回路外の要因が変化することでより低い出力イン
ピーダンスが基準電圧回路に求められる、ＣＭＯＳＩＣ
等に対応し得る、基準電圧回路を実現できる。

【００８６】例５に示したように、出力電圧の温度特性
を自由に調節できると同時に、同等の性能を持つＭＯＳ
トランジスタで回路を構成した場合、従来の基準電圧回
路よりより高い電圧まで安定動作する、すなわち従来の
基準電圧回路に対して動作下限電圧は同等でしかも動作
上限電圧が高い基準電圧回路を実現できる。

【００８７】例６に示したように、ソースフォロワー回
路の負荷の抵抗１、抵抗２の値の比率を調節することに
よって、出力電圧の温度特性を自由に調節できると同時
に、出力電圧も自由に調節できる基準電圧回路を実現で
きる。例６に示したように抵抗の温度変化率に対して第
１のトランジスタと第２のトランジスタの導電率を調節
することで基準電圧回路の出力電圧の温度特性を調節
し、さらにソースフォロワー回路の負荷の抵抗１、抵抗
２の値の比率を調節することによって、定電流回路の温
度係数と、さらに定電流回路の出力電流も自由に調節す
ることできる基準電圧回路を実現できる。

【００８８】例７に示したようにスタンバイ状態と、動
作状態の切り換えが可能で動作状態においては、スタン
バイ状態よりより低い出力インピーダンスとなる基準電
圧回路を実現できる。

【００８９】例８に示したように第１の電源のほかに、
第２の電源、第３の電源を設け、第２の電源間、第３の
電源間に例３、例６の示したような、定電流回路の温度
係数と、さらに定電流回路の出力電流も自由に調節する
ことできる基準電圧回路を実現できる。

【００９０】例９に示したようにこの発明の基準電圧回
路と複数のソースフォロワー回路を用意することで、出
力どうしの相互干渉がほとんどない複数の基準電圧出力
を有する基準電圧回路を構成することができる。

【図面の簡単な説明】

【図１】この発明の例１の回路図

【図２】この発明の例２の回路図

【図３】この発明の例３の回路図

【図４】この発明の例３の抵抗を流れる電流の温度変化
を示すグラフ

【図５】この発明の例３のトランジスタ、抵抗のパラメ
ータ表

【図６】この発明の例４の回路図

【図７】この発明の例５の回路図

【図８】この発明の例５の各トランジスタのソース端子
とドレイン端子間電圧を示したグラフ

【図９】この発明の例６の回路図

【図１０】この発明の例７の回路図

【図１１】この発明の例８の回路図

【図１２】この発明の例１の変形例の回路図

【図１３】この発明の例６の変形例の回路図

【図１４】この発明の例９の回路図

【符号の説明】

１は第１のトランジスタ。２は第２のトランジスタ。３
は第３のトランジスタ。４は抵抗。５は第４のトランジ
スタ。６は第５のトランジスタ。７は第６のトランジス
タ。８は第１の電源。９は基準電圧回路の第１の出力端
子。１０は基準電圧回路の第２の出力端子。１１は定電
流回路への出力端子。１２は第７のトランジスタ。１３
は第９のトランジスタ。１４は定電流回路の負荷。１５
はソースフォロワー回路部分。１６は定電流回路部分。
１７は第１０のトランジスタ。１８は電圧検出抵抗。１
９はソース抵抗。２０は抵抗１。２１は抵抗２。２２は
第８のトランジスタ。２３は第１１のトランジスタ。２
４は定電流回路の負荷１。２５は定電流回路の負荷２。
２６は定電流回路への出力端子１。２７は定電流回路へ
の出力端子２。２８は第２の電源。２９は第３の電源。
３０はオンオフ制御端子。３１は第１のソースフォロワ
ー回路。３２は複数のソースフォロワー回路。３３はソ
ースフォロワー回路の電源１。３４はソースフォロワー
回路の電源２。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05F 3/26 G05F 3/24

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】ディプレッションタイプのＭＯＳトランジ
   スタである第１のトランジスタと、第１のトランジスタ
   と同一導電型のＭＯＳトランジスタである第２のトラン
   ジスタと、ソースフォロワー回路と、第１の電圧供給端
   子と、第２の電圧供給端子と、ソースフォロワー回路へ
   の電圧供給端子１と、ソースフォロワー回路への電圧供
   給端子２とを設け、第１のトランジスタのドレイン端子
   を第１の電圧供給端子に接続し、第１のトランジスタの
   ゲート端子と第１のトランジスタのソース端子とを第２
   のトランジスタのドレイン端子に接続し、第２のトラン
   ジスタのソース端子を第２の電圧供給端子に接続し、第
   ２のトランジスタのゲート端子をソースフォロワー回路
   の出力端子またはソースフォロワー回路の出力電圧を分
   圧した端子に接続し、ソースフォロワー回路の入力端子
   を第１のトランジスタと第２のトランジスタの接続点に
   接続し、第１のトランジスタと第２のトランジスタの接
   続点およびソースフォロワー回路の出力端子の両方また
   は一方から基準出力電圧を取り出すことができるように
   した基準電圧回路。
2. 【請求項２】ソースフォロワー回路が、第１のトランジ
   スタと同一導電型のＭＯＳトランジスタである第３のト
   ランジスタとソースフォロワー回路の負荷とからなり、
   第３のトランジスタのドレイン端子をソースフォロワー
   回路への電圧供給端子１に接続し、第３のトランジスタ
   のゲート端子をソースフォロワー回路の入力端子とし、
   ソースフォロワー回路の負荷の第１の端子を第３のトラ
   ンジスタのソース端子に接続し、ソースフォロワー回路
   の負荷の第２の端子をソースフォロワー回路への電圧供
   給端子２間に接続し、第３のトランジスタとソースフォ
   ロワー回路の負荷との接続点をソースフォロワー回路の
   出力端子とした請求項１の基準電圧回路。
3. 【請求項３】ソースフォロワー回路が、第１のトランジ
   スタと同一導電型のＭＯＳトランジスタである第３のト
   ランジスタとソース抵抗とソースフォロワー回路の負荷
   とからなり、第３のトランジスタのドレイン端子をソー
   スフォロワー回路への電圧供給端子１に接続し、第３の
   トランジスタのゲート端子をソースフォロワー回路の入
   力端子とし、ソース抵抗の第１端子を第３のトランジス
   タのソース端子に接続し、ソース抵抗の第２端子をソー
   スフォロワー回路の負荷の第１の端子に接続し、ソース
   フォロワー回路の負荷の第２の端子をソースフォロワー
   回路への電圧供給端子２に接続し、ソース抵抗とソース
   フォロワー回路の負荷との接続点をソースフォロワー回
   路の出力端子とした請求項１の基準電圧回路。
4. 【請求項４】ソースフォロワー回路の負荷が、抵抗また
   は、第１のトランジスタと同一導電型のディプレッショ
   ンタイプのＭＯＳトランジスタである第４のトランジス
   タまたは、第１のトランジスタと同一導電型のＭＯＳト
   ランジスタである第５のトランジスタまたは、第１のト
   ランジスタと同一導電型のＭＯＳトランジスタである第
   ６のトランジスタであって、抵抗の両端を各々第１の端
   子と第２の端子とするか、または第４のトランジスタの
   ドレイン端子を第１の端子、第４のトランジスタのゲー
   ト端子と第４のトランジスタのソース端子とを接続した
   端子を第２の端子とするか、または第５のトランジスタ
   のドレイン端子を第１の端子、第５のトランジスタのソ
   ース端子を第２の端子、第５のトランジスタのゲート端
   子を基準電圧回路の外部よりのバイアス電圧入力端子と
   するか、または第６のトランジスタのドレイン端子を第
   １の端子、第６のトランジスタのソース端子を第２の端
   子、第６のトランジスタのゲート端子を基準電圧回路の
   外部よりオン、オフ制御電圧入力端子とした請求項１の
   基準電圧回路。
5. 【請求項５】ソースフォロワー回路の負荷が、抵抗、第
   １のトランジスタと同一導電型のディプレッションタイ
   プのＭＯＳトランジスタである第４のトランジスタ、第
   １のトランジスタと同一導電型のＭＯＳトランジスタで
   ある第５のトランジスタ、および第１のトランジスタと
   同一導電型のＭＯＳトランジスタである第６のトランジ
   スタから選んだ素子を組み合わせた複合素子であって、
   各々の素子の第１の端子と第２の端子とを接続した直列
   接続とするか、あるいは各々の素子の第１の端子どう
   し、各々の素子の第２の端子どうしを接続した並列接続
   にするか、あるいは直接続した複合素子をさらに並列接
   続し直並列接続とした請求項１の基準電圧回路。
6. 【請求項６】ソースフォロワー回路が、第１のトランジ
   スタと同一導電型のＭＯＳトランジスタである第３のト
   ランジスタとソースフォロワー回路の負荷からなる回路
   に、第１のトランジスタと異なる導電型のＭＯＳトラン
   ジスタである第７のトランジスタまたは、第１のトラン
   ジスタと同一導電型のＭＯＳトランジスタである第８の
   トランジスタまたは、第７のトランジスタと第８のトラ
   ンジスタの両方を追加した回路であって、第７のトラン
   ジスタを追加する際はソースフォロワー回路への電圧供
   給端子１と第３のトランジスタの接続を切りはなし、第
   ７のトランジスタのソース端子をソースフォロワー回路
   への電圧供給素子１に接続し、第７のトランジスタのド
   レイン端子と第７のトランジスタのゲート端子とを第３
   のトランジスタのドレイン端子に接続し、第８のトラン
   ジスタを追加する際はソースフォロワー回路への電圧供
   給端子２とソースフォロワー回路の負荷の接続を切りは
   なし、第８のトランジスタのソース端子をソースフォロ
   ワー回路への電圧供給端子２に接続し、第８のトランジ
   スタのドレイン端子と第８のトランジスタのゲート端子
   とをソースフォロワー回路の負荷の第２の端子に接続す
   るとともに、第３のトランジスタのドレイン端子と第３
   のトランジスタとソースフォロワー回路の負荷との接続
   点をソースフォロワー回路の出力端子とし、第３のトラ
   ンジスタと第７のトランジスタとの接続点と、ソースフ
   ォロワー回路の負荷と第８のトランジスタとの接続点か
   ら定電流回路への出力電圧を取り出せるようにした請求
   項１の基準電圧回路。
7. 【請求項７】ソースフォロワー回路への電圧供給端子１
   と第１の電圧供給端子、ソースフォロワー回路への電圧
   供給端子２と第２の電圧供給端子の組み合わせで両方ま
   たは一方を共通にした請求項１の基準電圧回路。