JP3765433B2 - 基板電圧を所望の値に維持するための回路及び方法 - Google Patents
基板電圧を所望の値に維持するための回路及び方法 Download PDFInfo
- Publication number
- JP3765433B2 JP3765433B2 JP08462196A JP8462196A JP3765433B2 JP 3765433 B2 JP3765433 B2 JP 3765433B2 JP 08462196 A JP08462196 A JP 08462196A JP 8462196 A JP8462196 A JP 8462196A JP 3765433 B2 JP3765433 B2 JP 3765433B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- substrate
- transistor
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積回路に関する。より詳細には、チャージポンピングされる基板を含む集積回路に関する。
【０００２】
【従来の技術】
ＭＯＳ及びＣＭＯＳ集積回路の中には、特性を改善するべく集積回路の基板電圧（“ＶＢＢ”）を制御するための容量性チャージポンプを有するものがある。この手法は、しばしば“基板ポンピング”法と呼ばれる。このような基板ポンピング式システムは、基板をバックバイアスするように動作し、ボディ効果を低減し寄生容量を低下させ、それによってデバイスの飽和電流（Ｉdsat）を減少させることなくデバイスのしきい値電圧（Ｖt）を低下させる。
【０００３】
図１は、オシレータ１１０、ＡＮＤゲート１２０、容量性チャージポンプ１３０、コンパレータ１４０、基準電圧発生回路１５０、検出回路１６０を含む従来の基板ポンピング式システム１００を表している。基準電圧発生回路１５０は、コンパレータ１４０の負入力端子に電圧Ｖrefを供給する。電圧Ｖrefは負であり、それによって基板は以下に述べるようにバックバイアスされる。検出回路１６０は基板電圧ＶＢＢを検出し、基板電圧ＶＢＢと等しいように意図された電圧をコンパレータ１４０の正入力端子に供給する。コンパレータ１４０の出力リードはＡＮＤゲート１２０の入力リードの一つに接続されている。ＡＮＤゲート１２０の他方の入力リードは、オシレータ１１０の出力リードに接続されている。
【０００４】
従って、基板電圧ＶＢＢが電圧Ｖrefより低い場合（即ちより負である場合）、コンパレータ１４０は論理０信号をＡＮＤゲート１２０へと出力する。コンパレータ１４０から論理０信号を受信したＡＮＤゲート１２０は、ＡＮＤゲート１２０のもう一方の入力リードにどのような入力が加えられているかに関係なく、論理０信号を出力する。従って、オシレータ１１０によって生成されるクロック信号は、容量性チャージポンプ１３０へ伝達されない。容量性チャージポンプ１３０は従来の容量性チャージポンプであり、オシレータ１１０によって生成されるクロック信号に応答して基板に負電荷を加えるように動作する。従って、基板電圧ＶＢＢが電圧Ｖrefより低いとき、容量性チャージポンプ１３０は基板に負電荷を加えない。
【０００５】
一方、基板電圧ＶＢＢが電圧Ｖrefより高い場合（即ちより正である場合）、コンパレータ１４０はＡＮＤゲート１２０に論理１信号を出力する。従って、オシレータ１１０によって生成されるクロック信号は、ＡＮＤゲート１２０を通過して容量性チャージポンプ１３０へ伝えられる。容量性チャージポンプ１３０はクロック信号に応答して基板に負電荷を加えるように動作し、それによって基板電圧ＶＢＢは低下する。
【０００６】
しかしながら、基板にポンピングされた負電荷は基板から流出していくため、それによって電圧ＶＢＢは上昇する。コンパレータ１４０、ＡＮＤゲート１２０及び容量性チャージポンプ１３０は負帰還回路を形成し、電圧ＶＢＢを電圧Ｖrefに概ね等しく維持するべく基板に負電荷を与えるように動作する。
【０００７】
基板ポンピング式システム１００の問題の一つは、基板電圧ＶＢＢを電圧Ｖrefと比較することができるように、基板電圧ＶＢＢを検出することにある。この従来システムでは、検出回路１６０が複雑な回路であり、製造プロセス、温度及び電源の変動に影響されやすい。更に、基準電圧発生回路１５０は、基板がＰ型半導体材料であるとき、通常、Ｐチャネルデバイスを用いて実現されるが、これらのＰチャネルデバイスもまた同様の変動に影響されやすい。その結果、基板電圧ＶＢＢは、基板ポンピング式システム１００に於いて−０．５Ｖ乃至−２．５Ｖ程度変動し得るが、これは多くの応用に於いて許容されない。
【０００８】
【発明が解決しようとする課題】
従って本発明の主な目的は、所望のレベルに基板電圧を維持するための改善された回路及び方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明によると、所望のレベルに基板電圧を維持するための方法が提供される。また同時に、この方法を実現するための構造が提供される。この方法は、都合の良い電圧と比較するべく基板電圧をシフトさせるためのレベルシフタ（level shifter）を用いる。
【００１０】
本発明の一実施例によると、基板ポンピング式システムは、オシレータ、容量性チャージポンプ、比較回路、及びレベルシフタを含む。レベルシフタは基板と比較回路の正入力リードとの間に接続され、基板電圧を電圧Ｖbgだけシフトさせる。コンパレータの負入力リードはグランド電位供給源に接続されている。従って、基板電圧ＶＢＢを検出するのに複雑な検出回路が不要となっている。比較回路は、電圧Ｖbgと基板電圧ＶＢＢの和（即ち、Ｖsum）に概ね等しい電圧をグランド電位と比較する。オシレータ、容量性チャージポンプ、レベルシフタ、及び比較回路は負帰還回路を形成し、電圧Ｖsumをグランド電位に概ね等しく保つように動作する。その結果、基板電圧ＶＢＢは概ね−Ｖbgに等しい電圧に維持される。
【００１１】
この実施例では、レベルシフタは電圧Ｖbgを生成するためバンドギャップリファレンス（band gap reference）を含んでいる。従って、電圧Ｖbgは、製造プロセス、温度、及び電源の変動に比較的影響されにくい。その結果、基板電圧ＶＢＢも製造プロセス、温度、及び電源の変動にあまり影響されることなく、所望の電圧に維持される。
【００１２】
この実施例では、バンドギャップリファレンスを実現するのにＰＮＰトランジスタを用いている。その結果、この実施例はＮウェルプロセスを用いた集積回路に於いて用いるのに好都合である。そのような集積回路では、バンドギャップリファレンスは、全てのＮウェルプロセスで得ることのできるバーチカルＰＮＰトランジスタを用いて実現することができる。
【００１３】
【発明の実施の形態】
図２は、基板ポンピング式システム２００を表している。このシステム２００は、オシレータ１１０、ＡＮＤゲート１２０、容量性チャージポンプ１３０、コンパレータ１４０及びレベルシフタ２１０を含んでいる。ここで、同様の構成要素には図面間で同じ参照符号が付されている。
【００１４】
レベルシフタ２１０は、電圧Ｖbgを出力するバンドギャップリファレンス２１５を含んでいる。この実施例では、電圧Ｖbgは概ね１．５Ｖになるように設計されている。この実施例では１．５Ｖが用いられているが、バンドギャップリファレンスは（後に図３に関連して説明されるように）、グランド電位より高い約ＶＢＥONとＶＣＣより低いしきい値電圧Ｖtとの間の任意の電圧を供給するように設計することができる。バンドギャップリファレンス２１５は、レベルシフタ２１０の出力端子と基板との間に接続されている。その結果、この実施例では、レベルシフタ２１０は以下の式（１）によって与えられる電圧Ｖsenseを生成する。
【００１５】
【数１】
【００１６】
即ち、この場合、Ｖsense＝ＶＢＢ＋１．５Ｖとなる。
【００１７】
レベルシフタ２１０の出力リードは、コンパレータ１４０の正入力リードに接続されている。コンパレータ１４０の他方の入力リードはグランド電位供給源に接続されている。従って、基板電圧ＶＢＢが−１．５Ｖより低いとき、電圧Ｖsenseは負であり、コンパレータ１４０は論理０信号を出力する。コンパレータ１４０の出力リードはＡＮＤゲート１２０の入力リードに接続されており、従って、ＡＮＤゲート１２０も論理０信号を出力する。ＡＮＤゲート１２０の他方の入力リードはオシレータ１１０の出力リードに接続されている。従って、この場合、ＡＮＤゲート１２０はオシレータ１１０によって生成されるクロック信号をＡＮＤゲート１２０の出力リードに接続されている容量性チャージポンプ１３０へと通過させない。この実施例では、オシレータ１１０は周波数約４０ＭＨｚのクロック信号を出力する。
【００１８】
この実施例ではクロック信号を容量性チャージポンプ１３０へと通過させたり阻止したりするのにＡＮＤゲートが用いられているが、別の実施例では、例えばＮＡＮＤゲート、マルチプレクサ、或いはスイッチ（容量性チャージポンプ１３０に接続されるこのスイッチの出力リードは浮遊電位とはならないものとする）のような他のゲート回路を用いることもできる。
【００１９】
容量性チャージポンプ１３０は従来のチャージポンプであり、その出力リードは基板に接続されており、オシレータからのクロック信号に応答して基板に負電荷をポンピングするように動作する。従って、電圧Ｖsenseがグランド電位より低く、コンパレータ１４０が論理０信号を出力し、ＡＮＤゲートがオシレータ１１０からのクロック信号を通過させないときには、容量性チャージポンプ１３０は動作しない。
【００２０】
一方、基板電圧ＶＢＢが−１．５Ｖより高い場合、レベルシフタ２１０から出力される電圧Ｖsenseは正となる。その結果、コンパレータ１４０は論理１信号を出力し、それによってＡＮＤゲート１２０はオシレータ１１０によって生成されるクロック信号を容量性チャージポンプ１３０へと通過させる。容量性チャージポンプ１３０はオシレータ１１０から送られてくるクロック信号に応答して基板に負電荷をポンピングするように動作し、それによって基板電圧ＶＢＢは低下する。
【００２１】
容量性チャージポンプ１３０は基板電圧ＶＢＢが−１．５Ｖより低くなるまで負電荷のポンピングを続ける。その後、上述したように、コンパレータ１４０からの出力によって、ＡＮＤゲート１２０はクロック信号を容量性チャージポンプ１３０へ通すのを中止する。しかし、基板から負電荷が流出するにつれ基板電圧ＶＢＢが上昇し−１．５Ｖより高くなると、コンパレータ１４０はこれを検知し、容量性チャージポンプ１３０を動作させるべく、ＡＮＤゲート１２０がオシレータ１１０からのクロック信号を通過させるようにする。このように、レベルシフタ２１０、コンパレータ１４０、ＡＮＤゲート１２０及び容量性チャージポンプ１３０によって形成された帰還回路は、基板電圧ＶＢＢを概ね−１．５Ｖに保つように動作する。
【００２２】
図２に示すようにレベルシフタ２１０とコンパレータ１４０を接続することによって、基板電圧ＶＢＢを検出してそれを所望の電圧（この場合−１．５Ｖ）と比較する回路が、図１に示されているように接続された検出回路１６０及びコンパレータ１４０に較べて、より単純な回路として提供される。レベルシフタ２１０は検出回路１６０に較べより容易に低コストで実現することができる。
【００２３】
更に、レベルシフタ２１０はバンドギャップリファレンス２１５を含んでいるため、検出回路１６０と較べ、製造プロセス、温度、及び電源の変動に影響されにくい。このため、基板ポンピング式システム２００はより精密に基板電圧ＶＢＢを所望の電圧レベルに維持することができる。
【００２４】
この実施例は、厚さ１００Å未満のゲート酸化物を含むセルデバイスを備えた電気的に消去可能なプログラマブルロジックデバイス（programmable logic device：ＰＬＤ）のようなＣＭＯＳＥ2技術に於いて用いられるのに利点を有する。ＣＭＯＳという用語は、本明細書中では、シリコンゲート技術を含むものとして用いられる。セルのセンス電流（Ｉdsat）及びＶtは、ＰＬＤの動作に影響する重要なパラメータである。ＰＬＤの動作速度を高めるには、Ｉdsatを大きくしＶtを低くすることが望ましい。基板をバックバイアスすることによって、寄生容量は減少し、移動度は増加する。従って、バックバイアスによって設計者はＩdsatが増加するようにチャネルのドーピングレベルを上げつつ、Ｖtを許容可能な値にすることができる。
【００２５】
一般に、Ｖt及びＩdsatは両方とも基板電圧ＶＢＢを低くすることにより改善される。しかしながら、このようなＰＬＤへの適用に於いては、基板電圧ＶＢＢは、基板・Ｎ＋接合の接合ブレークダウン電圧と、適用される電気的消去可能セルのプログラム保持能力とによって定まる下限を有する。これらのセルは、セルのＮ＋拡散領域のある部分に高電圧をかけることによってプログラムされるため、大きな負の基板電圧は接合ブレークダウンの危険を増加させる。更に、基板電圧が負になると基板とセルのチャネルとの間の電界が大きくなるが、それによってセルをプログラムするために用いられた電荷が流出することがある。従って、基板電圧ＶＢＢが負になり過ぎると、セルの消去が起こりうる。これらの適用例では、基板電圧が−１．５Ｖ±２００ｍＶの範囲にあるとき、接合ブレークダウン及び／またはセルの消去の危険もあまりなく、比較的好ましいＶt及びＩdsatを得ることができる。
【００２６】
図３は、Ｐチャネル電流ミラー回路３１０、Ｎチャネル電流ミラー回路３２０、抵抗Ｒ１及びＲ２、ＰＮＰトランジスタＱ１乃至Ｑ３を含むレベルシフタ２１０の一実施例を示している。
【００２７】
Ｐチャネル電流ミラー回路３１０は、実質的に同一のＰチャネルトランジスタＰ１乃至Ｐ３を含んでいる。従って、トランジスタＰ１乃至Ｐ３を流れる電流は、実質的に同じである。Ｐチャネル電流ミラー回路３１０のトランジスタＰ１乃至Ｐ３は、各々電流Ｉptatを流す。トランジスタＰ１及びＰ２のチャネルはＮチャネル電流ミラー回路３２０の実質的に同一なＮチャネルトランジスタＮ１及びＮ２のチャネルに接続されている。従って、ＮチャネルトランジスタＮ１及びＮ２を流れる電流もまたＩptatである。
【００２８】
トランジスタＮ１のソースはＰＮＰトランジスタＱ１のエミッタに接続されている。トランジスタＱ１のベースはグランド電位供給源に接続されており、トランジスタＱ１のコレクタは基板に接続されている。従って、トランジスタＱ１はトランジスタＮ１から基板へと電流を流す。
【００２９】
トランジスタＮ２のソースは抵抗Ｒ１を介してトランジスタＱ２のエミッタに接続されている。トランジスタＱ２のベースはグランド電位供給源に接続されており、トランジスタＱ２のコレクタは基板に接続されている。従って、トランジスタＱ２はトランジスタＮ２から基板へと電流を流す。
【００３０】
Ｎチャネル電流ミラー回路３２０のトランジスタを流れる電流は、以下のように決定される。トランジスタＱ１及びＱ２のベースはグランド電位供給源に接続されているため、トランジスタＱ１のベースからトランジスＱ２のベースへの電圧ループ方程式は以下の式（２）のようになる。
【００３１】
【数２】
【００３２】
ここで、
【００３３】
【外１】
【００３４】
は抵抗Ｒ１の抵抗値、ＶＢＥQ1はトランジスタＱ１のベース・エミッタ間電圧、ＶＢＥQ2はトランジスタＱ２のベース・エミッタ間電圧である。ＰＮＰトランジスタのベース・エミッタ間電圧は以下の式（３）で与えられる。
【００３５】
【数３】
【００３６】
ここで、ＶTは熱電圧（thermal voltage）、ＩCはコレクタ電流、ＩSはトランジスタの飽和電流である。式（３）と式（２）を組み合わせることにより式（４）が得られる。
【００３７】
【数４】
【００３８】
ここで、トランジスタＱ１及びＱ２のコレクタ電流は概ね等しいことに注意されたい。
【００３９】
ＩSはトランジスタのエミッタ断面積に比例するため、所与のプロセスに対して、式（４）は式（５）のようになる。
【００４０】
【数５】
【００４１】
ここで、ＡはトランジスタＱ２のエミッタ面積のトランジスタＱ１のエミッタ面積に対する比である。更に、熱電圧ＶTは式（６）によって与えられる。
【００４２】
【数６】
【００４３】
ここで、ｋはボルツマン定数、Ｔはケルビン（°Ｋ）で表した温度、ｑは電子の電荷である。式（５）と式（６）を組み合わせることにより式（７）が得られる。
【００４４】
【数７】
【００４５】
式（７）は、電流Ｉptatが絶対温度に比例することを表している。
【００４６】
再び図３を参照されたい。ＰチャネルトランジスタＰ３のドレインは抵抗Ｒ２を介してダイオード接続された（diode-connected）ＰＮＰトランジスタＱ３のエミッタに接続されている。トランジスタＱ３のコレクタは基板に接続されている。従って、Ｐチャネル電流ミラー回路３１０のトランジスタＰ３は、抵抗Ｒ２とＰＮＰトランジスタＱ３を通して電流Ｉptatを基板へと流す。従って、抵抗Ｒ２とトランジスタＱ３の両端の電圧降下は式（８）によって与えられる。
【００４７】
【数８】
【００４８】
ここで、
【００４９】
【外２】
【００５０】
は抵抗Ｒ２の抵抗値であり、電圧Ｖsenseはコンパレータ１４０の正入力端子に供給される電圧である。式（８）は、ベース・エミッタ間電圧と、熱電圧と定数の積との和として電圧を定めている。これは、バンドギャップリファレンスに対する標準的な関係である。こうして、トランジスタＱ２のＱ１に対するエミッタ面積の比、抵抗Ｒ２のＲ１に対する抵抗値の比、及びトランジスタＱ３のしきい値電圧を適切に定めて、抵抗Ｒ２とトランジスタＱ３の両端の電圧降下が概ね１．５ボルトに等しくなるようにすることができる。電流Ｉptatが正に比例することにより、ＰＮＰトランジスタＱ３のベースエミッタ間電圧の負の温度係数はオフセットされ、比較的温度に影響されにくい基準電圧が得られる。
【００５１】
レベルシフタ２１０のこの実施例では、Ａは約１０となるように設計され、抵抗Ｒ２の抵抗Ｒ１に対する比は約１２であり、ＶＢＥQ3は約７００ｍＶである。典型的には、ＶＢＥQ3は製造プロセスによって決定され、Ａ及び抵抗値比は所望の電圧が得られるように変化させることができる。理解されるように、バンドギャップリファレンスに所望の働きをさせるためには、Ａは１に等しくなることはできない。
【００５２】
レベルシフタ２１０のこの実施例では、温度係数（ＴＣF）は非常に小さく±３００ｐｐｍ／℃となっている。従って、１００℃の温度範囲に亘って、電圧変化は１００ｍＶ未満であり、この値はこの応用例における電圧についての制限（即ち、１．５Ｖ±２００ｍＶ）内に十分納まっている。
【００５３】
図３のバンドギャップリファレンス２１５の実施例では、トランジスタＱ１及びＱ２のベースはグランド電位供給源に接続されているが、これらのトランジスタはダイオード接続としてもよく、それによって回路機能が変わることもない。更に、電流ミラー回路３１０及び３２０はスケール変更可能であり、それによって抵抗Ｒ２の両端の電圧降下を調整することが可能である。さらに、電流ミラー回路３１０及び３２０は、ウィルソン（Wilson）またはカスケード接続電流源を用いて実現することができる。
【００５４】
電流ミラー回路３１０及び３２０は２つの安定状態を有する。所望の安定状態は、上述したように、電流ミラー回路３１０及び３２０が電流Ｉptatを流している状態である。他方の安定状態は電流ミラー回路３１０及び３２０に電流が流れていない状態である。レベルシフタ２１０は、電源投入後電流ミラー回路３１０及び３２０が電流Ｉptatを流すのを保証するべく、スタートアップ回路３３０を含んでいる。
【００５５】
スタートアップ回路３３０は、ゲートが電圧ＶＣＣを供給する電圧源に接続され、ソースがグランド電位供給源に接続されたＮチャネルトランジスタ３３２を含んでいる。電圧ＶＣＣの電圧源が電力供給を開始してから（即ち、電圧ＶＣＣがトランジスタ３３２のしきい値電圧に達した時点から）少し経過すると、トランジスタ３３２はターンオンし、ノードＳ１の電圧を概ねグランド電位に引き下げる。キャパシタＣ１はノードＳ１とグランド電位供給源との間に所望に応じて接続され、スタートアップが適切になされるのを保証するべく若干の遅れを発生させる働きをする。
【００５６】
ノードＳ１はＰチャネルトランジスタ３３４のゲートに接続されている。トランジスタ３３４のソースは電圧ＶＣＣの電圧源に接続されている。その結果、トランジスタ３３２によってノードＳ１の電圧が電圧ＶＣＣからしきい値電圧を差し引いた値より小さい値に引き下げられると、トランジスタ３３４はターンオンする。トランジスタ３３４のドレインはトランジスタＮ１及びＮ２のゲートに接続されているため、トランジスタＮ１及びＮ２も導通状態となる。トランジスタＮ２のドレインに電流が流れるとトランジスタＰ２及びＰ１がターンオンし、それによってトランジスタＮ１に電流が供給される。トランジスタＮ１を流れる電流よってトランジスタＮ２を流れる電流が支えられ、回路は正常動作する。
【００５７】
スタートアップ回路３３０は更にＰチャネルトランジスタ３３６を含んでいる。トランジスタ３３６のゲートもまたトランジスタＰ２のドレインに接続されており、従って、トランジスタＮ１、Ｎ２、Ｑ１及びＱ２を流れる電流によってトランジスタＰ１及びＰ２に電流が流れると、トランジスタ３３６は導通状態になる。トランジスタ３３６はトランジスタ３３２に比べずっと大型であり、トランジスタ３３６によってノードＳ１の電圧は概ね電圧ＶＣＣに等しい値に引き上げられる。それによってトランジスタ３３４はターンオフし、スタートアップ回路３３０は電流ミラー回路３１０及び３２０から切り離される。
【００５８】
図４は、ＰＮＰトランジスタＱ１を具現化したものを表した図である。ＰＮＰトランジスタＱ２及びＱ３も概ね同様に実現される。上述したように、基板ポンピング式システム２００（図２）は、ＣＭＯＳ応用に適用することができる。このＣＭＯＳへの応用では、上述したようなＰチャネルデバイスはＰ基板内に形成されたＮウェルを利用して実現される。ＰＮＰトランジスタはＮウェルプロセスに於いて不可避的に生成される寄生バーチカルＰＮＰトランジスタ（parasitic vertical PNP transistor）を利用して実現される。Ｎチャネルデバイス、ゲート、ＣＭＯＳデバイスのゲート酸化物は、ＰＮＰトランジスタの実現に於いては使用されず形成する必要はない。ソース拡散領域４１０はＰＮＰトランジスタのエミッタを形成する。Ｎウェル４２０はＰＮＰトランジスタのベースを形成する。Ｎ＋拡散領域４３０はベースをグランド電位供給源に接続する。Ｐ基板４４０はコレクタを形成する。
【００５９】
図５は、ＦＥＴ５１０乃至５１３がタップ抵抗Ｒ２に接続されたプログラマブルレベルシフタ２１５′の一実施例を示している。レベルシフタ２１５′は、レベルシフタ２１５（図３）と似ているが、レベルシフタ２１５に於ける抵抗Ｒ２がプログラム可能な抵抗Ｒ２′によって置き換えられている点が異なる。抵抗Ｒ２′の抵抗値は、ＦＥＴ５１０乃至５１３のゲートに制御信号を加えてＦＥＴ５１０乃至５１３をオンまたはオフにすることによってプログラムすることができる。抵抗Ｒ２′は“トリム（trim）”することができるため、この実施例は、トランジスタＱ３のＶＢＥが製造プロセスによって変化するような応用例に於いて用いるのに適している。それによって、電圧Ｖbgが概ね１．５Ｖに設定されるように、抵抗Ｒ２′の両端の電圧降下を調整することができる。この実施例では抵抗Ｒ２′がプログラム可能であるが、別の実施例に於いて抵抗Ｒ１及び／またはＲ２′をプログラム可能としてもよい。
【００６０】
図６は、グランド電位供給源と基板との間に直列に接続されたチャネルを有するＮチャネルトランジスタ６０１及び６０２を含む容量性ポンビング回路１３０の一実施例を表している。Ｎチャネルトランジスタ６０１及び６０２はダイオード接続されており、トランジスタ６０１のソースはグランド電位供給源に接続され、トランジスタ６０１のドレインはトランジスタ６０２のソースに接続されている。トランジスタ６０２のドレインは基板に接続されている。トランジスタ６０１及び６０２はダイオードを形成しているため、通常動作中、基板からグランドへは正の電荷しか流れることができない。
【００６１】
クロック端子６１０はキャパシタ６３０を介してノード６２０に接続されている。ノード６２０はトランジスタ６１０によって形成されたダイオードのアノード及びトランジスタ６０２によって形成されたダイオードのカソードに位置している。この実施例では、キャパシタ６３０の静電容量は約２０ｐＦである。容量性チャージポンプ１３０はオシレータ１１０によって生成されたクロック信号をクロック端子６１０に受信する。クロック信号がその正のピーク電圧に近づくと、キャパシタ６３０はこの正電圧をノード６２０に伝達し、それによってトランジスタ６０１は導通状態に、トランジスタ６０２は非導通状態になる。その結果、トランジスタ６０１を通ってキャパシタ６３０からグランド電位供給源へと電荷が移動する。
【００６２】
逆に、クロック信号の第２半周期では、キャパシタ６３０によってノード６２０はその最も負の値になり、トランジスタ６０１は非導通状態に、トランジスタ６０２は導通状態となる。その結果、基板からキャパシタ６３０へとトランジスタ６０２を通って正電荷が流れる。チャージポンプ１３０は、基板電圧ＶＢＢを変化させて、概ね−ＶＣＣにダイオードの電圧降下２つ分を加えた値（即ち、−ＶＣＣ＋２ＶTN）となるようにすることができる。従って、オシレータ１１０からのクロック信号がハイからロー及びローからハイへと変化するとき、正電荷が基板からグランド電位供給源へとポンピングされる。この動作は負電荷を基板へポンピングするのと等価である。
【００６３】
図７は、オシレータ１１０（図２）の一実施例を表す模式図である。このオシレータ１１０は３つのインバータ７０１乃至７０３がカスケード接続され、インバータ７０３の出力リードがインバータ７０１の入力リードに接続された簡単なリングオシレータ（ring oscillator）である。インバータ７０１乃至７０３の出力信号は概ね方形波である。この実施例では、インバータの平均伝搬遅延時間は約４．１６ｎｓである。従って、オシレータ１１０は約２５ｎｓのサイクルタイムを有することとなり、約４０ＭＨｚのクロック信号を生成する。
【００６４】
図８は、コンパレータ１４０（図２）の一実施例の模式図である。コンパレータ１４０は、グランド電位供給源に接続された入力リード８１２とレベルシフタ２１０（図２）の出力リードに接続された入力リード８１４を有する入力段８１０を含んでいる。入力段８１０は、それぞれ第２増幅段（能動負荷段）８２０の入力リード８２２及び８２４に接続された出力リード８１６及び８１８を有している。第２増幅段８２０の出力リード８２６は出力段８３０の入力リード８３２に接続されている。
【００６５】
入力段８１０は、ゲートがＰチャネル電流ミラー回路３１０（図３）に接続されたＰチャネルトランジスタＰ４を含んでいる。トランジスタＰ４はトランジスタＰ１乃至Ｐ３と実質的に同一であり、入力段８１０に対する電流源として働き、Ｐチャネル電流ミラー回路３１０からミラーリングされた、電流Ｉptatに概ね等しい電流を供給する。
【００６６】
トランジスタＰ４のドレインは、ＰチャネルトランジスタＰ６及びＰ７からなるソース接続されたトランジスタ対に接続されている。トランジスタＰ６のゲートはコンパレータ１４０の正入力端子として働き、レベルシフタ２１０（図２）から電圧Ｖsenseを受信するように接続されている。トランジスタＰ７のゲートはコンパレータ１４０の負入力端子として働き、グランド電位供給源に接続されている。トランジスタＰ６及びＰ７のドレインは、それぞれ負出力リード８１６及び正出力リード８１８に接続されている。また、トランジスタＰ６及びＰ７のドレインは、それぞれダイオード接続されたＮチャネルトランジスタＮ６及びＮ７のドレインにも接続されている。その結果、電圧Ｖsenseがグランド電位より低くなると、トランジスタＰ６の導電性が一層高まり、それによってトランジスタＰ７を流れるトランジスタＰ４からの電流は減少する。従って、負出力リード８１６の電圧は上昇し、正出力リード８１８の電圧は低下する。
【００６７】
逆に、電圧Ｖsenseがグランド電位より高い場合、トランジスタＰ６の導電性は低下し、トランジスタＰ４からトランジスタＰ７へと流れる電流が増加する。その結果、負出力リード８１６の電圧は低下し、正出力リード８１８の電圧は上昇する。こうして、入力段８１０は、出力リード８１６及び８１８に差分出力信号を発生する差動増幅器として動作する。
【００６８】
第２増幅段８２０は、能動負荷を伴うソース接続されたトランジスタ対を含む。このソース接続されたトランジスタ対に対する電流源は、ゲートがＰチャネル電流ミラー回路３１０（図３）に接続されたＰチャネルトランジスタＰ５を含んでいる。トランジスタＰ５はトランジスタＰ１乃至Ｐ３と実質的に同じであり、電流ミラー回路３１０によってミラーリングされた、電流Ｉptatに概ね等しい電流を供給する。トランジスタＰ５のドレインは、ＰチャネルトランジスタＰ８及びＰ９のソースに接続されている。トランジスタＰ８とＰ９は概ね同一である。トランジスタＰ８及びＰ９のゲートは、それぞれ正入力リード８２４及び負入力リード８２２に接続されており、入力段８１０によって生成される差分出力信号を受信する。トランジスタＰ８及びＰ９のドレインは、それぞれ実質的に同一のＮチャネルトランジスタＮ８及びＮ９のドレインに接続されている。
【００６９】
第２増幅段８２０は入力段８１０と類似した構造を有するが、ソース接続されたトランジスタ対（即ち、ＰチャネルトランジスタＰ８及びＰ９）の負荷となるＮチャネルトランジスタ（即ち、Ｎ８及びＮ９）が、入力段８１０に於いてソース接続されたトランジスタ対の負荷となっているダイオードの代わりに、電流源を形成している点が異なる。トランジスタＮ８のみがダイオード接続されており、トランジスタＮ９のゲートはトランジスタＮ８のゲートに接続されている。トランジスタＮ８及びＮ９のソースはどちらもグランド電位供給源に接続されており、それによってトランジスタＮ８及びＮ９は同じゲート・ソース間電圧を有している。出力リード８２６はトランジスタＰ９及びＮ９のドレインに接続されている。第２増幅段８２０の負入力リード８２２及び正入力リード８２４は、それぞれ入力段８１０の負出力リード８１８及び正出力リード８１６に接続されている。
【００７０】
その結果、正入力リード８２４の電圧が上昇すると（負入力リード８２２の電圧は入力段８１０の差分出力のため低下する）、トランジスタＰ８の導電性が低下し、トランジスタＰ９の導電性が高まる。従って、トランジスタＰ９のドレイン電圧は引き上げられ、トランジスタＰ８のドレイン電圧は低下する。
【００７１】
逆に、正入力リード８２４の電圧が低下すると（負入力リード８２２の電圧は入力段８１０の差分出力のため上昇する）、トランジスタＰ８の導電性が高まり、トランジスタＰ９の導電性は低下する。その結果、トランジスタＮ８に較べてトランジスタＮ９に流れる電流の方が多くなる。トランジスタＮ８とＮ９のゲート・ソース間電圧は等しいため、トランジスタＮ８は抵抗動作領域（即ちＶDSが著しく小さい）に入り、流れる電流は微小となり、それによって出力リード８２６の電圧は低下する。従って、第２増幅段８２０は出力リード８２６に出力信号を生成する差分増幅器として動作する。
【００７２】
第２増幅段８２０の出力リード８２６は、インバータを２つ含む出力段８３０の入力リード８３２に接続されている。インバータ８３４は入力リード８３２に接続された入力リードを有する。インバータ８３４では、ＰチャネルトランジスタのＷ／Ｌ比はＮチャネルトランジスタのＷ／Ｌ比の約２分の１となっている。このようなＷ／Ｌ比の比によって、インバータ８３４の“トリップ”電圧（即ち、それより高い電圧ではインバータは入力信号を論理１入力信号として捉え、それより低い電圧では論理０入力信号として捉える）が、第２増幅段８２０によって出力リード８２６に生成される出力信号の電圧範囲に対応して、低くなっている。インバータ８３６の入力リードはインバータ８３４の出力リードに接続されており、インバータ８３４によって生成された出力信号を反転する。従って、コンパレータ１４０は偶数回の反転を行うことになり、その結果、反転されない出力信号が出力リード８３８に出力される。
【００７３】
図９は、電圧制御発振器（volage-controlled oscilator：ＶＣＯ）９１０、容量性チャージポンプ１３０、レベルシフタ２１０、及び増幅器９４０を含む基板ポンピング式システム９００を示している。レベルシフタ２１０と容量性チャージポンプ１３０は、基板ポンピング式システム２００（図２）について上述したのと同様に動作し、従ってレベルシフタ２１０は基板電圧ＶＢＢよりＶbgだけ高い電圧Ｖsenseを出力する。
【００７４】
増幅器９４０の動作はコンパレータ１４０（図２）と似ているが、増幅器９４０は電圧Ｖbgと基板電圧ＶＢＢとの差電圧に比例した電圧Ｖdifを、コンパレータ１４０に於けるディジタル出力信号の代わりに出力する点が異なる。その結果、基板電圧ＶＢＢが電圧Ｖbgより若干高い場合、増幅器９４０は比較的小さな正電圧Ｖdifを出力し、基板電圧ＶＢＢがＶbgより著しく大きい場合、増幅器９４０は比較的大きな正電圧Ｖdifを出力する。増幅器９４０の出力リードはＶＣＯ９１０の入力リードに接続されている。
【００７５】
ＶＣＯ９１０は、Ｖdifの値に比例する周波数を有するクロック信号を出力する。ＶＣＯ９１０は従来のＶＣＯである。ＶＣＯ９１０の出力リードは容量性チャージポンプ１３０の入力リードに接続されている。
【００７６】
容量性チャージポンプ１３０は負電荷を基板にポンピングするように動作する。容量性チャージポンプ１３０が基板へポンピングする単位時間当たりの負電荷量は、ＶＣＯ９１０から受信されるクロック信号の周波数に比例する。
【００７７】
増幅器９４０、ＶＣＯ９１０、容量性チャージポンプ１３０、及びレベルシフタ２１０は帰還回路を形成し、基板電圧ＶＢＢを概ね−１．５Ｖに等しく維持する。図２に関連して上述したように、基板にポンピングされた負電荷の流出によって、基板電圧ＶＢＢは上昇する。基板電圧ＶＢＢが−１．５より高くなるほど、電圧Ｖdifは大きくなる。その結果、ＶＣＯ９１０は、より高い周波数のクロック信号を生成し、それによって容量性チャージポンプ１３０は負電荷を基板により高いレートでポンピングする。こうして、基板電圧ＶＢＢは所望の電圧−１．５Ｖにより速く近づく。基板電圧ＶＢＢが−１．５Ｖに近づくと、電圧Ｖdifは減少し、ＶＣＯ９１０により生成されるクロック信号の周波数は低下し、容量性チャージポンプ１３０の基板への負電荷ポンピングレートも下がる。電圧Ｖdifが０Ｖになると、ＶＣＯ９１０はクロック信号の生成をやめる。しかしながら、負電荷が基板から抜け出るにつれ、電圧Ｖdifは０Ｖより高く上昇し、ＶＣＯ９１０によってクロック信号が生成される。こうして、基板電圧ＶＢＢが所望のレベル−１．５Ｖに維持されるように帰還回路が動作する。
【００７８】
上記に本発明の好適実施例及び原理を説明してきた。しかしながら、本発明は説明してきた特定の実施例に限定されるものとして解釈されるべきではない。例えば、容量性チャージポンプ及び／または増幅器及び／またはバンドギャップリファレンスの異なる実施態様を用いることもできる。更に、上述したＣＭＯＳＥ2ＰＲＯＭに於ける応用とは別の用途に別の実施形態を適用することもできる。更に、実施態様をＮ型基板に合わせて適合させることもできる。従って、上述した実施形態は限定的なものではなく例示を目的としたものとして認識されるべきである。これらの実施形態に対し当業者は、特許請求の範囲に画定される本発明の範囲を逸脱することなく変形を加え得るだろう。
【図面の簡単な説明】
【図１】図１は従来の基板ポンピング式システムのブロック図である。
【図２】図２は、本発明の一実施例による基板ポンピング式システムのブロック図である。
【図３】図３は、図２に示されているレベルシフト回路の一実施例の模式図である。
【図４】図４は、図３に示されているＰＮＰトランジスタの断面図である。
【図５】図５は、図２に示されているレベルシフト回路の別の実施例の模式図である。
【図６】図６は、図２に示されている容量性チャージポンプの一実施例の模式図である。
【図７】図７は、図２に示されているオシレータの一実施例の模式図である。
【図８】図８は、図２に示されているコンパレータの一実施例の模式図である。
【図９】図９は、本発明の別の実施例に基づく基板ポンピング式システムのブロック図である。
【符号の説明】
１００ 従来の基板ポンピング式システム
１１０ オシレータ
１２０ ＡＮＤゲート
１３０ 容量性チャージポンプ
１４０ コンパレータ
１５０ 基準電圧発生回路
１６０ 検出回路
２００ 基板ポンピング式システム
２１０ レベルシフタ
２１５ バンドギャップリファレンス
２１５′ レベルシフタ
３１０ Ｐチャネル電流ミラー回路
３２０ Ｎチャネル電流ミラー回路
３３０ スタートアップ回路
３３２ Ｎチャネルトランジスタ
３３４ Ｐチャネルトランジスタ
３３６ Ｐチャネルトランジスタ
４１０ ソース拡散領域
４２０ Ｎウェル
４３０ Ｎ＋拡散領域
４４０ Ｐ基板
５１０〜５１３ ＦＥＴ
６０１、６０２ Ｎチャネルトランジスタ
６１０ クロック端子
６２０ ノード
６３０ キャパシタ
７０１〜７０３ インバータ
８１０ 入力段
８１２、８１４ 入力段８１０の入力リード
８１６、８１８ 入力段８１０の出力リード
８２０ 第２増幅段
８２２、８２４ 第２増幅段８２０の入力リード
８２６ 第２増幅段８２０の出力リード
８３０ 出力段
８３２ 出力段８３０の入力リード
８３４、８３６ インバータ
８３８ 出力段８３０の出力リード
９００ 基板ポンピング式システム
９１０ 電圧制御発振器（ＶＣＯ）
９４０ 増幅器
Ｓ１ ノード
Ｃ１ キャパシタ
ＩC コレクタ電流
Ｉdsat 飽和電流
Ｉptat 電流
ＩS 飽和電流
Ｎ１、Ｎ２ Ｎチャネルトランジスタ
Ｎ６〜Ｎ９ Ｎチャネルトランジスタ
Ｐ１〜Ｐ９ Ｐチャネルトランジスタ
Ｑ１〜Ｑ３ ＰＮＰトランジスタ
Ｒ１、Ｒ２ 抵抗
Ｒ２′ タップ抵抗
ＶＢＢ 基板電圧
ＶＢＥQ1 トランジスタＱ１のベース・エミッタ間電圧
ＶＢＥQ2 トランジスタＱ２のベース・エミッタ間電圧
Ｖbg バンドギャップリファレンスによる電圧
Ｖdif 増幅器９４０の出力電圧
Ｖref 基準電圧
Ｖsense レベルシフタの出力電圧
Ｖt しきい値電圧
ＶT 熱電圧
Ａ トランジスタＱ２のトランジスタＱ１に対するエミッタ面積の比
ＴＣF 温度係数
ｋ ボルツマン定数
ｑ 電子の電荷
Ｔ 絶対温度
【発明の属する技術分野】
本発明は集積回路に関する。より詳細には、チャージポンピングされる基板を含む集積回路に関する。
【０００２】
【従来の技術】
ＭＯＳ及びＣＭＯＳ集積回路の中には、特性を改善するべく集積回路の基板電圧（“ＶＢＢ”）を制御するための容量性チャージポンプを有するものがある。この手法は、しばしば“基板ポンピング”法と呼ばれる。このような基板ポンピング式システムは、基板をバックバイアスするように動作し、ボディ効果を低減し寄生容量を低下させ、それによってデバイスの飽和電流（Ｉdsat）を減少させることなくデバイスのしきい値電圧（Ｖt）を低下させる。
【０００３】
図１は、オシレータ１１０、ＡＮＤゲート１２０、容量性チャージポンプ１３０、コンパレータ１４０、基準電圧発生回路１５０、検出回路１６０を含む従来の基板ポンピング式システム１００を表している。基準電圧発生回路１５０は、コンパレータ１４０の負入力端子に電圧Ｖrefを供給する。電圧Ｖrefは負であり、それによって基板は以下に述べるようにバックバイアスされる。検出回路１６０は基板電圧ＶＢＢを検出し、基板電圧ＶＢＢと等しいように意図された電圧をコンパレータ１４０の正入力端子に供給する。コンパレータ１４０の出力リードはＡＮＤゲート１２０の入力リードの一つに接続されている。ＡＮＤゲート１２０の他方の入力リードは、オシレータ１１０の出力リードに接続されている。
【０００４】
従って、基板電圧ＶＢＢが電圧Ｖrefより低い場合（即ちより負である場合）、コンパレータ１４０は論理０信号をＡＮＤゲート１２０へと出力する。コンパレータ１４０から論理０信号を受信したＡＮＤゲート１２０は、ＡＮＤゲート１２０のもう一方の入力リードにどのような入力が加えられているかに関係なく、論理０信号を出力する。従って、オシレータ１１０によって生成されるクロック信号は、容量性チャージポンプ１３０へ伝達されない。容量性チャージポンプ１３０は従来の容量性チャージポンプであり、オシレータ１１０によって生成されるクロック信号に応答して基板に負電荷を加えるように動作する。従って、基板電圧ＶＢＢが電圧Ｖrefより低いとき、容量性チャージポンプ１３０は基板に負電荷を加えない。
【０００５】
一方、基板電圧ＶＢＢが電圧Ｖrefより高い場合（即ちより正である場合）、コンパレータ１４０はＡＮＤゲート１２０に論理１信号を出力する。従って、オシレータ１１０によって生成されるクロック信号は、ＡＮＤゲート１２０を通過して容量性チャージポンプ１３０へ伝えられる。容量性チャージポンプ１３０はクロック信号に応答して基板に負電荷を加えるように動作し、それによって基板電圧ＶＢＢは低下する。
【０００６】
しかしながら、基板にポンピングされた負電荷は基板から流出していくため、それによって電圧ＶＢＢは上昇する。コンパレータ１４０、ＡＮＤゲート１２０及び容量性チャージポンプ１３０は負帰還回路を形成し、電圧ＶＢＢを電圧Ｖrefに概ね等しく維持するべく基板に負電荷を与えるように動作する。
【０００７】
基板ポンピング式システム１００の問題の一つは、基板電圧ＶＢＢを電圧Ｖrefと比較することができるように、基板電圧ＶＢＢを検出することにある。この従来システムでは、検出回路１６０が複雑な回路であり、製造プロセス、温度及び電源の変動に影響されやすい。更に、基準電圧発生回路１５０は、基板がＰ型半導体材料であるとき、通常、Ｐチャネルデバイスを用いて実現されるが、これらのＰチャネルデバイスもまた同様の変動に影響されやすい。その結果、基板電圧ＶＢＢは、基板ポンピング式システム１００に於いて−０．５Ｖ乃至−２．５Ｖ程度変動し得るが、これは多くの応用に於いて許容されない。
【０００８】
【発明が解決しようとする課題】
従って本発明の主な目的は、所望のレベルに基板電圧を維持するための改善された回路及び方法を提供することである。
【０００９】
【課題を解決するための手段】
本発明によると、所望のレベルに基板電圧を維持するための方法が提供される。また同時に、この方法を実現するための構造が提供される。この方法は、都合の良い電圧と比較するべく基板電圧をシフトさせるためのレベルシフタ（level shifter）を用いる。
【００１０】
本発明の一実施例によると、基板ポンピング式システムは、オシレータ、容量性チャージポンプ、比較回路、及びレベルシフタを含む。レベルシフタは基板と比較回路の正入力リードとの間に接続され、基板電圧を電圧Ｖbgだけシフトさせる。コンパレータの負入力リードはグランド電位供給源に接続されている。従って、基板電圧ＶＢＢを検出するのに複雑な検出回路が不要となっている。比較回路は、電圧Ｖbgと基板電圧ＶＢＢの和（即ち、Ｖsum）に概ね等しい電圧をグランド電位と比較する。オシレータ、容量性チャージポンプ、レベルシフタ、及び比較回路は負帰還回路を形成し、電圧Ｖsumをグランド電位に概ね等しく保つように動作する。その結果、基板電圧ＶＢＢは概ね−Ｖbgに等しい電圧に維持される。
【００１１】
この実施例では、レベルシフタは電圧Ｖbgを生成するためバンドギャップリファレンス（band gap reference）を含んでいる。従って、電圧Ｖbgは、製造プロセス、温度、及び電源の変動に比較的影響されにくい。その結果、基板電圧ＶＢＢも製造プロセス、温度、及び電源の変動にあまり影響されることなく、所望の電圧に維持される。
【００１２】
この実施例では、バンドギャップリファレンスを実現するのにＰＮＰトランジスタを用いている。その結果、この実施例はＮウェルプロセスを用いた集積回路に於いて用いるのに好都合である。そのような集積回路では、バンドギャップリファレンスは、全てのＮウェルプロセスで得ることのできるバーチカルＰＮＰトランジスタを用いて実現することができる。
【００１３】
【発明の実施の形態】
図２は、基板ポンピング式システム２００を表している。このシステム２００は、オシレータ１１０、ＡＮＤゲート１２０、容量性チャージポンプ１３０、コンパレータ１４０及びレベルシフタ２１０を含んでいる。ここで、同様の構成要素には図面間で同じ参照符号が付されている。
【００１４】
レベルシフタ２１０は、電圧Ｖbgを出力するバンドギャップリファレンス２１５を含んでいる。この実施例では、電圧Ｖbgは概ね１．５Ｖになるように設計されている。この実施例では１．５Ｖが用いられているが、バンドギャップリファレンスは（後に図３に関連して説明されるように）、グランド電位より高い約ＶＢＥONとＶＣＣより低いしきい値電圧Ｖtとの間の任意の電圧を供給するように設計することができる。バンドギャップリファレンス２１５は、レベルシフタ２１０の出力端子と基板との間に接続されている。その結果、この実施例では、レベルシフタ２１０は以下の式（１）によって与えられる電圧Ｖsenseを生成する。
【００１５】
【数１】
即ち、この場合、Ｖsense＝ＶＢＢ＋１．５Ｖとなる。
【００１７】
レベルシフタ２１０の出力リードは、コンパレータ１４０の正入力リードに接続されている。コンパレータ１４０の他方の入力リードはグランド電位供給源に接続されている。従って、基板電圧ＶＢＢが−１．５Ｖより低いとき、電圧Ｖsenseは負であり、コンパレータ１４０は論理０信号を出力する。コンパレータ１４０の出力リードはＡＮＤゲート１２０の入力リードに接続されており、従って、ＡＮＤゲート１２０も論理０信号を出力する。ＡＮＤゲート１２０の他方の入力リードはオシレータ１１０の出力リードに接続されている。従って、この場合、ＡＮＤゲート１２０はオシレータ１１０によって生成されるクロック信号をＡＮＤゲート１２０の出力リードに接続されている容量性チャージポンプ１３０へと通過させない。この実施例では、オシレータ１１０は周波数約４０ＭＨｚのクロック信号を出力する。
【００１８】
この実施例ではクロック信号を容量性チャージポンプ１３０へと通過させたり阻止したりするのにＡＮＤゲートが用いられているが、別の実施例では、例えばＮＡＮＤゲート、マルチプレクサ、或いはスイッチ（容量性チャージポンプ１３０に接続されるこのスイッチの出力リードは浮遊電位とはならないものとする）のような他のゲート回路を用いることもできる。
【００１９】
容量性チャージポンプ１３０は従来のチャージポンプであり、その出力リードは基板に接続されており、オシレータからのクロック信号に応答して基板に負電荷をポンピングするように動作する。従って、電圧Ｖsenseがグランド電位より低く、コンパレータ１４０が論理０信号を出力し、ＡＮＤゲートがオシレータ１１０からのクロック信号を通過させないときには、容量性チャージポンプ１３０は動作しない。
【００２０】
一方、基板電圧ＶＢＢが−１．５Ｖより高い場合、レベルシフタ２１０から出力される電圧Ｖsenseは正となる。その結果、コンパレータ１４０は論理１信号を出力し、それによってＡＮＤゲート１２０はオシレータ１１０によって生成されるクロック信号を容量性チャージポンプ１３０へと通過させる。容量性チャージポンプ１３０はオシレータ１１０から送られてくるクロック信号に応答して基板に負電荷をポンピングするように動作し、それによって基板電圧ＶＢＢは低下する。
【００２１】
容量性チャージポンプ１３０は基板電圧ＶＢＢが−１．５Ｖより低くなるまで負電荷のポンピングを続ける。その後、上述したように、コンパレータ１４０からの出力によって、ＡＮＤゲート１２０はクロック信号を容量性チャージポンプ１３０へ通すのを中止する。しかし、基板から負電荷が流出するにつれ基板電圧ＶＢＢが上昇し−１．５Ｖより高くなると、コンパレータ１４０はこれを検知し、容量性チャージポンプ１３０を動作させるべく、ＡＮＤゲート１２０がオシレータ１１０からのクロック信号を通過させるようにする。このように、レベルシフタ２１０、コンパレータ１４０、ＡＮＤゲート１２０及び容量性チャージポンプ１３０によって形成された帰還回路は、基板電圧ＶＢＢを概ね−１．５Ｖに保つように動作する。
【００２２】
図２に示すようにレベルシフタ２１０とコンパレータ１４０を接続することによって、基板電圧ＶＢＢを検出してそれを所望の電圧（この場合−１．５Ｖ）と比較する回路が、図１に示されているように接続された検出回路１６０及びコンパレータ１４０に較べて、より単純な回路として提供される。レベルシフタ２１０は検出回路１６０に較べより容易に低コストで実現することができる。
【００２３】
更に、レベルシフタ２１０はバンドギャップリファレンス２１５を含んでいるため、検出回路１６０と較べ、製造プロセス、温度、及び電源の変動に影響されにくい。このため、基板ポンピング式システム２００はより精密に基板電圧ＶＢＢを所望の電圧レベルに維持することができる。
【００２４】
この実施例は、厚さ１００Å未満のゲート酸化物を含むセルデバイスを備えた電気的に消去可能なプログラマブルロジックデバイス（programmable logic device：ＰＬＤ）のようなＣＭＯＳＥ2技術に於いて用いられるのに利点を有する。ＣＭＯＳという用語は、本明細書中では、シリコンゲート技術を含むものとして用いられる。セルのセンス電流（Ｉdsat）及びＶtは、ＰＬＤの動作に影響する重要なパラメータである。ＰＬＤの動作速度を高めるには、Ｉdsatを大きくしＶtを低くすることが望ましい。基板をバックバイアスすることによって、寄生容量は減少し、移動度は増加する。従って、バックバイアスによって設計者はＩdsatが増加するようにチャネルのドーピングレベルを上げつつ、Ｖtを許容可能な値にすることができる。
【００２５】
一般に、Ｖt及びＩdsatは両方とも基板電圧ＶＢＢを低くすることにより改善される。しかしながら、このようなＰＬＤへの適用に於いては、基板電圧ＶＢＢは、基板・Ｎ＋接合の接合ブレークダウン電圧と、適用される電気的消去可能セルのプログラム保持能力とによって定まる下限を有する。これらのセルは、セルのＮ＋拡散領域のある部分に高電圧をかけることによってプログラムされるため、大きな負の基板電圧は接合ブレークダウンの危険を増加させる。更に、基板電圧が負になると基板とセルのチャネルとの間の電界が大きくなるが、それによってセルをプログラムするために用いられた電荷が流出することがある。従って、基板電圧ＶＢＢが負になり過ぎると、セルの消去が起こりうる。これらの適用例では、基板電圧が−１．５Ｖ±２００ｍＶの範囲にあるとき、接合ブレークダウン及び／またはセルの消去の危険もあまりなく、比較的好ましいＶt及びＩdsatを得ることができる。
【００２６】
図３は、Ｐチャネル電流ミラー回路３１０、Ｎチャネル電流ミラー回路３２０、抵抗Ｒ１及びＲ２、ＰＮＰトランジスタＱ１乃至Ｑ３を含むレベルシフタ２１０の一実施例を示している。
【００２７】
Ｐチャネル電流ミラー回路３１０は、実質的に同一のＰチャネルトランジスタＰ１乃至Ｐ３を含んでいる。従って、トランジスタＰ１乃至Ｐ３を流れる電流は、実質的に同じである。Ｐチャネル電流ミラー回路３１０のトランジスタＰ１乃至Ｐ３は、各々電流Ｉptatを流す。トランジスタＰ１及びＰ２のチャネルはＮチャネル電流ミラー回路３２０の実質的に同一なＮチャネルトランジスタＮ１及びＮ２のチャネルに接続されている。従って、ＮチャネルトランジスタＮ１及びＮ２を流れる電流もまたＩptatである。
【００２８】
トランジスタＮ１のソースはＰＮＰトランジスタＱ１のエミッタに接続されている。トランジスタＱ１のベースはグランド電位供給源に接続されており、トランジスタＱ１のコレクタは基板に接続されている。従って、トランジスタＱ１はトランジスタＮ１から基板へと電流を流す。
【００２９】
トランジスタＮ２のソースは抵抗Ｒ１を介してトランジスタＱ２のエミッタに接続されている。トランジスタＱ２のベースはグランド電位供給源に接続されており、トランジスタＱ２のコレクタは基板に接続されている。従って、トランジスタＱ２はトランジスタＮ２から基板へと電流を流す。
【００３０】
Ｎチャネル電流ミラー回路３２０のトランジスタを流れる電流は、以下のように決定される。トランジスタＱ１及びＱ２のベースはグランド電位供給源に接続されているため、トランジスタＱ１のベースからトランジスＱ２のベースへの電圧ループ方程式は以下の式（２）のようになる。
【００３１】
【数２】
ここで、
【００３３】
【外１】
は抵抗Ｒ１の抵抗値、ＶＢＥQ1はトランジスタＱ１のベース・エミッタ間電圧、ＶＢＥQ2はトランジスタＱ２のベース・エミッタ間電圧である。ＰＮＰトランジスタのベース・エミッタ間電圧は以下の式（３）で与えられる。
【００３５】
【数３】
ここで、ＶTは熱電圧（thermal voltage）、ＩCはコレクタ電流、ＩSはトランジスタの飽和電流である。式（３）と式（２）を組み合わせることにより式（４）が得られる。
【００３７】
【数４】
ここで、トランジスタＱ１及びＱ２のコレクタ電流は概ね等しいことに注意されたい。
【００３９】
ＩSはトランジスタのエミッタ断面積に比例するため、所与のプロセスに対して、式（４）は式（５）のようになる。
【００４０】
【数５】
ここで、ＡはトランジスタＱ２のエミッタ面積のトランジスタＱ１のエミッタ面積に対する比である。更に、熱電圧ＶTは式（６）によって与えられる。
【００４２】
【数６】
ここで、ｋはボルツマン定数、Ｔはケルビン（°Ｋ）で表した温度、ｑは電子の電荷である。式（５）と式（６）を組み合わせることにより式（７）が得られる。
【００４４】
【数７】
式（７）は、電流Ｉptatが絶対温度に比例することを表している。
【００４６】
再び図３を参照されたい。ＰチャネルトランジスタＰ３のドレインは抵抗Ｒ２を介してダイオード接続された（diode-connected）ＰＮＰトランジスタＱ３のエミッタに接続されている。トランジスタＱ３のコレクタは基板に接続されている。従って、Ｐチャネル電流ミラー回路３１０のトランジスタＰ３は、抵抗Ｒ２とＰＮＰトランジスタＱ３を通して電流Ｉptatを基板へと流す。従って、抵抗Ｒ２とトランジスタＱ３の両端の電圧降下は式（８）によって与えられる。
【００４７】
【数８】
ここで、
【００４９】
【外２】
は抵抗Ｒ２の抵抗値であり、電圧Ｖsenseはコンパレータ１４０の正入力端子に供給される電圧である。式（８）は、ベース・エミッタ間電圧と、熱電圧と定数の積との和として電圧を定めている。これは、バンドギャップリファレンスに対する標準的な関係である。こうして、トランジスタＱ２のＱ１に対するエミッタ面積の比、抵抗Ｒ２のＲ１に対する抵抗値の比、及びトランジスタＱ３のしきい値電圧を適切に定めて、抵抗Ｒ２とトランジスタＱ３の両端の電圧降下が概ね１．５ボルトに等しくなるようにすることができる。電流Ｉptatが正に比例することにより、ＰＮＰトランジスタＱ３のベースエミッタ間電圧の負の温度係数はオフセットされ、比較的温度に影響されにくい基準電圧が得られる。
【００５１】
レベルシフタ２１０のこの実施例では、Ａは約１０となるように設計され、抵抗Ｒ２の抵抗Ｒ１に対する比は約１２であり、ＶＢＥQ3は約７００ｍＶである。典型的には、ＶＢＥQ3は製造プロセスによって決定され、Ａ及び抵抗値比は所望の電圧が得られるように変化させることができる。理解されるように、バンドギャップリファレンスに所望の働きをさせるためには、Ａは１に等しくなることはできない。
【００５２】
レベルシフタ２１０のこの実施例では、温度係数（ＴＣF）は非常に小さく±３００ｐｐｍ／℃となっている。従って、１００℃の温度範囲に亘って、電圧変化は１００ｍＶ未満であり、この値はこの応用例における電圧についての制限（即ち、１．５Ｖ±２００ｍＶ）内に十分納まっている。
【００５３】
図３のバンドギャップリファレンス２１５の実施例では、トランジスタＱ１及びＱ２のベースはグランド電位供給源に接続されているが、これらのトランジスタはダイオード接続としてもよく、それによって回路機能が変わることもない。更に、電流ミラー回路３１０及び３２０はスケール変更可能であり、それによって抵抗Ｒ２の両端の電圧降下を調整することが可能である。さらに、電流ミラー回路３１０及び３２０は、ウィルソン（Wilson）またはカスケード接続電流源を用いて実現することができる。
【００５４】
電流ミラー回路３１０及び３２０は２つの安定状態を有する。所望の安定状態は、上述したように、電流ミラー回路３１０及び３２０が電流Ｉptatを流している状態である。他方の安定状態は電流ミラー回路３１０及び３２０に電流が流れていない状態である。レベルシフタ２１０は、電源投入後電流ミラー回路３１０及び３２０が電流Ｉptatを流すのを保証するべく、スタートアップ回路３３０を含んでいる。
【００５５】
スタートアップ回路３３０は、ゲートが電圧ＶＣＣを供給する電圧源に接続され、ソースがグランド電位供給源に接続されたＮチャネルトランジスタ３３２を含んでいる。電圧ＶＣＣの電圧源が電力供給を開始してから（即ち、電圧ＶＣＣがトランジスタ３３２のしきい値電圧に達した時点から）少し経過すると、トランジスタ３３２はターンオンし、ノードＳ１の電圧を概ねグランド電位に引き下げる。キャパシタＣ１はノードＳ１とグランド電位供給源との間に所望に応じて接続され、スタートアップが適切になされるのを保証するべく若干の遅れを発生させる働きをする。
【００５６】
ノードＳ１はＰチャネルトランジスタ３３４のゲートに接続されている。トランジスタ３３４のソースは電圧ＶＣＣの電圧源に接続されている。その結果、トランジスタ３３２によってノードＳ１の電圧が電圧ＶＣＣからしきい値電圧を差し引いた値より小さい値に引き下げられると、トランジスタ３３４はターンオンする。トランジスタ３３４のドレインはトランジスタＮ１及びＮ２のゲートに接続されているため、トランジスタＮ１及びＮ２も導通状態となる。トランジスタＮ２のドレインに電流が流れるとトランジスタＰ２及びＰ１がターンオンし、それによってトランジスタＮ１に電流が供給される。トランジスタＮ１を流れる電流よってトランジスタＮ２を流れる電流が支えられ、回路は正常動作する。
【００５７】
スタートアップ回路３３０は更にＰチャネルトランジスタ３３６を含んでいる。トランジスタ３３６のゲートもまたトランジスタＰ２のドレインに接続されており、従って、トランジスタＮ１、Ｎ２、Ｑ１及びＱ２を流れる電流によってトランジスタＰ１及びＰ２に電流が流れると、トランジスタ３３６は導通状態になる。トランジスタ３３６はトランジスタ３３２に比べずっと大型であり、トランジスタ３３６によってノードＳ１の電圧は概ね電圧ＶＣＣに等しい値に引き上げられる。それによってトランジスタ３３４はターンオフし、スタートアップ回路３３０は電流ミラー回路３１０及び３２０から切り離される。
【００５８】
図４は、ＰＮＰトランジスタＱ１を具現化したものを表した図である。ＰＮＰトランジスタＱ２及びＱ３も概ね同様に実現される。上述したように、基板ポンピング式システム２００（図２）は、ＣＭＯＳ応用に適用することができる。このＣＭＯＳへの応用では、上述したようなＰチャネルデバイスはＰ基板内に形成されたＮウェルを利用して実現される。ＰＮＰトランジスタはＮウェルプロセスに於いて不可避的に生成される寄生バーチカルＰＮＰトランジスタ（parasitic vertical PNP transistor）を利用して実現される。Ｎチャネルデバイス、ゲート、ＣＭＯＳデバイスのゲート酸化物は、ＰＮＰトランジスタの実現に於いては使用されず形成する必要はない。ソース拡散領域４１０はＰＮＰトランジスタのエミッタを形成する。Ｎウェル４２０はＰＮＰトランジスタのベースを形成する。Ｎ＋拡散領域４３０はベースをグランド電位供給源に接続する。Ｐ基板４４０はコレクタを形成する。
【００５９】
図５は、ＦＥＴ５１０乃至５１３がタップ抵抗Ｒ２に接続されたプログラマブルレベルシフタ２１５′の一実施例を示している。レベルシフタ２１５′は、レベルシフタ２１５（図３）と似ているが、レベルシフタ２１５に於ける抵抗Ｒ２がプログラム可能な抵抗Ｒ２′によって置き換えられている点が異なる。抵抗Ｒ２′の抵抗値は、ＦＥＴ５１０乃至５１３のゲートに制御信号を加えてＦＥＴ５１０乃至５１３をオンまたはオフにすることによってプログラムすることができる。抵抗Ｒ２′は“トリム（trim）”することができるため、この実施例は、トランジスタＱ３のＶＢＥが製造プロセスによって変化するような応用例に於いて用いるのに適している。それによって、電圧Ｖbgが概ね１．５Ｖに設定されるように、抵抗Ｒ２′の両端の電圧降下を調整することができる。この実施例では抵抗Ｒ２′がプログラム可能であるが、別の実施例に於いて抵抗Ｒ１及び／またはＲ２′をプログラム可能としてもよい。
【００６０】
図６は、グランド電位供給源と基板との間に直列に接続されたチャネルを有するＮチャネルトランジスタ６０１及び６０２を含む容量性ポンビング回路１３０の一実施例を表している。Ｎチャネルトランジスタ６０１及び６０２はダイオード接続されており、トランジスタ６０１のソースはグランド電位供給源に接続され、トランジスタ６０１のドレインはトランジスタ６０２のソースに接続されている。トランジスタ６０２のドレインは基板に接続されている。トランジスタ６０１及び６０２はダイオードを形成しているため、通常動作中、基板からグランドへは正の電荷しか流れることができない。
【００６１】
クロック端子６１０はキャパシタ６３０を介してノード６２０に接続されている。ノード６２０はトランジスタ６１０によって形成されたダイオードのアノード及びトランジスタ６０２によって形成されたダイオードのカソードに位置している。この実施例では、キャパシタ６３０の静電容量は約２０ｐＦである。容量性チャージポンプ１３０はオシレータ１１０によって生成されたクロック信号をクロック端子６１０に受信する。クロック信号がその正のピーク電圧に近づくと、キャパシタ６３０はこの正電圧をノード６２０に伝達し、それによってトランジスタ６０１は導通状態に、トランジスタ６０２は非導通状態になる。その結果、トランジスタ６０１を通ってキャパシタ６３０からグランド電位供給源へと電荷が移動する。
【００６２】
逆に、クロック信号の第２半周期では、キャパシタ６３０によってノード６２０はその最も負の値になり、トランジスタ６０１は非導通状態に、トランジスタ６０２は導通状態となる。その結果、基板からキャパシタ６３０へとトランジスタ６０２を通って正電荷が流れる。チャージポンプ１３０は、基板電圧ＶＢＢを変化させて、概ね−ＶＣＣにダイオードの電圧降下２つ分を加えた値（即ち、−ＶＣＣ＋２ＶTN）となるようにすることができる。従って、オシレータ１１０からのクロック信号がハイからロー及びローからハイへと変化するとき、正電荷が基板からグランド電位供給源へとポンピングされる。この動作は負電荷を基板へポンピングするのと等価である。
【００６３】
図７は、オシレータ１１０（図２）の一実施例を表す模式図である。このオシレータ１１０は３つのインバータ７０１乃至７０３がカスケード接続され、インバータ７０３の出力リードがインバータ７０１の入力リードに接続された簡単なリングオシレータ（ring oscillator）である。インバータ７０１乃至７０３の出力信号は概ね方形波である。この実施例では、インバータの平均伝搬遅延時間は約４．１６ｎｓである。従って、オシレータ１１０は約２５ｎｓのサイクルタイムを有することとなり、約４０ＭＨｚのクロック信号を生成する。
【００６４】
図８は、コンパレータ１４０（図２）の一実施例の模式図である。コンパレータ１４０は、グランド電位供給源に接続された入力リード８１２とレベルシフタ２１０（図２）の出力リードに接続された入力リード８１４を有する入力段８１０を含んでいる。入力段８１０は、それぞれ第２増幅段（能動負荷段）８２０の入力リード８２２及び８２４に接続された出力リード８１６及び８１８を有している。第２増幅段８２０の出力リード８２６は出力段８３０の入力リード８３２に接続されている。
【００６５】
入力段８１０は、ゲートがＰチャネル電流ミラー回路３１０（図３）に接続されたＰチャネルトランジスタＰ４を含んでいる。トランジスタＰ４はトランジスタＰ１乃至Ｐ３と実質的に同一であり、入力段８１０に対する電流源として働き、Ｐチャネル電流ミラー回路３１０からミラーリングされた、電流Ｉptatに概ね等しい電流を供給する。
【００６６】
トランジスタＰ４のドレインは、ＰチャネルトランジスタＰ６及びＰ７からなるソース接続されたトランジスタ対に接続されている。トランジスタＰ６のゲートはコンパレータ１４０の正入力端子として働き、レベルシフタ２１０（図２）から電圧Ｖsenseを受信するように接続されている。トランジスタＰ７のゲートはコンパレータ１４０の負入力端子として働き、グランド電位供給源に接続されている。トランジスタＰ６及びＰ７のドレインは、それぞれ負出力リード８１６及び正出力リード８１８に接続されている。また、トランジスタＰ６及びＰ７のドレインは、それぞれダイオード接続されたＮチャネルトランジスタＮ６及びＮ７のドレインにも接続されている。その結果、電圧Ｖsenseがグランド電位より低くなると、トランジスタＰ６の導電性が一層高まり、それによってトランジスタＰ７を流れるトランジスタＰ４からの電流は減少する。従って、負出力リード８１６の電圧は上昇し、正出力リード８１８の電圧は低下する。
【００６７】
逆に、電圧Ｖsenseがグランド電位より高い場合、トランジスタＰ６の導電性は低下し、トランジスタＰ４からトランジスタＰ７へと流れる電流が増加する。その結果、負出力リード８１６の電圧は低下し、正出力リード８１８の電圧は上昇する。こうして、入力段８１０は、出力リード８１６及び８１８に差分出力信号を発生する差動増幅器として動作する。
【００６８】
第２増幅段８２０は、能動負荷を伴うソース接続されたトランジスタ対を含む。このソース接続されたトランジスタ対に対する電流源は、ゲートがＰチャネル電流ミラー回路３１０（図３）に接続されたＰチャネルトランジスタＰ５を含んでいる。トランジスタＰ５はトランジスタＰ１乃至Ｐ３と実質的に同じであり、電流ミラー回路３１０によってミラーリングされた、電流Ｉptatに概ね等しい電流を供給する。トランジスタＰ５のドレインは、ＰチャネルトランジスタＰ８及びＰ９のソースに接続されている。トランジスタＰ８とＰ９は概ね同一である。トランジスタＰ８及びＰ９のゲートは、それぞれ正入力リード８２４及び負入力リード８２２に接続されており、入力段８１０によって生成される差分出力信号を受信する。トランジスタＰ８及びＰ９のドレインは、それぞれ実質的に同一のＮチャネルトランジスタＮ８及びＮ９のドレインに接続されている。
【００６９】
第２増幅段８２０は入力段８１０と類似した構造を有するが、ソース接続されたトランジスタ対（即ち、ＰチャネルトランジスタＰ８及びＰ９）の負荷となるＮチャネルトランジスタ（即ち、Ｎ８及びＮ９）が、入力段８１０に於いてソース接続されたトランジスタ対の負荷となっているダイオードの代わりに、電流源を形成している点が異なる。トランジスタＮ８のみがダイオード接続されており、トランジスタＮ９のゲートはトランジスタＮ８のゲートに接続されている。トランジスタＮ８及びＮ９のソースはどちらもグランド電位供給源に接続されており、それによってトランジスタＮ８及びＮ９は同じゲート・ソース間電圧を有している。出力リード８２６はトランジスタＰ９及びＮ９のドレインに接続されている。第２増幅段８２０の負入力リード８２２及び正入力リード８２４は、それぞれ入力段８１０の負出力リード８１８及び正出力リード８１６に接続されている。
【００７０】
その結果、正入力リード８２４の電圧が上昇すると（負入力リード８２２の電圧は入力段８１０の差分出力のため低下する）、トランジスタＰ８の導電性が低下し、トランジスタＰ９の導電性が高まる。従って、トランジスタＰ９のドレイン電圧は引き上げられ、トランジスタＰ８のドレイン電圧は低下する。
【００７１】
逆に、正入力リード８２４の電圧が低下すると（負入力リード８２２の電圧は入力段８１０の差分出力のため上昇する）、トランジスタＰ８の導電性が高まり、トランジスタＰ９の導電性は低下する。その結果、トランジスタＮ８に較べてトランジスタＮ９に流れる電流の方が多くなる。トランジスタＮ８とＮ９のゲート・ソース間電圧は等しいため、トランジスタＮ８は抵抗動作領域（即ちＶDSが著しく小さい）に入り、流れる電流は微小となり、それによって出力リード８２６の電圧は低下する。従って、第２増幅段８２０は出力リード８２６に出力信号を生成する差分増幅器として動作する。
【００７２】
第２増幅段８２０の出力リード８２６は、インバータを２つ含む出力段８３０の入力リード８３２に接続されている。インバータ８３４は入力リード８３２に接続された入力リードを有する。インバータ８３４では、ＰチャネルトランジスタのＷ／Ｌ比はＮチャネルトランジスタのＷ／Ｌ比の約２分の１となっている。このようなＷ／Ｌ比の比によって、インバータ８３４の“トリップ”電圧（即ち、それより高い電圧ではインバータは入力信号を論理１入力信号として捉え、それより低い電圧では論理０入力信号として捉える）が、第２増幅段８２０によって出力リード８２６に生成される出力信号の電圧範囲に対応して、低くなっている。インバータ８３６の入力リードはインバータ８３４の出力リードに接続されており、インバータ８３４によって生成された出力信号を反転する。従って、コンパレータ１４０は偶数回の反転を行うことになり、その結果、反転されない出力信号が出力リード８３８に出力される。
【００７３】
図９は、電圧制御発振器（volage-controlled oscilator：ＶＣＯ）９１０、容量性チャージポンプ１３０、レベルシフタ２１０、及び増幅器９４０を含む基板ポンピング式システム９００を示している。レベルシフタ２１０と容量性チャージポンプ１３０は、基板ポンピング式システム２００（図２）について上述したのと同様に動作し、従ってレベルシフタ２１０は基板電圧ＶＢＢよりＶbgだけ高い電圧Ｖsenseを出力する。
【００７４】
増幅器９４０の動作はコンパレータ１４０（図２）と似ているが、増幅器９４０は電圧Ｖbgと基板電圧ＶＢＢとの差電圧に比例した電圧Ｖdifを、コンパレータ１４０に於けるディジタル出力信号の代わりに出力する点が異なる。その結果、基板電圧ＶＢＢが電圧Ｖbgより若干高い場合、増幅器９４０は比較的小さな正電圧Ｖdifを出力し、基板電圧ＶＢＢがＶbgより著しく大きい場合、増幅器９４０は比較的大きな正電圧Ｖdifを出力する。増幅器９４０の出力リードはＶＣＯ９１０の入力リードに接続されている。
【００７５】
ＶＣＯ９１０は、Ｖdifの値に比例する周波数を有するクロック信号を出力する。ＶＣＯ９１０は従来のＶＣＯである。ＶＣＯ９１０の出力リードは容量性チャージポンプ１３０の入力リードに接続されている。
【００７６】
容量性チャージポンプ１３０は負電荷を基板にポンピングするように動作する。容量性チャージポンプ１３０が基板へポンピングする単位時間当たりの負電荷量は、ＶＣＯ９１０から受信されるクロック信号の周波数に比例する。
【００７７】
増幅器９４０、ＶＣＯ９１０、容量性チャージポンプ１３０、及びレベルシフタ２１０は帰還回路を形成し、基板電圧ＶＢＢを概ね−１．５Ｖに等しく維持する。図２に関連して上述したように、基板にポンピングされた負電荷の流出によって、基板電圧ＶＢＢは上昇する。基板電圧ＶＢＢが−１．５より高くなるほど、電圧Ｖdifは大きくなる。その結果、ＶＣＯ９１０は、より高い周波数のクロック信号を生成し、それによって容量性チャージポンプ１３０は負電荷を基板により高いレートでポンピングする。こうして、基板電圧ＶＢＢは所望の電圧−１．５Ｖにより速く近づく。基板電圧ＶＢＢが−１．５Ｖに近づくと、電圧Ｖdifは減少し、ＶＣＯ９１０により生成されるクロック信号の周波数は低下し、容量性チャージポンプ１３０の基板への負電荷ポンピングレートも下がる。電圧Ｖdifが０Ｖになると、ＶＣＯ９１０はクロック信号の生成をやめる。しかしながら、負電荷が基板から抜け出るにつれ、電圧Ｖdifは０Ｖより高く上昇し、ＶＣＯ９１０によってクロック信号が生成される。こうして、基板電圧ＶＢＢが所望のレベル−１．５Ｖに維持されるように帰還回路が動作する。
【００７８】
上記に本発明の好適実施例及び原理を説明してきた。しかしながら、本発明は説明してきた特定の実施例に限定されるものとして解釈されるべきではない。例えば、容量性チャージポンプ及び／または増幅器及び／またはバンドギャップリファレンスの異なる実施態様を用いることもできる。更に、上述したＣＭＯＳＥ2ＰＲＯＭに於ける応用とは別の用途に別の実施形態を適用することもできる。更に、実施態様をＮ型基板に合わせて適合させることもできる。従って、上述した実施形態は限定的なものではなく例示を目的としたものとして認識されるべきである。これらの実施形態に対し当業者は、特許請求の範囲に画定される本発明の範囲を逸脱することなく変形を加え得るだろう。
【図面の簡単な説明】
【図１】図１は従来の基板ポンピング式システムのブロック図である。
【図２】図２は、本発明の一実施例による基板ポンピング式システムのブロック図である。
【図３】図３は、図２に示されているレベルシフト回路の一実施例の模式図である。
【図４】図４は、図３に示されているＰＮＰトランジスタの断面図である。
【図５】図５は、図２に示されているレベルシフト回路の別の実施例の模式図である。
【図６】図６は、図２に示されている容量性チャージポンプの一実施例の模式図である。
【図７】図７は、図２に示されているオシレータの一実施例の模式図である。
【図８】図８は、図２に示されているコンパレータの一実施例の模式図である。
【図９】図９は、本発明の別の実施例に基づく基板ポンピング式システムのブロック図である。
【符号の説明】
１００ 従来の基板ポンピング式システム
１１０ オシレータ
１２０ ＡＮＤゲート
１３０ 容量性チャージポンプ
１４０ コンパレータ
１５０ 基準電圧発生回路
１６０ 検出回路
２００ 基板ポンピング式システム
２１０ レベルシフタ
２１５ バンドギャップリファレンス
２１５′ レベルシフタ
３１０ Ｐチャネル電流ミラー回路
３２０ Ｎチャネル電流ミラー回路
３３０ スタートアップ回路
３３２ Ｎチャネルトランジスタ
３３４ Ｐチャネルトランジスタ
３３６ Ｐチャネルトランジスタ
４１０ ソース拡散領域
４２０ Ｎウェル
４３０ Ｎ＋拡散領域
４４０ Ｐ基板
５１０〜５１３ ＦＥＴ
６０１、６０２ Ｎチャネルトランジスタ
６１０ クロック端子
６２０ ノード
６３０ キャパシタ
７０１〜７０３ インバータ
８１０ 入力段
８１２、８１４ 入力段８１０の入力リード
８１６、８１８ 入力段８１０の出力リード
８２０ 第２増幅段
８２２、８２４ 第２増幅段８２０の入力リード
８２６ 第２増幅段８２０の出力リード
８３０ 出力段
８３２ 出力段８３０の入力リード
８３４、８３６ インバータ
８３８ 出力段８３０の出力リード
９００ 基板ポンピング式システム
９１０ 電圧制御発振器（ＶＣＯ）
９４０ 増幅器
Ｓ１ ノード
Ｃ１ キャパシタ
ＩC コレクタ電流
Ｉdsat 飽和電流
Ｉptat 電流
ＩS 飽和電流
Ｎ１、Ｎ２ Ｎチャネルトランジスタ
Ｎ６〜Ｎ９ Ｎチャネルトランジスタ
Ｐ１〜Ｐ９ Ｐチャネルトランジスタ
Ｑ１〜Ｑ３ ＰＮＰトランジスタ
Ｒ１、Ｒ２ 抵抗
Ｒ２′ タップ抵抗
ＶＢＢ 基板電圧
ＶＢＥQ1 トランジスタＱ１のベース・エミッタ間電圧
ＶＢＥQ2 トランジスタＱ２のベース・エミッタ間電圧
Ｖbg バンドギャップリファレンスによる電圧
Ｖdif 増幅器９４０の出力電圧
Ｖref 基準電圧
Ｖsense レベルシフタの出力電圧
Ｖt しきい値電圧
ＶT 熱電圧
Ａ トランジスタＱ２のトランジスタＱ１に対するエミッタ面積の比
ＴＣF 温度係数
ｋ ボルツマン定数
ｑ 電子の電荷
Ｔ 絶対温度
Claims (24)
- チャージポンプによって生成された電圧を有する基板上に形成された回路であって、
温度に比例する第１電流を供給する電流源と、
前記電流源と前記基板とに接続され、前記基板の前記電圧からシフトされた第１電圧を供給するレベルシフタとを含み、
前記レベルシフタが、
前記電流源に接続され、前記第１電流と概ね等しい電流を流す第１Ｐチャネルトランジスタと、
前記第１Ｐチャネルトランジスタのドレインに接続された第１抵抗デバイスと、
前記基板に接続されたベース及びコレクタと前記第１抵抗デバイスに接続されたエミッタとを有する第１ＰＮＰトランジスタとを含むことを特徴とする回路。 - 前記第１抵抗デバイスの両端の電圧降下と前記第１ＰＮＰトランジスタのベース・エミッタ間電圧とによって和電圧が与えられ、
前記第１電圧と前記基板の前記電圧が差電圧を有し、
前記和電圧が前記差電圧に概ね等しいことを特徴とする請求項１に記載の回路。 - 前記第１電圧がグランド電位に概ね等しいことを特徴とする請求項２に記載の回路。
- 前記電流源が、
前記第１電流に概ね等しい第２電流を流すためのＰチャネル電流ミラー回路と、
前記Ｐチャネル電流ミラー回路からの前記第２電流を流すためのＮチャネル電流ミラー回路と、
前記基板に接続されたコレクタと第２の電圧を供給する電圧源に接続されたベースとを有する第２のＰＮＰトランジスタと、
前記Ｎチャネル電流ミラー回路と前記第２ＰＮＰトランジスタのエミッタとの間に接続された第２抵抗デバイスと、
前記基板に接続されたコレクタと、前記第２電圧を供給する前記電圧源に接続されたベースと、前記Ｎチャネル電流ミラー回路に接続されたエミッタとを有する第３のＰＮＰトランジスタとを含むことを特徴とする請求項１に記載の回路。 - 前記第２電圧がグランド電位に概ね等しいことを特徴とする請求項４に記載の回路。
- 前記第１、第２、及び第３ＰＮＰトランジスタがバーチカル寄生ＰＮＰトランジスタであることを特徴とする請求項４に記載の回路。
- 前記Ｎチャネル電流ミラー回路が、
前記第３ＰＮＰトランジスタの前記エミッタに接続されたソースを有する第１Ｎチャネルトランジスタと、
前記第２抵抗デバイスに接続されたソースを有する第２Ｎチャネルトランジスタとを含み、
前記第２抵抗デバイスが前記第２Ｎチャネルトランジスタの前記ソースと前記第２ＰＮＰトランジスタの前記エミッタとの間に直列に接続されていることを特徴とする請求項６に記載の回路。 - 前記第１ＰＮＰトランジスタの前記エミッタがソースｐ＋拡散領域から形成されており、前記第１ＰＮＰトランジスタの前記ベースがｎウェルから形成されており、前記第１ＰＮＰトランジスタの前記コレクタが前記基板から形成されていることを特徴とする請求項１に記載の回路。
- 基板の電圧を予め定められたレベルに維持するための方法であって、
トランジスタのベース・エミッタ間電圧と、熱電圧と定数の積との和に概ね等しい第１電圧を生成する過程と、
前記第１電圧を前記基板と第１ノードとの間に印加する過程と、
前記基板の前記電圧を前記予め定められたレベルに維持するべく、前記第１ノードの電圧を第２の電圧に維持するように前記基板の電荷量を変化させる過程とを含むことを特徴とする方法。 - 前記電荷量を変化させる過程が、
前記第２電圧を前記第１ノードの前記電圧と比較する過程と、
前記第１ノードの前記電圧が前記第２電圧と比べてより正であるとき、第１信号を生成する過程とを含むことを特徴とする請求項９に記載の方法。 - 前記電荷量を変化させる過程が、
前記基板へ負電荷をポンピングする過程を更に含むことを特徴とする請求項１０に記載の方法。 - 前記ポンピング過程が、
振動する信号を生成する過程と、
前記振動する信号を容量性チャージポンプへと通過させる過程とを含むことを特徴とする請求項１１に記載の方法。 - 前記振動する信号を通過させる過程が、
ＡＮＤゲートの第１入力リード上に前記第１信号を受信する過程と、
前記ＡＮＤゲートの第２入力リード上に前記振動する信号を受信する過程とを含むことを特徴とする請求項１２に記載の方法。 - 基板の電圧を予め定められたレベルに維持するための方法であって、
トランジスタのベース・エミッタ間電圧と、熱電圧と定数の積との和に概ね等しい第１電圧を生成する過程と、
前記第１電圧を前記基板と第１ノードとの間に印加する過程と、
前記基板の前記電圧を前記予め定められたレベルに維持するべく、前記第１ノードの電圧を第２の電圧に維持するように前記基板の電荷量を変化させる過程とを含み、
前記定数が抵抗値の比とエミッタ面積の比の自然対数との積であることを特徴とする方法。 - 前記第１電圧を生成する過程が、抵抗値の比を変化させる過程を含み、前記抵抗値の比の変化によって前記定数に比例した変化が発生することを特徴とする請求項１４に記載の方法。
- 前記第１電圧を生成する過程が、エミッタ面積の比を変化させる過程を含むことを特徴とする請求項１４に記載の方法。
- 基板の電圧を予め定められたレベルに維持するための構造であって、
トランジスタのベース・エミッタ間電圧と、熱電圧と定数の積との和に概ね等しい第１電圧を生成する手段と、
前記第１電圧を前記基板と第１ノードとの間に印加する手段と、
前記基板の前記電圧を前記予め定められたレベルに維持するべく、前記第１ノードの電圧を第２の電圧に維持するように前記基板の電荷量を変化させる手段とを含むことを特徴とする構造。 - 前記電荷量を変化させる手段が、
前記第２電圧を前記第１ノードの前記電圧と比較する手段と、
前記第１ノードの前記電圧が前記第２電圧と比べてより正であるとき、第１信号を生成する手段とを含むことを特徴とする請求項１７に記載の構造。 - 前記電荷量を変化させる手段が、
前記基板へ負電荷をポンピングする手段を更に含むことを特徴とする請求項１８に記載の構造。 - 前記ポンピング手段が、
振動する信号を生成する手段と、
前記振動する信号を容量性チャージポンプへと通過させるゲート手段とを含むことを特徴とする請求項１９に記載の構造。 - 前記ゲート手段が、
ＡＮＤゲートの第１入力リード上に前記第１信号を受信するための手段と、
前記ＡＮＤゲートの第２入力リード上に前記振動する信号を受信するための手段とを含むことを特徴とする請求項２０に記載の構造。 - 基板の電圧を予め定められたレベルに維持するための構造であって、
トランジスタのベース・エミッタ間電圧と、熱電圧と定数の積との和に概ね等しい第１電圧を生成及び印加する手段を含み、前記定数が抵抗値の比とエミッタ面積の比の自然対数との積であり、
前記第１電圧は前記基板と第１ノードとの間に印加され、
更に、前記基板の前記電圧を前記予め定められたレベルに維持するべく、前記第１ノードの電圧を第２の電圧に維持するように前記基板の電荷量を変化させる手段を含むことを特徴とする構造。 - 前記第１電圧を生成する手段が、抵抗値の比を変化させる手段を含み、前記抵抗値の比の変化によって前記定数に比例した変化が発生することを特徴とする請求項２２に記載の構造。
- 前記第１電圧を生成する手段が、エミッタ面積の比を変化させる手段を含むことを特徴とする請求項２３に記載の構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/403,595 US5670907A (en) | 1995-03-14 | 1995-03-14 | VBB reference for pumped substrates |
| US08/403,595 | 1995-03-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951266A JPH0951266A (ja) | 1997-02-18 |
| JP3765433B2 true JP3765433B2 (ja) | 2006-04-12 |
Family
ID=23596347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08462196A Expired - Fee Related JP3765433B2 (ja) | 1995-03-14 | 1996-03-13 | 基板電圧を所望の値に維持するための回路及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5670907A (ja) |
| EP (1) | EP0732796B1 (ja) |
| JP (1) | JP3765433B2 (ja) |
| DE (1) | DE69634711T2 (ja) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064250A (en) * | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| JP3278765B2 (ja) | 1997-11-17 | 2002-04-30 | 日本電気株式会社 | 負電圧生成回路 |
| US6377105B1 (en) | 1998-06-30 | 2002-04-23 | Stmicroelectronics Limited | On-chip higher-to-lower voltage input stage |
| US6078211A (en) * | 1998-10-14 | 2000-06-20 | National Semiconductor Corporation | Substrate biasing circuit that utilizes a gated diode to set the bias on the substrate |
| US6380571B1 (en) | 1998-10-14 | 2002-04-30 | National Semiconductor Corporation | CMOS compatible pixel cell that utilizes a gated diode to reset the cell |
| US6525598B1 (en) * | 1999-01-29 | 2003-02-25 | Cirrus Logic, Incorporated | Bias start up circuit and method |
| US6114876A (en) * | 1999-05-20 | 2000-09-05 | Pericom Semiconductor Corp. | Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps |
| JP3338814B2 (ja) * | 1999-11-22 | 2002-10-28 | エヌイーシーマイクロシステム株式会社 | バンドギャップレファレンス回路 |
| JP3718106B2 (ja) * | 2000-05-22 | 2005-11-16 | 松下電器産業株式会社 | 半導体集積回路 |
| US6300839B1 (en) * | 2000-08-22 | 2001-10-09 | Xilinx, Inc. | Frequency controlled system for positive voltage regulation |
| US6356062B1 (en) * | 2000-09-27 | 2002-03-12 | Intel Corporation | Degenerative load temperature correction for charge pumps |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6486727B1 (en) | 2001-10-11 | 2002-11-26 | Pericom Semiconductor Corp. | Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage |
| DE10157292A1 (de) * | 2001-11-22 | 2003-06-05 | Infineon Technologies Ag | Temperaturstabilisierter Oszillator-Schaltkreis |
| JP4303930B2 (ja) * | 2002-09-11 | 2009-07-29 | Ｏｋｉセミコンダクタ株式会社 | 電圧発生装置 |
| JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| US6774711B2 (en) * | 2002-11-15 | 2004-08-10 | Atmel Corporation | Low power bandgap voltage reference circuit |
| US6844772B2 (en) * | 2002-12-11 | 2005-01-18 | Texas Instruments Incorporated | Threshold voltage extraction circuit |
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| KR100566302B1 (ko) * | 2003-10-31 | 2006-03-30 | 주식회사 하이닉스반도체 | 파워업 신호 발생 장치 |
| US7348827B2 (en) | 2004-05-19 | 2008-03-25 | Altera Corporation | Apparatus and methods for adjusting performance of programmable logic devices |
| WO2006002347A1 (en) | 2004-06-23 | 2006-01-05 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US7890891B2 (en) * | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US7330049B2 (en) | 2006-03-06 | 2008-02-12 | Altera Corporation | Adjustable transistor body bias generation circuitry with latch-up prevention |
| US7355437B2 (en) | 2006-03-06 | 2008-04-08 | Altera Corporation | Latch-up prevention circuitry for integrated circuits with transistor body biasing |
| US7495471B2 (en) | 2006-03-06 | 2009-02-24 | Altera Corporation | Adjustable transistor body bias circuitry |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| EP2568608B1 (en) | 2008-02-28 | 2014-05-14 | Peregrine Semiconductor Corporation | Method and Apparatus for use in Digitally Tuning a Capacitor in an Integrated Circuit Device |
| JP2011528870A (ja) | 2008-07-18 | 2011-11-24 | ペレグリン セミコンダクター コーポレーション | 低ノイズ高効率バイアス生成回路及び方法 |
| US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| CN101702575B (zh) * | 2009-11-16 | 2012-01-18 | 北京东微世纪科技有限公司 | 应用于负电压电荷泵的逻辑控制接口电路 |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| KR101601214B1 (ko) * | 2014-11-11 | 2016-03-08 | 현대자동차주식회사 | 마이크로폰의 바이어싱 회로 및 이를 포함하는 마이크로폰 |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| US9964975B1 (en) * | 2017-09-29 | 2018-05-08 | Nxp Usa, Inc. | Semiconductor devices for sensing voltages |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229667A (en) * | 1978-08-23 | 1980-10-21 | Rockwell International Corporation | Voltage boosting substrate bias generator |
| DE2966592D1 (en) * | 1979-03-05 | 1984-03-01 | Motorola Inc | Substrate bias regulator |
| US4562454A (en) * | 1983-12-29 | 1985-12-31 | Motorola, Inc. | Electronic fuse for semiconductor devices |
| JPS6159688A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 半導体集積回路装置 |
| US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
| US4849684A (en) * | 1988-11-07 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laaboratories | CMOS bandgap voltage reference apparatus and method |
| KR0133933B1 (ko) * | 1988-11-09 | 1998-04-25 | 고스기 노부미쓰 | 기판바이어스 발생회로 |
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
| US5003197A (en) * | 1989-01-19 | 1991-03-26 | Xicor, Inc. | Substrate bias voltage generating and regulating apparatus |
| US5120993A (en) * | 1990-02-05 | 1992-06-09 | Texas Instruments Incorporated | Substrate bias voltage detection circuit |
| US5345422A (en) * | 1990-07-31 | 1994-09-06 | Texas Instruments Incorporated | Power up detection circuit |
| US5208776A (en) * | 1990-07-31 | 1993-05-04 | Texas Instruments, Incorporated | Pulse generation circuit |
| US5309446A (en) * | 1990-07-31 | 1994-05-03 | Texas Instruments Incorporated | Test validation method for a semiconductor memory device |
| US5220534A (en) * | 1990-07-31 | 1993-06-15 | Texas Instruments, Incorporated | Substrate bias generator system |
| US5191555A (en) * | 1990-07-31 | 1993-03-02 | Texas Instruments, Incorporated | Cmos single input buffer for multiplexed inputs |
| JPH04129264A (ja) * | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体集積回路 |
| US5144223A (en) * | 1991-03-12 | 1992-09-01 | Mosaid, Inc. | Bandgap voltage generator |
| JPH05347519A (ja) * | 1991-12-31 | 1993-12-27 | Texas Instr Inc <Ti> | 演算増幅器 |
| US5336986A (en) * | 1992-02-07 | 1994-08-09 | Crosspoint Solutions, Inc. | Voltage regulator for field programmable gate arrays |
| US5347172A (en) * | 1992-10-22 | 1994-09-13 | United Memories, Inc. | Oscillatorless substrate bias generator |
| US5512817A (en) * | 1993-12-29 | 1996-04-30 | At&T Corp. | Bandgap voltage reference generator |
-
1995
- 1995-03-14 US US08/403,595 patent/US5670907A/en not_active Expired - Lifetime
-
1996
- 1996-03-08 EP EP96200598A patent/EP0732796B1/en not_active Expired - Lifetime
- 1996-03-08 DE DE69634711T patent/DE69634711T2/de not_active Expired - Fee Related
- 1996-03-13 JP JP08462196A patent/JP3765433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69634711T2 (de) | 2006-01-19 |
| DE69634711D1 (de) | 2005-06-16 |
| US5670907A (en) | 1997-09-23 |
| EP0732796A3 (en) | 1999-03-24 |
| EP0732796B1 (en) | 2005-05-11 |
| JPH0951266A (ja) | 1997-02-18 |
| EP0732796A2 (en) | 1996-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765433B2 (ja) | 基板電圧を所望の値に維持するための回路及び方法 | |
| US4714901A (en) | Temperature compensated complementary metal-insulator-semiconductor oscillator | |
| US10037047B2 (en) | Reference voltage generation circuit | |
| US3806742A (en) | Mos voltage reference circuit | |
| US5955874A (en) | Supply voltage-independent reference voltage circuit | |
| US6404252B1 (en) | No standby current consuming start up circuit | |
| US7755419B2 (en) | Low power beta multiplier start-up circuit and method | |
| US5838189A (en) | Substrate voltage generating circuit of semiconductor memory device | |
| US7915882B2 (en) | Start-up circuit and method for a self-biased zero-temperature-coefficient current reference | |
| KR100344222B1 (ko) | 능동저항소자를 사용한 기준전압 발생회로 | |
| KR960013760B1 (ko) | Cmos 집적 회로 | |
| US4814686A (en) | FET reference voltage generator which is impervious to input voltage fluctuations | |
| JPH06224648A (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| JPH0793006B2 (ja) | 内部電源電圧発生回路 | |
| US7830200B2 (en) | High voltage tolerant bias circuit with low voltage transistors | |
| CN109845110B (zh) | 用于补偿模拟和/或数字电路的pvt变化的补偿装置 | |
| US6188270B1 (en) | Low-voltage reference circuit | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| JP2804162B2 (ja) | 定電流定電圧回路 | |
| US20200019202A1 (en) | Current source circuit | |
| JPH03132812A (ja) | バイポーラ／ｃｍｏｓレギュレータ回路 | |
| US5635869A (en) | Current reference circuit | |
| KR100234701B1 (ko) | 외부전압에 둔감한 백바이어스전압 레벨 감지기 | |
| WO2005114350A2 (en) | Circuit for performing voltage regulation | |
| JP2809768B2 (ja) | 基準電位発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |