CN101702575B - 应用于负电压电荷泵的逻辑控制接口电路 - Google Patents

Abstract

本发明提供了一种应用于负电压电荷泵的逻辑控制接口电路，其包括带浮动衬底电位的参考电压电路和比较器检测电路，带浮动衬底电位的参考电压电路产生的参考电压(V_REF)通过比较器检测电路的负相输入端(INN)接入比较器检测电路，由比较器检测电路将接收的外部关断信号(X)与参考电压(V_REF)进行比较，并由第一关断信号(X1)控制比较器检测电路，由比较器检测电路输出用于控制外部电路的第二关断信号(X2)。该电路启动过程参考电压不会因为衬底电压的变化而改变输出控制逻辑，对电源电压的变化不敏感，关断过程中，要保持参考电压不变，电路完全关断后，产生参考电压的电路部分才全部关断，达到零功耗的关断状态。

Description

应用于负电压电荷泵的逻辑控制接口电路

技术领域

本发明涉及一种应用于负电压电荷泵的逻辑控制接口电路。

背景技术

集成的电荷泵电路由于简单的外围电路，只需要两个电容，占用面积小，成本低，具有良好的升压效果，在电路设计中得到广泛应用；部分压电陶瓷发声元件驱动电路，采用的就是集成的负电压电荷泵。

针对目前CMOS工艺负电压电荷泵电路设计，由于控制电路的关断是外部提供的一个TTL逻辑电平，而在启动过程和关断过程中芯片衬底的电位不一致，由此引起NMOS管的阈值电压不一致，使芯片的关断控制失效。本文介绍了一种应用于此的新型电路结构，对电源电压的不敏感性，使该电路能够广泛应用在负电压电荷泵逻辑控制设计中。该电路能够满足低电压的电荷泵电路启动和关断过程应用。本发明针对压电陶瓷发声元件的驱动芯片设计，发明一种应用于负电压电荷泵的逻辑控制接口电路；该款芯片设计中采用负电压电荷泵进行升压，完成压电陶瓷发声元件的功率放大；负电压电荷泵满足提升驱动芯片电压的同时，也引起衬底电位的浮动，导致控制接口电路输出不稳定；为保证电路正常工作，本发明对负电压电荷泵的逻辑控制接口电路进行了创新设计，所设计的电路包括带浮动衬底电位的参考电平电路和比较器检测电路两部分：参考电平电路产生比较器所需要的参考电平，比较器检测参考电平和外部控制信号电平，控制芯片的启动与关断；使芯片在上电过程中，衬底电压的变化不会改变芯片的工作状态；芯片在断电过程中，衬底电压的变化产生两个关断信号，分时关断整个电路。

发明内容

本发明要解决的技术问题是提供一种启动过程参考电压不会因为衬底电压的变化而改变输出控制逻辑，关断过程中保持参考电压不变，电路完全关断后，产生参考电压的电路部分才全部关断，达到零功耗的关断状态。

为解决上述技术问题，本发明提供的技术方案为：

一种应用于负电压电荷泵的逻辑控制接口电路，该接口电路包括带浮动衬底电位的参考电压电路和比较器检测电路，外部关断信号X分别通过第一关断信号输入端SDB1接入带浮动衬底电位的参考电压电路和比较器检测电路的正相输入端INP接入比较器检测电路，其中，带浮动衬底电位的参考电压电路产生的参考电压V_REF通过比较器检测电路的负相输入端INN接入比较器检测电路，带浮动衬底电位的参考电压电路产生的第一关断信号X1通过比较器检测电路的第三关断信号输入端SDB3接入比较器检测电路，由比较器检测电路将接收的外部关断信号X与参考电压V_REF进行比较，并由第一关断信号X1控制比较器检测电路，由比较器检测电路输出用于控制外部电路的第二关断信号X2。

优选的，所述带浮动衬底电位的参考电压电路包括第一缓冲器、第二缓冲器、基准电压电路和分压电路，其中外部关断信号X分别接入第一缓冲器的输入端口I1和第二缓冲器的输入端口I2，第一缓冲器的输出端口O1与分压电路的输入端口I5相连，第二缓冲器的输出端口O2与基准电压电路的输入端口I3相连，基准电压电路的基准电压输出端O3与分压电路的输入端口I4相连，分压电路的输出端O4输出参考电压V_REF，第二缓冲器的输出端O2输出第一关断信号x1，第一缓冲器的接地端GND端接负电压VEE，第二缓冲器的接地端GND端接地GND；第一缓冲器的电源电压端VDD端和第二缓冲器的电源电压端VDD端分别与基准电压电路的电源电压端VDD端相连。

优选的，外部关断信号X输入的敏感区域为0.5～1.1V。

本发明的有益效果在于：由于采用了上述电路结构，所以启动过程参考电压不会因为衬底电压的变化而改变输出控制逻辑，对电源电压的变化不敏感，关断过程中，保持参考电压不变，电路完全关断后，产生参考电压的电路部分才全部关断，达到零功耗的关断状态。

附图说明

图1是本发明提供的应用于负电压电荷泵的逻辑控制接口电路的整体结构图；

图2基本的反相器结构电路图；

图3是缓冲器随NMOS和PMOS宽长比的比例变化曲线；其中，横轴代表缓冲器N沟道增强型MOS管的宽长比与P沟道增强型MOS管宽长比的比；纵轴代表缓冲器的转换电压V_SP随MOS管宽长比的变化关系；坐标(-1.8，1.796)表示当转换电压V_SP为VDD/2时，NMOS管和PMOS管的宽长比；

图4是比较器检测电路图；

图5a是带浮动衬底电位的参考电压电路的电路框图；

图5b是带浮动衬底电位的参考电压电路的电路图；

图6是本发明提供的应用于负电压电荷泵的逻辑控制接口电路的工作状态转化图。

具体实施方式

下面结合附图和实施方式对本发明作进一步说明。

本发明提供的应用于负电压电荷泵的逻辑控制接口电路是针对压电陶瓷发声元件的驱动芯片设计，该款芯片设计中采用负电压电荷泵进行升压，完成压电陶瓷发声元件的功率放大；负电压电荷泵满足提升驱动芯片电压的同时，也引起衬底电位的浮动，导致接口电路输出不稳定；为保证电路正常工作，本发明对负电压电荷泵的逻辑控制接口电路进行了创新设计，所设计的电路包括带浮动衬底电位的参考电压电路和比较器检测电路两部分：参考电平电路产生比较器所需要的参考电压，比较器检测参考电压和外部控制信号电压，控制芯片的启动与关断；使芯片在上电过程中，衬底电压的变化不会改变芯片的工作状态；芯片在断电过程中，衬底电压的变化产生两个关断信号，分时关断整个电路。

图1所示为本发明提供的应用于发声器驱动器的逻辑控制接口电路的电路框图，带浮动衬底电位的参考电平电路设置开启和关断的阈值，然后通过比较器输出控制信号，控制其他电路的工作。带浮动衬底电位的参考电平电路的设计要达到两点要求(1)启动过程参考电压V_REF不会因为衬底电压的变化而改变输出控制逻辑，对电源电压的变化不敏感，(2)关断过程中，要保持参考电压V_REF不变，电路完全关断后，产生参考电压V_REF的电路部分才全部关断，达到零功耗的关断状态。其中，外部关断信号X分别通过第一关断信号输入端SDB1接入带浮动衬底电位的参考电压电路和比较器检测电路的正相输入端INP接入比较器检测电路，其中，带浮动衬底电位的参考电压电路产生的参考电压V_REF通过输出端口REF输出，并通过比较器检测电路的负相输入端INN接入比较器检测电路；带浮动衬底电位的参考电压电路产生的第一关断信号X1通过参考电压的输出端口SDB2输出，并通过比较器检测电路的第三关断信号输入端SDB3接入比较器检测电路；由比较器检测电路将接收的外部关断信号X与参考电压V_REF进行比较，并由第一关断信号X1控制比较器检测电路，由比较器检测电路输出用于控制外部电路的第二关断信号X2。

图2所示为反相器的电路示意图，当输入电压V_IN等于输出电压V_OUT时，定义为反相器的转换电平，此时设V_IN＝V_OUT＝V_SP可以得到式(1.1)

$\frac{1}{2}{u}_n{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_n{(V_{\mathrm{SP}}-V_{\mathrm{THN}})}^2=\frac{1}{2}{u}_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p{(\mathrm{VDD}-V_{\mathrm{SP}}+V_{\mathrm{THP}})}^2---\left(1.1\right)$

其中u_n表示NMOS管的迁移率，u_p表示PMOS管的迁移率，C_OX表示单位面积的栅氧电容，

表示NMOS管的宽长比，

表示PMOS管的宽长比，V_THN表示NMOS管的导通阈值，V_THP表示PMOS管的导通阈值，V_SP表示缓冲器的转换电压，VDD表示电源的电压。

求解得

$V_{\mathrm{SP}}=\frac{\sqrt{\frac{\mathrm{\μn}}{\mathrm{\μp}}*\frac{(W/L)n}{(W/L)p}}*V_{\mathrm{THN}}+(\mathrm{VDD}+V_{\mathrm{THP}})}{1+\sqrt{\frac{\mathrm{\μn}}{\mathrm{\μp}}*\frac{(W/L)n}{(W/L)p}}}---\left(1.2\right)$

由式(1.2)可以看出：当增加NMOS管的宽长比W/L，减小PMOS管的宽长比W/L时，可以减小反相器的转化电平，假设 $\frac{{\mathrm{\μ}}_n}{{\mathrm{\μ}}_p}=2,$ VDD＝3.6，V_THN＝1，V_THP＝-1.2。

图3是从2^-15～2¹⁵变化区间内对应的Matlab仿真曲线，其中，横轴代表缓冲器N沟道增强型MOS管的宽长比与P沟道增强型MOS管宽长比的比；纵轴代表缓冲器的转换电压V_SP随MOS管宽长比的变化关系；坐标(-1.8，1.796)表示当转换电压V_SP为VDD/2时，NMOS管和PMOS管的的宽长比，由图3可以看到：当 $\frac{(W/L)n}{(W/L)p}=2^{-1.8}\≈0.3$ 时，缓冲器的转换电压

比较器的功能是完成外部关断信号X与参考电压V_REF的比较。通常输入的TTL接口电平标准：高电平阈值为1.2V，低电平阈值为0.35V。因此设置外部关断信号X输入的敏感区域为0.5～1.1V。图4是比较器电路结构，采用PMOS差分输入对管，可以处理更低的输入信号电平，比较器偏置电流源的产生采用图4所示第一PMOS管MP1，第一电阻R1，第一NMOS管MN1分压电路实现。

图5a带浮动衬底电位的参考电压电路的电路框图，图5b是带浮动衬底电位的参考电压电路的电路图，其中，带浮动衬底电位的参考电压电路包括第一缓冲器、第二缓冲器、基准电压电路和分压电路，其中外部关断信号X分别接入第一缓冲器的输入端口I1和第二缓冲器的输入端口I2，第一缓冲器的输出端口O1与分压电路的输入端口I5相连，第二缓冲器的输出端口O2与基准电压电路的输入端口I3相连，基准电压电路的基准电压输出端O3与分压电路的输入端口I4相连，分压电路的输出端O4输出参考电压V_REF，第二缓冲器的输出端O2输出第一关断信号x1，第一缓冲器的接地端GND端接负电压VEE，第二缓冲器的接地端GND端接地GND；第一缓冲器的电源电压端VDD端和第二缓冲器的电源电压端VDD端分别与基准电压电路的电源电压端VDD端相连。

衬偏效应对MOS管的开启阈值V_TH的影响如式(1.3)所示

$V_{\mathrm{TH}}=V_{\mathrm{TH}0}+\mathrm{\γ}(\sqrt{|{2\mathrm{\φ}}_F+V_{\mathrm{SB}}|}-\sqrt{\left|{2\mathrm{\φ}}_F\right|})---\left(1.3\right)$

其中V_TH0是未考虑衬偏效应的数值，γ为体校应系数，典型值在

之间，φ_F是势累区电荷，V_SB是源级和衬底之间的电位差；当源级电位S和衬底电位B不相同时，V_SB大于零，V_TH变大，增加电路的开启阈值电平。

上电过程：负电压VEE电位和GND相同都是零，因此当输入外部关断信号X逐渐升高时，图5b中第一缓冲器和第二缓冲器同时翻转，此时第一电阻R1，第五PMOS管MP5和第五NMOS管MN5的通路建立，第二电阻R2，第三电阻R3，第六NMOS管MN6通路也建立，产生偏置电压V_REF，E的电位V_E满足式(1.4)和式(1.5)

$\mathrm{ID}=\frac{1}{2}{u}_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p{(V_{\mathrm{SG}}+V_{\mathrm{THP}})}^2=\frac{1}{2}{u}_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p{(V_E+V_{\mathrm{THP}})}^2---\left(1.4\right)$

$\mathrm{ID}=\frac{\mathrm{VDD}-V_E}{R_1}---\left(1.5\right)$

其中V_SG表示MOS管源级S，栅极G的电位差，ID表示流过的电流，u_p表示PMOS管的迁移率，C_OX表示单位面积的栅氧电容，

表示PMOS管的宽长比，V_THP表示PMOS管的导通阈值。

求解得：

$V_E=(-V_{\mathrm{THP}})-\frac{1}{u_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p{R}_1}+\sqrt{{\left(\frac{1}{u_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p{R}_1}\right)}^2+4(\mathrm{VDD}+V_{\mathrm{THP}})\frac{1}{u_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p{R}_1}}---\left(1.6\right)$

近似处理为：

$V_E=(-V_{\mathrm{THP}})-\sqrt{\frac{(\mathrm{VDD}+V_{\mathrm{THP}})/R_1}{u_p{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_p}}---\left(1.7\right)$

式(1.7)中，

是近似等于流过第一电阻R1的电流在第五PMOS管MP5管上产生的过饱和压降；从

可以看出第一电阻R1越大，电源电压的变化对E点电位V_E的影响越小。第二电阻R2，第三电阻R3是分压电阻，为了产生更低的比较电平而设置的，通用接口电平的输入输出阈值电平为0.35V～1.2V，对高压工艺CMOS器件的阈值V_THP比较高，仅通过第一电阻R1，第五PMOS管MP5和第五NMOS管MN5支路产生的电压大于接口电平的阈值，因此针对高压工艺，第二电阻R2，第三电阻R3和第六NMOS管MN6构成的分压支路就必不可少了。一般情况下第二电阻R2和第三电阻R3阻值较大，流过的电流基本可以忽略，这样可以最大程度地降低对E点电位V_E的影响。

当电路启动后，内部的负电压电荷泵将负电压源VEE端的电压拉低，此时两个反相器仍旧输出高电平，保证第五NMOS管MN5，第六NMOS管MN6开启，保证产生参考电平的支路通路状态。由式(1.7)知，VEE电位的变化对E点电压没有影响，E点电位保持不变；第二电阻R2，第三电阻R3和第六NMOS管MN6构成的分压支路，第六NMOS管MN6的源级连接到零电位保持不变，因此比较参考电平V_REF不会随着负电压源VEE的变化而变化。通过以上分析：电路启动后到电路达到稳定，关断电路的输出逻辑不变，保证芯片的正常工作。

断电过程：当输入关断电平SDB变低时，负电压源VEE电位为负电平，图5b中NOMS管MNB1，MNB2，MNB3分别接零电平，因此第二缓冲器先反转，输出零电平，此时图5中第五NMOS管MN5以及图4中第一NMOS管MN1工作在饱和状态不变，控制电路正常工作，当输入关断电平X继续变低时，比较器检测参考电平V_REF和外部关断信号X，输出比较控制信号，将芯片内负电压电荷泵模块关断，负电压源VEE电位将逐渐升高；图5b中第六NMOS管MN6的源级接地，因此参考电平V_REF的电位将保持不变，比较器输出保持不变。当负电压源VEE由负电压上升到接近零时，第一缓冲器也翻转，此时关断第二电阻R2，第三电阻R3，第六NMOS管MN6支路，第一电阻R1，第五PMOS管MP5，第五NMOS管MN5也关断，从而使芯片的所有模块进入零功耗的关断状态。

断电过程分时实现芯片的关断是本发明的一个亮点，图6是电路的工作状态转化图，其中X是外部关断信号，VEE是负电压电平，OUT是输出的逻辑控制电平，IDD是图1所示参考电压电路和比较器检测电路的电流功耗之和。

以上所述的仅是本发明的一种实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (2)

1.一种应用于负电压电荷泵的逻辑控制接口电路，其特征在于：该接口电路包括带浮动衬底电位的参考电压电路和比较器检测电路，外部关断信号(X)分别通过第一关断信号输入端(SDB1)接入带浮动衬底电位的参考电压电路和比较器检测电路的正相输入端(INP)接入比较器检测电路，其中，带浮动衬底电位的参考电压电路产生的参考电压(V_REF)通过比较器检测电路的负相输入端(INN)接入比较器检测电路，带浮动衬底电位的参考电压电路产生的第一关断信号(X1)通过比较器检测电路的第三关断信号输入端(SDB3)接入比较器检测电路，由比较器检测电路输出用于控制外部电路的第二关断信号(X2)，所述带浮动衬底电位的参考电压电路包括第一缓冲器、第二缓冲器、基准电压电路和分压电路，其中外部关断信号(X)分别接入第一缓冲器的输入端口(I1)和第二缓冲器的输入端口(I2)，第一缓冲器的输出端口(01)与分压电路的输入端口(I5)相连，第二缓冲器的输出端口(02)与基准电压电路的输入端口(I3)相连，基准电压电路的基准电压输出端(03)与分压电路的输入端口(I4)相连，分压电路的输出端(04)输出参考电压(V_REF)，第二缓冲器的输出端(02)输出第一关断信号(X1)，第一缓冲器的接地端(GND)接负电压(VEE)，第二缓冲器的接地端(GND)接地；第一缓冲器的电源电压端(VDD)和第二缓冲器的电源电压端(VDD)分别与基准电压电路的电源电压端(VDD)相连。

2.根据权利要求1所述的应用于负电压电荷泵的逻辑控制接口电路，其特征在于：所述外部关断信号(X)输入的敏感区域为0.5～1.1V。 

Images