CN102403987A

CN102403987A - 在低压下实现数据断电保持的电路和方法

Info

Publication number: CN102403987A
Application number: CN2010102826588A
Authority: CN
Inventors: 王英; 郑晖泽
Original assignee: Samsung Semiconductor China R&D Co Ltd; Samsung Electronics Co Ltd
Current assignee: Samsung Semiconductor China R&D Co Ltd; Samsung Electronics Co Ltd
Priority date: 2010-09-14
Filing date: 2010-09-14
Publication date: 2012-04-04

Abstract

一种用于实现数据断电保持的电路和方法，所述电路包括：参考电压产生电路，产生稳定的参考电压；电压检测电路，检测电源电压；比较电路，将电压检测电路检测的电源电压与参考电压进行比较；其中，当检测的电源电压小于参考电压时，比较电路产生关断信号以关闭芯片中的耗电模块。通过所述电路，在芯片断电的情况下，通过比较电源电压与参考电压来判断是否需要关闭耗电模块，延缓芯片电源电容上的放电速度，从而有效地保护了数据。

Description

在低压下实现数据断电保持的电路和方法

技术领域

本发明涉及一种在低压下实现数据断电保持的电路及方法，更具体地讲，涉及这样一种电路和方法，在集成电路芯片断电的情况下，通过比较电源电压与参考电压来判断是否需要关闭耗电模块，延缓芯片电源电容上的放电速度，从而有效地保护了数据。

背景技术

集成电路(IC)芯片在人们的生活以及工作得到广泛的应用。如果集成电路在工作状态下发生断电或者电源变低，则IC芯片中的数据将会丢失。

图1是根据现有技术的IC供电系统。如图1所示，VDD是施加到IC芯片的电源，Cpower是用于稳定IC芯片的工作电压的电源电容，nRESET是芯片的外部复位信号。

目前一些应用商利用图1来实现芯片数据的暂时断电保持。当再次上电时，程序能正常运行。具体原理为：将存储器中的数据设置成某个特定的值来显示程序的进程，当外部工作电压突然掉电时，由于供电系统的电容Cpower的蓄电作用，可以使IC芯片的VDD维持一段时间。如果VDD电压保持在一定电压以上的话，芯片内部的数据就能保持，一旦外部电压恢复正常，芯片就可以继续工作，此时可以检测所设定的数据值仍旧为掉电前的值。

现有的技术中主要就是利用电容的蓄电作用来实现数据断电保持，但是随着工艺的不断发展，尤其在深亚微米领域，芯片内部电路的工作电压越来越低，甚至有部分逻辑电路可以工作在1V以下。当电源掉电后，芯片仍是处于正常工作模式并消耗大量电流，那么大电容上的电荷也会急剧下降C×ΔU＝I×Δt，也就是说电容上的电压会瞬间耗电完毕。电源再次上电后，芯片reset后开始新的工作，无法继续以前的状态。

发明内容

为了解决上述的技术问题，提供了一种用于IC芯片的在低压下实现数据断电保持的电路和方法。通过所述电路和方法，在芯片断电的情况下，通过比较电源电压与参考电压来判断是否要关闭耗电模块，从而有效地保护的数据。

根据本发明的一方面，提供了一种用于集成电路IC芯片的在低压下实现数据断电保持的电路，所述电路包括：参考电压产生电路，产生稳定的参考电压；电压检测电路，检测电源电压；比较电路，将电压检测电路检测的电源电压与参考电压进行比较；其中，当检测的电源电压小于参考电压时，比较电路产生关断信号来关闭IC芯片中的耗电模块。

此外，根据本发明的另一方面，参考电压产生电路具有自调节功能，通过检测产生的参考电压随工艺的变化情况来将参考电压校准至所需值。

此外，根据本发明的另一方面，电压检测器和比较电路具有低功耗特性。

此外，根据本发明的另一方面，电压检测电路通过串联电阻器或者二极管式连接晶体管来检测电源电压。

此外，根据本发明的另一方面，具有自调节功能的参考电压产生电路包括第一非门、第二非门、第一与门、第二与门、第三与门、第一电阻器电阻、第二电阻器、第三电阻器、第一N沟道晶体管、第二N沟道晶体管和第三N沟道晶体管，其中，第一非门的输入端接收第二自调节输入信号；第二非门的输入端接收第一自调节输入信号；第一与门的第一输入端接收第二自调节输入信号，第二输入端连接到第二非门输出端；第二与门的第一输入端连接到第二非门的输出端，第二输入端连接到第一非门的输出端；第三与门的第一输入端连接到第一非门的输出端，第二输入端接收第一自调节输入信号；第一N沟道晶体管的漏极连接到第一电阻器的第二端，栅极连接到第三与门的输出端，源极接地；第二N沟道晶体管的漏极连接到第二电阻器的第二端，栅极连接到第二与门的输出端，源极接地；第三N沟道晶体管的漏极连接到第三电阻器的第二端，栅极连接到第一与门的输出端，源极接地；第一电阻器的第一端接地，第二端连接到第二电阻器的第一端；第二电阻器的第一端连接到第一电阻器的第二端，第二端连接到第三电阻器的第一端；第三电阻器的第一端连接到第二电阻器第二端。

此外，根据本发明的另一方面，第一自调节输入信号和第二自调节输入信号是数字信号。

此外，根据本发明的另一方面，比较电路包括二级反相电路以增强输出的关断信号的驱动能力。

根据本发明的另一方面，提供了一种用于集成电路IC芯片的在低压下实现数据断电保持的方法，所述方法包括：产生参考电压；检测电源电压；将参考电压与检测的电源电压进行比较；根据比较结果，当检测的电源电压小于参考电压时，产生关断信号来关闭IC芯片中的耗电模块。

附图说明

通过下面结合附图对实施例进行的描述，本发明的这些和/或其他方面和优点将会变得清楚和更易于理解，其中：

图1是根据现有技术的IC供电系统；

图2是根据本发明实施例的用于IC芯片的在低电压下实现数据断电保持的电路的框图；

图3是根据本发明实施例的图2所示的参考电压产生电路的电路图；

图4是根据本发明实施例的图2所示的电压检测电路和比较电路的电路图；

图5是根据本发明实施例的图4所示的比较电路的电路图；

图6是根据本发明实施例的用于IC芯片的在低压下实现数据断电保持的方法的流程图；

图7是使用根据本发明实施例的实现数据断电保持的电路的示例；

图8是存储器数据保持问题的测试流程图；

图9示出基于现有技术和本发明的电压测试结果。

具体实施方式

现在对本发明实施例进行详细的描述，其示例表示在附图中，其中，相同的标号始终表示相同部件。下面通过参照附图对实施例进行描述以解释本发明。

图2是根据本发明的在低电压下实现数据断电保持的电路的框图。所述电路包括参考电压产生电路、电压检测电路和比较电路。

主块向电压检测电路和比较电路提供停用信号来关闭电压检测电路和比较电路，向参考电压产生电路提供用于调节偏置电阻的信号。

参考电压产生电路产生参考电压和偏置电压，并提供给后续的电压检测电路和比较电路。参考电压产生电路的具体结构以及工作原理将参照图3进行说明。

电压检测电路对电源电压进行分压并将该分压提供给比较器。

比较电路接收参考电压产生的参考电压和偏置电压以及电压检测电路检测的电源分压，并将该分压与参考电压进行比较以确定是否要关断芯片中的耗电模块。

图3是根据本发明实施例的图2所示的参考电压产生电路的电路图，以下将参考图3来详细说明本发明的参考电压产生电路。在以下的说明中，为了便于说明，将P沟道晶体管和N沟道晶体管称为P晶体管和N晶体管

第一P晶体管MPX0和第二P晶体管MPX1以及电容器C0构成参考电压产生电路的启动电路。其中，第一P晶体管MPX0的栅极接地，源极连接到电源VDD，漏极连接到第二P晶体管MPX1的栅极；第二P晶体管MPX1的栅极连接到第一P晶体管MPX0的漏极，源极连接到VDD，漏极连接到第二晶体管MNX3的漏极；电容器C0的第一端连接到第一P晶体管MPX0的漏极，第二端接地。第二P晶体管MPX1的漏极电压称为Vn。

当电源上电时，电容C0的初始值为零，第二P晶体管MPX1导通工作，使得电压Vn跟随电源电压上升。另一方面电源通过第一P晶体管MPX0对电容器C0充电，当第一P晶体管MPX0的栅源电压超过晶体管的阈值电压时，第二P晶体管MPX1的栅电压跟随电源变化，此时第二P晶体管MPX1处于截止状态，电路启动完毕。

第四P晶体管MPX3、第五P晶体管MPX4、第六P晶体管MPX5、第八P晶体管MPX7组成电流镜电路。其中，第四P晶体管MPX3的栅极连接到第五P晶体管MPX4的栅极，源极连接到VDD，漏极连接到晶体管第四N晶体管MNX3的漏极；第五P晶体管MPX4的栅极与漏极相连，源极连接到VDD，漏极连接到晶体管第五N晶体管MNX4的漏极；第六P晶体管MPX5的栅极连接到第八P晶体管MPX7的栅极和第五P晶体管MPX4的栅极，源极连接到VDD，漏极连接到第七P晶体管MPX6的源极；第八P晶体管MPX7的栅极与MPX5的栅极相连，源极连接到VDD，漏极连接到第九N晶体管MNX8的漏极，并且第八P晶体管MPX7的漏极处的电压称为VREF_LVDF，并将该电压输出到电压检测电路和比较电路。第九N晶体管MNX8的栅极与漏极相连，源极连接到地。

第四N晶体管MNX3的栅极与漏极相连，栅极连接到晶体管第五N晶体管MNX4的栅极，漏极连接到第四P晶体管MPX3的漏极，源极接地；第五N晶体管MNX4的栅极连接到第四N晶体管MNX3的栅极，漏极连接到第五P晶体管MPX4的漏极，源极连接到第四电阻器R3的第一端。

第七P晶体管MPX6的源极连接到第六P晶体管MPX5的漏极，栅极输出偏置电压VBIAS，漏极与栅极相连；第八N晶体管MNX7的栅极连接到第七P晶体管MPX6的栅极，漏极连接到第七P晶体管MPX6的漏极，源极连接到第十N晶体管MNX9的漏极；第十N晶体管MNX9的栅极连接到第八N晶体管MNX7的栅极，漏极连接到第八N晶体管MNX7的源极，源极接地。

参考电压的自调整是通过非门NOT_1和NOT_2、与门AND_1、AND_2和AND_3、第一电阻器电阻R0、第二电阻器R1和第三电阻器R2以及第一N晶体管MNX0、第二N晶体管MNX1和第三N晶体管MNX2来实现的。其具体连接关系如下。非门NOT_1的输入端接收VREF_SEL1信号，非门NOT_2的输入端接收VERF_SEL0信号。与门AND_1的第一输入端接收VERF_SEL1信号，第二输入端连接到非门NOT_2的输出端。与门AND_2的第一输入端连接到非门NOT_1的输出端，第二输入端连接到非门NOT_2的输出端。与门AND_3的第一输入端连接到非门NOT_1的输出端，第二输入端接收VREF_SEL0信号。第一N晶体管MNX0的漏极连接第一电阻器R0的第一端，栅极连接到与门AND_3的输出端，源极接地。第二N晶体管MNX1的漏极连接到电阻器R1的第一端，栅极连接到与门AND_2的输出端，源极接地。第三N晶体管MNX2的漏极连接到第三电阻器R2的第一端，栅极连接到与门AND_1的输出端，源极接地。第一电阻器R0的第一端接地，第二电阻R1的第一端连接到第一电阻器R0的第二端，第三电阻器R2的第一端连接到第二电阻器R1第二端。第四电阻器R3第二端连接到第五N晶体管MNX4，另一端连接到电阻器R2。

I_MPX3、I_MPX4、I_MPX5、I_MPX7分别是晶体管MPX3、MPX4、MPX5、MPX7的漏极输出的电流，W3/L3、W4/L4、W5/L5、W7/L7分别是晶体管MPX3、MPX4、MPX5、MPX7栅沟道长度和宽度之比。

I_MPX3、I_MPX4、I_MPX5、I_MPX7有如下的关系。

I_MPX3/I_MPX4＝(WP3/LP3)/(WP4/LP4)(1)

I_MPX5/I_MPX4＝(WP5/LP5)/(WP4/LP4)(2)

I_MPX7/I_MPX4＝(WP7/LP7)/(WP4/LP4)(3)

WN3/LN3、WN4/LN4、WN8/LN8分别是晶体管MNX3、MNX4、MNX8的栅沟道长度和宽度之比；R是偏置电阻，偏置电阻的R设置方式将在稍后说明。

I_MNX3＝μCoX(WN3/LN3)×(VGS_MNX3-VTH)²＝I_MPX3(4)

I_MNX4＝μCoX(WN4/LN4)×(VGS_MNX4-VTH)²＝I_MPX4(5)

VGS_MNX3＝VGS_MNX4+I_MNX4×(R)(6)

I_MPX7＝μCoX(WN8/LN8)×(VREF_LVDF-VTH)²(7)

上式中，μ表示电子地牵引率；coX()表示栅氧电容。

由公式(1)至(7)可以得出，

电压VREF_LVDF与偏置电阻R成反比。

由于工艺的原因，每个集成电路的参考电压VREF_LVDF无法达到要求，因此需要在芯片制作时，对产生的参考电压进行测量，并根据测量的参考电压，在芯片工作时由图1的主块提供具有适当值的信号VERF_SEL0和VREF_SEL1，来设置偏置电阻，最终产生满足要求的参考电压。VERF_SEL0和VREF_SEL1与偏置电阻的关系如表1所示。

表1：VERF_SEL0和VREF_SEL1与偏置电阻的关系

VREF_SLE1	VREF_SLE2	偏置电阻
			0	0	R2+R3
0	1	R1+R2+R3
			1	0	R3
1	1	R0+R1+R2+R3

以下，参照图4来说明根据本发明示例性实施例的电压检测电路和比较电路。图4是根据本发明实施例的图2所示的电压检测电路和比较电路的电路图。

如图4所示，第一P沟道增强型晶体管MVP0的栅极接收关断PD_LVDF信号，源极连接到VDD，漏极连接到第二P晶体管MVP1的源极；第二P沟道增强型晶体管MVP1的栅极与漏极相连，源极连接到晶体管MVP0的漏极；第三P沟道增强型晶体管MVP2的栅极与漏极相连，源极连接到晶体管MVP1的漏极，漏极接地。I_COMP是低功耗比较器，将参照图5详细描述其具体构造及工作原理。

电压检测电路接收停用信号PD。当芯片处于停止模式(stop mode)时，PD是高电平，可以完全关断该电路来节省芯片功耗。晶体管MVP1是开关管，当芯片处于stop mode时，PD是高电平，MVP0处于截止状态；当正常工作模式时，MVP0导通工作。MVP1和MVP2连接成二极管工作状态作为分压电阻串。为了实现低功耗状态，可以将MVP1和MVP2的栅沟道长宽比W/L设置小一点。电源电压通过晶体管MVP1和MVP2分压后产生电源的分压LVDLEV，作为比较电路的反相输入端。在此，二极管工作状态的分压电阻串也可以用无源电阻以及其他类型元件来实现。

比较电路ICOMP的正相端接收由参考电压产生电路所产生的参考电压VREF_LVDF，反相端接收电源分压LVDLEV电压。当比较电路检测到电源电压的分压LVDLEV高于参考电压VREF_LVDF时，比较电路的输出LVDF为低电压；当比较电路检测到电源电压的分压LVDLEV低于参考电压VREF_LVDF时，比较电路的输出LVDF为高电压，此时关断芯片内部的所有耗电模块，减小电源电容上的放电速度，芯片处于低功耗工作模式。

以下，将参照图5来描述图4的比较电路ICOMP。图5是根据本发明实施例的图4所示的比较电路的电路图。

在图5中，晶体管MPX8、MNX8、MPX9和MNX9构成第一二级反相电路。晶体管MPX6和MPX2、晶体管MPX1和晶体管MPX5、晶体管MNX6和MNX5是镜像电路。晶体管MNX2和MNX1构成差分输入对。晶体管MNX14、MPX17、MNX16、MNX19和MPX20构成第二二级反相电路。

在第一二级反相电路中，第九P晶体管MPX8的源极连接到电源VDD，栅极接收输入信号PD，漏极连接到第九N晶体管MNX8的漏极；第九N晶体管MNX8的栅极接收输入信号PD，漏极连接到第九P晶体管MPX8的漏极，源极接地；第十P晶体管MPX9的栅极连接到第九P晶体管MPX8的漏极，源极连接到电源VDD，漏极连接到第十N晶体管MNX9的漏极；第十N晶体管MNX9的栅极连接到第九N晶体管MNX8的漏极，源极接地，漏极连接到第十P晶体管MPX9的漏极。

在第一镜像电路中，第七P晶体管MPX6的栅极连接到第三P晶体管MPX2的栅极，漏极连接到第七N晶体管MNX6的源极，源极连接到第一P晶体管MPX0的漏极；第三P晶体管MPX2的栅极连接到第七P晶体管MPX6的栅极，漏极连接到第三N晶体管MNX2的漏极，源极连接到第一P晶体管MPX0的源极，并且栅极与漏极相连。第三P晶体管MPX2作为输入负载。

在第二镜像电路中，第二P晶体管MPX1的栅极连接到第六P晶体管MPX5的栅极，漏极连接到第二N晶体管MNX1的源极，源极连接到第一P晶体管MPX0的漏极，并且漏极与栅极相连；第六P晶体管MPX5的栅极连接到第二P晶体管MPX1的栅极，漏极连接到二级反相电路的输入端(晶体管MNX16和MPX17的栅极)，源极连接到第一P晶体管MPX0的漏极。第二P晶体管MPX1作为输入负载。

在第三镜像电路中，第七N晶体管MNX6的栅极连接到第六N晶体管MNX5的栅极，漏极接地，源极连接到第七P晶体管MPX6的漏极，并且源极与栅极相连；第六N晶体管MNX5的栅极连接到第七N晶体管MNX6的栅极，漏极接地，源极连接到第六P晶体管MPX5的漏极。

在差分比较电路中，第三N晶体管MNX2的栅极接收输入信号VIMN，漏极连接到第三P晶体管MPX2的漏极，源极连接到第二N晶体管MNX1的源极；第二N晶体管MNX1的栅极接收输入信号VINP，漏极连接到第二P晶体管MPX1的漏极，源极连接到第四N晶体管MNX3的漏极。

在第二二级反相电路中，第十八P晶体管MPX17与第十七N晶体管MNX16的栅极相连作为第二二级反相电路的输入并接收输入信号，第二十一P晶体管MPX20的漏极与第二十N晶体管MNX19的漏极相连作为第二二级反相电路的输出。其中，第十八P晶体管MPX17的栅极连接到第十七N晶体管MNX16的栅极，源极连接到VDD，漏极连接到第十七N晶体管MNX16的漏极；第十七N晶体管MNX16的栅极连接到第六P晶体管MPX5的漏极，漏极连接到第十八P晶体管MPX17的漏极，源极接地；第二十一P晶体管MPX20的栅极连接到第二十N晶体管MNX19的栅极，源极连接到VDD，漏极连接到第二十N晶体管MNX19的漏极(9)；第二十N晶体管MNX19的栅极连接到第十八P晶体管MPX17的漏极，漏极连接到第二十一P晶体管MPX20的漏极，源极接地；第十五N晶体管MNX14的栅极连接到第一P晶体管MPX0的栅极，漏极连接到晶体管第十八P晶体管MPX17的栅极，源极接地。

晶体管MNX3是偏置电路，其栅极接收偏置电压VBIAS，漏极连接到晶体管MNX1和晶体管MNX2的源极，源极接地。

与检测电路一样，比较电路在芯片处于stop mode，即，PD是高电平时，可以被完全关断。比较电路的偏置电压VBIAS是由图2中的参考电压产生电路所提供。当VINP高于VINM时，流过晶体管MNX1的电流大于流过晶体管MNX2的电流，因此，流过晶体管MPX5的电流大于流过晶体管MPX6的电流。所以，输出电压VOUT是高电平，高电平的输出电压VOUT通过第二二级反相器之后，输出高电平的输出电压VOUT。类似地，当VINP低于VINM时，输出电压VOUT是低电平，低电平的输出电压VOUT通过第二二级反相器之后，输出低电平的输出电压VOUT。

虽然在本发明实施例中，比较电路包括了第二二级反相电路，以增强输出电压OUT的驱动能力，但是本发明可不包括第二二级反相电路，从而直接输出作为比较结果的输出电压VOUT。

参照图4和图5，为了降低功耗，可适当地设置图4的晶体管MVP1和MVP2以及图5的晶体管MNX3的栅沟道长宽比。通常，电路的功耗越小，数据保持的时间也就越长。

图6是根据本发明实施例的低压下实现数据断电保持的方法的流程图。

在步骤601中，通过参考电压产生电路产生参考电压。在步骤602中，对电源电压进行分压。在步骤603中，将电源的分压与参考电压进行比较。如果参考电压大于电源的分压，则在步骤604中输出用于关断耗电模块的高电平信号。如果参考电压小于电源的电压，则在步骤605中输出作为关断信号的低电平信号。

图7是使用根据本发明实施例的实现数据断电保持的电路的示例。

在该示例中，如图5所示将参考电压设置为1.4V。结合图2至图4所述的工作原理，首先由图3中的参考电压产生电路产生所需的参考电压1.4V作为图5比较电路的VINP输入，图4中MVP1和MVP2所组成的分压电阻串对电源电压进行分压作为图5的比较电路的VINM输入，当VINM＜1.4V时，LVDF为高电平，从而关断IC芯片中的耗电模块。

与现有技术相比，采用本发明技术的欠压保护电路大大降低了芯片功耗，延缓电源电容上的放电速度，可实现数据断电保持。

表2

表2中，微调是指IC芯片在出厂前利用VREF_SEL1和VREF_SEL0对VREF_LVDF进行调节，微调前是指IC芯片刚生产出来时测试的结果，而微调后是指芯片进行VREF_SEL1和VREF_SEL0调节所得到的结果。S表示MOS是最坏情况，F表示MOS管是最佳情况，N表示MOS管处于一般情况。如SF表示NMOS管为最坏情况，PMOS管为最佳情况。SS、SF、NN、FS和FF表示五种不同的工艺条件。

表2是基于13um工艺的hspice仿真结果，从表2中可以直观发现，本发明的检测电路功耗低，平均功耗只有0.6μA左右，当电源下降到所设定的电压值时，本发明的输出及时关掉芯片的耗电模块，有利于减缓电容放电速度，使得长时间保持数据。芯片再次上电时，芯片能继续之前的工作。

图8为存储器数据保持问题的测试流程图。在操作1中，对芯片进行重置操作，该操作是芯片进行正常工作前必须进行的第一步。在操作2中，对芯片内存有数据的存储单元进行数值确定，即，确认现有存储单元所存数据是‘1’还是‘0’。在操作3中，根据操作2判断所得存储单元数据为‘0’时进一步对各存储单元进行清零操作，使得个存储单元所存数据为确定的‘0’。操作4是空操作，目的在于使存储单元的数据‘0’一直维持。在操作5中，对存储单元进行写‘1’操作，即，将原有的‘0’写成‘1’。完成操作5之后，将芯片的电源移走，按照一般的芯片设计，存储单元的数据在电源移走之后将马上消失，也就是说操作5所写入的‘1’将会消失变成‘0’。当芯片再次上电，如果没有集成根据本发明的电路，则数据断电测试流程又会按照前面所述从操作1到操作2再到操作3，4，5。但是，如果集成了根据本发明的电路，则存储单元内所写入的数据‘1’仍就保持着，那么再次上电后，操作1和操作2仍旧是必须进行的，这时所判断出来的数据为‘1’，将进入操作5之后的其他程序，也就是说，刚才的断电并没有影响芯片的存储状态。基于上述测试流程对本发明和背景技术所得的测试结果如表3所示。

图9示出基于现有技术和本发明的电压测试结果。其中，左图为现有技术的电压测试结果，右图为基于本发明原理的电压测试结果。从图中可以直观发现，基于本发明原理的芯片，在1.4V时及时关断内部耗电模块，使得电容上的电荷缓慢下降。

尽管参照其典型实施例表示和描述了本发明的实施例，以举例说明本发明的原理，但本发明并不限于表示和描述的实施例。应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，本领域的技术人员可进行各种变动和修改。因此，应该理解，这样的变动、修改及其等同物全部包括在本发明的范围内。

Claims

1.一种用于集成电路IC芯片的在低压下实现数据断电保持的电路，所述电路包括：

参考电压产生电路，产生稳定的参考电压；

电压检测电路，检测电源电压；

比较电路，将电压检测电路检测的电源电压与参考电压进行比较；

其中，当检测的电源电压小于参考电压时，比较电路产生关断信号来关闭IC芯片中的耗电模块。

2.如权利要求1所述的电路，其中，参考电压产生电路具有自调节功能，通过检测产生的参考电压随工艺的变化情况来将参考电压校准至所需值。

3.如权利要求1所述的电路，其中，电压检测电路和比较电路具有低功耗特性。

4.如权利要求1所述的电路，其中，电压检测电路通过串联电阻器或者二极管式连接晶体管对电源电压进行分压来检测电源电压。

5.如权利要求2所述的电路，其中，具有自调节功能的参考电压产生电路包括第一非门、第二非门、第一与门、第二与门、第三与门、第一电阻器电阻、第二电阻器、第三电阻器、第一N沟道晶体管、第二N沟道晶体管和第三N沟道晶体管，其中，

第一非门的输入端接收第二自调节输入信号；

第二非门的输入端接收第一自调节输入信号；

第一与门的第一输入端接收第二自调节输入信号，第二输入端连接到第二非门输出端；

第二与门的第一输入端连接到第二非门的输出端，第二输入端连接到第一非门的输出端；

第三与门的第一输入端连接到第一非门的输出端，第二输入端接收第一自调节输入信号；

第一N沟道晶体管的漏极连接到第一电阻器的第二端，栅极连接到第三与门的输出端，源极接地；

第二N沟道晶体管的漏极连接到第二电阻器的第二端，栅极连接到第二与门的输出端，源极接地；

第三N沟道晶体管的漏极连接到第三电阻器的第二端，栅极连接到第一与门的输出端，源极接地；

第一电阻器的第一端接地，第二端连接到第二电阻器的第一端；

第二电阻器的第一端连接到第一电阻器的第二端，第二端连接到第三电阻器的第一端；

第三电阻器的第一端连接到第二电阻器第二端。

6.如权利要求5所述的电路，其中，第一自调节输入信号和第二自调节输入信号是数字信号。

7.如权利要求1所述的电路，其中，比较电路包括二级反相电路以增强输出的关断信号的驱动能力。

8.一种用于集成电路IC芯片的在低压下实现数据断电保持的方法，所述方法包括：

产生参考电压；

检测电源电压；

将参考电压与检测的电源电压进行比较；

根据比较结果，当检测的电源电压小于参考电压时，产生关断信号来关闭IC芯片中的耗电模块。