CN105719697A - 低电压检测电路、含其的非易失性存储装置及其操作方法 - Google Patents

低电压检测电路、含其的非易失性存储装置及其操作方法 Download PDF

Info

Publication number
CN105719697A
CN105719697A CN201510575246.6A CN201510575246A CN105719697A CN 105719697 A CN105719697 A CN 105719697A CN 201510575246 A CN201510575246 A CN 201510575246A CN 105719697 A CN105719697 A CN 105719697A
Authority
CN
China
Prior art keywords
voltage
level
detection
low
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510575246.6A
Other languages
English (en)
Other versions
CN105719697B (zh
Inventor
李炫哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105719697A publication Critical patent/CN105719697A/zh
Application granted granted Critical
Publication of CN105719697B publication Critical patent/CN105719697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

一种低电压检测电路，包括：第一检测块，被配置为根据参考电压来检测外部电压的电平，并输出预检测信号；以及第二检测块，被配置为在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。

Description

低电压检测电路、含其的非易失性存储装置及其操作方法
相关申请的交叉引用
本申请要求于2014年12月18日向韩国知识产权局提交的申请号为10-2014-0183348的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
技术领域
各种实施例总体而言涉及半导体集成装置，更具体地，涉及低电压检测电路、包括该低电压检测电路的非易失性存储装置及其操作方法。
背景技术
作为非易失性存储装置的示例，可以提到快闪存储装置。快闪存储装置在操作期间需要高电压。出于此目的，快闪存储装置通过提升外部电压来产生高电压。
例如，对于诸如编程操作和擦除操作的操作，快闪存储装置应当对字线施加大约10V到大约20V的高电压。如果没有供应具有必需电平的电压，则不能保证正常的操作。
因此，为了保持用于电路的操作所必需的目标电压电平，半导体装置需要被设计为能够监控外部电压、内部电压等以及能够处理电压变化。
发明内容
在一个实施例中，低电压检测电路可以包括：第一检测块，被配置为根据参考电压来检测外部电压的电平，并输出预检测信号。低电压检测电路也可以包括：第二检测块，被配置为在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
在一个实施例中，非易失性存储装置可以包括：存储区，包括多个非易失性存储单元。非易失性存储装置也可以包括：低电压检测电路，被配置为通过被施加外部电压来控制对存储区的访问，以及被配置为在外部电压的电平被检测为开始电平时无论外部电压的电平如何变化都产生具有开始电平的低电压检测信号。
在一个实施例中，包括有由控制器控制的存储区的非易失性存储装置的操作方法包括：通过控制器，在外部电压被供应时比较参考电压与外部电压，并输出预检测信号。该操作方法也可以包括：通过控制器，在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
附图说明
图1是图示根据一个实施例的低电压检测电路的例示的配置图。
图2是图示根据一个实施例的第一检测块的例示的配置图。
图3是图示根据一个实施例的第一检测块的例示的电路图。
图4是图示根据一个实施例的第一检测块的例示的电路图。
图5是图示根据一个实施例的第二检测块的例示的电路图。
图6是图示根据一个实施例的第二检测块的例示的电路图。
图7是用来辅助解释外部电压的供应电平的波形图的例示。
图8是用来辅助解释根据基于一个实施例的外部电压的变化的检测信号的输出的波形图的例示。
图9是用来辅助解释根据基于一个实施例的外部电压的变化的检测信号的输出的波形图的例示。
图10是图示根据一个实施例的非易失性存储装置的例示的配置图。
图11是图示根据一个实施例的电子系统的例示的配置图。
具体实施方式
在下文中，将参照附图而通过各种实施例来描述低电压检测电路、包括该低电压检测电路的非易失性存储装置及其操作方法。
参见图1，描述了图示根据一个实施例的低电压检测电路的例示的配置图。
图1中示出的低电压检测电路10可以包括：第一检测块110和第二检测块120。
第一检测块110可以被配置为响应于使能信号EN_N而基于参考电压VREF来检测外部电压VCCE的电平。第一检测块110也可以输出预检测信号DET_PRE。
第二检测块120可以被配置为通过被供应预检测信号DET_PRE而被驱动。第二检测块120也可以基于预检测信号DET_PRE的电平来输出低电压检测信号DET。在一个实施例中，第二检测块120可以被配置为：在预检测信号DET_PRE的电平被检测为第一电平之后，无论预检测信号DET_PRE的电平如何变化都产生具有第一电平的低电压检测信号DET。例如，在外部电压VCCE的电平比参考电压VREF低的情况下预检测信号DET_PRE可以被检测为第一电平。在一个实施例中，可以将参考电压VREF设置为阈值低电压LVCC的电平。
如果外部电压VCCE的电平下降到等于或者低于阈值低电压LVCC的电平，则低电压检测电路10可以输出第一电平的预检测信号DET_PRE。而且，低电压检测电路10可以在预检测信号DET_PRE被检测为第一电平之后将低电压检测信号DET保持在第一电平。
外部电压VCCE可以由于各种原因而变化。就此而言，可能出现外部电压VCCE在阈值低电压LVCC的电平附近以轻微的水平上下波动的现象，所述阈值低电压LVCC充当用于检测外部电压VCCE是否已经下降的参照。在这种情形下，如果外部电压VCCE的电平上升到轻微高于阈值低电压LVCC，则预检测信号DET_PRE可以被输出为与第一电平互补的第二电平。此外，如果外部电压VCCE的电平下降到轻微低于阈值低电压LVCC，则预检测信号DET_PRE可以被输出为第一电平。相应地，在外部电压VCCE的电平在阈值低电压LVCC的附近波动的情况下，预检测信号DET_PRE的电平可以反复地变化为第一电平和第二电平。
第二检测块120可以被配置为稳定可以以此方式波动的预检测信号DET_PRE的电平。例如，在外部电压VCCE的电平下降到等于或低于阈值低电压LVCC且预检测信号DET_PRE被输出为第一电平之后，低电压检测信号DET可以被固定为第一电平。
第二检测块120可以被配置为包括：放电单元122和输出单元124。
放电单元122可以被配置为根据预检测信号DET_PRE来确定输出单元124的输入节点的电势电平。例如，放电单元122可以被配置为在预检测信号DET_PRE被输出为第一电平的情况下将输出单元124的输入节点放电。
输出单元124可以被配置为基于放电单元122是否被驱动来将输入节点的电势电平反相。输出单元124也可以产生低电压检测信号DET。
例如，如果预检测信号DET_PRE被检测为第一电平，则放电单元122可以被驱动以及将输出单元124的输入节点放电。然后输出单元124可以将输入节点的电势电平反相，并产生低电压检测信号DET作为第一电平。
在一个实施例中，在低电压检测电路10的初始操作中，可以将输出单元124的输入节点的电势电平设置为第二电平。其后，可以基于外部电压VCCE的电平来确定低电压检测信号DET的电平。
参见图2，描述了图示根据一个实施例的第一检测块的例示的配置图。
在图2中，第一检测块20可以被配置为包括：电压划分单元210和比较单元220。
电压划分单元210可以被配置为根据使能信号EN_N来从外部电压VCCE产生分电压VDIV。
比较单元220可以被配置为比较分电压VDIV与具有预设电平的参考电压VREF。比较单元220也可以产生预检测信号DET_PRE。例如，在分电压VDIV的电平比参考电压VREF高的情况下，预检测信号DET_PRE可以被输出为第二电平。而且，在分电压VDIV的电平比参考电压VREF低的情况下，预检测信号DET_PRE可以被输出为第一电平。在一个实施例中，第一电平可以是逻辑高电平，第二电平可以是逻辑低电平。
参见图3，描述了图示根据一个实施例的第一检测块的例示的电路图。
图3中示出的第一检测块20-1可以包括：电压划分单元210-1和比较单元220-1。
电压划分单元210-1可以包括：外部电压供应部212和分电压发生部214。外部电压供应部212可以被配置为根据使能信号EN_N而提供外部电压VCCE给分电压发生部214。分电压发生部214可以被配置为从通过外部电压供应部212供应的外部电压VCCE来产生分电压VDIV。分电压发生部214可以被配置为包括(但不局限于)：多个电阻元件，串联地电耦接在外部电压供应部212与接地端子VSS之间。
比较单元220-1可以是(但不局限于)：运算放大器，其比较分电压VDIV和参考电压VREF的电平并产生第一预检测信号DET_PRE1。
参见图4，说明了图示根据一个实施例的第一检测块的例示的电路图。
图4中示出的第一检测块20-2可以包括：电压划分单元210-2和比较单元220-2。
电压划分单元210-2可以被配置为包括：外部电压供应部212、分电压发生部214和电平固定部216。
所述外部电压供应部212和所述分电压发生部214可以具有与以上参照图3所描述的外部电压供应部和分电压发生部类似的配置。电平固定部216可以被配置为根据第二预检测信号DET_PRE2来降低分电压VDIV的电平。例如，电平固定部216可以由(但不局限于)根据第二预检测信号DET_PRE2而被驱动的开关元件来配置，且电耦接在构成分电压发生部214的电阻元件之中的直接电耦接到接地端子的电阻元件的输入端子与接地端子VSS之间。
比较单元220-2可以是(但不局限于)：运算放大器，其比较分电压VDIV与参考电压VREF的电平并产生第二预检测信号DET_PRE2。
相应地，如果第二预检测信号DET_PRE2被检测为第一电平，则电平固定部216被驱动。因此，与未提供电平固定部216的情况相比，分电压VDIV可以被降低预选电平。
在图3和图4中，已经分开描述了第一预检测信号DET_PRE1和第二预检测信号DET_PRE2。这仅是根据第一检测块110的设计方案来区别第一检测块110的输出信号。换言之，应当将以上描述的预检测信号DET_PRE、第一预检测信号DET_PRE1和第二预检测信号DET_PRE理解为基本上相同的信号。
参见图5，描述了图示根据一个实施例的第二检测块的例示的电路图。
在图5中，第二检测块30可以被配置为包括：放电单元310和输出单元320。
放电单元310可以包括：开关元件，电耦接在输出单元320的输入节点与接地端子之间，以及响应于预检测信号DET_PRE而被驱动。
输出单元320可以基于放电单元310是否被驱动来将输入节点的电势电平反相。输出单元320也可以产生低电压检测信号DET。例如，输出单元320可以被配置为包括锁存电路。
在预检测信号DET_PRE被检测为第一电平(例如，高电平)、从而放电单元310被驱动的情况下，输出单元320的输入节点的电势电平可以是低电平。相应地，输出单元320可以产生低电压检测信号DET作为第一电平(即高电平)。
假定外部电压VCCE的电平在阈值低电压LVCC的附近以轻微的水平上下波动。相应地，预检测信号DET_PRE的电平反复地变化为第一电平和第二电平。
如果外部电压VCCE的电平比阈值低电压LVCC的电平低、并因此预检测信号DET_PRE被检测为第一电平(例如，高电平)，则放电单元310将输出单元320的输入节点放电。因此，输出单元320产生低电压检测信号DET作为第一电平(即，高电压)。在这种状态下，如果外部电压VCCE的电平变得轻微高于阈值低电压LVCC的电平，则预检测信号DET_PRE被检测为第二电平(例如，低电平)。而且，放电单元310关断。输出单元320的输入节点保持为之前状态的低电平。相应地，由输出单元320产生的低电压检测信号DET的电平可以保持为高电平。
结果，在外部电压频繁地变化并反复地在阈值低电压LVCC的电平附近上下波动的情况下，低电压检测信号DET可以不切换(toggle)而被输出为固定的电平。
参见图6，描述了图示根据一个实施例的第二检测块的例示的电路图。
类似于图5中的图示，第二检测块30-1可以包括：放电单元310和输出单元320。此外，第二检测块30-1还可以包括初始化单元330。
初始化单元330可以包括：开关元件，被配置为电耦接在低电压检测信号DET的输出端子与接地端子之间以及根据初始化信号POR来驱动。
初始化信号POR可以基于在断电或上电时产生的上电复位信号来产生。如果初始化信号POR被使能，则低电压检测信号DET可以被初始化为第二电平(例如，低电平)。
参见图7，说明了用来辅助解释外部电压的供应电平的波形图的例示。
外部电压VCCE可以在其被供应之后逐渐地增加并在其达到预定电平时稳定。如果外部电压的供应被中断，则外部电压VCCE可以逐渐降低。在理想情形下，外部电压VCCE具有图A的图案。然而，由于各种因素而可能混有噪音。而且，可以出现外部电压VCCE在阈值低电压LVCC的电平附近上下波动的现象。
参见图8，描述了用来辅助解释根据基于一个实施例的外部电压的变化的检测信号的输出的波形图的例示。
例如，假定低电压检测电路10使用图3中示出的第一检测块20-1来配置。
附图标记(a)表示阈值低电压LVCC的电平附近的理想的外部电压VCCEA以及混合有噪声的外部电压B。
如(b)中的波形C所示，从第一检测块20-1输出的第一预检测信号DET_PRE1连续地切换为第一电平和第二电平。然而，输出单元124的输入节点可以由第二检测块120的放电单元122固定为第二电平。而且，如(b)中的波形D所示，输出单元124可以通过将低电压检测信号DET固定为第一电平来输出低电压检测信号DET。
参见图9，描述了用来辅助解释根据基于一个实施例的外部电压的变化的检测信号的输出的波形图的例示。例如，可以理解，在图9中低电压检测电路10使用图4中示出的第一检测块20-2来配置。
与未提供电平固定部216的情况相比，由于第一检测块20-2额外包括电平固定部216，故分电压VDIV的电平可以进一步降低。
结果，充当用来确定外部电压是否比阈值低电压LVCC低的参考的参考电压VREF(见(a)中的波形E)具有比阈值低电压LVCC附近的外部电压VCCE高Δv的电平。
波形A表示阈值低电压LVCC附近的理想的外部电压VCCE。而且，波形B表示混合有噪声的外部电压。
在这种情形下，从第一检测块20-2输出的第二预检测信号DET_PRE2产生作为第一电平。此外，第二检测块120可以通过将低电压检测信号DET固定为如(b)的第一电平来输出低电压检测信号DET。
参见图10，示出了图示根据一个实施例的非易失性存储装置的例示的配置图。
非易失性存储装置40可以包括：控制器410、存储区420、电压提供块430、行选择块440、页缓冲器电路块450、列选择块460和输入/输出电路块470。
控制器410可以根据从外部提供的信号来控制非易失性存储装置40的一般操作。
存储区420可以被配置为包括多个存储块。此外，包括在各个存储块中的多个存储单元可以作为串状结构而电耦接在字线WL与位线BL之间。构成存储区420的存储单元可以是非易失性存储单元(例如，快速存储单元)。而且，存储单元可以被实现为单电平单元或多电平单元。
电压提供块430可以根据控制器410的控制来泵浦外部电压。在一个实施例中，电压提供块430可以包括至少一个泵浦(pump)。电压提供块430可以根据非易失性存储装置40的操作模式来提供具有预设电平的高电压给行选择块440。
行选择块440根据控制器410的控制来解码行地址以访问目标存储单元。
页缓冲器电路块450可以电耦接到从存储区420延伸的位线BL。页缓冲器电路块450可以将要被编程在存储区420中的数据或从存储区420读取的数据锁存。
列选择块460可以根据控制器410的控制来解码列地址。列选择块460也可以选择电耦接到存储单元的页缓冲器来访问。
输入/输出电路块470可以将从外部输入的数据提供给页缓冲器电路块450。在可替选实施例中，输入/输出电路块470可以根据控制器410的控制来将从存储区420读取的数据提供给控制器410。
在半导体存储装置中，从外部供应的电源的电平倾向于逐渐地降低。然而，频繁发生的是半导体装置的内部需要具有比外部电压高的电平的电压。具体地，在诸如快闪存储装置的非易失性存储装置中，根据操作模式而需要具有比从外部提供的电压高的电平的高电压。
在非易失性存储装置40的编程、读取和擦除操作中，应当供应高电压给存储单元的字线WL。如果外部电压VCCE的电平降低到比预定电平低，由于难以正常执行操作，因此有必要监控外部电压。控制器410可以包括低电压检测电路412。可以使用作为低电压检测电路412的以上参照图1到图6描述的低电压检测电路。
如果由低电压检测电路412检测为外部电压已经下降，则控制器410可以执行用于校正错误的一系列操作而不对非易失性存储装置40的操作产生影响。
参见图11，描述了根据一个实施例的电子系统的例示的配置图。
根据一个实施例的电子系统50可以包括：处理器510、存储控制器520、存储装置521、IO控制器530、IO设备531、盘控制器540和盘驱动器541。
可以提供至少一个处理器510。处理器510可以独立操作或者与其他处理器合作来操作。处理器510可以具有能够通过总线(控制总线、地址总线或数据总线)来与其他元件通信的环境。所述其他元件可以是例如存储控制器520、IO控制器530和盘控制器540。
存储控制器520与至少一个存储装置521电耦接。存储控制器520接收从处理器510提供的请求。存储控制器520也基于所述请求来控制至少一个存储装置521。
存储装置521可以是例如包括以上参照图1到图6描述的低电压检测电路的非易失性存储装置。
IO控制器530可以电耦接在处理器510与IO设备531之间。IO控制器530也可以将来自IO设备531的输入传送给处理器510或者将处理器510的处理结果提供给IO设备531。IO设备531可以包括诸如键盘、鼠标、触摸屏和麦克风的输入设备以及诸如显示器和扬声器的输出设备。
盘控制器540可以根据处理器510的控制来控制至少一个盘驱动器541。
在这样的电子系统50中，当供应给存储装置521的外部电压的电平在阈值低电压LVCC的附近上下波动时，存储装置521可以有效地检测并校正错误。
虽然已经描述了各种实施例，但对于本领域技术人员将理解，所描述的实施例仅作为示例。相应地，所描述的低电压检测电路、包括该低电压检测电路的非易失性存储装置及其操作方法不应基于以上描述的实施例而受到限制。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种低电压检测电路，包括：
第一检测块，被配置为根据参考电压来检测外部电压的电平，并输出预检测信号；以及
第二检测块，被配置为在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
技术方案2.根据技术方案1所述的低电压检测电路，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；以及
输出单元，被配置为将输入节点的电势电平反相，以及产生低电压检测信号。
技术方案3.根据技术方案1所述的低电压检测电路，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；
输出单元，被配置为：将输入节点的电势电平反相，以及产生低电压检测信号；以及
初始化单元，电耦接在低电压检测信号的输出端子与接地端子之间，以及被配置为由初始化信号来驱动。
技术方案4.根据技术方案1所述的低电压检测电路，其中，第一检测块包括：
电压划分单元，被配置为从外部电压产生分电压；以及
比较单元，被配置比较分电压与参考电压，并产生预检测信号。
技术方案5.根据技术方案4所述的低电压检测电路，其中，电压划分单元包括：
外部电压供应部，被配置为根据使能信号来供应外部电压；以及
分电压发生部，被配置为：被供应外部电压，以及产生分电压。
技术方案6.根据技术方案4所述的低电压检测电路，其中，电压划分单元包括：
外部电压供应部，被配置为根据使能信号来供应外部电压；
分电压发生部，被配置为：被供应外部电压，以及产生分电压；
电平固定部，被配置为根据预检测信号来使分电压的电平下降为预设电平。
技术方案7.一种非易失性存储装置，包括：
存储区，包括多个非易失性存储单元；以及
低电压检测电路，被配置为：通过被施加外部电压来控制对存储区的访问，以及被配置为在外部电压的电平被检测为开始电平时无论外部电压的电平如何变化都产生具有开始电平的低电压检测信号。
技术方案8.根据技术方案7所述的非易失性存储装置，其中，低电压检测电路包括：
第一检测块，被配置为基于参考电压来检测外部电压的电平，并输出预检测信号；以及
第二检测块，被配置为在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
技术方案9.根据技术方案8所述的非易失性存储装置，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；以及
输出单元，被配置为将输入节点的电势电平反相，以及产生低电压检测信号。
技术方案10.根据技术方案8所述的非易失性存储装置，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；
输出单元，被配置为将输入节点的电势电平反相，以及产生低电压检测信号；以及
初始化单元，电耦接在低电压检测信号的输出端子与接地端子之间，以及被配置为由初始化信号来驱动。
技术方案11.根据技术方案8所述的非易失性存储装置，其中，第一检测块包括：
电压划分单元，被配置为从外部电压产生分电压；以及
比较单元，被配置为比较分电压与参考电压，并产生预检测信号。
技术方案12.根据技术方案11所述的非易失性存储装置，其中，电压划分单元包括：
外部电压供应部，被配置为根据使能信号来供应外部电压；以及
分电压发生部，被配置为：被供应外部电压，以及产生分电压。
技术方案13.根据技术方案11所述的非易失性存储装置，其中，电压划分单元包括：
外部电压供应部，被配置为根据使能信号来供应外部电压；
分电压发生部，被配置为：被供应外部电压，以及产生分电压；以及
电平固定部，被配置为根据预检测信号来使分电压的电平下降为预设电平。
技术方案14.一种非易失性存储装置的操作方法，所述非易失性存储装置包括由控制器控制的存储区，所述操作方法包括：
通过控制器，在外部电压被供应时比较参考电压与外部电压，并输出预检测信号；以及
通过控制器，在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
技术方案15.根据技术方案14所述的操作方法，还包括：
通过控制器，根据初始化信号来初始化低电压检测信号。
技术方案16.根据技术方案14所述的操作方法，其中，输出预检测信号包括：
通过控制器来从外部电压产生分电压；以及
通过控制器，比较分电压与参考电压并产生预检测信号。
技术方案17.根据技术方案14所述的操作方法，还包括：
在外部电压的电平已经下降时，通过控制器来执行用于校正错误的一系列操作。
技术方案18.根据技术方案14所述的操作方法，还包括：
通过控制器来执行用于校正错误的一系列操作而不管非易失性存储装置的操作。
技术方案19.根据技术方案14所述的操作方法，还包括：
由低电压检测电路来监控外部电压的电平何时降低到预定电平之下。
技术方案20.根据技术方案14所述的操作方法，还包括：
泵浦外部电压并由电压提供块根据非易失性存储装置的操作模式来提供具有预设电平的电压给行选择块。

Claims (10)

1.一种低电压检测电路，包括：
第一检测块，被配置为根据参考电压来检测外部电压的电平，并输出预检测信号；以及
第二检测块，被配置为在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
2.根据权利要求1所述的低电压检测电路，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；以及
输出单元，被配置为将输入节点的电势电平反相，以及产生低电压检测信号。
3.根据权利要求1所述的低电压检测电路，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；
输出单元，被配置为：将输入节点的电势电平反相，以及产生低电压检测信号；以及
初始化单元，电耦接在低电压检测信号的输出端子与接地端子之间，以及被配置为由初始化信号来驱动。
4.根据权利要求1所述的低电压检测电路，其中，第一检测块包括：
电压划分单元，被配置为从外部电压产生分电压；以及
比较单元，被配置比较分电压与参考电压，并产生预检测信号。
5.根据权利要求4所述的低电压检测电路，其中，电压划分单元包括：
外部电压供应部，被配置为根据使能信号来供应外部电压；以及
分电压发生部，被配置为：被供应外部电压，以及产生分电压。
6.根据权利要求4所述的低电压检测电路，其中，电压划分单元包括：
外部电压供应部，被配置为根据使能信号来供应外部电压；
分电压发生部，被配置为：被供应外部电压，以及产生分电压；
电平固定部，被配置为根据预检测信号来使分电压的电平下降为预设电平。
7.一种非易失性存储装置，包括：
存储区，包括多个非易失性存储单元；以及
低电压检测电路，被配置为：通过被施加外部电压来控制对存储区的访问，以及被配置为在外部电压的电平被检测为开始电平时无论外部电压的电平如何变化都产生具有开始电平的低电压检测信号。
8.根据权利要求7所述的非易失性存储装置，其中，低电压检测电路包括：
第一检测块，被配置为基于参考电压来检测外部电压的电平，并输出预检测信号；以及
第二检测块，被配置为在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
9.根据权利要求8所述的非易失性存储装置，其中，第二检测块包括：
放电单元，被配置为根据预检测信号来确定输出单元的输入节点的电势电平；以及
输出单元，被配置为将输入节点的电势电平反相，以及产生低电压检测信号。
10.一种非易失性存储装置的操作方法，所述非易失性存储装置包括由控制器控制的存储区，所述操作方法包括：
通过控制器，在外部电压被供应时比较参考电压与外部电压，并输出预检测信号；以及
通过控制器，在预检测信号的电平被检测为开始电平时无论预检测信号的电平如何变化都产生具有开始电平的低电压检测信号。
CN201510575246.6A 2014-12-18 2015-09-10 低电压检测电路、含其的非易失性存储装置及其操作方法 Active CN105719697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140183348A KR20160074253A (ko) 2014-12-18 2014-12-18 저전압 검출 회로, 이를 포함하는 비휘발성 메모리 장치 및 동작 방법
KR10-2014-0183348 2014-12-18

Publications (2)

Publication Number Publication Date
CN105719697A true CN105719697A (zh) 2016-06-29
CN105719697B CN105719697B (zh) 2020-12-01

Family

ID=56144858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510575246.6A Active CN105719697B (zh) 2014-12-18 2015-09-10 低电压检测电路、含其的非易失性存储装置及其操作方法

Country Status (3)

Country Link
US (2) US9761317B2 (zh)
KR (1) KR20160074253A (zh)
CN (1) CN105719697B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254722A (zh) * 2017-07-13 2019-01-22 爱思开海力士有限公司 控制器及其操作方法
CN112102868A (zh) * 2020-11-17 2020-12-18 北京智芯微电子科技有限公司 嵌入式Flash存储器擦写电压处理电路、方法及芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108206040A (zh) * 2016-12-19 2018-06-26 北京兆易创新科技股份有限公司 一种上电复位电路
KR102419173B1 (ko) 2018-03-08 2022-07-11 에스케이하이닉스 주식회사 저전압 감지 회로 및 이를 포함하는 메모리 장치
KR102573270B1 (ko) 2018-10-08 2023-08-31 삼성전자주식회사 반도체 메모리 장치 및 이의 구동 방법
KR102629487B1 (ko) 2019-05-28 2024-01-26 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122590A1 (en) * 2001-12-29 2003-07-03 Hynix Semiconductor Inc. Low voltage detector
CN1514442A (zh) * 2002-11-29 2004-07-21 海力士半导体有限公司 具有降低噪声的电压产生器
KR20100123125A (ko) * 2009-05-14 2010-11-24 주식회사 하이닉스반도체 클럭의 주파수, 트랜지스터의 스큐, 및 구동 전압 레벨을 판별하여 동작하는 반도체 메모리 장치
US20120025805A1 (en) * 2010-07-30 2012-02-02 Renesas Electronics Corporation Voltage detection circuit and method for controlling the same
CN102403987A (zh) * 2010-09-14 2012-04-04 三星半导体(中国)研究开发有限公司 在低压下实现数据断电保持的电路和方法
CN103477559A (zh) * 2011-07-07 2013-12-25 富士电机株式会社 栅极驱动装置
CN103886898A (zh) * 2012-12-21 2014-06-25 爱思开海力士有限公司 非易失性存储装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893578B1 (ko) * 2007-11-05 2009-04-17 주식회사 하이닉스반도체 내부전압 생성장치
KR20100054349A (ko) 2008-11-14 2010-05-25 주식회사 하이닉스반도체 반도체 메모리장치의 내부전압 발생회로 및 제어방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122590A1 (en) * 2001-12-29 2003-07-03 Hynix Semiconductor Inc. Low voltage detector
CN1514442A (zh) * 2002-11-29 2004-07-21 海力士半导体有限公司 具有降低噪声的电压产生器
KR20100123125A (ko) * 2009-05-14 2010-11-24 주식회사 하이닉스반도체 클럭의 주파수, 트랜지스터의 스큐, 및 구동 전압 레벨을 판별하여 동작하는 반도체 메모리 장치
US20120025805A1 (en) * 2010-07-30 2012-02-02 Renesas Electronics Corporation Voltage detection circuit and method for controlling the same
CN102403987A (zh) * 2010-09-14 2012-04-04 三星半导体(中国)研究开发有限公司 在低压下实现数据断电保持的电路和方法
CN103477559A (zh) * 2011-07-07 2013-12-25 富士电机株式会社 栅极驱动装置
CN103886898A (zh) * 2012-12-21 2014-06-25 爱思开海力士有限公司 非易失性存储装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254722A (zh) * 2017-07-13 2019-01-22 爱思开海力士有限公司 控制器及其操作方法
CN109254722B (zh) * 2017-07-13 2021-08-31 爱思开海力士有限公司 控制器及其操作方法
CN112102868A (zh) * 2020-11-17 2020-12-18 北京智芯微电子科技有限公司 嵌入式Flash存储器擦写电压处理电路、方法及芯片

Also Published As

Publication number Publication date
US20170221572A9 (en) 2017-08-03
CN105719697B (zh) 2020-12-01
US20170337975A1 (en) 2017-11-23
US20160180950A1 (en) 2016-06-23
US9761317B2 (en) 2017-09-12
US10008274B2 (en) 2018-06-26
KR20160074253A (ko) 2016-06-28

Similar Documents

Publication Publication Date Title
CN105719697A (zh) 低电压检测电路、含其的非易失性存储装置及其操作方法
US11049574B2 (en) Non-volatile semiconductor memory having multiple external power supplies
CN101617371B (zh) 具有多个外部电源的非易失性半导体存储器
US9985519B2 (en) Voltage generation circuit
US7439794B2 (en) Power source circuit
US10867639B2 (en) Memory device including charge pump circuit
US20080036528A1 (en) Charge pump circuit
CN101154463A (zh) 包括高电压产生电路的半导体器件及产生高电压的方法
US11791006B2 (en) Non-volatile memory circuit
KR20140029090A (ko) 이-퓨즈 어레이 회로 및 이의 프로그램 방법
CN105989892B (zh) 调节器电路及具有其的半导体存储装置
US7369442B2 (en) Erase discharge method of memory device and discharge circuit performing the method
EP1054408B1 (en) Semiconductor storage device
US7245547B2 (en) Power detector for use in a nonvolatile memory device and method thereof
US20110211395A1 (en) Nonvolatile semiconductor memory device
US10861564B2 (en) Memory circuit and data bit status detector thereof
US20080055996A1 (en) Flash memory device including unified oscillation circuit and method of operating the device
KR20150116098A (ko) 저항성 메모리 장치
US11948648B2 (en) Semiconductor memory apparatus
JPH10334700A (ja) 半導体メモリ
KR20110001069A (ko) 불휘발성 메모리 장치
JP2010055735A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant