KR20140029090A - 이-퓨즈 어레이 회로 및 이의 프로그램 방법 - Google Patents

이-퓨즈 어레이 회로 및 이의 프로그램 방법 Download PDF

Info

Publication number
KR20140029090A
KR20140029090A KR1020120146372A KR20120146372A KR20140029090A KR 20140029090 A KR20140029090 A KR 20140029090A KR 1020120146372 A KR1020120146372 A KR 1020120146372A KR 20120146372 A KR20120146372 A KR 20120146372A KR 20140029090 A KR20140029090 A KR 20140029090A
Authority
KR
South Korea
Prior art keywords
bit
circuit
data
row
program
Prior art date
Application number
KR1020120146372A
Other languages
English (en)
Inventor
윤현수
서용호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140029090A publication Critical patent/KR20140029090A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Read Only Memory (AREA)

Abstract

이-퓨즈 어레이 회로의 프로그램 방법은, 어드레스와 멀티 비트 프로그램 데이터를 수신하는 단계; 상기 어드레스에 의해 지정되는 이-퓨즈들에 상기 멀티 비트 프로그램 데이터를 프로그램하는 단계; 상기 이-퓨즈들로부터 멀티 비트 리드 데이터를 리드하는 단계; 및 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트를 비교하는 단계를 포함하고, 상기 비교하는 단계의 비교 결과 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트가 동일하면 프로그램 동작을 종료하고, 그렇지 않으면 상기 프로그램하는 단계, 상기 리드하는 단계 및 상기 비교하는 단계를 다시 수행한다.

Description

이-퓨즈 어레이 회로 및 이의 프로그램 방법{E-FUSE ARRAY CIRCUIT AND PROGRAMMING METHOD OF THE SAME}
본 발명은 이-퓨즈 어레이 회로에 관한 것으로, 더욱 자세하게는 이-퓨즈 어레이 회로의 프로그램 방법을 개선하는 기술에 관한 것이다.
일반적인 퓨즈는 레이져에 의해 퓨즈가 컷팅되었느냐/아니냐에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다.
이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 1을 참조하면, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 전원전압이 인가되고 드레인(D)/소스(S)에 접지전압을 인가된다.
게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전원전압이 인가되면 트랜지스터(T)의 게이트 옥사이드(gate oxide)가 파되되면서 게이트(G)와 드레인/소스(D/S)가 쇼트(short)되어 이-퓨즈는 저항(R)으로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 전류가 흐르게 된다. 이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인/소스(D/S) 간의 저항값을 통해 안티퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
미국 등록특허 7269047에 개시된 바와 같이, 이-퓨즈를 어레이로 구성하는 방식으로 이-퓨즈가 차지하는 면적을 줄이기 위한 방안이 연구되고 있다.
도 2는 종래의 이-퓨즈로 구성되는 셀어레이(200)의 구성도이다.
도 2를 참조하면, 셀어레이(200)는 N개의 로우(row)와 M개의 컬럼(column)으로 배열되는 메모리 셀들(201~216)을 포함한다. 메모리 셀들(201~216) 각각은 메모리 소자(M1~M16)와 스위치 소자(S1~S16)를 포함한다. 메모리 소자(M1~M16)는 럽쳐(rupture) 여부에 따라 저항 또는 캐패시터의 성질을 갖는 이-퓨즈이다. 즉, 이-퓨즈(M1~M16)는 저항의 크기에 따라 데이터를 저장하는 저항성 메모리 소자라고 여기질 수 있다. 스위치 소자(S1~S16)는 로우 라인(WLR1~WLRN)의 제어에 따라 메모리 소자(M1~M16)와 컬럼 라인(BL1~BLM)을 전기적으로 연결한다.
이하, 2번째 로우가 선택된 로우이고, M번째 컬럼이 선택된 컬럼, 즉 메모리 셀(208)이 선택된 메모리 셀이라고 가정하고, 프로그램 및 리드 동작시에 선택된 메모리 셀(208)과 선택되지 않은 메모리 셀(201~207, 209~216)에 인가되는 전압에 대해 알아보기로 한다.
프로그램 동작
선택된 로우의 로우 라인(WLR2)이 활성화되고 나머지 로우 라인들(WLR1, WLR3~WLRN)은 비활성화된다. 따라서, 스위치 소자들(S5~S8)이 턴온되고, 스위치 소자들(S1~S4, S9~S16)이 턴오프된다. 선택된 로우의 프로그램/리드 라인(WLP2)에는 이-퓨즈의 게이트 옥사이드를 파괴시킬 정도의 높은 전압(일반적으로, 전원전압을 펌핑해 생성한 높은 전압)이 인가되고, 나머지 프로그램 리드/라인들(WLP1, WLP3~WLPN)에는 낮은 레벨의 전압(예, 접지전압)이 인가된다. 선택된 컬럼 라인(BLM)은 데이터 억세스 회로에 연결되고, 선택되지 않은 컬럼 라인들(BL1~BLM-1)은 플로팅(floating)된다. 데이터 억세스 회로는 입력된 데이터가 프로그램 데이터(예, '1')이면 선택된 컬럼 라인(BLM)을 '로우'레벨로 구동하여 선택된 메모리 셀(208)의 메모리 소자(M8)가 프로그램(럽쳐)되도록 하고, 입력된 데이터가 프로그램 데이터가 아니면(예, '0') 선택된 컬럼 라인(BLM)을 '하이'레벨로 구동하여 선택된 메모리 셀(208)의 메모리 소자(M8)가 프로그램되지 않도록 한다. 선택되지 않은 컬럼 라인들(BL1~BLM-1)은 플로팅되므로, 메모리 소자들(M5~M7)은 게이트에 높은 전압이 인가되더라도 프로그램되지 않는다.
리드 동작
선택된 로우의 로우 라인(WLR2)이 활성화되고 나머지 로우 라인들(WLR1, WLR3~WLRN)은 비활성화된다. 따라서, 스위치 소자들(S5~S8)이 턴온되고, 스위치 소자들(S1~S4, S9~S16)이 턴오프된다. 선택된 로우의 프로그램/리드 라인(WLP2)에는 리드 동작에 적절한 전압(일반적으로, 전원 전압)이 인가되고, 나머지 프로그램/리드 라인(WLP1, WLP3~WLPN)에는 낮은 레벨의 전압(예, 접지전압)이 인가된다. 선택된 컬럼 라인(BLM)은 데이터 억세스 회로에 연결되고, 선택되지 않은 컬럼 라인들(BL1~BLM-1)은 플로팅된다. 데이터 억세스 회로는 선택된 컬럼 라인(BLM)에 전류가 흐르면 메모리 소자(M8)가 프로그램되었다고 인식하고(메모리 셀(208)의 데이터를 '1'로 인식), 선택된 컬럼 라인(BLM)에 전류가 흐르지 않으면 메모리 소자(M8)가 프로그램되지 않았다고 인식한다(데이터 셀(208)의 데이터를 '0'으로 인식).
여기서는, 컬럼 라인들(BL1~BLN) 중 하나의 컬럼 라인(BLN)이 선택되는 것으로 예시하였지만, 한번에 여러 개의 컬럼 라인이 선택될 수도 있다. 즉, 하나의 로우에 속한 여러개의 메모리 셀들이 동시에 프로그램/리드 될 수도 있다.
도 3은 도 2의 셀 어레이(200)를 포함하는 종래의 이-퓨즈 어레이 회로의 구성도이다.
도 3을 참조하면, 이-퓨즈 어레이 회로는, 셀어레이(도 2의 200), 로우 회로(310), 컬럼 디코더(320), 데이터 억세스 회로(330)를 포함한다.
로우 회로(310)는 로우 라인들(WLR1~WLRN) 및 프로그램/리드 라인들(WLP1~WLPN)을 제어해, 앞서 설명한 것과 같은 프로그램 및 리드 동작이 수행될 수 있도록 한다. 로우 회로(310)에 입력되는 어드레스(ROW_ADD)는 다수의 로우들 중 선택되는 로우를 지정하며, 프로그램/리드 신호(PGM/RD)는 프로그램 동작 또는 리드 동작을 지시한다.
컬럼 디코더(320)는 컬럼 라인들(BL1~BLM) 중 어드레스(COL_ADD)에 의해 선택된 컬럼 라인을 데이터 억세스 회로(330)와 전기적으로 연결시킨다. 여기서는 컬럼 라인들(BL1~BLM) 중 4개의 컬럼 라인이 선택되는 것을 예시하였다.
데이터 억세스 회로(330)는 컬럼 디코더(320)에 의해 선택된 컬럼 라인들의 데이터 억세스를 담당한다. 프로그램 동작시에는 입력 데이터(DI<0>~DI<3>)에 따라 선택된 컬럼 라인들이 프로그램/비프로그램되도록 제어하고, 리드 동작시에는 선택된 컬럼 라인들에 전류가 흐르는지/흐르지 않는지를 감지해 이를 출력 데이터(DO<0>~DO<3>)로 출력한다.
이-퓨즈 어레이 회로는 이-퓨즈를 형성하는 트랜지스터의 게이트 옥사이드를 파괴하거나/파괴하지 않는 것에 의해 데이터를 저장하는데, 트랜지스터의 특성에 따라 게이트 옥사이드는 쉽게 파괴되기도 하며 파괴되지 않기도 한다. 즉, 프로그램 동작 과정에서 페일이 발생할 가능성이 대단히 높다. 따라서, 이-퓨즈 어레이 회로의 프로그램 동작의 신뢰성을 개선하기 위한 기술이 요구된다.
본 발명의 실시예는 이-퓨즈 어레이 회로의 프로그램 동작의 신뢰성을 개선하면서도 프로그램 동작 시간이 늘어나는 것을 방지하고자 한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 이-퓨즈 어레이 회로는, 어드레스와 멀티 비트 프로그램 데이터를 수신하는 단계; 상기 어드레스에 의해 지정되는 이-퓨즈들에 상기 멀티 비트 프로그램 데이터를 프로그램하는 단계; 상기 이-퓨즈들로부터 멀티 비트 리드 데이터를 리드하는 단계; 및 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트를 비교하는 단계를 포함하고, 상기 비교하는 단계의 비교 결과 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트가 동일하면 프로그램 동작을 종료하고, 그렇지 않으면 상기 프로그램하는 단계, 상기 리드하는 단계 및 상기 비교하는 단계를 다시 수행하는 것을 특징으로 한다.
또한, 본 발명의 일실시예에 따른 이-퓨즈 어레이 회로는, 다수의 로우와 다수의 컬럼으로 배열된 이-퓨즈들을 포함하는 이-퓨즈 어레이; 상기 다수의 로우 중 로우 어드레스에 의해 선택된 로우의 로우 동작을 제어하기 위한 로우 회로; 상기 다수의 컬럼 중 컬럼 어드레스에 의해 선택된 컬럼들에 멀티 비트 프로그램 데이터를 프로그램하고 동일한 컬럼들로부터 멀티 비트 리드 데이터를 리드하기 위한 컬럼 회로; 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트를 비교하기 위한 비교회로; 및 상기 비교회로의 비교결과에 따라 상기 로우 어드레스와 상기 컬럼 어드레스에 의해 선택된 이-퓨즈들에 대한 프로그램 동작이 종료되거나 재수행되도록 상기 로우 회로와 상기 컬럼 회로를 제어하는 제어회로를 포함한다.
본 발명의 실시예는 이-퓨즈 어레이 회로의 프로그램 동작에 소요되는 시간을 크게 늘리지 않으면서도 프로그램 동작의 신뢰성을 높인다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 2는 종래의 이-퓨즈로 구성되는 셀어레이(200)의 구성도.
도 3은 도 2의 셀 어레이(200)를 포함하는 종래의 이-퓨즈 어레이 회로의 구성도.
도 4는 본 발명에 따른 이-퓨즈 어레이 회로의 일실시예 구성도.
도 5는 본 발명의 일실시예에 따라 이-퓨즈 어레이 회로(도 4)의 프로그램 동작이 수행되는 과정을 도시한 순서도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 이-퓨즈 어레이 회로의 일실시예 구성도이다.
도 4를 참조하면, 이-퓨즈 어레이 회로는, 셀어레이(400), 로우 회로(410), 컬럼 회로(420), 비교회로(430), 및 제어회로(440)를 포함한다.
셀어레이(400)는 다수의 로우와 다수의 컬럼으로 배열된 이-퓨즈들을 포함한다. 셀어레이(400)는 도 2와 같이 구성될 수 있다.
로우 회로(410)는 로우 라인들(WLR1~WLRN) 및 프로그램/리드 라인들(WLP1~WLPN)을 제어해, 프로그램 및 리드 동작이 수행될 수 있도록 한다. 로우 회로(410)에 입력되는 로우 어드레스(ROW_ADD)는 다수의 로우들 중 선택되는 로우를 지정하며, 프로그램/리드 신호(PGM/RD)는 프로그램 동작 또는 리드 동작을 지시한다.
컬럼 회로(420) 셀어레이(400)의 다수의 컬럼 중 컬럼 어드레스(COL_ADD)에 의해 선택된 컬럼들에 멀티 비트 프로그램 데이터(DI<0>~DI<3>)를 프로그램하고 동일한 컬럼들로부터 멀티 비트 리드 데이터(DO<0>~DO<03>)를 리드한다. 이러한 컬럼 회로(420)는 컬럼 디코더(421)와 데이터 억세스 회로(422)를 포함하여 구성될 수 있다. 컬럼 디코더(421)는 컬럼 라인들(BL1~BLM) 중 컬럼 어드레스(COL_ADD)에 의해 선택된 컬럼 라인을 데이터 억세스 회로(422)와 전기적으로 연결시킨다. 여기서는 컬럼 라인들(BL1~BLM) 중 4개의 컬럼 라인이 선택되는 것으로 예시하였다. 데이터 억세스 회로(422)는 컬럼 디코더(421)에 의해 선택된 컬럼 라인들의 데이터 억세스를 담당한다. 프로그램 동작시에는 외부로부터 입력된 멀티 비트 프로그램 데이터(DI<0>~DI<3>)에 따라 선택된 컬럼 라인들이 프로그램 되거나/프로그램되지 않도록 제어하고, 리드 동작시에는 선택된 컬럼 라인들에 전류가 흐르는지/흐르지 않는지를 감지해 이를 멀티 비트 리드 데이터(DO<0>~DO<3>)로 출력한다.
비교회로(430)는 멀티 비트 프로그램 데이터(DI<0>~DI<3>)와 멀티 비트 리드 데이터(DO<0>~DO<3>)의 각 비트를 비교하고, 그 결과신호(SUMOUT)를 생성한다. 비교회로(430) 다수의 비교부(431~434)와 결과신호 생성부(435)를 포함한다. 비교부들(431~434) 각각은 1비트의 프로그램 데이터와 1비트의 리드 데이터를 비교하고, 자신이 비교한 데이터들이 동일한지/아닌지를 나타내는 비교신호(COMP<0>~COMP<3>)로 출력한다. 비교부들(431~434)은 프로그램 데이터(DI<0>~DI<3>)를 래치해 두었다가 리드 데이터(DO<0>~DO<3>)가 출력되면 프로그램 데이터(DI<0>~DI<3>)와 리드 데이터(DO<0>~DO<3>)를 비교하는 방식으로 비교 동작을 수행할 수 있다. 결과신호 생성부(435)는 비교부들(431~434)로부터 비교신호들(COMP<0>~COMP<3>)을 전달받아, 멀티 비트 프로그램 데이터(DI<0>~DI<3>)의 모든 비트가 멀티 비트 리드 데이터(DO<0>~DO<3>)의 모든 비트와 동일한지/아닌지를 나타내는 결과신호(SUMOUT)를 생성한다. 비교회로(430)에서 생성되는 결과신호(SUMOUT)는 프로그램 동작을 다시 수행해야 하는지/아닌지를 결정하기 위해 제어회로(440)로 전달된다.
제어회로(440)는 프로그램 및 리드 동작이 수행될 수 있도록 로우 회로(410), 컬럼 회로(420) 및 비교회로(430)를 제어하는 회로이다. 본 발명에서 제안하는 프로그램 동작이 제어회로(440)의 제어에 따라 로우 회로(410), 컬럼 회로(420) 및 비교회로(430)에 의해 어떻게 수행되는지는 도 5와 함께 자세히 알아보기로 한다.
도 5는 본 발명의 일실시예에 따라 이-퓨즈 어레이 회로(도 4)의 프로그램 동작이 수행되는 과정을 도시한 순서도이다.
도 5을 참조하면, 단계(S510)에서 프로그램 명령, 어드레스, 및 어드레스에 대응하는 멀티 비트 프로그램 데이터가 이-퓨즈 어레이 회로 외부로부터 수신된다. 여기서 어드레스에는 셀어레이에서 로우를 지정하는 로우 어드레스(ROW_ADD)와 컬럼을 지정하는 컬럼 어드레스(COL_ADD)가 포함된다.
단계(S520)에서 어드레스(ROW_ADD, COL_ADD)에 대응하는 이-퓨즈들에 멀티 비트 프로그램 데이터(DI<0>~DI<3>)가 프로그램, 즉 기록,된다. 상세하게, 로우 회로(410)는 로우 어드레스(ROW_ADD)에 의해 하나의 로우를 선택하고, 선택된 로우의 이-퓨즈들에 프로그램 전압을 인가한다. 컬럼 회로(420)는 컬럼 어드레스(COL_ADD)에 의해 선택된 컬럼 라인들의 전압 레벨을 멀티 비트 프로그램 데이터(DI<0>~DI<3>)에 따라 제어한다.
단계(S530)에서는 단계(S520)에서 프로그램 동작이 수행된 이-퓨즈들(즉, 단계(S510)에서 입력된 어드레스에 의해 선택된 이-퓨즈들)로부터 멀티 비트 리드 데이터(DO<0>~DO<3>)가 리드된다. 상세하게, 로우 회로(410)는 선택된 로우의 이-퓨즈들에 리드 전압을 인가한다. 컬럼 회로(420)는 선택된 컬럼 라인들에 전류가 흐르는지/흐르지 않는지를 감지해 멀티 비트 리드 데이터(DO<0>~DO<3>)를 생성한다.
단계(S540)에서는 단계(S520)에서 프로그램된 멀티 비트 프로그램 데이터(DI<0>~DI<3>)와 단계(S520)에서 리드된 멀티 비트 리드 데이터(DO<0>~DO<3>)의 각 비트가 비교된다. 멀티 비트 프로그램 데이터(DI<0>~DI<3>)와 멀티 비트 리드 데이터(DO<0>~DO<3>)의 비교는 비교회로(310)를 통해 수행되며, 이에 의해 결과신호(SUMOUT)가 생성된다.
단계(S550)에서는 단계(S540)에서 비교된 결과(SUMOUT)에 따라 프로그램 동작을 다시 수행할 것인지 아니면 프로그램 동작을 종료할 것인지가 결정된다. 멀티 비트 프로그램 데이터(DI<0>~DI<3>)와 멀티 비트 리드 데이터(DO<0>~DO<0>)가 모두 동일한 경우에, 선택된 이-퓨즈들에 데이터가 올바르게 프로그램되었다고 판단할 수 있으므로 프로그램 동작이 종료된다. 그렇지 않은 경우에는, 선택된 이-퓨즈들에 데이터가 올바르게 프로그램되지 않았다고 판단할 수 있으므로, 단계(S520) 내지 단계(S540)가 다시 수행된다. 여기서, 단계(S520)의 재수행시에 그 이전의 프로그램 동작시보다 더 높은 프로그램 전압이 인가될 수 있다.
상술한 본 발명의 실시예들에 따르면, 어드레스에 의해 선택된 이-퓨즈들에 멀티 비트 프로그램 데이터가 프로그램되고, 동일한 이-퓨즈들로부터 멀티 비트 리드 데이터가 리드된다. 그리고, 멀티비트 프로그램 데이터와 멀티비트 리드 데이터를 한번에 비교해 프로그램 동작을 다시 수행할지/프로그램 동작을 종료할지가 결정된다. 따라서, 프로그램 동작에 소요되는 시간을 최소한으로 유지하면서도 프로그램 동작의 신뢰성을 확보할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
400: 셀어레이 410: 로우 회로
420: 컬럼 회로 430: 비교회로
440: 제어회로

Claims (9)

  1. 어드레스와 멀티 비트 프로그램 데이터를 수신하는 단계;
    상기 어드레스에 의해 지정되는 이-퓨즈들에 상기 멀티 비트 프로그램 데이터를 프로그램하는 단계;
    상기 이-퓨즈들로부터 멀티 비트 리드 데이터를 리드하는 단계; 및
    상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트를 비교하는 단계를 포함하고,
    상기 비교하는 단계의 비교 결과 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트가 동일하면 프로그램 동작을 종료하고, 그렇지 않으면 상기 프로그램하는 단계, 상기 리드하는 단계 및 상기 비교하는 단계를 다시 수행하는
    이-퓨즈 어레이 회로의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 어드레스는 로우 어드레스와 컬럼 어드레스를 포함하는
    이-퓨즈 어레이 회로의 프로그램 방법.
  3. 제 2항에 있어서,
    상기 프로그램하는 단계는,
    상기 이-퓨즈 어레이 내부의 다수의 로우 중 상기 로우 어드레스에 의해 하나의 로우를 선택하는 단계;
    상기 이-퓨즈 어레이 내부의 다수의 컬럼 중 상기 컬럼 어드레스에 의해 컬럼들을 선택하는 단계;
    상기 선택된 로우의 이-퓨즈들에 럽쳐 전압을 인가하는 단계; 및
    상기 멀티 비트 프로그램 데이터의 논리 레벨에 따라 상기 선택된 컬럼들의 이-퓨즈들이 연결된 컬럼 라인들의 전압 레벨을 제어하는 단계를 포함하는
    이-퓨즈 어레이 회로의 프로그램 방법.
  4. 제 3항에 있어서,
    상기 리드하는 단계는
    상기 선택된 로우의 이-퓨즈들에 리드 전압을 인가하는 단계; 및
    상기 선택된 컬럼들의 이-퓨즈들이 연결된 컬럼 라인들에 흐르는 전류를 감지하는 단계를 포함하는
    이-퓨즈 어레이 회로의 프로그램 방법.
  5. 다수의 로우와 다수의 컬럼으로 배열된 이-퓨즈들을 포함하는 셀어레이;
    상기 다수의 로우 중 로우 어드레스에 의해 선택된 로우의 로우 동작을 제어하기 위한 로우 회로;
    상기 다수의 컬럼 중 컬럼 어드레스에 의해 선택된 컬럼들에 멀티 비트 프로그램 데이터를 프로그램하고 동일한 컬럼들로부터 멀티 비트 리드 데이터를 리드하기 위한 컬럼 회로;
    상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트를 비교하기 위한 비교회로; 및
    상기 비교회로의 비교결과에 따라 상기 로우 어드레스와 상기 컬럼 어드레스에 의해 선택된 이-퓨즈들에 대한 프로그램 동작이 종료되거나 재수행되도록 상기 로우 회로와 상기 컬럼 회로를 제어하는 제어회로
    를 포함하는 이-퓨즈 어레이 회로.
  6. 제 5항에 있어서,
    상기 제어회로는
    상기 비교회로의 비교결과 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 각 비트가 동일하면 상기 로우 어드레스와 상기 컬럼 어드레스에 의해 선택된 이-퓨즈들에 대한 프로그램 동작을 종료시키는
    이-퓨즈 어레이 회로.
  7. 제 6항에 있어서,
    상기 비교회로는
    상기 멀티 비트 프로그램 데이터의 각 비트와 상기 멀티 비트 리드 데이터의 각 비트를 비교하기 위한 다수의 비교부; 및
    상기 다수의 비교부의 비교결과를 입력받아, 상기 멀티 비트 프로그램 데이터와 상기 멀티 비트 리드 데이터의 모든 비트가 동일한지/아닌지를 나타내는 결과신호를 생성하는 결과신호 생성부를 포함하는
    이-퓨즈 어레이 회로.
  8. 제 5항에 있어서,
    상기 로우 회로는
    프로그램 동작시에 상기 선택된 로우의 이-퓨즈들에 프로그램 전압을 인가하고, 리드 동작시에 상기 선택된 로우의 이-퓨즈들에 리드 전압을 인가하는
    이-퓨즈 어레이 회로.
  9. 제 5항에 있어서,
    상기 컬럼 회로는
    상기 컬럼 어드레스에 응답해 상기 다수의 컬럼 중 상기 선택된 컬럼들을 선택하는 컬럼 디코더; 및
    상기 컬럼 디코더에 의해 선택된 컬럼들에 대한 데이터를 억세스하기 위한 데이터 억세스 회로를 포함하는
    이-퓨즈 어레이 회로.
KR1020120146372A 2012-08-31 2012-12-14 이-퓨즈 어레이 회로 및 이의 프로그램 방법 KR20140029090A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/601,302 2012-08-31
US13/601,302 US8817518B2 (en) 2012-08-31 2012-08-31 E-fuse array circuit and programming method of the same

Publications (1)

Publication Number Publication Date
KR20140029090A true KR20140029090A (ko) 2014-03-10

Family

ID=50187381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146372A KR20140029090A (ko) 2012-08-31 2012-12-14 이-퓨즈 어레이 회로 및 이의 프로그램 방법

Country Status (2)

Country Link
US (1) US8817518B2 (ko)
KR (1) KR20140029090A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078749A (ko) * 2014-10-31 2017-07-07 플로디아 코포레이션 안티퓨즈 메모리 및 반도체 기억 장치
KR20170099668A (ko) * 2016-02-24 2017-09-01 삼성전자주식회사 Otp 메모리 및 그것의 데이터 기입 방법
KR20170120662A (ko) * 2015-02-25 2017-10-31 플로디아 코포레이션 반도체 기억 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102466355B1 (ko) 2016-04-05 2022-11-14 삼성전자주식회사 라이트 성능을 개선할 수 있는 otp 메모리 장치
US11132470B2 (en) * 2019-11-07 2021-09-28 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11182308B2 (en) 2019-11-07 2021-11-23 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems
US11494522B2 (en) 2019-11-07 2022-11-08 Micron Technology, Inc. Semiconductor device with self-lock security and associated methods and systems
US11030124B2 (en) 2019-11-07 2021-06-08 Micron Technology, Inc. Semiconductor device with secure access key and associated methods and systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004178674A (ja) * 2002-11-26 2004-06-24 Toshiba Microelectronics Corp 半導体メモリ
US6928011B2 (en) * 2003-07-30 2005-08-09 Texas Instruments Incorporated Electrical fuse control of memory slowdown
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
US7936582B1 (en) * 2008-03-19 2011-05-03 Xilinx, Inc. E-fuse read circuit with dual comparators

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078749A (ko) * 2014-10-31 2017-07-07 플로디아 코포레이션 안티퓨즈 메모리 및 반도체 기억 장치
KR20170120662A (ko) * 2015-02-25 2017-10-31 플로디아 코포레이션 반도체 기억 장치
KR20230006606A (ko) * 2015-02-25 2023-01-10 플로디아 코포레이션 반도체 기억 장치
KR20170099668A (ko) * 2016-02-24 2017-09-01 삼성전자주식회사 Otp 메모리 및 그것의 데이터 기입 방법

Also Published As

Publication number Publication date
US20140063894A1 (en) 2014-03-06
US8817518B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
KR20140029090A (ko) 이-퓨즈 어레이 회로 및 이의 프로그램 방법
KR102047958B1 (ko) 저항성 메모리 장치 및 이의 프로그램 방법
JP5179470B2 (ja) プログラマブルセル
US10839932B2 (en) Semiconductor device and operating method thereof
US10199118B2 (en) One-time programmable (OTP) memory device for reading multiple fuse bits
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
US9991003B2 (en) Methods for reading and operating memory device including efuse
US20130279282A1 (en) E-fuse array circuit
KR102031075B1 (ko) 이-퓨즈 어레이 회로를 포함하는 집적회로
KR102031088B1 (ko) 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치
KR102042492B1 (ko) 저항성 메모리 장치
KR102132247B1 (ko) 원-타임 프로그램 메모리
US6731550B2 (en) Redundancy circuit and method for semiconductor memory devices
KR102150469B1 (ko) 저항성 메모리 장치
KR20140080311A (ko) 원-타임 프로그램 메모리 장치 및 이의 테스트 방법
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
KR20160001499A (ko) 반도체 시스템 및 반도체 장치
KR102031163B1 (ko) 이-퓨즈 어레이 회로
US20020024877A1 (en) Latched column select enable driver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application