KR102132247B1 - 원-타임 프로그램 메모리 - Google Patents
원-타임 프로그램 메모리 Download PDFInfo
- Publication number
- KR102132247B1 KR102132247B1 KR1020140039860A KR20140039860A KR102132247B1 KR 102132247 B1 KR102132247 B1 KR 102132247B1 KR 1020140039860 A KR1020140039860 A KR 1020140039860A KR 20140039860 A KR20140039860 A KR 20140039860A KR 102132247 B1 KR102132247 B1 KR 102132247B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell array
- column
- data
- read
- columns
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
Landscapes
- Read Only Memory (AREA)
Abstract
원-타임 프로그램 메모리는 다수의 원-타임 프로그램 메모리 셀들을 포함하는 제1셀어레이; 및 다수의 원-타임 프로그램 메모리 셀들을 포함하는 제2셀어레이를 포함하고, 프로그램 동작시에 상기 제1셀어레이와 상기 제2셀어레이는 별개로 프로그램되고, 리드 동작시에 상기 제1셀어레이와 상기 제2셀어레이는 동시에 리드되고 두 셀어레이의 데이터를 비교하는 것에 의해 출력 데이터가 판독될 수 있다.
Description
본 발명은 데이터를 한번 밖에 기록하지 못하는 원-타임 프로그램 메모리에 관한 것으로, 더욱 자세하게는 원-타임 프로그램 메모리에 잘못 기록된 데이터를 원상태로 복구하는 기술에 관한 것이다.
일반적인 퓨즈는 레이져(laser)에 의해 퓨즈가 컷팅되었느냐/아니냐에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다.
이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 1을 참조하면, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 전원전압이 인가되고 드레인(D)/소스(S)에 접지전압을 인가된다.
게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전원전압이 인가되면 트랜지스터(T)의 게이트 옥사이드(gate oxide)가 파되되면서 게이트(G)와 드레인/소스(D/S)가 쇼트(short)되어 이-퓨즈는 저항(R)으로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 전류가 흐르게 된다. 이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인/소스(D/S) 간의 저항값을 통해 안티퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
미국 등록특허 7269047에 개시된 바와 같이, 이-퓨즈를 어레이로 구성하는 방식으로 이-퓨즈가 차지하는 면적을 줄이기 위한 방안이 연구되고 있다.
도 2는 이-퓨즈로 구성되는 셀어레이(200)의 구성도이다.
도 2를 참조하면, 셀어레이(200)는 N개의 로우(row)와 M개의 컬럼(column)으로 배열되는 원-타임 프로그램 메모리 셀들(201-216)을 포함한다. 메모리 셀들(201-216) 각각은 메모리 소자(M1-M16)와 스위치 소자(S1-S16)를 포함한다. 메모리 소자(M1-M16)는 럽쳐(rupture) 여부에 따라 저항 또는 캐패시터의 성질을 갖는 이-퓨즈이다. 즉, 이-퓨즈(M1-M16)는 저항의 크기에 따라 데이터를 저장하는 저항성 메모리 소자라고 여기질 수 있다. 스위치 소자(S1-S16)는 로우 라인(WLR1-WLRN)의 제어에 따라 메모리 소자(M1-M16)와 컬럼 라인(BL1-BLM)을 전기적으로 연결한다.
이하, 2번째 로우가 선택된 로우이고, M번째 컬럼이 선택된 컬럼, 즉 메모리 셀(208)이 선택된 메모리 셀이라고 가정하고, 프로그램 및 리드 동작시에 선택된 메모리 셀(208)과 선택되지 않은 메모리 셀(201-207, 209-216)에 인가되는 전압에 대해 알아보기로 한다.
프로그램 동작
선택된 로우의 로우 라인(WLR2)이 활성화되고 나머지 로우 라인들(WLR1, WLR3-WLRN)은 비활성화된다. 따라서, 스위치 소자들(S5-S8)이 턴온되고, 스위치 소자들(S1-S4, S9-S16)이 턴오프된다. 선택된 로우의 프로그램/리드 라인(WLP2)에는 이-퓨즈의 게이트 옥사이드를 파괴시킬 정도의 높은 전압(일반적으로, 전원전압을 펌핑해 생성한 높은 전압)이 인가되고, 나머지 프로그램 리드/라인들(WLP1, WLP3-WLPN)에는 낮은 레벨의 전압(예, 접지전압)이 인가된다. 선택된 컬럼 라인(BLM)은 데이터 억세스 회로에 연결되고, 선택되지 않은 컬럼 라인들(BL1-BLM-1)은 플로팅(floating)된다. 데이터 억세스 회로는 입력된 데이터가 프로그램 데이터(예, '1')이면 선택된 컬럼 라인(BLM)을 '로우'레벨로 구동하여 선택된 메모리 셀(208)의 메모리 소자(M8)가 프로그램(럽쳐)되도록 하고, 입력된 데이터가 프로그램 데이터가 아니면(예, '0') 선택된 컬럼 라인(BLM)을 '하이'레벨로 구동하여 선택된 메모리 셀(208)의 메모리 소자(M8)가 프로그램되지 않도록 한다. 선택되지 않은 컬럼 라인들(BL1-BLM-1)은 플로팅되므로, 메모리 소자들(M5-M7)은 게이트에 높은 전압이 인가되더라도 프로그램되지 않는다.
리드 동작
선택된 로우의 로우 라인(WLR2)이 활성화되고 나머지 로우 라인들(WLR1, WLR3-WLRN)은 비활성화된다. 따라서, 스위치 소자들(S5-S8)이 턴온되고, 스위치 소자들(S1-S4, S9-S16)이 턴오프된다. 선택된 로우의 프로그램/리드 라인(WLP2)에는 리드 동작에 적절한 전압(일반적으로, 전원 전압)이 인가되고, 나머지 프로그램/리드 라인(WLP1, WLP3-WLPN)에는 낮은 레벨의 전압(예, 접지전압)이 인가된다. 선택된 컬럼 라인(BLM)은 데이터 억세스 회로에 연결되고, 선택되지 않은 컬럼 라인들(BL1-BLM-1)은 플로팅된다. 데이터 억세스 회로는 선택된 컬럼 라인(BLM)에 전류가 흐르면 메모리 소자(M8)가 프로그램되었다고 인식하고(메모리 셀(208)의 데이터를 '1'로 인식), 선택된 컬럼 라인(BLM)에 전류가 흐르지 않으면 메모리 소자(M8)가 프로그램되지 않았다고 인식한다(데이터 셀(208)의 데이터를 '0'으로 인식).
여기서는, 컬럼 라인들(BL1-BLN) 중 하나의 컬럼 라인(BLN)이 선택되는 것으로 예시하였지만, 한번에 여러 개의 컬럼 라인이 선택될 수도 있다. 즉, 하나의 로우에 속한 여러개의 메모리 셀들이 동시에 프로그램/리드 될 수도 있다.
도 3은 도 2의 셀 어레이(200)를 포함하는 이-퓨즈 어레이 회로의 구성도이다.
도 3을 참조하면, 이-퓨즈 어레이 회로는, 셀어레이(도 2의 200), 로우 회로(310), 컬럼 디코더(320), 데이터 억세스 회로(330)를 포함한다.
로우 회로(310)는 로우 라인들(WLR1-WLRN) 및 프로그램/리드 라인들(WLP1-WLPN)을 제어해, 앞서 설명한 것과 같은 프로그램 및 리드 동작이 수행될 수 있도록 한다. 로우 회로(310)에 입력되는 로우 어드레스(ROW_ADD)는 다수의 로우들 중 선택되는 로우를 지정하며, 프로그램/리드 신호(PGM/RD)는 프로그램 동작 또는 리드 동작을 지시한다.
컬럼 디코더(320)는 컬럼 라인들(BL1-BLM) 중 컬럼 어드레스(COL_ADD)에 의해 선택된 컬럼 라인을 데이터 억세스 회로(330)와 전기적으로 연결시킨다. 여기서는 컬럼 라인들(BL1-BLM) 중 4개의 컬럼 라인이 선택되는 것을 예시하였다.
데이터 억세스 회로(330)는 컬럼 디코더(320)에 의해 선택된 컬럼 라인의 데이터 억세스를 담당한다. 프로그램 동작시에는 입력 데이터(DI<0:3>)에 따라 선택된 컬럼 라인이 프로그램/비프로그램되도록 제어하고, 리드 동작시에는 선택된 컬럼 라인들에 전류가 흐르는지/흐르지 않는지를 감지해 이를 출력 데이터(DO<0:4>)로 출력한다.
이-퓨즈 어레이 회로와 같은 메모리는 데이터를 한번 프로그램하면 다시 원래대로 되돌리거나 다시 프로그램하는 것이 불가능하다. 따라서, 이-퓨즈 어레이 회로와 같이 데이터를 한번만 프로그램 가능한 메모리를 원-타임 프로그램 메모리라 하는데, 원-타임 프로그램 메모리에 잘못 프로그램된 데이터를 원상 복구할 수 있는 기술이 요구된다.
본 발명의 실시예들은, 원-타임 프로그램 메모리에서 잘못 프로그램된 데이터를 원상태로 복구하는 기술을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 원-타임 프로그램 메모리는, 다수의 원-타임 프로그램 메모리 셀들을 포함하는 제1셀어레이; 및 다수의 원-타임 프로그램 메모리 셀들을 포함하는 제2셀어레이를 포함하고, 프로그램 동작시에 상기 제1셀어레이와 상기 제2셀어레이는 별개로 프로그램되고, 리드 동작시에 상기 제1셀어레이와 상기 제2셀어레이는 동시에 리드되고 두 셀어레이의 데이터를 비교하는 것에 의해 출력 데이터가 판독될 수 있다.
상기 제1셀어레이와 상기 제2셀어레이는 동일한 개수의 로우와 동일한 개수의 컬럼을 포함할 수 있으며, 상기 리드 동작시에 상기 제1셀어레이와 상기 제2셀어레이에서 동일한 로우와 동일한 컬럼의 메모리 셀로부터 데이터가 리드되고, 상기 제1셀어레이에서 리드된 데이터와 상기 제2셀어레이에서 리드된 데이터가 서로 동일한지 다른지 여부에 따라 상기 출력 데이터의 논리값이 결정될 수 있다.
또한, 본 발명의 다른 실시예에 따른 원-타임 프로그램 메모리는, 다수의 로우와 다수의 컬럼으로 배열된 원-타임 프로그램 메모리 셀들을 포함하는 제1셀어레이; 다수의 로우와 다수의 컬럼으로 배열된 원-타임 프로그램 메모리 셀들을 포함하는 제2셀어레이; 리드 동작시에, 상기 제1셀어레이의 로우들 중 로우 어드레스에 의해 선택된 로우가 리드 동작을 수행할 수 있도록 제어하고, 상기 제2셀어레이의 로우들 중 상기 로우 어드레스에 의해 선택된 로우가 리드 동작을 수행할 수 있도록 제어하는 로우 회로; 및 리드 동작시에, 상기 제1셀어레이의 컬럼들 중 컬럼 어드레스에 의해 선택된 컬럼으로부터 데이터를 리드하고, 상기 제2셀어레이의 컬럼들 중 상기 컬럼 어드레스에 의해 선택된 컬럼으로부터 데이터를 리드해, 상기 제1셀어레이에서 리드된 데이터와 상기 제2셀어레이에서 리드된 데이터를 비교해 출력 데이터를 생성하는 컬럼 회로를 포함할 수 있다.
상기 로우 회로는 프로그램 동작시에, 상기 제1셀어레이의 로우들 중 로우 어드레스에 의해 선택된 로우가 프로그램 동작을 수행할 수 있도록 제어하고, 상기 제2셀어레이의 로우들 중 상기 로우 어드레스에 의해 선택된 로우가 프로그램 동작을 수행할 수 있도록 제어하고, 상기 컬럼 회로는 프로그램 동작시에, 상기 제1셀어레이의 컬럼들과 상기 제2셀어레이의 컬럼들 중 상기 컬럼 어드레스와 프로그램 어드레스에 의해 선택된 컬럼에 프로그램 데이터가 기록될 수 있도록 상기 선택된 컬럼을 제어할 수 있다.
상기 컬럼 회로는, 상기 제1셀어레이의 컬럼들 중 상기 컬럼 어드레스에 응답해 컬럼을 선택하고, 상기 제2셀어레이의 컬럼들 중 상기 컬럼 어드레스에 응답해 컬럼을 선택하는 컬럼 디코더; 리드 동작시에 상기 컬럼 디코더에 의해 선택된 상기 제1셀어레이의 컬럼으로부터 데이터를 리드하고, 상기 컬럼 디코더에 의해 선택된 상기 제2셀어레이의 컬럼으로부터 데이터를 리드하고, 프로그램 동작시에 상기 컬럼 디코더에 의해 선택된 상기 제1셀어레이의 컬럼과 상기 컬럼 디코더에 의해 선택된 상기 제2셀어레이의 컬럼 중 상기 프로그램 어드레스에 의해 선택되는 컬럼에 상기 프로그램 데이터가 프로그램 되도록 제어하는 데이터 억세스 회로; 및 리드 동작시에 상기 데이터 억세스 회로에 의해 상기 제1셀어레이의 컬럼으로부터 리드된 데이터와 상기 제2셀어레이의 컬럼으로부터 리드된 데이터를 비교해 상기 출력 데이터를 생성하는 비교부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 원-타임 프로그램 메모리에 잘못 기록된 데이터를 원상으로 복구하는 것이 가능하다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 2는 이-퓨즈로 구성되는 셀어레이(200)의 구성도.
도 3은 도 2의 셀 어레이(200)를 포함하는 이-퓨즈 어레이 회로의 구성도.
도 4는 본 발명의 일실시예에 따른 원-타임 프로그램 메모리의 구성도.
도 5는 도 4의 비교부(433)의 일실시예 구성도.
도 6은 본 발명의 실시예에 따른 원-타임 프로그램 메모리에서 데이터가 프로그램되고, 잘못 프로그램된 데이터가 원상 복구되는 과정을 나타낸 도면.
도 2는 이-퓨즈로 구성되는 셀어레이(200)의 구성도.
도 3은 도 2의 셀 어레이(200)를 포함하는 이-퓨즈 어레이 회로의 구성도.
도 4는 본 발명의 일실시예에 따른 원-타임 프로그램 메모리의 구성도.
도 5는 도 4의 비교부(433)의 일실시예 구성도.
도 6은 본 발명의 실시예에 따른 원-타임 프로그램 메모리에서 데이터가 프로그램되고, 잘못 프로그램된 데이터가 원상 복구되는 과정을 나타낸 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일실시예에 따른 원-타임 프로그램 메모리의 구성도이다.
도 4를 참조하면, 원-타임 프로그램 메모리는, 제1셀어레이(411), 제2셀어레이(412), 로우 회로(420) 및 컬럼 회로(430)를 포함할 수 있다.
제1셀어레이(411)는 다수개(예, N개)의 로우(row)와 다수개(예, M개)의 컬럼(column)으로 배열된 원-타임 프로그램 메모리 셀들을 포함할 수 있다. 제1셀어레이(411)는 도 2에 도시된 셀어레이와 같이 구성될 수 있다. 제2셀어레이(412) 역시 다수개의 로우와 다수개의 컬럼으로 배열된 원-타임 프로그램 메모리 셀들을 포함할 수 있다. 제2셀어레이(412) 역시 도 2에 도시된 셀어레이와 같이 구성될 수 있다. 제1셀어레이(411)와 제2셀어레이(412)는 동일한 개수의 로우와 동일한 개수의 컬럼을 포함할 수 있으며, 제1셀어레이(411)와 제2셀어레이(412)는 로우 제어 라인들(WLR, WLP)을 공유할 수 있다.
프로그램(라이트) 동작시에 제1셀어레이(411)와 제2셀어레이(412)는 독립적으로 동작하지만, 리드 동작시에 제1셀어레이(411)와 제2셀어레이(412)는 동시에 동작할 수 있다. 즉, 제1셀어레이(411)의 A(A는 1이상 N이하의 정수)번째 로우 B(B는 1이상 M이하의 정수)번째 컬럼의 메모리 셀과 제2셀어레이(412)의 A전째 로우 B번째 컬럼의 메모리 셀은 별도로 프로그램될 수 있지만, 제1셀어레이(411)의 A번째 로우 B번째 컬럼의 메모리 셀의 리드 동작시에 제2셀어레이(412)의 A번째 로우 B번째 컬럼의 메모리 셀도 리드 동작이 수행될 수 있다. 다른 말로, 리드 동작시에 제1셀어레이(411)의 A번째 로우 B번째 컬럼의 메모리 셀을 지정하는 어드레스와 제2셀어레이(412)의 A번째 로우 B번째 컬럼의 메모리 셀을 지정하는 어드레스는 서로 동일하지만, 프로그램 동작시에 제1셀어레이(411)의 A번째 로우 B번째 컬럼의 메모리 셀을 지정하는 어드레스와 제2셀어레이(412)의 A번째 로우 B번째 컬럼의 메모리 셀을 지정하는 어드레스는 서로 다를 수 있다. 리드 동작시에 제1셀어레이(411)로부터 리드된 데이터와 제2셀어레이(412)로부터 리드된 데이터는 서로 비교되고 비교 결과 원-타임 프로그램 메모리의 출력 데이터(DO<0:3>)가 생성될 수 있다.
로우 회로(420)는 로우 어드레스(R_ADD)에 의해 선택된 로우가 프로그램 또는 리드 동작을 수행할 수 있도록 로우 제어 라인들(WLR, WLP)를 제어할 수 있다. 로우 회로(420)는 프로그램 동작시에 선택된 로우의 로우 라인(WLR)에는 스위치 소자를 턴온시킬 수 있는 전압을 인가하고, 선택된 로우의 프로그램/리드 라인(WLP)에는 이-퓨즈의 게이트 옥사이드를 파괴할 정도로 높은 전압을 인가할 수 있다. 그리고, 로우 회로(420)는 프로그램 동작시에 선택되지 않은 로우의 로우 라인(WLR)과 프로그램/리드 라인(WLP)에는 낮은 레벨의 전압(예, 접지전압)을 인가할 수 있다. 로우 회로(420)는 리드 동작시에 선택된 로우의 로우 라인(WLR)에는 스위치 소자를 턴온시킬 수 있는 전압을 인가하고, 선택된 로우의 프로그램/리드 라인(WLP)에는 리드 동작에 적절한 전압(예, 전원전압)을 인가할 수 있다. 한편, 로우 회로(420)는 리드 동작시에 선택되지 않은 로우의 로우 라인(WLR)과 프로그램/리드 라인(WLP)에는 낮은 레벨의 전압(예, 접지전압)을 인가할 수 있다.
제1셀어레이(411)와 제2셀어레이(412)가 로우 제어 라인들(WLR, WLP)을 공유하므로, 로우 회로(420)의 제1셀어레이(411)와 제2셀어레이(412)에 대한 로우 제어 동작은 동시에 이루어질 수 있다. 예를 들어, 로우 회로(420)에 의해 제1셀어레이(411)에서 32번째 로우가 프로그램 동작을 수행하도록 선택된 경우에, 제2셀어레이(412)에서 32번째 로우도 프로그램 동작을 수행하도록 선택된다. 그리고, 로우 회로(420)에 의해 제1셀어레이(411)에서 24번째 로우가 리드 동작을 수행하도록 선택된 경우에, 제2셀어레이(412)에서 24번째 로우도 리드 동작을 수행하도록 선택된다.
컬럼 회로(430)는 리드 동작시에 제1셀어레이(411)의 컬럼들 중 컬럼 어드레스(COL_ADD)에 의해 선택된 컬럼으로부터 데이터를 리드하고, 제2셀어레이(412)의 컬럼들 중 컬럼 어드레스(COL_ADD)에 의해 선택된 컬럼으로부터 데이터를 리드한다. 그리고, 제1셀어레이(411)로부터 리드된 데이터(D<0:3>)와 제2셀어레이(412)로부터 리드된 데이터(D<0:3>')를 비교해 출력 데이터(DO<0:3>)를 생성할 수 있다. 또한, 컬럼 회로(430)는 프로그램 동작시에 제1셀어레이(411)와 제2셀어레이(412)의 컬럼들 중 컬럼 어드레스(COL_ADD)와 프로그램 어드레스(PG_ADD)에 의해 선택된 컬럼에 입력된 프로그램 데이터(DI<0:3>)가 기록될 수 있도록 제어할 수 있다.
컬럼 회로(430)는 컬럼 디코더(431), 데이터 억세스 회로(432) 및 비교부(433)를 포함할 수 있다.
컬럼 디코더(431)는 제1셀어레이(431)의 컬럼들 중 컬럼 어드레스(COL_ADD)에 의해 응답해 컬럼을 선택하고, 제2셀어레이(432)의 컬럼들 중 컬럼 어드레스(COL_ADD)에 응답해 컬럼을 선택할 수 있다. 여기서는 컬럼 디코더(431)가 제1셀어레이(411)의 컬럼들 중 4개의 컬럼을 선택하고, 제2셀어레이(412)의 컬럼들 중 4개의 컬럼을 선택하는 것을 예시했다. 제1셀어레이(411)에서의 컬럼 선택과 제2셀어레이(412)에서의 컬럼 선택은 동일한 컬럼 어드레스(COL_ADD)에 의해 이루어지기 때문에, 제1셀어레이(411)와 제2셀어레이(412)에서 동일한 컬럼이 선택될 수 있다. 예를 들어, 제1셀어레이(411)에서 5, 6, 7, 8번째 컬럼이 선택되었다면, 제2셀어레이(412)에서도 5, 6, 7, 8번째 컬럼이 선택될 수 있다. 컬럼 디코더(431)에 의해 제1셀어레이(411)에서 선택된 4개의 컬럼은 라인들(<0>-<3>)에 연결되고, 컬럼 디코더(431)에 의해 제2셀어레이(412)에서 선택된 4개의 컬럼은 라인들(<0>'-<3>')에 연결될 수 있다.
데이터 억세스 회로(432)는 프로그램 동작시에 제1셀어레이(411)에서 선택된 컬럼들(<0>-<3>에 연결된 컬럼들)과 제2셀어레이(412)에서 선택된 컬럼들(<0>'-<3>'에 연결된 컬럼들) 중 프로그램 어드레스(PG_ADD)에 의해 선택된 컬럼들에 프로그램 데이터(DI<0:3>)가 기록될 수 있도록 제어할 수 있다(이는 선택된 컬럼들의 전압 레벨을 조절하는 것에 의해 이루어질 수 있음). 예를 들어, 프로그램 어드레스(PG_ADD)에 의해 제1셀어레이의 컬럼들(<0>-<3>에 연결된 컬럼들)이 선택된 경우 컬럼들(<0>-<3>에 연결된 컬럼들)에 프로그램 데이터를 기록하고, 컬럼들(<0>'-<3>'에 연결된 컬럼들)은 플로팅시킬 수 있다. 즉, 데이터 억세스 회로(432)는 제1셀어레이(411)와 제2셀어레이(412) 중 프로그램 어드레스(PG_ADD)에 의해 선택된 셀어레이에 프로그램 데이터(DI<0:3>)를 기록할 수 있다.
한편, 데이터 억세스 회로(432)는 리드 동작시에는 프로그램 어드레스(PG_ADD)를 이용하지 않을 수 있다. 데이터 억세스 회로(432)는 리드 동작시에 제1셀어레이(411)에서 선택된 컬럼들(<0>-<3>에 연결된 컬럼들)로부터 데이터를 리드해 출력(D<0:3>)하고, 제2셀어레이(412)에서 선택된 컬럼들(<0>'-<3>')에 연결된 컬럼들)로부터 데이터를 리드해 출력(D<0:3>')할 수 있다. 데이터의 리드는 선택된 컬럼들에 전류가 흐르는지 흐르지 않는지를 감지하는 것에 의해 이루어질 수 있다.
비교부(433)는 리드 동작시에 데이터 억세스 회로(432)에 의해 제1셀어레이(411)에서 리드된 데이터(D<0:3>)와 제2셀어레이(412)에서 리드된 데이터D<0:3>')를 비교해 출력 데이터(DO<0:3>)를 생성할 수 있다. 비교부(433)는 제1셀어레이(411)에서 리드된 데이터(D<0:3>)와 제2셀어레이(412)에서 리드된 데이터(D<0:3>')가 서로 동일한지 다른지에 따라 출력 데이터(DO<0:3>)의 논리값을 다르게 생성할 수 있다.
도 5는 도 4의 비교부(433)의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 비교부(433)는 제1셀어레이(411)에서 리드된 데이터(D<0:3>)와 제2셀어레이(412)에서 리드된 데이터(D<0:3>')를 비교하기 위한 XOR 게이트들(511-514)을 포함할 수 있다. 비교부(433)는 데이터(D<0:3>)와 데이터(D<0:3>')가 동일한 경우 출력 데이터(DO<0:3>)를 '0'으로 생성하고, 데이터(D<0:3>)와 데이터(D<0:3>')가 서로 다른 경우 출력 데이터(DO<0:3>)를 '1'로 생성할 수 있다.
표 1은 출력 데이터(DO<0>)의 진리표인데, 나머지 출력 데이터(DO<1:3>)도 출력 데이터(DO<0>)와 동일한 방식으로 생성될 수 있다.
| D<0> | D<0>' | DO<0> |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
도 6은 본 발명의 실시예에 따른 원-타임 프로그램 메모리에서 데이터가 프로그램되고, 잘못 프로그램된 데이터가 원상 복구되는 과정을 나타낸 도면이다. 설명의 편의를 위해 제1셀어레이(411)와 제2셀어레이(412)가 2로우X4컬럼으로 구성된 것을 예시하기로 한다.
도 6의 (a)를 참조하면, 아무런 데이터도 프로그램되지 않은 상태에서 제1셀어레이(411)와 제2셀어레이(412)의 모든 메모리 셀에는 '0'이 기록되어 있다. 이 상태에서 리드 동작을 수행하면 출력 데이터(DO)도 모두 '0'으로 생성된다.
도 6의 (b)를 참조하면, 원-타임 프로그램 메모리에 기록하기를 원하는 데이터를 제1셀어레이(411)에 프로그램한다. 제2셀어레이(412)에는 아무런 데이터도 프로그램하지 않는다. 이 상태에서 리드 동작을 수행하면 출력 데이터(DO)는 제1셀어레이(411)에 기록된 데이터와 동일하게 생성된다.
도 6의 (b)와 같이 데이터를 기록한 상태에서 제1셀어레이의 1번 로우 1번 컬럼의 데이터와 1번 로우 4번 컬럼의 데이터를 '0'으로 원상복구하기를 원한다고 가정해보자. 이 경우에, 데이터의 원상 복구를 위해, 도 6의 (c)와 같이 제2셀어레이의 1번 로우 1번 컬럼과 1번 로우 4번 컬럼을 '1'로 프로그램한다. 도 6의 (c)와 같이 데이터가 프로그램된 상태에서 리드 동작을 수행하면, 잘못 기록된 데이터가 원상복구된 출력 데이터(DO)가 생성된다. 도 6의 (c)에서 원상 복구된 출력 데이터를 빗금으로 표시했다.
도 6에서는 제1셀어레이(411)를 데이터의 기록을 위한 셀어레이로 예시하고, 제2셀어레이(412)를 제1셀어레이에 잘못 기록된 데이터를 원상 복구하기 위한 셀어레이로 예시했지만, 이는 서로 변경될 수 있다.
이상에서 설명한 바와 같이, 대칭적인 제1셀어레이(411)와 제2셀어레이(412)가 별도로 프로그램 가능하도록 하고, 리드 동작은 제1셀어레이(411)와 제2셀어레이(412)에 대해 동시에 수행되고 두 셀어레이(411, 412)의 데이터를 비교하는 것에 의해 출력 데이터(DO)가 생성되도록 하는 특징에 의해, 원-타임 프로그램 메모리에서도 잘못 프로그램된 데이터를 원상 복구하는 것이 가능해진다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상술한 실시예들에서는 이-퓨즈 소자로 구성되는 원-타임 프로그램 메모리를 예시하여 본 발명에 대해 설명하였으나, 이-퓨즈 이외의 소자로 구성되는 모든 종류의 원-타임 프로그램 메모리에서 데이터를 원상 복구하기 위해 본 발명이 이용될 수 있음은 당연하다.
411: 제1셀어레이 412: 제2셀어레이
420: 로우 회로 430: 컬럼 회로
420: 로우 회로 430: 컬럼 회로
Claims (13)
- 다수의 원-타임 프로그램 메모리 셀들을 포함하는 제1셀어레이; 및
다수의 원-타임 프로그램 메모리 셀들을 포함하는 제2셀어레이를 포함하고,
프로그램 동작시에 상기 제1셀어레이와 상기 제2셀어레이는 별개로 프로그램되고, 리드 동작시에 상기 제1셀어레이와 상기 제2셀어레이는 동시에 리드되고 두 셀어레이의 데이터를 비교하는 것에 의해 출력 데이터가 판독되고,
상기 제1셀어레이와 상기 제2셀어레이의 로우 제어 라인들은 서로 공유된
원-타임 프로그램 메모리.
- ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서,
상기 제1셀어레이와 상기 제2셀어레이는 동일한 개수의 로우와 동일한 개수의 컬럼을 포함하는
원-타임 프로그램 메모리.
- ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈제 2항에 있어서,
상기 리드 동작시에 상기 제1셀어레이와 상기 제2셀어레이에서 동일한 로우와 동일한 컬럼의 메모리 셀로부터 데이터가 리드되고,
상기 제1셀어레이에서 리드된 데이터와 상기 제2셀어레이에서 리드된 데이터가 서로 동일한지 다른지 여부에 따라 상기 출력 데이터의 논리값이 결정되는
원-타임 프로그램 메모리.
- ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서,
상기 제1셀어레이는 데이터를 저장하기 위해 사용되고, 상기 제2셀어레이는 상기 제1셀어레이의 데이터를 원상 복구하기 위해 사용되는
원-타임 프로그램 메모리.
- ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈제 1항에 있어서,
상기 제1셀어레이와 상기 제2셀어레이의 원-타임 프로그램 메모리 셀들 각각은
이-퓨즈를 포함하는
원-타임 프로그램 메모리.
- 다수의 로우와 다수의 컬럼으로 배열된 원-타임 프로그램 메모리 셀들을 포함하는 제1셀어레이;
다수의 로우와 다수의 컬럼으로 배열된 원-타임 프로그램 메모리 셀들을 포함하는 제2셀어레이;
리드 동작시에, 상기 제1셀어레이의 로우들 중 로우 어드레스에 의해 선택된 로우가 리드 동작을 수행할 수 있도록 제어하고, 상기 제2셀어레이의 로우들 중 상기 로우 어드레스에 의해 선택된 로우가 리드 동작을 수행할 수 있도록 제어하는 로우 회로; 및
리드 동작시에, 상기 제1셀어레이의 컬럼들 중 컬럼 어드레스에 의해 선택된 컬럼으로부터 데이터를 리드하고, 상기 제2셀어레이의 컬럼들 중 상기 컬럼 어드레스에 의해 선택된 컬럼으로부터 데이터를 리드해, 상기 제1셀어레이에서 리드된 데이터와 상기 제2셀어레이에서 리드된 데이터를 비교해 출력 데이터를 생성하는 컬럼 회로를 포함하고,
상기 제1셀어레이와 상기 제2셀어레이의 로우 제어 라인들은 서로 공유된
원-타임 프로그램 메모리.
- ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈제 6항에 있어서,
상기 로우 회로는 프로그램 동작시에, 상기 제1셀어레이의 로우들 중 로우 어드레스에 의해 선택된 로우가 프로그램 동작을 수행할 수 있도록 제어하고, 상기 제2셀어레이의 로우들 중 상기 로우 어드레스에 의해 선택된 로우가 프로그램 동작을 수행할 수 있도록 제어하고,
상기 컬럼 회로는 프로그램 동작시에, 상기 제1셀어레이의 컬럼들과 상기 제2셀어레이의 컬럼들 중 상기 컬럼 어드레스와 프로그램 어드레스에 의해 선택된 컬럼에 프로그램 데이터가 기록될 수 있도록 상기 선택된 컬럼을 제어하는
원-타임 프로그램 메모리.
- ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈제 7항에 있어서,
상기 컬럼 회로는
상기 제1셀어레이의 컬럼들 중 상기 컬럼 어드레스에 응답해 컬럼을 선택하고, 상기 제2셀어레이의 컬럼들 중 상기 컬럼 어드레스에 응답해 컬럼을 선택하는 컬럼 디코더;
리드 동작시에 상기 컬럼 디코더에 의해 선택된 상기 제1셀어레이의 컬럼으로부터 데이터를 리드하고, 상기 컬럼 디코더에 의해 선택된 상기 제2셀어레이의 컬럼으로부터 데이터를 리드하고, 프로그램 동작시에 상기 컬럼 디코더에 의해 선택된 상기 제1셀어레이의 컬럼과 상기 컬럼 디코더에 의해 선택된 상기 제2셀어레이의 컬럼 중 상기 프로그램 어드레스에 의해 선택되는 컬럼에 상기 프로그램 데이터가 프로그램 되도록 제어하는 데이터 억세스 회로; 및
리드 동작시에 상기 데이터 억세스 회로에 의해 상기 제1셀어레이의 컬럼으로부터 리드된 데이터와 상기 제2셀어레이의 컬럼으로부터 리드된 데이터를 비교해 상기 출력 데이터를 생성하는 비교부를 포함하는
원-타임 프로그램 메모리.
- ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈제 8항에 있어서,
상기 비교부는
비교 대상인 두 데이터가 동일한지 다른지의 여부에 따라 상기 출력 데이터의 논리값을 결정하는
원-타임 프로그램 메모리.
- ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈제 6항에 있어서,
상기 제1셀어레이와 상기 제2셀어레이는 동일한 개수의 로우와 동일한 개수의 컬럼을 포함하는
원-타임 프로그램 메모리.
- ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈제 6항에 있어서,
상기 제1셀어레이는 데이터를 저장하기 위해 사용되고, 상기 제2셀어레이는 상기 제1셀어레이의 데이터를 원상 복구하기 위해 사용되는
원-타임 프로그램 메모리.
- ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈제 6항에 있어서,
상기 제1셀어레이와 상기 제2셀어레이의 원-타임 프로그램 메모리 셀들 각각은
이-퓨즈를 포함하는
원-타임 프로그램 메모리.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140039860A KR102132247B1 (ko) | 2014-04-03 | 2014-04-03 | 원-타임 프로그램 메모리 |
| US14/486,482 US9263150B2 (en) | 2014-04-03 | 2014-09-15 | One-time programmable memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140039860A KR102132247B1 (ko) | 2014-04-03 | 2014-04-03 | 원-타임 프로그램 메모리 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150115991A KR20150115991A (ko) | 2015-10-15 |
| KR102132247B1 true KR102132247B1 (ko) | 2020-07-13 |
Family
ID=54210332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140039860A KR102132247B1 (ko) | 2014-04-03 | 2014-04-03 | 원-타임 프로그램 메모리 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9263150B2 (ko) |
| KR (1) | KR102132247B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9786383B2 (en) * | 2015-02-25 | 2017-10-10 | Ememory Technology Inc. | One time programmable non-volatile memory and read sensing method thereof |
| US9870818B1 (en) * | 2016-10-04 | 2018-01-16 | Qualcomm Incorporated | Separate read and write address decoding in a memory system to support simultaneous memory read and write operations |
| TWI618074B (zh) * | 2017-03-06 | 2018-03-11 | 力旺電子股份有限公司 | 一次編程非揮發性記憶體及其讀取感測方法 |
| KR102398205B1 (ko) | 2017-06-12 | 2022-05-16 | 삼성전자주식회사 | 오티피 메모리 셀을 포함하는 메모리 장치 및 그것의 프로그램 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873825B1 (ko) * | 2007-05-02 | 2008-12-15 | 삼성전자주식회사 | 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8441325B2 (en) * | 2004-06-03 | 2013-05-14 | Silicon Laboratories Inc. | Isolator with complementary configurable memory |
| TWI262507B (en) * | 2005-05-19 | 2006-09-21 | Ememory Technology Inc | Method for accessing memory |
| US8050411B2 (en) * | 2005-09-29 | 2011-11-01 | Hewlett-Packard Development Company, L.P. | Method of managing one-time pad data and device implementing this method |
| KR20070074324A (ko) | 2006-01-09 | 2007-07-12 | 삼성전자주식회사 | 반도체 메모리 장치의 마스터 퓨즈 회로, 그것을 포함하는리페어 회로 및 리페어 방법 |
| KR100881025B1 (ko) * | 2006-11-07 | 2009-02-05 | 삼성전자주식회사 | 보안 데이터를 관리하는 장치 및 그 방법 |
| US8599597B2 (en) * | 2012-05-07 | 2013-12-03 | Qualcomm Incorporated | Circuits configured to remain in a non-program state during a power-down event |
| US8755215B2 (en) * | 2012-07-31 | 2014-06-17 | SK Hynix Inc. | Resistive memory device |
| US9262259B2 (en) * | 2013-01-14 | 2016-02-16 | Qualcomm Incorporated | One-time programmable integrated circuit security |
-
2014
- 2014-04-03 KR KR1020140039860A patent/KR102132247B1/ko active IP Right Grant
- 2014-09-15 US US14/486,482 patent/US9263150B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873825B1 (ko) * | 2007-05-02 | 2008-12-15 | 삼성전자주식회사 | 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150287474A1 (en) | 2015-10-08 |
| US9263150B2 (en) | 2016-02-16 |
| KR20150115991A (ko) | 2015-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10210931B2 (en) | Nonvolatile memory device including reference memory cell with fixed state | |
| US10199118B2 (en) | One-time programmable (OTP) memory device for reading multiple fuse bits | |
| US10839932B2 (en) | Semiconductor device and operating method thereof | |
| JP2015207334A (ja) | 半導体装置 | |
| US8817518B2 (en) | E-fuse array circuit and programming method of the same | |
| KR102047958B1 (ko) | 저항성 메모리 장치 및 이의 프로그램 방법 | |
| US20170053716A1 (en) | Otp memory including test cell array and method of testing the same | |
| US9030898B2 (en) | Semiconductor device | |
| KR102132247B1 (ko) | 원-타임 프로그램 메모리 | |
| KR20160074925A (ko) | 퓨즈 셀 회로, 퓨즈 셀 어레이 및 이를 포함하는 메모리 장치 | |
| US9064591B2 (en) | Semiconductor device with OTP memory cell | |
| US20130279282A1 (en) | E-fuse array circuit | |
| KR20100082046A (ko) | 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법 | |
| KR102031088B1 (ko) | 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치 | |
| KR102042492B1 (ko) | 저항성 메모리 장치 | |
| US9431128B2 (en) | Semiconductor device including fuse circuit | |
| CN113488090B (zh) | 存储器器件及其操作方法 | |
| US9589669B1 (en) | Semiconductor devices and semiconductor systems | |
| KR102150469B1 (ko) | 저항성 메모리 장치 | |
| KR20150072043A (ko) | 반도체 장치 | |
| US20140177364A1 (en) | One-time programmable memory and test method thereof | |
| KR20170073079A (ko) | 비휘발성 메모리 회로 및 이를 포함하는 메모리 장치 | |
| US11763875B2 (en) | Second word line combined with Y-MUX signal in high voltage memory program | |
| KR102482147B1 (ko) | 이퓨즈 otp 메모리 | |
| US9384852B1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |