KR100873825B1 - 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 - Google Patents

비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 Download PDF

Info

Publication number
KR100873825B1
KR100873825B1 KR1020070042764A KR20070042764A KR100873825B1 KR 100873825 B1 KR100873825 B1 KR 100873825B1 KR 1020070042764 A KR1020070042764 A KR 1020070042764A KR 20070042764 A KR20070042764 A KR 20070042764A KR 100873825 B1 KR100873825 B1 KR 100873825B1
Authority
KR
South Korea
Prior art keywords
bit
programming
memory cells
data
backup
Prior art date
Application number
KR1020070042764A
Other languages
English (en)
Other versions
KR20080097646A (ko
Inventor
변성재
채동혁
조경래
공준진
이영환
이승재
조남필
강동구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070042764A priority Critical patent/KR100873825B1/ko
Priority to US11/896,349 priority patent/US7706181B2/en
Priority to JP2010506027A priority patent/JP5264887B2/ja
Priority to DE112008001151.6T priority patent/DE112008001151B4/de
Priority to PCT/KR2008/000026 priority patent/WO2008136568A1/en
Publication of KR20080097646A publication Critical patent/KR20080097646A/ko
Application granted granted Critical
Publication of KR100873825B1 publication Critical patent/KR100873825B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법이 제공된다. 본 발명의 멀티 비트 프로그래밍 장치는 원본 데이터를 목표 메모리 셀에 멀티 비트 프로그래밍하는 멀티 비트 프로그래밍부, 상기 원본 데이터의 각 비트에 대하여, 백업 메모리 셀을 선택하고, 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들 각각에 프로그래밍하는 백업 프로그래밍부, 및 상기 백업 메모리 셀들에 프로그래밍된 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터를 비교하여 검증하는 데이터 검증부를 포함하는 것을 특징으로 하며, 이로 인해 프로그래밍 과정에서의 데이터 신뢰성을 높일 수 있다.
비휘발성 메모리, 멀티 비트 프로그래밍

Description

비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 {APARATUS OF MULTI BIT PROGRAMMING FOR NON-VOLATILE MEMORY AND METHOD USING THE APARATUS}
도 1은 본 발명의 일 실시예에 따른 멀티-프로그래밍 동작을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 멀티-프로그래밍 동작의 한 상태를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 멀티-프로그래밍 동작의 다른 상태를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 멀티-프로그래밍 동작의 다른 상태를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 멀티-프로그래밍 장치를 나타낸 블록도이다.
도 6은 본 발명의 일 실시예에 따른 멀티-프로그래밍 방법을 나타낸 동작 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
510: 멀티 비트 프로그래밍부 520: 백업 프로그래밍부
530: 데이터 검증부
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 플래시 메모리(flash memory)로 대표되는 비휘발성(nom-volatile) 메모리 장치에 관한 것이다.
비휘발성 메모리 장치는 전기적으로 프로그래밍(programming) 및 소거(erase)가 가능하며, 공급 전원이 없는 상태에서도 프로그래밍된 데이터를 유지할 수 있는 반도체 메모리 장치이다.
비휘발성 메모리 장치는 디지털 카메라, 셀룰라 폰(cellular phone), 개인용 데이터 단말기(Personal Data Assistants, PDA), 랩탑 컴퓨터(lap-top computer) 등에 널리 이용되며, 반도체 칩 상의 작은 면적에 많은 양의 데이터를 저장할 수 있다.
일반적으로, 비휘발성 메모리 장치에 데이터를 프로그래밍 또는 소거하는 방법은 메모리 셀 어레이를 구성하는 트랜지스터의 문턱 전압을 변화시키는 방법이 널리 사용된다. 이 때, 파울러-노드하임 터널링(Fowler-Nordheim tunneling, 이하 'F-N 터널링')으로 널리 알려진 프로세스가 이용된다.
최근에는, 동일한 데이터를 저장하는데 필요한 반도체 칩 면적을 줄이기 위해 비휘발성 메모리 장치의 하나의 메모리 셀에 2 이상의 데이터 비트를 함께 저장하는 프로그래밍 방법이 널리 이용되고 있다. 이와 같은 방법은 메모리 셀 어레이를 구성하는 트랜지스터의 문턱 전압을 여러 단계로 나누어 변화시키는 방법에 의 해 구현된다. 이와 같은 프로그래밍 방법에 의해 데이터를 저장하는 메모리 셀을 멀티-레벨 셀(multi-level cell, MLC)이라 한다.
MLC 기술에 의하면 동일한 데이터를 저장하는데 필요한 반도체 칩 면적을 줄이는 효과가 있지만, 트랜지스터의 문턱 전압을 변화시키는 변화의 정도가 기존의 싱글 레벨(single-level) 프로그래밍 방법에 비해 좁아져야 하므로 프로그래밍 과정에서 이를 제어하기가 어려워지는 점이 문제된다.
더구나, 프로그래밍하려는 데이터가 오퍼레이팅 시스템(Operating System), 펌웨어(Firmware) 등 높은 신뢰성(reliability)이 요구되는 데이터인 경우에 프로그래밍 과정에서의 오류를 방지하기 위한 멀티 비트 프로그래밍 방법의 개발의 필요성이 대두된다.
따라서, 비휘발성 메모리 장치에 있어서, 보다 효율적인 멀티 비트 프로그래밍 방법의 개발은 매우 중요한 문제이다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로서, 별도의 부가적인 반도체 칩 면적을 필요로 하지 않으면서도 프로그래밍 과정에서의 오류를 줄일 수 있는 멀티 비트 프로그래밍 장치 및 방법을 제안하는 것을 목적으로 한다.
또한, 본 발명은 프로그래밍이 중단된 경우에도 데이터의 손실이 발생하지 않는 멀티 비트 프로그래밍 장치 및 방법을 제안하는 것을 목적으로 한다.
상기의 목적을 달성하고 종래 기술의 문제점을 해결하기 위하여, 본 발명의 멀티 비트 프로그래밍 장치는 멀티 비트의 원본 데이터를 비휘발성 메모리 셀 어레이 내의 목표 메모리 셀에 멀티 비트 프로그래밍하는 멀티 비트 프로그래밍부, 상기 원본 데이터의 각 비트에 대하여, 상기 어레이 내의 백업 메모리 셀을 선택하고, 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들 각각에 프로그래밍하는 백업 프로그래밍부, 및 상기 백업 메모리 셀들에 프로그래밍된 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터를 비교하여 상기 멀티 비트 프로그래밍 성공 여부를 검증(verify)하는 데이터 검증부를 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 멀티 비트 프로그래밍 방법은 멀티 비트의 원본 데이터를 비휘발성 메모리 셀 어레이 내의 목표 메모리 셀에 멀티 비트 프로그래밍하는 단계, 상기 원본 데이터의 각 비트에 대하여, 상기 어레이 내의 백업 메모리 셀을 선택하고, 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들 각각에 프로그래밍하는 단계, 및 상기 백업 메모리 셀들에 프로그래밍된 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터를 비교하여 상기 멀티 비트 프로그래밍 성공 여부를 검증하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 멀티 비트 프로그래밍 과정을 도시하는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 멀티 비트 프로그래밍 장치는 비휘발성 메모리 셀 어레이(100) 내의 목표 메모리 셀(110)에 N 비트의 원본 데이터(130)를 멀티 비트 프로그래밍한다.
상기 멀티 비트 프로그래밍 장치는 상기 원본 데이터(130)의 각 비트에 대하여, 상기 어레이(100) 내에서 백업 메모리 셀(120)을 선택한다.
이 때, 상기 멀티 비트 프로그래밍 장치는 상기 N 개의 백업 메모리 셀들(120)이 상기 목표 메모리 셀(110)과 다른 워드 라인에 연결되고, 상기 N 개의 백업 메모리 셀들(120) 서로 간에도 다른 워드 라인에 연결되도록 선택할 수 있다.
상기 멀티 비트 프로그래밍 장치는 상기 N 개의 백업 메모리 셀들(120)에 상기 원본 데이터(130)를 백업 프로그래밍한다. 이 때, 상기 멀티 비트 프로그래밍 장치는 상기 백업 메모리 셀들(120)에 셀 하나 당 한 비트의 데이터만을 프로그래밍한다.
상기 멀티 비트 프로그래밍 장치는 상기 N 개의 백업 메모리 셀들(120)에 프로그래밍된 N 비트의 데이터와 상기 목표 메모리 셀(110)에 멀티 비트 프로그래밍된 N 비트의 데이터를 독출하여 서로 비교한다. 상기 멀티 비트 프로그래밍 장치는 상기 비교한 결과에 기초하여 상기 멀티 비트 프로그래밍 동작의 성공 여부를 검증한다.
이 때, 상기 멀티 비트 프로그래밍 동작의 성공 여부는 상기 N 개의 백업 메모리 셀들(120)로부터 독출된 N 비트의 데이터와 상기 목표 메모리 셀(110)로부터 독출된 N 비트의 데이터가 서로 일치하는지 여부일 수 있다.
이 때, 상기 멀티 비트 프로그래밍 장치는 상기 백업 메모리 셀들(120)로부터 독출된 N 비트의 데이터와 상기 목표 메모리 셀(110)로부터 독출된 N 비트의 데이터가 서로 일치하면, 상기 백업 메모리 셀들(120)을 소거(erase)하여 다음 동작에 대비할 수 있다. 이 경우의 상기 백업 메모리 셀들(120)은 원본 데이터를 임시로(temporarily) 저장하게 되므로, 상기 백업 메모리 셀들(120)은 임시 백업 메모리(temporal memory) 셀들의 기능을 하게 된다.
도 2는 본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 과정의 한 상태를 도시하는 도면이다.
도 2를 참조하면, 본 발명의 멀티 비트 프로그래밍 과정이 적용될 비휘발성 메모리 셀 어레이는 6개의 메모리 셀 어레이 블록(210, 220, 230, 240, 250, 260)을 포함한다.
첫 번째 블록(210)에 포함된 메모리 셀들이 목표 메모리 셀들이고, 상기 목표 메모리 셀들 각각에는 4 비트의 원본 데이터가 멀티 비트 프로그래밍된다.
두 번째 블록(220)부터 다섯 번째 블록(250)까지는 백업 메모리 셀들을 포함하고, 상기 백업 메모리 셀들 각각에는 상기 원본 데이터 중 한 비트의 데이터가 프로그래밍된다. 메모리 셀 하나에 한 비트의 데이터가 프로그래밍되는 과정을 싱글 비트 프로그래밍이라 한다.
상기 목표 메모리 셀들 각각에 상기 4 비트의 원본 데이터가 멀티 비트 프로그래밍되는 경우, 상기 백업 메모리 셀들의 개수는 상기 목표 메모리 셀들의 개수의 4 배가 된다. 즉, 메모리 셀 블록 하나에 멀티 비트 프로그래밍하는 과정에 대하여 4개의 백업 메모리 셀 블록들이 필요하고, 이를 최소 유지 블록(minimum preservation block)이라 명명한다.
이 때, 상기 멀티 비트 프로그래밍 장치는 상기 원본 데이터의 각 비트를 상기 백업 메모리 셀들 각각에 프로그래밍한 뒤에 상기 목표 메모리 셀에 멀티 비트 프로그래밍할 수 있다.
일반적으로, 비휘발성 메모리 셀에 데이터를 프로그래밍하는 과정은 데이터를 독출하는 과정에 비해 많은 시간을 필요로 한다. 따라서, 비휘발성 메모리 셀에 데이터를 프로그래밍함에 있어서, 기설정된 수만큼의 복수의 메모리 셀들 각각에 대하여 대응하는 데이터를 상기 복수의 메모리 셀들 각각에 동시에 프로그래밍하는 방법이 널리 사용되고 있다. 동시에 프로그래밍되는 메모리 셀들을 하나의 페이지(page)라 하고, 상기 하나의 페이지에 프로그래밍되는 데이터를 페이지 버퍼(page buffer)에 래치(latch)하여 프로그래밍 과정 동안 유지되도록 한다. 상기 하나의 페이지는 하나의 워드 라인(word line)에 연결되는 메모리 셀들로 이루어진 것일 수 있다.
하나의 페이지가 M 개의 메모리 셀들로 이루어진 경우라면, M 개의 상기 목표 메모리 셀들로 이루어진 목표 페이지에 동시에 데이터의 프로그래밍 과정이 수행될 수 있다. 상기 목표 페이지에 4 비트 프로그래밍 과정이 수행되는 경우라면, 상기 원본 데이터는 4M 비트가 된다.
이 때, 상기 4 비트 프로그래밍 과정은 상기 4M 비트의 원본 데이터 가운데 M 비트씩의 데이터를 순차적으로 상기 목표 페이지에 프로그래밍하는 목표 페이 지 프로그래밍 과정을 4번 수행하는 것일 수 있다.
이 때, 상기 목표 페이지 프로그래밍 과정은 프로그래밍하고자 하는 데이터에 따라 상기 목표 메모리 셀들의 문턱 전압(threshold voltage)을 변화시키는 과정이고, 상기 4 비트 프로그래밍 과정은 상기 4번의 상기 목표 페이지 프로그래밍 과정마다 상기 문턱 전압의 변화의 정도를 달리 하도록 하여 수행할 수 있다.
이 때, 상기 목표 메모리 셀들은 16(=24) 개의 서로 다른 레벨의 문턱 전압을 가질 수 있다.
이 때, 본 발명의 멀티 비트 프로그래밍 장치는 M 개의 상기 백업 메모리 셀들로 이루어진 백업 페이지에 대하여 M 비트의 데이터를 동시에 프로그래밍하는 백업 프로그래밍 과정을 수행할 수 있다. 상기 목표 페이지에 4 비트 프로그래밍 과정이 수행되는 경우라면, 상기 백업 페이지는 4개가 필요하고, 4번의 백업 프로그래밍 과정이 필요하게 된다.
상기 4개의 백업 페이지는 상기 블록(220, 230, 240, 250)마다 하나씩 선택될 수도 있고, 하나의 블록에서 모두 선택될 수도 있다.
이 때, 상기 멀티 비트 프로그래밍 장치는 상기 4M 비트의 원본 데이터 가운데 첫 번째 M 비트 데이터를 첫 번째 백업 프로그래밍 과정을 수행하여 첫 번째 백업 페이지에 프로그래밍하고, 첫 번째 목표 페이지 프로그래밍 과정을 수행하여 상기 목표 페이지에 프로그래밍할 수 있다.
다음으로, 상기 4M 비트의 원본 데이터 가운데 두 번째 M 비트 데이터를 두 번째 백업 프로그래밍 과정을 수행하여 두 번째 백업 페이지에 프로그래밍하고, 두 번째 목표 페이지 프로그래밍 과정을 수행하여 상기 목표 페이지에 프로그래밍할 수 있다. 이 때, 상기 첫 번째 목표 페이지 프로그래밍 과정과 두 번째 목표 페이지 프로그래밍 과정은 동일한 상기 목표 페이지에 서로 다른 데이터를 상기 문턱 전압의 변화의 정도를 서로 달리 하여 프로그래밍한다.
같은 방식으로, 세 번째 백업 프로그래밍 과정, 세 번째 목표 페이지 프로그래밍 과정, 네 번째 백업 프로그래밍 과정 및 네 번째 목표 페이지 프로그래밍 과정이 수행된다.
상기 첫 번째 목표 페이지 프로그래밍 과정, 상기 두 번째 목표 페이지 프로그래밍 과정, 상기 세 번째 목표 페이지 프로그래밍 과정 및 상기 네 번째 목표 페이지 프로그래밍 과정은 각각 상기 문턱 전압의 변화의 정도를 서로 달리 하며, 상기 4 비트 프로그래밍 과정을 구성한다.
도 3은 본 발명의 일 실시예에 따른 멀티 비트 프로그래밍 동작의 다른 상태를 도시하는 도면이다.
도 3을 참조하면, 본 발명의 멀티 비트 프로그래밍이 적용될 비휘발성 메모리 셀 어레이는 6개의 메모리 셀 어레이 블록(310, 320, 330, 340, 350, 360)을 포함한다.
첫 번째 블록(310)은 각 메모리 셀에 4 비트의 데이터가 멀티 비트 프로그래밍된 상태를 나타낸다.
두 번째 블록(320)부터 다섯 번째 블록(350)은 각 메모리 셀에 프로그래밍 되었던 백업 데이터가 소거(erase)된 상태를 나타낸다. 상기 소거가 완료됨으로써 상기 비휘발성 메모리 셀 어레이는 다음 동작을 진행할 준비를 갖추게 된다.
도 4는 본 발명의 일 실시예에 따른 멀티 비트 프로그래밍 동작의 다른 상태를 도시하는 도면이다.
도 4를 참조하면, 본 발명의 멀티 비트 프로그래밍이 적용될 비휘발성 메모리 셀 어레이는 6개의 메모리 셀 어레이 블록(410, 420, 430, 440, 450, 460)을 포함한다.
첫 번째 블록(410)은 각 메모리 셀에 4 비트의 데이터가 멀티 비트 프로그래밍된 상태를 나타낸다.
두 번째 블록(420)에 포함된 메모리 셀들이 목표 메모리 셀들이고, 상기 목표 메모리 셀들 각각에는 4 비트의 원본 데이터가 멀티 비트 프로그래밍된다.
세 번째 블록(430)부터 여섯 번째 블록(460)까지는 백업 메모리 셀들을 포함하고, 상기 백업 메모리 셀들 각각에는 상기 원본 데이터 중 한 비트의 데이터가 프로그래밍된다. 상기 세 번째 블록(430)부터 여섯 번째 블록(460)까지가 최소 유지 블록이 된다.
도 5는 본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 장치를 나타내는 블록도이다.
도 5를 참조하면, 본 발명의 멀티 비트 프로그래밍 장치는 멀티 비트 프로그래밍부(510), 백업 프로그래밍부(520), 데이터 검증부(530), 및 메모리 셀 어레이(540)를 포함한다.
멀티 비트 프로그래밍부(510)는 멀티 비트의 원본 데이터를 비휘발성 메모리 셀 어레이 내(540) 의 목표 메모리 셀(541)에 멀티 비트 프로그래밍한다.
이 때, 상기 멀티 비트 프로그래밍부(510)는 상기 원본 데이터의 각 비트를 상기 목표 메모리 셀(541)의 문턱 전압의 변화의 정도를 달리 하며 순차적으로 프로그래밍할 수 있다.
백업 프로그래밍부(520)는 상기 원본 데이터의 각 비트에 대하여, 상기 어레이(540) 내의 백업 메모리 셀들(542)을 선택하고, 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들(542) 각각에 프로그래밍한다.
이 때, 상기 백업 프로그래밍부(520)는 상기 백업 메모리 셀 하나 당 한 비트의 데이터만을 프로그래밍하는 것일 수 있다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 장치의 원본 데이터가 N 비트이고, 멀티 비트 프로그래밍부가 목표 메모리 셀에 N 비트 프로그래밍하는 경우에, N 개의 백업 메모리 셀들이 필요하다.
다시 도5를 참조하면, 상기 백업 메모리 셀들(542)은 상기 목표 메모리 셀(541)과 다른 워드 라인에 연결되고, 서로 간에도 다른 워드 라인에 연결되도록 선택될 수 있다.
이 때, 상기 백업 메모리 셀들(542)은 상기 어레이(540) 내의 메모리 셀들 각각이 사용된 횟수에 기초하여 선택될 수 있다.
일반적으로, 비휘발성 메모리 셀은 프로그래밍과 소거 과정이 반복되면 셀 특성(characteristic)의 열화(degradation)를 경험하게 된다. 상기 셀 특성의 열 화가 진행되면 그 메모리 셀은 더 이상 사용 불가능하게 된다.. 특정한 메모리 셀만이 빈번하게 사용되어 사용 불가능한 상태에 이르게 되면, 그로 인해 전체 메모리 셀 어레이(540) 내에는 아직 사용 가능한 메모리 셀이 존재함에도 불구하고 상기 전체 메모리 셀 어레이(540)를 사용할 수 없게 된다.
따라서, 상기 어레이(54) 내의 메모리 셀들 각각이 사용된 횟수에 기초하여 상기 백업 메모리 셀들(542)을 선택함으로써, 상기 어레이(540) 내의 메모리 셀들이 골고루 사용되도록 할 수 있고, 상기 어레이(540)의 수명을 연장하는 효과가 있다. 이 같은 과정을 웨어-레벨링(wear-leveling)이라 하며, 상기 어레이(540)와 연결된 컨트롤러 또는 페리페럴 회로(peripheral circuit)를 통해 수행될 수 있다.
이 때, 상기 멀티 비트 프로그래밍 장치는 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들(542) 각각에 프로그래밍한 뒤에 상기 목표 메모리 셀(541)에 멀티 비트 프로그래밍할 수 있다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 장치의 목표 메모리 셀에 N 비트의 데이터를 멀티 비트 프로그래밍하는 과정은 상기 목표 메모리 셀에 한 비트의 데이터를 프로그래밍하는 과정을 N 번 수행하는 것이고, 상기 원본 데이터의 각 비트를 백업 메모리 셀들 각각에 프로그래밍한 뒤에 동일한 데이터를 상기 목표 메모리 셀에 프로그래밍하며, 이 같은 과정을 N 번 수행한다.
다시 도 5를 참조하면, 데이터 검증부(530)는 상기 백업 메모리 셀들(542)에 프로그래밍된 데이터 및 상기 목표 메모리 셀(541)에 멀티 비트 프로그래밍된 데이터를 비교하여 상기 멀티 비트 프로그래밍 성공 여부를 검증한다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 장치의 멀티 비트 프로그래밍 성공 여부는 상기 N 개의 백업 메모리 셀들에 프로그래밍된 N 비트의 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 N 비트의 데이터가 서로 일치하는지 여부일 수 있다.
다시 도 5를 참조하면, 상기 멀티 비트 프로그래밍부(510), 백업 프로그래밍부(520), 데이터 검증부(530)는 상기 어레이(540)에 연결된 페리페럴(peripheral) 회로를 통해 구현될 수도 있고, 상기 어레이(540) 외부의 콘트롤러를 통해 구현될 수도 있다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 장치는 상기 검증 결과 상기 백업 메모리 셀들에 프로그래밍된 데이터와 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터가 서로 같으면, 상기 백업 메모리 셀들을 소거하는 소거부를 더 포함할 수 있다.
상기 멀티 비트 프로그래밍 장치는 상기 백업 메모리 셀들을 소거함으로써 다음 동작을 수행할 수 있는 준비 상태에 있게 된다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 장치에 이용되는 원본 데이터는 비휘발성 메모리 셀 어레이가 포함된 비휘발성 메모리 시스템을 구동하는 메타 데이터일 수 있다.
일반적으로, 다른 데이터에 대한 주소 정보 및 기능 정보를 메타 데이터라 하며, 비휘발성 메모리 시스템에서는 각 메모리 셀 어레이 블록의 기능 정보 등을 특정의 블록에 저장하고, 이를 이용하여 상기 시스템을 구동한다. 이러한 메타 데 이터는 일종의 펌웨어(firmware) 또는 오퍼레이팅 시스템(Operating System)으로 생각될 여지가 있으며, 상기 시스템의 기능을 업그레이드하고자 할 때는 상기 메타 데이터를 업데이트하는 경우가 있다.
상기 메타 데이터를 업데이트하는 도중에, 외부의 불특정한 변수(예를 들어 공급되는 전원의 차단)에 의해 업데이트가 완료되지 못하고 중단된다면, 상기 메타 데이터는 불완전한 것이 되고, 상기 시스템은 사용 불가능하게 된다. 본 발명의 멀티 비트 프로그래밍 장치는 상기 메타 데이터와 같이 보다 높은 신뢰성(reliability)이 요구되는 데이터에 대한 조작(manipulation)에 대하여 높은 신뢰성을 제공할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 방법을 나타낸 동작 흐름도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 멀티 비트 프로그래밍 방법은 멀티 비트의 원본 데이터를 비휘발성 메모리 셀 어레이 내의 목표 메모리 셀에 멀티 비트 프로그래밍한다(S610).
이 때, 상기 목표 메모리 셀에 멀티 비트 프로그래밍하는 단계(S610)는 상기 원본 데이터의 각 비트를 상기 목표 메모리 셀의 문턱 전압의 변화의 정도를 달리 하며 순차적으로 프로그래밍할 수 있다.
본 발명의 멀티 비트 프로그래밍 방법은 상기 원본 데이터의 각 비트에 대하여, 상기 어레이 내의 백업 메모리 셀을 선택하고, 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들 각각에 프로그래밍한다(S620).
이 때, 상기 백업 메모리 셀 하나에는 한 비트의 데이터만이 프로그래밍되도록 할 수 있다.
이 때, 상기 백업 메모리 셀들은 상기 목표 메모리 셀과 다른 워드 라인에 연결되고, 서로 간에도 다른 워드 라인에 연결되도록 선택될 수 있다.
이 때, 상기 백업 메모리 셀들은 상기 어레이 내의 메모리 셀들 각각이 사용된 횟수에 기초하여 선택될 수 있다. 이 같은 방법으로 상기 어레이 내의 메모리 셀들이 골고루 사용되도록 할 수 있고, 상기 어레이의 수명을 연장하는 효과가 있다. 이 같은 과정을 웨어-레벨링(wear-leveling)이라 한다.
이 때, 상기 원본 데이터의 각 비트는 상기 선택된 백업 메모리 셀들 각각에 프로그래밍된 뒤에 상기 목표 메모리 셀에 멀티 비트 프로그래밍될 수 있다.
상기 원본 데이터가 N 비트인 경우, 상기 목표 메모리 셀에 N 비트의 데이터를 멀티 비트 프로그래밍하는 과정은 상기 목표 메모리 셀에 한 비트의 데이터를 프로그래밍하는 과정을 N 번 수행하는 것일 수 있다.
본 발명의 멀티 비트 프로그래밍 방법은 상기 백업 메모리 셀들에 프로그래밍된 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터를 비교하여 상기 멀티 비트 프로그래밍 성공 여부를 검증한다(S630).
이 때, 상기 멀티 비트 프로그래밍 성공 여부는 상기 N 개의 백업 메모리 셀들에 프로그래밍된 N 비트의 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 N 비트의 데이터가 서로 일치하는지 여부일 수 있다.
본 발명의 멀티 비트 프로그래밍 방법은 상기 어레이에 연결된 페리페럴 회로를 통해 구현될 수도 있고, 상기 어레이 외부의 콘트롤러를 통해 구현될 수도 있다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 방법은 상기 검증 결과 상기 백업 메모리 셀들에 프로그래밍된 데이터와 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터가 서로 같으면, 상기 백업 메모리 셀들을 소거하는 단계를 더 포함할 수 있다. 상기 어레이는 상기 백업 메모리 셀들을 소거함으로써 다음 동작을 수행할 수 있는 준비 상태에 있게 된다.
본 발명의 다른 실시예에 따른 멀티 비트 프로그래밍 방법에 이용되는 원본 데이터는 비휘발성 메모리 셀 어레이가 포함된 비휘발성 메모리 시스템을 구동하는 메타 데이터일 수 있다. 상기 멀티 비트 프로그래밍 방법은 상기 메타 데이터와 같이 보다 높은 신뢰성(reliability)이 요구되는 데이터에 대한 조작(manipulation)에 대하여 높은 신뢰성을 제공할 수 있다.
본 발명에 따른 멀티 비트 프로그래밍 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명에 따르면 별도의 부가적인 반도체 칩 면적을 필요로 하지 않으면서도 프로그래밍 과정에서의 오류를 줄일 수 있는 멀티 비트 프로그래밍 장치 및 방법의 구현이 가능하다.
또한, 본 발명에 따르면 프로그래밍이 중단된 경우에도 데이터의 손실이 발 생하지 않는 멀티 비트 프로그래밍 장치 및 방법의 구현이 가능하다.

Claims (17)

  1. 멀티 비트의 원본 데이터를 비휘발성 메모리 셀 어레이 내의 목표 메모리 셀에 멀티 비트 프로그래밍하는 멀티 비트 프로그래밍부;
    상기 원본 데이터의 각 비트에 대하여, 상기 어레이 내의 메모리 셀들 중 복수의 백업 메모리 셀들을 선택하고, 상기 원본 데이터의 각 비트를 상기 백업 메모리 셀들 각각에 프로그래밍하는 백업 프로그래밍부; 및
    상기 백업 메모리 셀들에 프로그래밍된 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터를 비교하여 상기 멀티 비트 프로그래밍 성공 여부를 검증하는 데이터 검증부
    를 포함하는 멀티 비트 프로그래밍 장치.
  2. 제1항에 있어서,
    상기 백업 프로그래밍부는
    상기 백업 메모리 셀들 각각에 대하여 한 비트의 데이터를 프로그래밍하는 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  3. 제1항에 있어서,
    상기 검증 결과 상기 백업 메모리 셀들에 프로그래밍된 데이터와 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터가 서로 같으면, 상기 백업 메모리 셀들을 소거하는 백업 소거부
    를 더 포함하는 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  4. 제1항에 있어서,
    상기 백업 메모리 셀들은
    상기 목표 메모리 셀과 다른 워드 라인에 연결되고, 서로 간에도 다른 워드 라인에 연결되도록 선택되는 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  5. 제1항에 있어서,
    상기 백업 메모리 셀들은
    상기 어레이 내의 메모리 셀들 각각이 사용된 횟수에 기초하여 선택되는 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  6. 제1항에 있어서,
    상기 원본 데이터는
    상기 어레이가 포함된 비휘발성 메모리 시스템을 구동하는 메타 데이터인 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  7. 제1항에 있어서,
    상기 멀티 비트 프로그래밍부는
    상기 원본 데이터의 각 비트를 상기 목표 메모리 셀의 문턱 전압의 변화의 정도를 달리 하며 순차적으로 프로그래밍하는 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  8. 제1항에 있어서,
    상기 멀티 비트 프로그래밍부는, 상기 백업 프로그래밍부가 상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들 각각에 프로그래밍함에 따라 상기 목표 메모리 셀에 멀티 비트 프로그래밍하는 것을 특징으로 하는 멀티 비트 프로그래밍 장치.
  9. 멀티 비트의 원본 데이터를 비휘발성 메모리 셀 어레이 내의 목표 메모리 셀에 멀티 비트 프로그래밍하는 단계;
    상기 원본 데이터의 각 비트에 대하여, 상기 어레이 내의 메모리 셀들 중 복수의 백업 메모리 셀들을 선택하는 단계;
    상기 원본 데이터의 각 비트를 상기 백업 메모리 셀들 각각에 프로그래밍하는 단계; 및
    상기 백업 메모리 셀들에 프로그래밍된 데이터 및 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터를 비교하여 상기 멀티 비트 프로그래밍 성공 여부를 검증하는 단계
    를 포함하는 멀티 비트 프로그래밍 방법.
  10. 제9항에 있어서,
    상기 백업 메모리 셀들 각각에 프로그래밍하는 단계는
    상기 백업 메모리 셀들 각각에 대하여 한 비트의 데이터를 프로그래밍하는 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  11. 제9항에 있어서,
    상기 멀티 비트 프로그래밍 방법은
    상기 검증 결과 상기 백업 메모리 셀들에 프로그래밍된 데이터와 상기 목표 메모리 셀에 멀티 비트 프로그래밍된 데이터가 서로 같으면, 상기 백업 메모리 셀들을 소거하는 단계
    를 더 포함하는 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  12. 제9항에 있어서,
    상기 백업 메모리 셀들은
    상기 목표 메모리 셀과 다른 워드 라인에 연결되고, 서로 간에도 다른 워드 라인에 연결되도록 선택되는 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  13. 제9항에 있어서,
    상기 백업 메모리 셀들은
    상기 어레이 내의 메모리 셀들 각각이 사용된 횟수에 기초하여 선택되는 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  14. 제9항에 있어서,
    상기 원본 데이터는
    상기 어레이가 포함된 비휘발성 메모리 시스템을 구동하는 메타 데이터인 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  15. 제9항에 있어서,
    상기 목표 메모리 셀에 멀티 비트 프로그래밍하는 단계는
    상기 원본 데이터의 각 비트를 상기 목표 메모리 셀의 문턱 전압의 변화의 정도를 달리 하며 순차적으로 프로그래밍하는 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  16. 제9항에 있어서,
    상기 멀티 비트 프로그래밍 방법은
    상기 원본 데이터의 각 비트를 상기 선택된 백업 메모리 셀들 각각에 프로그래밍한 뒤에 상기 목표 메모리 셀에 멀티 비트 프로그래밍하는 것을 특징으로 하는 멀티 비트 프로그래밍 방법.
  17. 제9항 내지 제16항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기 록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.
KR1020070042764A 2007-05-02 2007-05-02 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법 KR100873825B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070042764A KR100873825B1 (ko) 2007-05-02 2007-05-02 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법
US11/896,349 US7706181B2 (en) 2007-05-02 2007-08-31 Multi-bit programming device and method using single-bit memory cells
JP2010506027A JP5264887B2 (ja) 2007-05-02 2008-01-03 マルチビットプログラミング装置およびマルチビットプログラミング方法
DE112008001151.6T DE112008001151B4 (de) 2007-05-02 2008-01-03 Mehrbitprogrammiervorrichtung und Verfahren zum Mehrbitprogrammieren
PCT/KR2008/000026 WO2008136568A1 (en) 2007-05-02 2008-01-03 Multi-bit programming device and method of multi-bit programming

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042764A KR100873825B1 (ko) 2007-05-02 2007-05-02 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080097646A KR20080097646A (ko) 2008-11-06
KR100873825B1 true KR100873825B1 (ko) 2008-12-15

Family

ID=39939405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042764A KR100873825B1 (ko) 2007-05-02 2007-05-02 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법

Country Status (5)

Country Link
US (1) US7706181B2 (ko)
JP (1) JP5264887B2 (ko)
KR (1) KR100873825B1 (ko)
DE (1) DE112008001151B4 (ko)
WO (1) WO2008136568A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150115991A (ko) * 2014-04-03 2015-10-15 에스케이하이닉스 주식회사 원-타임 프로그램 메모리

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042039A (ko) * 2007-10-25 2009-04-29 삼성전자주식회사 불휘발성 메모리 장치의 데이터 관리 방법
JP5260152B2 (ja) * 2008-06-06 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 不揮発性メモリ制御回路
US7719876B2 (en) * 2008-07-31 2010-05-18 Unity Semiconductor Corporation Preservation circuit and methods to maintain values representing data in one or more layers of memory
KR101785007B1 (ko) * 2011-06-14 2017-11-07 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온-칩 버퍼 프로그램 방법
KR101792867B1 (ko) 2011-06-16 2017-11-02 삼성전자주식회사 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
US9720681B2 (en) 2011-07-20 2017-08-01 Data I/O Corporation Device programming system with data broadcast and method of operation thereof
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US20130031431A1 (en) * 2011-07-28 2013-01-31 Eran Sharon Post-Write Read in Non-Volatile Memories Using Comparison of Data as Written in Binary and Multi-State Formats
KR101994672B1 (ko) 2012-12-04 2019-07-01 삼성전자 주식회사 저장 장치 및 저장 장치의 동작 방법
US9213601B2 (en) 2013-12-03 2015-12-15 Sandisk Technologies Inc. Adaptive data re-compaction after post-write read verification operations
KR102321501B1 (ko) * 2014-05-14 2021-11-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3826936B2 (ja) * 1991-11-28 2006-09-27 株式会社日立製作所 記憶装置
JP3364356B2 (ja) * 1995-03-30 2003-01-08 富士通株式会社 メモリ書替え装置
US5671388A (en) 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
US5687114A (en) * 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
JPH09134313A (ja) * 1995-11-10 1997-05-20 Sony Corp メモリ装置
KR100255152B1 (ko) 1997-06-30 2000-05-01 김영환 플래쉬 메모리 장치
JPH11328982A (ja) * 1998-03-19 1999-11-30 Fuji Electric Co Ltd フラッシュメモリのデ―タ管理方式
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
JP2001043691A (ja) * 1999-07-28 2001-02-16 Hitachi Ltd 不揮発性記憶回路およびマイクロコンピュータ
JP2001303693A (ja) * 2000-04-25 2001-10-31 A & A Material Corp 耐火被覆材及びその製造方法
JP4413406B2 (ja) * 2000-10-03 2010-02-10 株式会社東芝 不揮発性半導体メモリ及びそのテスト方法
JP4143952B2 (ja) * 2001-03-12 2008-09-03 オムロン株式会社 メモリバックアップ方法および装置
JP2003022687A (ja) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体記憶装置
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
JP2003110034A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびその製造方法
JP4223427B2 (ja) * 2004-03-30 2009-02-12 株式会社ルネサステクノロジ 不揮発性半導体記憶装置及びそのデータ書き換え方法
US7038950B1 (en) 2004-11-05 2006-05-02 Spansion Llc Multi bit program algorithm
JP2006134475A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd メモリ装置
US7420847B2 (en) * 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
WO2006106583A1 (ja) * 2005-03-31 2006-10-12 Fujitsu Limited メモリセルのデータ読出し回路、メモリ回路、メモリセルのデータ読出し方法
US7275140B2 (en) * 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
KR100732628B1 (ko) 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
CN101273413B (zh) * 2005-09-29 2011-11-16 特科2000国际有限公司 使用单层单元和多层单元闪速存储器的便携式数据存储
KR100894809B1 (ko) * 2006-09-22 2009-04-24 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR100845526B1 (ko) * 2006-10-19 2008-07-10 삼성전자주식회사 플래시 메모리를 포함한 메모리 시스템 및 그것의 프로그램방법
KR100799688B1 (ko) * 2007-01-03 2008-02-01 삼성전자주식회사 백업 회로를 갖는 메모리 시스템 및 그것의 프로그램 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150115991A (ko) * 2014-04-03 2015-10-15 에스케이하이닉스 주식회사 원-타임 프로그램 메모리
KR102132247B1 (ko) * 2014-04-03 2020-07-13 에스케이하이닉스 주식회사 원-타임 프로그램 메모리

Also Published As

Publication number Publication date
DE112008001151T5 (de) 2010-04-22
KR20080097646A (ko) 2008-11-06
US7706181B2 (en) 2010-04-27
WO2008136568A1 (en) 2008-11-13
JP2010526395A (ja) 2010-07-29
US20080273405A1 (en) 2008-11-06
JP5264887B2 (ja) 2013-08-14
DE112008001151B4 (de) 2022-11-17

Similar Documents

Publication Publication Date Title
KR100873825B1 (ko) 비휘발성 메모리의 멀티 비트 프로그래밍 장치 및 방법
KR100811274B1 (ko) 낸드형 플래쉬 메모리소자의 데이터 소거방법
KR102226367B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR101401558B1 (ko) 플래시 메모리 장치, 그것의 프로그램 및 소거 방법들,그리고 그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
KR100851853B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법
KR100683858B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100683856B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
JP4902002B1 (ja) 不揮発性半導体記憶装置
US7701768B2 (en) Method for programming multi-level cell flash memory device
KR101468099B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR101666406B1 (ko) 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
TWI746844B (zh) 記憶體裝置及其操作方法
JP2007207416A (ja) 電荷損失によって減少した読み出しマージンを補償することができるフラッシュメモリ装置のプログラム方法
KR100841336B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
KR20100010746A (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR102102171B1 (ko) 멀티 레벨 셀 메모리 시스템
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
KR101991437B1 (ko) 반도체 메모리 장치 및 그의 동작방법
WO2015155860A1 (ja) 情報記憶装置及び情報記憶装置の制御方法
KR20110001098A (ko) 불휘발성 메모리 소자의 프로그램 방법
CN116343876A (zh) 存储器子系统中的存储器单元的多阶段擦除操作
US11941271B2 (en) Storage devices performing secure erase and operating methods thereof
KR20080096210A (ko) 프로그래밍 특성을 이용한 멀티 비트 프로그래밍 장치 및방법
KR20080041479A (ko) 낸드형 플래쉬 메모리소자의 데이터 소거방법
KR20070094706A (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6