KR20100010746A - 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 - Google Patents

읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 Download PDF

Info

Publication number
KR20100010746A
KR20100010746A KR1020080071758A KR20080071758A KR20100010746A KR 20100010746 A KR20100010746 A KR 20100010746A KR 1020080071758 A KR1020080071758 A KR 1020080071758A KR 20080071758 A KR20080071758 A KR 20080071758A KR 20100010746 A KR20100010746 A KR 20100010746A
Authority
KR
South Korea
Prior art keywords
threshold voltage
voltage level
read
data
read voltage
Prior art date
Application number
KR1020080071758A
Other languages
English (en)
Other versions
KR101391362B1 (ko
Inventor
박기태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080071758A priority Critical patent/KR101391362B1/ko
Priority to US12/490,896 priority patent/US8125827B2/en
Publication of KR20100010746A publication Critical patent/KR20100010746A/ko
Application granted granted Critical
Publication of KR101391362B1 publication Critical patent/KR101391362B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Abstract

본 발명은 새로운 읽기 전압 레벨을 설정하는 플래시 메모리 시스템 및 플래시 메모리 시스템에 있어서 새로운 읽기 전압 레벨의 설정방법에 관한 것이다.
본 발명의 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 ECC 블록을 이용하여 상기 불휘발성 메모리 장치의 데이터를 수정하는 단계; 상기 데이터가 상기 ECC 블록에 의하여 수정되지 않는 경우, 복수의 메모리 셀에 저장된 레퍼런스 데이터를 읽고 상기 복수의 메모리 셀의 문턱 전압 분포를 알아내는 단계; 및 상기 문턱 전압 분포를 통해 상기 불휘발성 메모리 장치의 읽기 전압 레벨을 조절하는 단계를 포함한다. 따라서, 본 발명은 테일 비트가 있어도 변경된 읽기 전압의 레벨(ARL)을 설정할 수 있고, 블록마다 최적화된 읽기 전압 레벨을 설정할 수 있다.

Description

읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및 읽기 전압 레벨의 설정방법{FLASH MEMORY SYSTEM CONFIGURING READING VOLTAGE LEVEL AND CONFIGURATION METHOD OF READING VOLTAGE LEVEL}
본 발명은 플래시 메모리에 관한 것으로, 좀 더 구체적으로는 읽기 전압 레벨을 설정하는 플래시 메모리 시스템 및 읽기 전압의 설정방법에 관한 것이다.
플래시 메모리 장치는 복수의 메모리 영역들이 한번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 하며, 이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때 보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 만약 칩에 공급되는 전원이 차단되면 전원의 소모없이 정보가 유지됨을 의미한다. 추가로, 플래시 메모 리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징들 때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 일반적으로 사용되고 있다. 플래시 메모리 장치는 각 저장 소자에 사용되는 로직 게이트의 형태에 따라 2가지 종류 즉, 노어 플래시 메모리 장치와 낸드 플래시 메모리 장치로 이루어진다.
플래시 메모리 장치는 셀이라 불리는 트랜지스터들의 어레이에 정보를 저장하며, 각 셀은 1-비트 정보를 저장한다. 멀티-레벨 셀 장치라 불리는 보다 새로운 플래시 메모리 장치들은 셀의 플로팅 게이트 상에 놓인 전하량을 가변시킴으로써 셀 당 1 비트보다 많이 저장할 수 있다.
플로팅 게이트 기술들을 이용하는 플래시 메모리 장치에 있어서, 데이터 보유 특성(data-retention characteristics) 및 질적 저하없는 프로그램/소거 사이클 수(또는 내구성)는 가장 중요한 신뢰성 관심사이다. 저장된 전하(또는 전자들)는 결함 인터폴리 절연막을 통한 열이온 방출 및 전하 확산, 이온 불순물, 프로그램 디스터브 스트레스, 등과 같은 다양한 페일 메카니즘들을 통해 플로팅 게이트로부터 누설될 수 있다. 이는 문턱 전압의 감소를 야기할 것이다. 제어 게이트가 전원 전압으로 유지된 상태에서 플로팅 게이트가 서서히 전하들을 얻을 때 전하 획득의 반대 효과가 생길 수 있다. 이는 문턱 전압의 증가를 야기한다. 반복적인 프로그램/소거 사이클들은 메모리 트랜지스터 산화막들을 스트레스 받게하며, 이는 플래시 메모리 장치에 대한 터널 산화막 브레이크다운과 같은 페일을 야기할 수 있다. 메모리 셀의 문턱 전압은 그러한 스트레스로 인해 점차적으로 낮아지게 될 것이다. 즉, 프로그램된 메모리 셀의 플로팅 게이트로부터 전자들이 누설될 것이다. 결과적으로, 프로그램된 메모리 셀들의 문턱 전압 분포가 낮은 전압 쪽으로 이동되며, 그 결과 프로그램 검증 전압보다 낮은 문턱 전압을 갖는 메모리 셀들이 생기게 된다. 이는 읽기 마진의 감소로 인해 읽기 페일이 유발될 수 있음을 의미한다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 새로운 읽기 전압 레벨을 설정하는 플래시 메모리 장치 및 그 설정방법을 제공한다.
본 발명의 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 레퍼런스 데이터를 복수의 메모리 셀에 저장하는 단계; 상기 레퍼런스 데이터를 읽고 상기 복수의 메모리 셀의 문턱 전압 분포를 알아내는 단계; 및 상기 문턱 전압 분포를 통해 상기 불휘발성 메모리 장치의 읽기 전압 레벨을 조절하는 단계를 포함한다.
실시예에 있어서, 상기 불휘발성 메모리 장치는 메인 데이터를 저장하는 메인 영역과 상기 레퍼런스 데이터를 저장하기 위한 더미 영역을 갖고, 상기 조절된 읽기 전압 레벨을 사용하여 상기 메인 영역에 저장된 메인 데이터를 읽는 단계를 더 포함한다.
실시예에 있어서, 상기 더미 영역은 상기 레퍼런스 데이터를 저장한다.
실시예에 있어서, 상기 문턱 전압 분포를 알아내는 단계는 상기 레퍼런스 데 이터를 저장하는 상기 더미 영역의 문턱 전압 분포의 최대값을 검색하는 단계; 및 상기 검색한 결과를 바탕으로 상기 읽기 전압 레벨을 설정하는 단계를 포함한다.
실시예에 있어서, 상기 문턱 전압 분포의 최대값을 검색하는 단계는, 제1 전압을 기준으로 독출하여 상기 문턱 전압 분포에서 패스된 셀의 A 개수를 카운트하는 단계; 상기 제1 전압에서 소정의 전압만큼을 차감하여 제2 전압을 설정하는 단계; 상기 제2 전압을 기준으로 독출하여 상기 문턱 전압 분포에서 패스된 셀의 B 개수를 카운트하는 단계; 및 상기 A 개수 및 B 개수를 비교하여 상기 문턱 전압 분포의 최대값을 검색하는 단계를 포함한다.
실시예에 있어서, 상기 읽기 전압 레벨을 설정하는 단계는, 상기 더미 영역의 제1 문턱 전압 분포의 제1 최대값과 이웃하는 제2 문턱 전압 분포의 제2 최대값을 검색하는 단계를 포함한다.
실시예에 있어서, 상기 제1 및 제2 최대값을 고려하여 임의적으로 상기 읽기 전압 레벨로 설정하는 단계를 더 포함한다.
실시예에 있어서, 상기 제1 및 제2 최대값의 평균값을 상기 읽기 전압 레벨로 설정하는 단계를 더 포함한다.
실시예에 있어서, 상기 불휘발성 메모리 장치는 복수의 데이터 블록과 스페어 블록을 포함하되, 상기 스페어 블록은 상기 레퍼런스 데이터를 저장한다.
실시예에 있어서, 상기 불휘발성 메모리 장치는 낸드 플래시 메모리를 포함한다.
본 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치의 읽기 방법은 ECC 블록을 이용하여 상기 불휘발성 메모리 장치의 데이터를 수정하는 단계; 상기 데이터가 상기 ECC 블록에 의하여 수정되지 않는 경우, 복수의 메모리 셀에 저장된 레퍼런스 데이터를 읽고 상기 복수의 메모리 셀의 문턱 전압 분포를 알아내는 단계; 및 상기 문턱 전압 분포를 통해 상기 불휘발성 메모리 장치의 읽기 전압 레벨을 조절하는 단계를 포함한다.
실시예에 있어서, 상기 복수의 데이터 블록들 중 기입 가능한 블록이 있는가를 판별하는 단계를 더 포함한다.
실시예에 있어서, 상기 판별 결과 기입 가능한 블록이 있는 경우, 상기 블록에 상기 데이터를 리프레쉬하는 단계를 더 포함한다.
본 발명은 테일 비트가 있어도 변경된 읽기 전압의 레벨(ARL)을 설정할 수 있고, 블록마다 최적화된 읽기 전압 레벨을 설정할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명한다.
도 1a 및 도 1b은 본 발명에 따른 메모리 시스템(10)을 보여주는 블록도이다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 메모리 시스템(10)은 플래시 메모리 장치(100)와 메모리 컨트롤러(또는 플래시 컨트롤러)(200)를 포함한다.
도 1a에 도시된 컨트롤 로직(150)은 읽기 전압 조절부(ARL;151)를 포함하고, 도 1b에 도시된 메모리 컨트롤러(200)는 읽기 전압 조절부(ARL;210)를 포함한다. 즉, 도 1a에 도시된 메모리 시스템(10)은 컨트롤 로직(150) 내 읽기 전압 조절부(151)에 의하여 읽기 전압 레벨이 조절되고, 도 1b에 도시된 메모리 시스템(10)은 메모리 컨트롤러(200) 내 읽기 전압 조절부(210)에 의하여 읽기 전압 레벨이 조절된다. 이하, 도 1a와 도 1b에서 읽기 전압 조절부를 제외하면 모두 동일하다. 따라서, 중복되는 설명은 생략하고, 도 1a에 도시된 구성요소에 대해서만 설명된다.
예시적인 실시한 예들에 있어서, 플래시 메모리 장치(100)는 낸드 플래시 메모리 장치일 것이다. 하지만, 본 발명이 여기에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
계속해서 도 1a을 참조하면, 플래시 메모리 장치(100)는 M-비트 데이터 정보(M은 1 또는 그보다 큰 정수)를 저장하기 위한 메모리 셀 어레이(110)를 포함한다. 메모리 셀 어레이(110)는 복수의 영역들로 구분될 수 있다. 그러한 영역들은 일반 데이터를 저장하는 데이터 영역과 스페어 영역을 포함할 것이다. 메모리 셀 어레이(110)의 영역들 각각은 복수의 메모리 블록들로 구성될 것이다. 메모리 블록의 구성은 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있으며, 그것에 대한 설명은 그러므로 생략될 것이다.
본 발명에 따른 플래시 메모리 장치(100)는 페이지 버퍼 회로(120), 디코더 회로(130), 전압 발생 회로(140), 제어 회로(150), 그리고 입출력 인터페이스 회로(160)를 더 포함한다. 페이지 버퍼 회로(120)는 제어 회로(150)의 제어에 따라 메모리 셀 어레이(110)로부터/에 데이터를 읽도록/프로그램하도록 구성될 것이다. 디코더 회로(130)는 제어 회로(150)에 의해서 제어되며, 메모리 셀 어레이(110)의 메모리 블록을 선택하도록 그리고 선택된 메모리 블록의 워드 라인을 선택하도록 구성될 것이다. 선택된 워드 라인은 전압 발생 회로(140)로부터의 워드 라인 전압으로 구동될 것이다. 전압 발생 회로(140)는 제어 회로(150)에 의해서 제어되며, 메모리 셀 어레이(110)에 공급될 워드 라인 전압(예를 들면, 읽기 전압, 프로그램 전압, 패스 전압, 검증 전압, 등)을 발생하도록 구성될 것이다. 특히, 전압 발생 회로(140)는 상태들을 구별하는 데 필요한 읽기 전압을 가변적으로 발생하는 읽기 전압 발생기(141)를 포함할 것이다. 읽기 전압 발생기(141)는 제어 회로(150)의 제어에 따라 정해진 감소분/증가분만큼 순차적으로 감소/증가하도록 읽기 전압을 발생할 것이다. 제어 회로(150)는 플래시 메모리 장치(100)의 전반적인 동작을 제어하도록 구성될 것이다.
계속해서 도 1a을 참조하면, 본 발명에 따른 메모리 컨트롤러(200)는 외부(예를 들면, 호스트)로부터의 요청에 응답하여 플래시 메모리 장치(110)를 제어하도록 구성될 것이다. 비록 도면에는 도시되지 않았지만, 메모리 컨트롤러(200)는 중앙처리장치 또는 마이크로프로세서와 같은 프로세싱 유니트, ECC, 버퍼 메모리, 등을 포함하며, 이는 이 분야에 잘 알려져 있다.
예시적인 실시예에 있어서, 본 발명의 플래시 메모리 장치(100)는 기준 블록(111)에 프로그램될 데이터 패턴을 저장하기 위한 데이터 패턴 저장 회로(170)를 더 포함할 수 있다. 데이터 패턴 저장 회로(170)는 메모리 셀 어레이(110)의 데이 터 영역 혹은 스페어 영역에 프로그램될 데이터 패턴을 저장할 것이다. 데이터 패턴 저장 회로(170)는 롬(ROM), 에스램(SRAM)으로 구성된 레지스터 등으로 구현될 수 있다. 에스램과 같은 레지스터로 데이터 패턴 저장 회로(170)가 구현되는 경우, 바람직하게, 데이터 패턴은 메모리 셀 어레이(110)에 저장될 수 있다. 이때, 메모리 셀 어레이(110)에 저장된 데이터 패턴은 필요시 데이터 패턴 저장 회로(170)로 로드될 수 있다. 하지만, 데이터 패턴 저장 회로(170)는 플래시 메모리 장치(100) 대신에 메모리 컨트롤러(200) 내에 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 따라서, 본 발명은 레퍼런스 데이터에 따른 문턱 전압 분포의 최대값을 검색하고, 검색 결과에 따라 새로운 읽기 전압 레벨을 설정할 수 있다.
도 2는 도 1에 도시된 메모리의 독출방법을 도시한 순서도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 메모리의 독출방법은 본 발명에 따른 메모리(110)를 독출하는 단계(S11), ECC 블록을 이용하여 상기 독출된 데이터를 수정하고, ECC 블록으로 수정될 수 없는 데이터가 있는지 판별하는 단계(S12), 판별 결과를 바탕으로, ECC 블록을 이용하여 상기 독출된 데이터를 수정가능하면 독출 데이터를 출력한 후 종료하고, 그렇지 않은 경우 변경된 읽기 전압 레벨(ARL)을 설정하는 단계(S13), 메모리(110)에 빈 블록이 있는지 확인하는 단계(S14), 그리고 메모리(110)에 빈 블록이 있는 경우 리프레쉬(즉, 재프로그래밍) 동작을 실행하는 단계(S15)를 포함한다.
도 3은 본 발명의 실시예에 따른 새로운 읽기 전압 레벨을 도시한 그래프이 다.
도 1에 도시된 예시적인 플래시 메모리 장치(100)는 M-비트 데이터 정보(M은 1 또는 그보다 큰 정수)를 저장하기 위한 메모리 셀 어레이(110)를 포함한다.
예를 들면, 하나의 메모리 셀이 2bit를 저장한다고 가정하면, 본 발명에 따른 메모리 셀은 4개의 문턱 전압 분포(제1 및 제4 문턱 전압 분포)로 분포될 수 있다. 새로운 읽기 전압 레벨을 검색하기 위하여 먼저, 각각의 문턱 전압 분포의 최대값을 검색한다. 그리고, 이웃하는 문턱 전압 분포의 최대값 간의 중간값을 새로운 읽기 전압 레벨로 설정할 수 있다. 또는, 이웃하는 문턱 전압 분포의 최대값을 고려하여 새로운 읽기 전압 레벨을 임의적으로 설정할 수 있다. 또한, 종래의 문턱 전압 분포의 최대값으로부터 여러 원인들의 스트레스로 인하여 변화된 문턱 전압 분포의 최대값 간의 변위를 계산하여 종래의 읽기 전압 레벨로부터 상기 변위를 차감한 것을 새로운 읽기 전압 레벨로 설정할 수 있다.
도 3을 참조하면, 제1 문턱 전압 분포(P1)은 제1 프로그램된 상태이고, 제2 문턱 전압 분포(P2)는 제2 프로그램된 상태이다. 제1 및 제2 문턱 전압 분포(P1,P2)는 여러 원인들의 스트레스 등에 의하여 일부의 메모리 셀들의 문턱전압이 낮아지는 현상이 발생할 수 있다. 즉, 메모리 셀들 중 문턱 전압이 낮아지면 테일 비트(tail bit)가 발생될 수 있다. 따라서, 본 발명의 실시예에 따른 독출 방법은 제1 및 제2 문턱 전압 분포(P1,P2)의 최대값을 검색하고, 두 개의 최대값의 평균값을 새로운 읽기 전압 레벨로 설정할 수 있다. 예를 들면, 제1 문턱 전압 분포(P1)의 최대값에 해당하는 문턱전압을 V1라고 하고, 제2 문턱 전압 분포(P2)의 최대값에 해당하는 문턱전압을 V2라고 하면, 변경된 읽기 전압 레벨(ARL)은 V1과 V2의 평균값으로 설정할 수 있다. 또한, 변경된 읽기 전압 레벨(ARL)은 V1과 V2를 고려하여 임의적으로 설정할 수 있다.
일반적으로, 플래시 메모리는 테일 비트로 인한 에러를 ECC(Error Correction Code) 블록을 이용하여 수정할 수 있다. 그러나, ECC(Error Correction Code) 블록에 의하여 수정할 수 없는 경우, 본 발명은 변경된 읽기 전압 레벨(ARL : Adapted Read voltage Level)을 적용하여 상기 에러를 해결할 수 있다.
하나의 문턱 전압 분포에 대한 최대값을 검색하는 방법에 관하여 도 4a 내지 도 5c에서 상세히 설명된다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 문턱 전압 분포에 대한 최대값을 도시한 그래프이고, 도 5a 내지 도 5c는 도 4a 및 도 4b에 도시된 최대값을 검색하는 방법을 도시한 순서도이다.
도 4a 및 도 4b를 참조하면, 도 4a는 여러 원인들의 스트레스 등에 의하여 일부의 메모리 셀들의 문턱전압이 낮아지거나 도 4b와 같이 높아지는 현상이 발생할 수 있다. 즉, 도 4a는 V0 전압을 기준으로 문턱 전압 분포(ST1)가 왼쪽으로 이동한 그래프이고, 도 4b는 V0 전압을 기준으로 문턱 전압 분포(ST2)가 오른쪽으로 이동한 그래프이다.
도 4a 및 도 4b에 도시된 그래프의 X축은 문턱 전압 혹은 그에 대응하는 전류를 의미하고, Y축은 메모리 셀의 개수를 의미한다. 읽기 전압(V0 내지 V4)를 기준으로 오른쪽이 데이터 '0'에 해당하고, 왼쪽이 데이터 '1'에 해당한다. 또한, V0 내지 V4 전압들 각각은 ΔV만큼의 전압차를 가진다.
도 5a에 도시된 순서도는 초기 전압(V0)를 기준으로 문턱 전압 분포가 왼쪽으로 이동했는지 오른쪽으로 이동했는지를 판별할 수 있다. 도 5b에 도시된 순서도는 초기 전압(V0)를 기준으로 문턱 전압 분포가 왼쪽으로 이동하는 경우 문턱 전압 분포(ST1)의 최대값을 검색하는 방법을 나타낸다. 도 5c에 도시된 순서도는 초기 전압(V0)를 기준으로 문턱 전압 분포가 오른쪽으로 이동하는 경우 문턱 전압 분포(ST2)의 최대값을 검색하는 방법을 나타낸다.
도 4a 내지 도 5a를 참조하면, 초기 읽기 전압 레벨(V0)은 종래의 문턱 전압 분포의 최대값에 해당하는 문턱 전압이다. 또는, 초기 읽기 전압 레벨(V0)은 임의로 설정될 수 있다. 본 발명에 따른 문턱 전압 분포의 최대값을 검색하는 방법은 초기 읽기 전압(V0)을 설정하고, 독출 동작을 실행할 것이다(S21). 초기 읽기 전압(V0)을 기준으로 패스(pass)된 메모리 셀들의 개수를 카운트할 것이다. 초기 읽기 전압(V0)을 기준으로 데이터 '0'를 카운트하여 C0에 저장할 것이다(S22). 제1 읽기 전압(V1)을 기준으로 패스(pass)된 메모리 셀들의 개수를 카운트할 것이다. 제1 읽기 전압(V1)을 기준으로 데이터 '0'를 카운트하여 C1에 저장할 것이다(S24). C1에서 C0를 차감하여 ΔC1에 저장할 것이다(S25). 읽기 전압의 레벨을 ΔV만큼 왼쪽으로 이동하여 읽기 전압의 레벨을 제2 읽기 전압(V2)으로 설정하고, 제2 읽기 전압(V2)을 기준으로 독출 동작을 수행할 것이다(S26). 제2 읽기 전압(V2)을 기준으로 패스(pass)된 메모리 셀들의 개수를 카운트할 것이다. 제2 읽기 전압(V2)을 기준으로 데이터 '0'를 카운트하여 C2에 저장할 것이다(S27). C2에서 C1를 차감하 여 ΔC2에 저장할 것이다(S28).
ΔC1에서 ΔC2를 차감하여 '0'과 비교한다. 즉, ΔC1이 ΔC2보다 크다면, 문턱 전압 분포는 도 4b에 도시된 바와 같이, 오른쪽으로 이동한 것이고, ΔC1이 ΔC2보다 작다면, 문턱 전압 분포는 도 4a에 도시된 바와 같이, 왼쪽으로 이동한 것이다. ΔC1이 ΔC2보다 크다면, A단계를 실행하고, ΔC1이 ΔC2보다 작다면, B단계를 실행한다. 따라서, ΔC1이 ΔC2보다 크다면, 읽기 전압은 오른쪽으로 ΔV만큼씩 이동하면서 문턱 전압 분포의 최대값을 검색하고, ΔC1이 ΔC2보다 작다면, 읽기 전압은 왼쪽으로 ΔV만큼씩 이동하면서 문턱 전압 분포의 최대값을 검색할 것이다.
도 4a 및 도 5b를 참조하면, 문턱 전압 분포가 왼쪽으로 이동했다고 가정하면, 읽기 전압(Vn)을 ΔV만큼 왼쪽으로 이동하고, n을 1만큼 증가시킬 것이다(S31). 현단계의 읽기 전압(Vn)을 기준으로 독출 동작을 수행할 것이다(S32). 현단계의 읽기 전압(Vn)을 기준으로 패스(pass)된 메모리 셀들의 개수를 카운트할 것이다. 현단계의 읽기 전압(Vn)을 기준으로 데이터 '0'를 카운트하여 Cn에 저장하고, Cn에서 Cn-1를 차감하여 ΔCn에 저장할 것이다(S33). ΔCn에서 ΔCn-1를 차감하여 '0'과 비교할 것이다. 즉, ΔCn이 ΔCn-1보다 크다면, S31 단계를 반복할 것이다. ΔCn이 ΔCn-1보다 작다면, Vn-1이 문턱 전압 분포의 최대값에 해당할 것이다. 따라서, Vn-1에 ΔV을 합산할 것이다(S35). 따라서, 새로운 읽기 전압 레벨(Rn)은 종전의 읽기 전압 레벨(Rn')에서 V0에서 Vn을 차를 차감하여 계산될 것이다(S36).
도 4b 및 도 5c를 참조하면, 문턱 전압 분포가 오른쪽으로 이동했다고 가정 하면, 읽기 전압(Vn)을 ΔV만큼 오른쪽으로 이동하고, n을 1만큼 증가시킬 것이다(S41). 현단계의 읽기 전압(Vn)을 기준으로 독출 동작을 수행할 것이다(S42). 현단계의 읽기 전압(Vn)을 기준으로 페일(fail)된 메모리 셀들의 개수를 카운트할 것이다. 현단계의 읽기 전압(Vn)을 기준으로 데이터 '1'를 카운트하여 Cn에 저장하고, Cn에서 Cn-1를 차감하여 ΔCn에 저장할 것이다(S43).
ΔCn에서 ΔCn-1를 차감하여 '0'과 비교할 것이다. 즉, ΔCn이 ΔCn-1보다 크다면, S41 단계를 반복할 것이다. ΔCn이 ΔCn-1보다 작다면, Vn+1이 문턱 전압 분포의 최대값에 해당할 것이다. 따라서, Vn-1에 ΔV을 합산할 것이다(S45). 따라서, 새로운 읽기 전압 레벨(Rn)은 종전의 읽기 전압 레벨(Rn')에서 V0에서 Vn을 차를 차감하여 계산될 것이다(S46).
본 발명의 실시예에 따른 스테이트의 최대값을 검색하는 방법은 도 1a에 도시된 읽기 전압 조절부(151)에 의하여 내부 명령어를 통하여 구현될 수 있다. 또한, 도 1b에 도시된 메모리 컨트롤러(200)에 포함된 읽기 전압 조절부(210)에 의하여 구현될 수 있다.
본 발명은 테일 비트가 발생하더라도 변경된 읽기 전압의 레벨(ARL)을 설정할 수 있다. 또한, 본 발명은 변경된 읽기 전압의 레벨을 설정하기 위하여 레퍼런스 데이터를 저장하는 더미 셀을 이용하거나 정상 메모리 셀을 이용할 수 있다. 그리고, 본 발명은 각 블록마다 최적화된 읽기 전압 레벨을 설정할 수 있다.
도 6은 본 발명의 실시예에 따른 레퍼런스 워드라인을 포함하는 스트링 셀을 도시한 회로도이고, 도 7은 도 6에 도시된 레퍼런스 워드라인을 포함하는 메모리 셀 어레이를 도시한 블록도이고, 도 8은 도 7에 도시된 블록을 포함하는 플레인을 도시한 블록도이다.
도 6을 참조하면, 짝수 셀 스트링(BLe) 및 홀수 셀 스트링(BLo) 각각은 레퍼런스 워드라인(Reference Wordline)을 포함할 것이다. 레퍼런스 워드라인은 더미 셀(Dummy Cell)로 구현될 수 있을 것이다. 또는 추가적인 정상 셀로 구현될 수 있을 것이다.
도 6 내지 도 8을 참조하면, 상기 레퍼런스 워드라인은 데이터 블록에 각각 포함될 수 있고, 또한 특정의 블록(예를 들면, 기준 블록)에만 포함될 수 있을 것이다. 레퍼런스 워드라인에는 미리 결정된 데이터(즉, 레퍼런스 데이터)가 입력될 것이다. 또한, 스레어 블록에 레퍼런스 데이터가 저장될 수 있을 것이다.
레퍼런스 워드라인에 입력된 데이터를 독출하면 다른 정상 블록 또는 다른 정상 메모리 셀의 문턱 전압 분포를 예측할 수 있을 것이다. 따라서, 더미 워드라인에 입력된 데이터가 독출되는 경우 기존의 읽기 전압 레벨에서 에러가 발생되면 본 발명에 따른 메모리 시스템은 변경된 읽기 전압 레벨을 설정할 것이다. 본 발명에 따른 메모리 시스템은 변경된 읽기 전압 레벨로 모든 메모리 어레이의 데이터를 독출할 것이다.
도 8을 참조하면, 본 발명의 실시예에 따른 메모리 셀 어레이(110)는 복수의 플레인(Plane)을 포함할 것이다. 복수의 플레인들 각각은 복수의 블록들을 포함하고, 그것들 중 적어도 하나는 레퍼런스 데이터를 포함할 것이다.
도 9은 일반적인 플래시 메모리의 독출 명령어와 독출과정을 도시한 순서도 이다. 도 9을 참조하면, 일반적인 플래시 메모리의 독출과정은 제1 싸이클에서 '00h' 명령어를 입력하는 단계(S51), 플래시 메모리 어레이의 어드레스를 입력하는 단계(S52), 제2 싸이클에서 '30h' 명령어를 입력하는 단계(S53), 그리고 독출 동작을 실행하는 단계(S54)를 포함할 것이다.
도 10은 본 발명의 제2 실시예에 따른 독출 명령어 및 독출과정을 도시한 순서도이다. 도 1a 및 도 10를 참조하면, 메모리 컨트롤러(200)는 제1 싸이클에서 '00h' 명령어를 메모리 장치(100)에 입력할 것이다(S61). 메모리 컨트롤러(200)는 어드레스를 메모리 장치(100)에 입력할 것이다(S62). 메모리 컨트롤러(200)는 제2 싸이클에서 '31h' 명령어를 메모리 장치(100)에 입력할 것이다(S63). 예시적으로, '31h' 명령어는 메모리 장치(100)에 의하여 변경된 읽기 전압 레벨을 설정하는 명령어이다. 메모리 장치(100)는 레퍼런스 데이터에 대응하는 문턱 전압 분포의 최대값을 검색하고, 검색 결과에 따라 변경된 읽기 전압을 설정할 것이다(S64). 그리고, 메모리 장치(100)는 변경된 읽기 전압을 기준으로 독출 동작을 수행할 것이다(S65). 즉, S61 내지 S63 단계는 메모리 컨트롤러(200)에 의하여 수행되고, S64 및 S65 단계는 메모리 장치(100)에 의하여 수행될 것이다.
본 발명의 실시예에 따른 플래시 메모리의 독출과정은 별도의 독출 명령어(Read command)인 '31h'이 입력되는 경우, 새로운 읽기 전압 레벨을 설정하여 독출 동작을 실행할 것이다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불 휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그 리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다. 본 발명에 따른 메모리 시스템을 포함한 컴퓨팅 시스템이 도 11에 개략적으로 도시되어 있다. 본 발명에 따른 컴퓨팅 시스템(300)은 버스(370)에 전기적으로 연결된 중앙처리장치(330), 사용자 인터페이스(340), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(320), 메모리 제어기(310), 그리고 플래시 메모리 장치(360)를 포함한다. 메모리 제어기(310)는 플래시 메모리 장치(360)를 제어한다. 플래시 메모리 장치(360)에는 중앙처리장치(330)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(310)를 통해 저장될 것이다. 본 발명에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(350)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 제어기(310)와 플래시 메모리 장치(360)는, 예를 들면, 데이터를 저장하는 데 불 휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 예시적인 SSD가 미국특허공개번호 제2006-0152981호에 게재되어 있으며, 이 분야의 레퍼런스로 포함된다. 또는, 메모리 제어기(310)와 플래시 메모리 장치(360)는 데이터를 저장하는 데 불휘발성 메모리를 메모리 카드를 구성할 수 있다.
도 12은 본 발명의 다른 예시적인 실시예들에 따른 메모리 기반 저장 장치를 보여주는 블록도이다.
도 12에 도시된 메모리 기반 저장 장치(400)는 메모리(411)와 메모리 제어기(412)가 카드(410)를 구성하도록 구현된다. 예를 들면, 카드(410)는 플래시 메모리 카드와 같은 메모리 카드일 수 있다. 즉, 카드(410)는 디지털, 카메라, 개인 컴퓨터 등과 같은 전자 장치를 사용하기 위한 어떤 산업 표준을 만족하는 카드일 수 있다. 메모리 제어기(412)가 카드(410)에 의해 또는 호스트(420)으로부터 수신된 제어 신호들에 기초하여 메모리(411)를 제어할 수 있다는 것이 이해될 것이다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1a 및 도 1b은 본 발명에 따른 메모리 시스템(10)을 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리의 독출방법을 도시한 순서도이다.
도 3은 본 발명의 실시예에 따른 새로운 읽기 전압 레벨을 도시한 그래프이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 문턱 전압 분포에 대한 최대값을 도시한 그래프이다.
도 5a 내지 도 5c는 도 4a 및 도 4b에 도시된 최대값을 검색하는 방법을 도시한 순서도이다.
도 6은 본 발명의 실시예에 따른 레퍼런스 워드라인을 포함하는 스트링 셀을 도시한 회로도이다.
도 7은 도 6에 도시된 레퍼런스 워드라인을 포함하는 메모리 셀 어레이를 도시한 블록도이다.
도 8은 도 7에 도시된 블록을 포함하는 플레인을 도시한 블록도이다.
도 9은 일반적인 플래시 메모리의 독출 명령어와 독출과정을 도시한 순서도이다.
도 10은 본 발명의 제2 실시예에 따른 독출 명령어 및 독출과정을 도시한 순서도이다.
도 11은 본 발명에 따른 메모리 시스템을 포함한 컴퓨팅 시스템을 도시한 블 록도이다.
도 12은 본 발명의 다른 예시적인 실시예들에 따른 메모리 기반 저장 장치를 보여주는 블록도이다.

Claims (13)

  1. 불휘발성 메모리 장치의 읽기 방법에 있어서:
    레퍼런스 데이터를 복수의 메모리 셀에 저장하는 단계;
    상기 레퍼런스 데이터를 읽고 상기 복수의 메모리 셀의 문턱 전압 분포를 알아내는 단계; 및
    상기 문턱 전압 분포를 통해 상기 불휘발성 메모리 장치의 읽기 전압 레벨을 조절하는 단계를 포함하는 읽기 방법.
  2. 제 1 항에 있어서,
    상기 불휘발성 메모리 장치는 메인 데이터를 저장하는 메인 영역과 상기 레퍼런스 데이터를 저장하기 위한 더미 영역을 갖고, 상기 조절된 읽기 전압 레벨을 사용하여 상기 메인 영역에 저장된 메인 데이터를 읽는 단계를 더 포함하는 읽기 방법.
  3. 제 1 항에 있어서,
    상기 더미 영역은 상기 레퍼런스 데이터를 저장하는 읽기 방법.
  4. 제 3 항에 있어서,
    상기 문턱 전압 분포를 알아내는 단계는,
    상기 레퍼런스 데이터를 저장하는 상기 더미 영역의 문턱 전압 분포의 최대값을 검색하는 단계; 및
    상기 검색한 결과를 바탕으로 상기 읽기 전압 레벨을 설정하는 단계를 포함하는 읽기 방법.
  5. 제 4 항에 있어서,
    상기 문턱 전압 분포의 최대값을 검색하는 단계는,
    제1 전압을 기준으로 독출하여 상기 문턱 전압 분포에서 패스된 셀의 A 개수를 카운트하는 단계;
    상기 제1 전압에서 소정의 전압만큼을 차감하여 제2 전압을 설정하는 단계;
    상기 제2 전압을 기준으로 독출하여 상기 문턱 전압 분포에서 패스된 셀의 B 개수를 카운트하는 단계; 및
    상기 A 개수 및 B 개수를 비교하여 상기 문턱 전압 분포의 최대값을 검색하는 단계를 포함하는 읽기 방법.
  6. 제 4 항에 있어서,
    상기 읽기 전압 레벨을 설정하는 단계는,
    상기 더미 영역의 제1 문턱 전압 분포의 제1 최대값과 이웃하는 제2 문턱 전압 분포의 제2 최대값을 검색하는 단계를 포함하는 읽기 방법.
  7. 제 6 항에 있어서,
    상기 제1 및 제2 최대값을 고려하여 임의적으로 상기 읽기 전압 레벨로 설정하는 단계를 더 포함하는 읽기 방법.
  8. 제 6 항에 있어서,
    상기 제1 및 제2 최대값의 평균값을 상기 읽기 전압 레벨로 설정하는 단계를 더 포함하는 읽기 방법.
  9. 제 1 항에 있어서,
    상기 불휘발성 메모리 장치는 복수의 데이터 블록과 스페어 블록을 포함하되, 상기 스페어 블록은 상기 레퍼런스 데이터를 저장하는 읽기 방법.
  10. 제 1 항에 있어서,
    상기 불휘발성 메모리 장치는 낸드 플래시 메모리를 포함하는 읽기 방법.
  11. 불휘발성 메모리 장치의 읽기 방법에 있어서:
    ECC 블록을 이용하여 상기 불휘발성 메모리 장치의 데이터를 수정하는 단계;
    상기 데이터가 상기 ECC 블록에 의하여 수정되지 않는 경우, 복수의 메모리 셀에 저장된 레퍼런스 데이터를 읽고 상기 복수의 메모리 셀의 문턱 전압 분포를 알아내는 단계; 및
    상기 문턱 전압 분포를 통해 상기 불휘발성 메모리 장치의 읽기 전압 레벨을 조절하는 단계를 포함하는 읽기 방법.
  12. 제 11 항에 있어서,
    상기 복수의 데이터 블록들 중 기입 가능한 블록이 있는가를 판별하는 단계를 더 포함하는 읽기 방법.
  13. 제 12 항에 있어서,
    상기 판별 결과 기입 가능한 블록이 있는 경우, 상기 블록에 상기 데이터를 리프레쉬하는 단계를 더 포함하는 읽기 방법.
KR1020080071758A 2008-07-23 2008-07-23 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법 KR101391362B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080071758A KR101391362B1 (ko) 2008-07-23 2008-07-23 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
US12/490,896 US8125827B2 (en) 2008-07-23 2009-06-24 Flash memory systems and operating methods using adaptive read voltage levels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071758A KR101391362B1 (ko) 2008-07-23 2008-07-23 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법

Publications (2)

Publication Number Publication Date
KR20100010746A true KR20100010746A (ko) 2010-02-02
KR101391362B1 KR101391362B1 (ko) 2014-05-07

Family

ID=41568529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071758A KR101391362B1 (ko) 2008-07-23 2008-07-23 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법

Country Status (2)

Country Link
US (1) US8125827B2 (ko)
KR (1) KR101391362B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013166200A1 (en) * 2012-05-04 2013-11-07 Lsi Corporation Zero-one balance management in a solid-state disk controller
KR20140014547A (ko) * 2012-07-24 2014-02-06 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 독출 전압 결정 방법
KR20140020041A (ko) * 2012-08-07 2014-02-18 삼성전자주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
US8719663B2 (en) 2010-12-12 2014-05-06 Lsi Corporation Cross-decoding for non-volatile storage
US8856431B2 (en) 2012-08-02 2014-10-07 Lsi Corporation Mixed granularity higher-level redundancy for non-volatile memory
US8856611B2 (en) 2012-08-04 2014-10-07 Lsi Corporation Soft-decision compensation for flash channel variation
US8935595B2 (en) 2010-03-12 2015-01-13 Lsi Corporation LDPC erasure decoding for flash memories
KR101491691B1 (ko) * 2013-11-26 2015-02-09 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법
KR101540795B1 (ko) * 2013-02-28 2015-07-30 실리콘 모션 인코포레이티드 임계 전압 분포에 따라 플래시 메모리에 저장된 데이터를 판독하는 방법과, 이를 위한 메모리 컨트롤러 및 시스템
US9239754B2 (en) 2012-08-04 2016-01-19 Seagate Technology Llc Single read based soft-decision decoding of non-volatile memory
US9330775B2 (en) 2013-01-14 2016-05-03 Samsung Electronics Co., Ltd. Flash memory, flash memory system and operating method of the same
KR20160108656A (ko) * 2015-03-04 2016-09-20 에스케이하이닉스 주식회사 반도체 장치
KR20190102599A (ko) * 2018-02-26 2019-09-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10468097B2 (en) 2016-06-20 2019-11-05 SK Hynix Inc. Data storage device and operating method of determining appropriateness of a read bias

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455142B (zh) * 2010-04-08 2014-10-01 Silicon Motion Inc 快閃記憶體之資料讀取的方法以及資料儲存裝置
US9570162B2 (en) * 2010-04-08 2017-02-14 Silicon Motion, Inc. Data read method for flash memory
KR101085724B1 (ko) * 2010-05-10 2011-11-21 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8310877B2 (en) 2011-01-06 2012-11-13 Freescale Semiconductor, Inc. Read conditions for a non-volatile memory (NVM)
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8631288B2 (en) * 2011-03-14 2014-01-14 Micron Technology, Inc. Methods, devices, and systems for data sensing in a memory system
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
KR101858560B1 (ko) 2011-11-24 2018-05-18 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법과 상기 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US8605502B1 (en) 2012-05-22 2013-12-10 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8811076B2 (en) 2012-07-30 2014-08-19 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8874992B2 (en) 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
US9036417B2 (en) 2012-09-06 2015-05-19 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
US8972826B2 (en) 2012-10-24 2015-03-03 Western Digital Technologies, Inc. Adaptive error correction codes for data storage systems
KR102038408B1 (ko) * 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
US8942037B2 (en) 2012-10-31 2015-01-27 Lsi Corporation Threshold acquisition and adaption in NAND flash memory
US9021339B2 (en) * 2012-11-29 2015-04-28 Western Digital Technologies, Inc. Data reliability schemes for data storage systems
US9059736B2 (en) 2012-12-03 2015-06-16 Western Digital Technologies, Inc. Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme
US9025374B2 (en) 2012-12-13 2015-05-05 Sandisk Technologies Inc. System and method to update read voltages in a non-volatile memory in response to tracking data
US9214963B1 (en) 2012-12-21 2015-12-15 Western Digital Technologies, Inc. Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system
US9349489B2 (en) 2013-01-11 2016-05-24 Sandisk Technologies Inc. Systems and methods to update reference voltages in response to data retention in non-volatile memory
US9070479B2 (en) 2013-01-21 2015-06-30 Sandisk Technologies Inc. Systems and methods of updating read voltages
US8898549B2 (en) 2013-02-12 2014-11-25 Seagate Technology Llc Statistical adaptive error correction for a flash memory
US9318215B2 (en) 2013-02-14 2016-04-19 Sandisk Technologies Inc. Systems and methods to update reference voltages of non-volatile memory
US8913438B2 (en) 2013-02-20 2014-12-16 Seagate Technology Llc Adaptive architecture in a channel detector for NAND flash channels
US9195587B2 (en) * 2013-03-07 2015-11-24 Sandisk Technologies Inc. Enhanced dynamic read process with single-level cell segmentation
US9007842B2 (en) 2013-03-12 2015-04-14 Seagate Technology Llc Retention detection and/or channel tracking policy in a flash memory based storage system
US9530515B2 (en) 2013-03-13 2016-12-27 Sandisk Technologies Llc Determining read voltages for reading memory
US9367389B2 (en) 2013-03-14 2016-06-14 Seagate Technology Llc Recovery strategy that reduces errors misidentified as reliable
US10795765B2 (en) 2014-07-22 2020-10-06 Ngd Systems, Inc. SSD for long term data retention
US10216572B2 (en) * 2014-07-22 2019-02-26 Ngd Systems, Inc. Flash channel calibration with multiple lookup tables
US20210255927A1 (en) * 2014-08-07 2021-08-19 Pure Storage, Inc. Granular Voltage Tuning
US9535786B2 (en) * 2015-02-09 2017-01-03 HGST Netherlands B.V. Adaptive targeting of read levels in storage devices
JP6545631B2 (ja) * 2016-03-02 2019-07-17 東芝メモリ株式会社 不揮発性半導体記憶装置
TWI640008B (zh) * 2017-09-26 2018-11-01 大陸商深圳大心電子科技有限公司 資料讀取方法以及儲存控制器
CN109840047A (zh) 2017-11-27 2019-06-04 华为技术有限公司 一种降低读延时的方法及装置
KR102470726B1 (ko) * 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
KR20200099441A (ko) * 2019-02-14 2020-08-24 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11177014B1 (en) * 2020-10-28 2021-11-16 Micron Technology, Inc. Global-local read calibration
KR20220080790A (ko) 2020-12-07 2022-06-15 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4079458B2 (ja) 1995-02-27 2008-04-23 富士通株式会社 多値データ記憶再生方法及び多値データ記憶再生装置
KR970076866A (ko) 1996-05-28 1997-12-12 김광호 이이피롬(eeprom)의 독출용 바이어스 전압 발생 장치
KR100550790B1 (ko) 2003-03-07 2006-02-08 주식회사 하이닉스반도체 플래시 메모리용 드레인 펌프
JP2005196886A (ja) 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 多値記憶不揮発性メモリ装置
JP2006114078A (ja) 2004-10-12 2006-04-27 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
KR100621631B1 (ko) * 2005-01-11 2006-09-13 삼성전자주식회사 반도체 디스크 제어 장치
KR100830580B1 (ko) 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US7545681B2 (en) * 2006-11-27 2009-06-09 Sandisk Corporation Segmented bitscan for verification of programming
KR100885914B1 (ko) 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8935595B2 (en) 2010-03-12 2015-01-13 Lsi Corporation LDPC erasure decoding for flash memories
US8719663B2 (en) 2010-12-12 2014-05-06 Lsi Corporation Cross-decoding for non-volatile storage
US9430154B2 (en) 2012-05-04 2016-08-30 Seagate Technology Llc Zero-one balance management in a solid-state disk controller
WO2013166200A1 (en) * 2012-05-04 2013-11-07 Lsi Corporation Zero-one balance management in a solid-state disk controller
US8839073B2 (en) 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
US10002046B2 (en) 2012-05-04 2018-06-19 Seagate Technology Llc Zero-one balance management in a solid-state disk controller
KR20140014547A (ko) * 2012-07-24 2014-02-06 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 독출 전압 결정 방법
US8856431B2 (en) 2012-08-02 2014-10-07 Lsi Corporation Mixed granularity higher-level redundancy for non-volatile memory
US8856611B2 (en) 2012-08-04 2014-10-07 Lsi Corporation Soft-decision compensation for flash channel variation
US9239754B2 (en) 2012-08-04 2016-01-19 Seagate Technology Llc Single read based soft-decision decoding of non-volatile memory
KR20140020041A (ko) * 2012-08-07 2014-02-18 삼성전자주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
US9330775B2 (en) 2013-01-14 2016-05-03 Samsung Electronics Co., Ltd. Flash memory, flash memory system and operating method of the same
US9812213B2 (en) 2013-01-14 2017-11-07 Samsung Electronics Co., Ltd. Flash memory, flash memory system and operating method of the same
KR101540795B1 (ko) * 2013-02-28 2015-07-30 실리콘 모션 인코포레이티드 임계 전압 분포에 따라 플래시 메모리에 저장된 데이터를 판독하는 방법과, 이를 위한 메모리 컨트롤러 및 시스템
KR101491691B1 (ko) * 2013-11-26 2015-02-09 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법
KR20160108656A (ko) * 2015-03-04 2016-09-20 에스케이하이닉스 주식회사 반도체 장치
US10468097B2 (en) 2016-06-20 2019-11-05 SK Hynix Inc. Data storage device and operating method of determining appropriateness of a read bias
KR20190102599A (ko) * 2018-02-26 2019-09-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치

Also Published As

Publication number Publication date
US8125827B2 (en) 2012-02-28
KR101391362B1 (ko) 2014-05-07
US20100020611A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
KR101391362B1 (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
US7542350B2 (en) Methods of restoring data in flash memory devices and related flash memory device memory systems
KR100875292B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
US7586790B2 (en) Flash memory device and refresh method
US9230658B2 (en) Method of storing data on a flash memory device
KR101678909B1 (ko) 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
KR20100013187A (ko) 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템
WO2005119695A2 (en) Memory device with user configurable density/performance
US10692580B2 (en) Charge loss failure mitigation
EP2179362B1 (en) Memory system
US8886876B2 (en) Protecting groups of memory cells in a memory device
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
US20100220525A1 (en) Non-volatile memory device and erase and read methods thereof
KR100764748B1 (ko) 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치
US10446258B2 (en) Methods and apparatus for providing redundancy in memory
CN112447242A (zh) 对可用电源的改变的响应

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 6