KR100830580B1 - 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 - Google Patents

플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 Download PDF

Info

Publication number
KR100830580B1
KR100830580B1 KR1020060102379A KR20060102379A KR100830580B1 KR 100830580 B1 KR100830580 B1 KR 100830580B1 KR 1020060102379 A KR1020060102379 A KR 1020060102379A KR 20060102379 A KR20060102379 A KR 20060102379A KR 100830580 B1 KR100830580 B1 KR 100830580B1
Authority
KR
South Korea
Prior art keywords
read
flash memory
memory device
data
voltages
Prior art date
Application number
KR1020060102379A
Other languages
English (en)
Other versions
KR20080035828A (ko
Inventor
박기태
김기남
이영택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060102379A priority Critical patent/KR100830580B1/ko
Priority to US11/616,411 priority patent/US7542350B2/en
Priority to CN2007103061350A priority patent/CN101221813B/zh
Publication of KR20080035828A publication Critical patent/KR20080035828A/ko
Application granted granted Critical
Publication of KR100830580B1 publication Critical patent/KR100830580B1/ko
Priority to US12/428,062 priority patent/US20090207666A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Abstract

여기에는 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 읽기 전압 설정 방법을 제공하며, 이 방법은 산포 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치로부터 페이지 데이터를 각각 읽는 단계와; 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 소거 상태를 나타내는 데이터 비트 수 및 상기 읽혀진 페이지 데이터에 대응하는 산포 읽기 전압으로 이루어진 산포 테이블을 구성하는 단계와; 상기 산포 테이블에 의거하여, 메모리 셀의 가능한 셀 상태들 각각의 최고점을 나타내는 데이터 비트 수에 대응하는 산포 읽기 전압들을 검출하는 단계와; 그리고 상기 검출된 산포 읽기 전압들을 이용하여 새로운 읽기 전압들을 정의하는 단계를 포함한다.

Description

플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원 방법{DATA RESTORE METHOD OF MEMORY SYSTEM INCLUDING FLASH MEMORY DEVICE}
도 1은 일반적인 멀티-레벨 데이터를 저장하는 플래시 메모리 장치의 문턱 전압 분포들을 보여주는 도면;
도 2 및 도 3은 일반적인 멀티-레벨 데이터를 저장하는 플래시 메모리 장치에서 전하 손실로 인한 문턱 전압 분포들의 변화를 보여주는 도면들;
도 4는 본 발명에 따른 메모리 시스템을 개략적으로 보여주는 블록도;
도 5는 도 3에 도시된 레지스터에 저장된 데이터 패턴을 보여주는 도면;
도 6은 본 발명에 따른 메모리 시스템의 데이터 복원 동작을 설명하기 위한 흐름도;
도 7은 본 발명의 다른 실시예에 따른 메모리 시스템의 데이터 복원 동작을 설명하기 위한 흐름도;
도 8은 도 6에 도시된 전하 손실 상태를 점검하는 동작을 설명하기 위한 흐름도;
도 9는 본 발명에 따른 2-비트 데이터를 저장하는 메모리 셀의 문턱 전압 분포들을 보여주는 도면;
도 10은 전하 손실 상태를 점검하는 동작 동안 변화되는 읽기 전압 및 페이 지 버퍼 상태를 보여주는 도면;
도 11은 본 발명의 다른 실시예에 따른 전하 손실 상태를 점검하는 동작 동안 변화되는 읽기 전압 및 페이지 버퍼 상태를 보여주는 도면;
도 12는 도 6에 도시된 데이터 복원 동작을 설명하기 위한 흐름도;
도 13은 도 12에 도시된 데이터 복원 동작에 따라 정의된 읽기 전압들 및 문턱 전압 분포들 사이의 관계를 보여주는 도면;
도 14는 과도한 전하 손실로 인해 인접한 상태들의 문턱 전압들이 교차되는 현상을 보여주는 도면;
도 15는 본 발명의 다른 실시예에 따른 데이터 복원 동작을 설명하기 위한 흐름도;
도 16은 도 15에 도시된 데이터 복원 동작에 따라 읽기 전압의 변화 및 산포 테이블을 보여주는 도면;
도 17은 도 15에 도시된 데이터 복원 동작에 따라 새롭게 정의되는 읽기 전압을 보여주는 도면;
도 18은 본 발명의 또 다른 데이터 복원 동작을 설명하기 위한 흐름도;그리고
도 19는 본 발명에 따른 플래시 메모리 장치 및 메모리 컨트롤러를 포함한 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
1000 : 플래시 메모리 장치 1100 : 메모리 셀 어레이
1200 : 페이지 버퍼 회로 1300 : 디코더 회로
1400 : 전압 발생 회로 1500 : 제어 회로
1600 : 입출력 인터페이스 1700 : 데이터 패턴 저장 회로
2000 : 메모리 컨트롤러
본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 전기적으로 소거 및 프로그램 가능한 플래시 메모리 장치에 관한 것이다.
플래시 메모리 장치는 복수의 메모리 영역들이 한번의 프로그램 동작으로 소거 또는 프로그램되는 일종의 EEPROM이다. 일반적인 EEPROM은 단지 하나의 메모리 영역이 한 번에 소거 또는 프로그램 가능하게 하며, 이는 플래시 메모리 장치를 사용하는 시스템들이 동시에 다른 메모리 영역들에 대해 읽고 쓸 때 보다 빠르고 효과적인 속도로 플래시 메모리 장치가 동작할 수 있음을 의미한다. 플래시 메모리 및 EEPROM의 모든 형태는 데이터를 저장하는 데 사용되는 전하 저장 수단을 둘러싸고 있는 절연막의 마멸로 인해서 특정 수의 소거 동작들 후에 마멸된다.
플래시 메모리 장치는 실리콘 칩에 저장된 정보를 유지하는 데 전원을 필요로 하지 않는 방법으로 실리콘 칩 상에 정보를 저장한다. 이는 만약 칩에 공급되는 전원이 차단되면 전원의 소모없이 정보가 유지됨을 의미한다. 추가로, 플래시 메모리 장치는 물리적인 충격 저항성 및 빠른 읽기 접근 시간을 제공한다. 이러한 특징 들때문에, 플래시 메모리 장치는 배터리에 의해서 전원을 공급받는 장치들의 저장 장치로서 일반적으로 사용되고 있다. 플래시 메모리 장치는 각 저장 소자에 사용되는 로직 게이트의 형태에 따라 2가지 종류 즉, 노어 플래시 메모리 장치와 낸드 플래시 메모리 장치로 이루어진다.
플래시 메모리 장치는 셀이라 불리는 트랜지스터들의 어레이에 정보를 저장하며, 각 셀은 1-비트 정보를 저장한다. 멀티-레벨 셀 장치라 불리는 보다 새로운 플래시 메모리 장치들은 셀의 플로팅 게이트 상에 놓인 전하량을 가변시킴으로써 셀 당 1 비트보다 많이 저장할 수 있다.
플로팅 게이트 기술들을 이용하는 플래시 메모리 장치에 있어서, 데이터 보유 특성(data-retention characteristics) 및 질적 저하없는 프로그램/소거 사이클 수(또는 내구성)은 가장 중요한 신뢰성 관심사이다. 저장된 전하(또는 전자들)는 결함 인터폴리 절연막을 통한 열이온 방출 및 전하 확산, 이온 불순물, 프로그램 디스터브 스트레스, 등과 같은 다양한 페일 메카니즘들을 통해 플로팅 게이트로부터 누설될 수 있다. 이는 문턱 전압의 감소를 야기할 것이다. 제어 게이트가 전원 전압으로 유지된 상태에서 플로팅 게이트가 서서히 전하들을 얻을 때 전하 획득의 반대 효과가 생길 수 있다. 이는 문턱 전압의 증가를 야기한다. 반복적인 프로그램/소거 사이클들은 메모리 트랜지스터 산화막들을 스트레스 받게하며, 이는 플래시 메모리 장치에 대한 터널 산화막 브레이크다운과 같은 페일을 야기할 수 있다. 메모리 셀의 문턱 전압은 그러한 스트레스로 인해 점차적으로 낮아지게 될 것이다. 즉, 프로그램된 메모리 셀의 플로팅 게이트로부터 전자들이 누설될 것이다. 결과적 으로, 도 1의 실선으로 도시된 바와 같이, 프로그램된 메모리 셀들의 문턱 전압 분포가 낮은 전압 쪽으로 이동되며, 그 결과 프로그램 검증 전압보다 낮은 문턱 전압을 갖는 메모리 셀들이 생기게 된다. 이는 읽기 마진의 감소로 인해 읽기 페일이 유발될 수 있음을 의미한다.
프로그램/소거 반복에 의한 전하 손실과 더불어, 상태들 사이의 읽기 마진은 메모리 셀들의 문턱 전압들이 시간이 지남에 따라 낮아지는 현상에 의해서 더욱 감소된다. 그러한 현상은 이하 고온 스트레스(Hot Temperature Stress: HTS)라 칭한다. HTS란 메모리 셀의 플로팅 게이트에 축적된 전하들이 기판으로 빠져나가는 것을 의미한다. 플로팅 게이트의 축적된 전하들이 감소함에 따라, 각 상태에 속하는 메모리 셀들의 문턱 전압들이 낮아진다. HTS로 인한 문턱 전압의 감소(또는 전하 손실)은 플로팅 게이트에 축적된 전하들이 많을수록 클 수 있다. 전하 손실 현상이 플로팅 게이트 구조에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 전하 트랩 구조를 갖는 메모리 장치 역시 그러한 전하 손실 현상을 겪을 것이다.
앞서 설명된 프로그램/소거 반복 및 HTS로 인해서 생기는 전하 손실은 각 상태의 문턱 전압 분포의 변화를 초래할 것이다. 변화된 문턱 전압 분포는 잘 알려진 재프로그램 동작(또는 리프레쉬 동작)을 통해 본래의 문턱 전압 분포로 회복될 수 있다.
하지만, 재프로그램 동작(또는 리프레쉬 동작)을 통해 전하 손실로 인한 문턱 전압 분포의 변화를 회복/복원하는 것은 한계가 있다. 예를 들면, 도 2에 도시 된 바와 같이, 임의의 메모리 셀이 상태들을 판별하는 데 사용되는 읽기 전압보다 낮은 문턱 전압을 가지면, 그러한 메모리 셀(즉, 오프 셀)은 온 셀로서 판별될 것이다. 이는 읽기 에러의 원인이 되며, 읽기 에러가 발생하는 메모리 블록은 배드 블록으로 처리될 것이다. 이러한 문제는 메모리 셀에 저장되는 데이터의 비트 수가 증가하도록 더욱 심각해질 것이다. 더욱이, 도 2에 도시된 바와 같이, 인접한 상태들의 문턱 전압 분포들이 교차되는 경우, 그러한 문제는 더욱 더 심각해질 것이다.
따라서, 메모리 셀의 상태를 구별할 수 없을 정도로 전하 손실이 발생하더라도 본래의 데이터를 복원할 수 있는 새로운 기술이 절실히 요구되고 있다.
본 발명의 목적은 저장된 데이터의 신뢰성을 향상시킬 수 있는 장치 및 그 방법을 제공하는 것이다.
본 발명의 다른 목적은 메모리 셀의 상태를 구별할 수 없을 정도로 전하 손실이 발생하더라도 본래의 데이터를 복원할 수 있는 장치 및 방법을 제공하는 것이다.
본 발명의 예시적인 실시예들은 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 읽기 전압 설정 방법을 제공하며, 이 방법은 산포 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치로부터 페이지 데이터를 각각 읽는 단계와; 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 소거 상태를 나타내는 데이터 비트 수 및 상기 읽혀진 페이지 데이터에 대응하는 산포 읽기 전압으로 이루어진 산포 테이블을 구성하는 단계와; 상기 산포 테이블에 의거하여, 메모리 셀의 가능한 셀 상태들 각각의 최고점을 나타내는 데이터 비트 수에 대응하는 산포 읽기 전압들을 검출하는 단계와; 그리고 상기 검출된 산포 읽기 전압들을 이용하여 새로운 읽기 전압들을 정의하는 단계를 포함한다.
본 발명의 다른 예시적인 실시예들은 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 데이터 복원 방법을 제공하며, 이 방법은 상기 플래시 메모리 장치로 산포 읽기 명령을 제공하는 단계와; 상기 산포 읽기 명령의 입력시 산포 읽기 전압을 순차적으로 가변시켜 페이지 데이터를 상기 메모리 컨트롤러로 각각 출력하는 단계와; 상기 플래시 메모리 장치로부터 각각 출력된 페이지 데이터 중 소거 상태를 나타내는 데이터 비트 수 및 상기 읽혀진 페이지 데이터에 대응하는 산포 읽기 전압으로 이루어진 산포 테이블을 구성하는 단계와; 상기 산포 테이블에 의거하여, 메모리 셀의 가능한 셀 상태들 각각의 최고점을 나타내는 데이터 비트 수에 대응하는 산포 읽기 전압들을 검출하는 단계와; 상기 검출된 산포 읽기 전압들을 이용하여 새로운 읽기 전압들을 정의하는 단계와; 상기 새롭게 정의된 읽기 전압들을 상기 플래시 메모리 장치로 제공하는 단계와; 그리고 상기 입력된 읽기 전압들 및 상기 셀 상태들 각각의 검증 읽기 전압들을 이용하여 리프레쉬 동작을 수행하는 단계를 포함한다.
본 발명의 또 다른 예시적인 실시예들은 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 읽기 전압 설정 방법을 제공하며, 이 방법은 마진 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치의 대표 영역으로부터 각각 페이지 데이터를 읽는 단계와; 상기 대표 영역으로부터 각각 읽혀진 페이지 데이터 및 상기 순차적으로 가변된 마진 읽기 전압들에 의거하여 메모리 셀의 가능한 셀 상태들 각각에 대한 최저 및 최고 문턱 전압들을 결정하는 단계와; 그리고 상기 셀 상태들 각각의 최저 및 최고 문턱 전압들에 의거하여 상기 셀 상태들의 새로운 읽기 전압들을 각각 정의하는 단계를 포함하며, 상기 각 상태의 최저 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 적어도 하나의 데이터 비트가 소거 상태를 나타낼 때 마진 읽기 전압에 대응하며, 상기 각 상태의 최대 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터가 모두 프로그램 상태를 나타낼 때 마진 읽기 전압으로 설정된다.
본 발명의 또 다른 예시적인 실시예들은 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 데이터 복원 방법을 제공하며, 이 방법은 상기 플래시 메모리 장치로 균등 사용 읽기 명령을 제공하는 단계와; 상기 플래시 메모리 장치로부터 출력되는 균등 사용 테이블에 의거하여, 최대 균등 사용 값이 균등 사용 기준 값을 초과하였는 지의 여부를 판별하는 단계와; 만약 최대 균등 사용 값이 균등 사용 기준 값을 초과한 것으로 판별되면, 상기 플래시 메모리 장치의 대표 영역에 대한 전하 손실 상태를 점검하는 단계와; 그리고 상기 점검된 전하 손실 상태에 따라 새롭게 정의된 읽기 전압들을 상기 플래시 메모리 장치로 제공하여 전하 손실된 메모리 셀들을 복원하는 단계 를 포함한다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 반도체 메모리 장치로서 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
고집적도의 이점에도 불구하고, 플래시 메모리 장치는 일반적인 저장 매체(예를 들면, 하드디스크)에 비하여 다음과 같은 단점을 갖는다. 첫째, 플래시 메모리 장치는 데이터 수정시 본래 주소에 덮어쓰기가 불가능하다. 플래시 메모리 장치의 각 비트가 단 방향으로만 토글링되기 때문에, 프로그램 동작시 초기화 동작이 선행되어야 한다. 즉, 프로그램 동작 전에 해당 메모리 공간이 소거/초기화되어야 한다. 둘째, 플래시 메모리 장치의 각 메모리 블록에 대한 소거 동작의 횟수가 제한되어 있기 때문에 플래시 메모리 장치의 전체 공간이 균등하게 사용되지 못하는 경우에 사용 가능한 메모리 공간이 급격히 줄어들게 된다. 이러한 플래시 메모리 장치의 단점을 극복하고 효과적으로 사용하기 위해 다양한 지움 정책(cleaning policy)과 균등 사용(wear-leveling) 기법이 사용되어 오고 있다. 본 발명에 따른 메모리 시스템은 플래시 메모리 장치의 모든 메모리 블록들의 소거/프로그램 동작을 균등하게 분배시킴으로써 서비스 수명을 연장할 수 있는(또는 노화를 최적화시킬 수 있는) 균등 사용 기법을 채용할 것이다. 본 발명에 따른 메모리 시스템은 균등 사용 기법을 기초로 하여 과도하게 전하-손실된 메모리 셀의 데이터를 복원하도록 구현되며, 이는 이후 설명될 것이다.
도 3은 본 발명에 따른 메모리 시스템을 보여주는 블록도이다. 본 발명에 따른 메모리 시스템은 플래시 메모리 장치(1000)와 메모리 컨트롤러(또는 플래시 컨트롤러)(2000)를 포함한다. 예시적인 실시예들에 있어서, 플래시 메모리 장치(1000)는 낸드 플래시 메모리 장치일 것이다. 하지만, 본 발명이 여기에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
계속해서 도 3을 참조하면, 플래시 메모리 장치(1000)는 M-비트 데이터 정보(M은 1 또는 그 보다 큰 정수)를 저장하기 위한 메모리 셀 어레이(1100)를 포함한다. 메모리 셀 어레이(1100)는 복수의 영역들로 구분될 수 있다. 그러한 영역들은 일반 데이터를 저장하는 데이터 영역(1100a), 데이터 영역(1100a)에 속한 메모리 셀들의 전하 손실 상태를 대표하는 대표 영역(representative region)(또는 기준 영역)(1100b), 등을 포함할 것이다. 메모리 셀 어레이(1100)의 영역들(1100a, 1100b) 각각은 복수의 메모리 블록들로 구성될 것이다. 메모리 블록의 구성은 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있으며, 그것에 대한 설명은 그러므로 생략될 것이다. 또한, 메모리 셀 어레이(1100)는 균등 사용 기법에 따라 관리되는 균등 사용 테이블을 저장하기 위한 영역(이하, "균등 사용 테이블 영역"이라 칭함)을 더 포함할 것이다. 그러한 균등 사용 테이블 영역은 데이터 영역(1100a)에 속하는 메모리 블록들 중 일부로 구성될 수 있다. 또는, 그러한 균등 사용 테이블 영역은 데이터 영역(1100a)에 속하는 각 메모리 블록의 스페어 영역으로 구성될 수도 있다. 하지만, 균등 사용 테이블 영역의 위치가 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 균등 사용 테이블을 저장하기 위한 별도의 불 휘발성 저장 회로(예를 들면, 롬)가 플래시 메모리 장치(1000)에 제공될 수도 있다.
본 발명에 따른 플래시 메모리 장치(1000)는 페이지 버퍼 회로(1200), 디코더 회로(1300), 전압 발생 회로(1400), 제어 회로(1500), 그리고 입출력 인터페이스 회로(1600)를 더 포함한다. 페이지 버퍼 회로(1200)는 제어 회로(1500)의 제어에 따라 메모리 셀 어레이(1100)로부터/에 데이터를 읽도록/프로그램하도록 구성될 것이다. 디코더 회로(1300)는 제어 회로(1500)에 의해서 제어되며, 메모리 셀 어레이(1100)의 메모리 블록을 선택하도록 그리고 선택된 메모리 블록의 워드 라인을 선택하도록 구성될 것이다. 선택된 워드 라인은 전압 발생 회로(1400)로부터의 워드 라인 전압으로 구동될 것이다. 전압 발생 회로(1400)는 제어 회로(1500)에 의해서 제어되며, 메모리 셀 어레이(1100)에 공급될 워드 라인 전압(예를 들면, 읽기 전압, 프로그램 전압, 패스 전압, 검증 전압, 등)을 발생하도록 구성될 것이다. 특히, 전압 발생 회로(1400)는 상태들을 구별하는 데 필요한 읽기 전압을 가변적으로 발생하는 읽기 전압 발생기(1410)를 포함한다. 읽기 전압 발생기(1410)는 제어 회로(1500)의 제어에 따라 정해진 감소분/증가분만큼 순차적으로 감소/증가하도록 읽기 전압을 발생할 것이다. 제어 회로(1500)는 플래시 메모리 장치(1000)의 전반적인 동작을 제어하도록 구성될 것이다. 제어 회로(1500)는 메모리 컨트롤러(2000)로부터의 명령들에 응답하여 동작하는 전하 손실 제어기(1510)를 포함하며, 이는 이후 상세히 설명될 것이다.
계속해서 도 3을 참조하면, 본 발명에 따른 메모리 컨트롤러(2000)는 외부(예를 들면, 호스트)로부터의 요청에 응답하여 플래시 메모리 장치(1100)를 제어하도록 구성될 것이다. 비록 도면에는 도시되지 않았지만, 메모리 컨트롤러(2000)는 중앙처리장치 또는 마이크로프로세서와 같은 프로세싱 유니트, ECC, 버퍼 메모리, 등을 포함하며, 이는 이 분야에 잘 알려져 있다. 게다가, 본 발명에 따른 메모리 컨트롤러(2000)는 균등 사용 테이블을 저장하기 위한 레지스터(2100) 및 데이터 복원 제어기(2100)를 더 포함한다. 레지스터(2100)에는 플래시 메모리 장치(1000)의 균등 사용 테이블 영역으로부터 제공되는 메모리 블록들에 대한 균등 사용 값들의 테이블(즉, 균등 사용 테이블)이 저장될 것이다. 데이터 복원 제어기(2200)는 균등 사용 읽기 명령, 대표 영역 읽기 명령(또는, 마진 읽기 명령), 복원 명령, 그리고 스트레스 프로그램 명령을 발생하도록 구성될 것이다. 여기서, 균등 사용 읽기 명령은 레지스터(2100)에 저장된 균등 사용 값들을 읽기 위한 것이고, 대표 영역 읽기 명령은 대표 영역(1100b)에 속한 메모리 셀들을 읽기 위한 것이다. 스트레스 프로그램 명령은 대표 영역(1100b)에 대한 소거 및 프로그램 동작을 수행하기 위한 것이며, 복원 명령은 데이터 영역(1100a)에 속하는 메모리 셀들의 재프로그램 동작(또는 리프레쉬 동작)을 수행하기 위한 것이다.
예시적인 실시예에 있어서, 본 발명의 플래시 메모리 장치(1000)는 대표 영역(1100b)에 프로그램될 데이터 패턴을 저장하기 위한 데이터 패턴 저장 회로(1700)를 더 포함할 수 있다. 데이터 패턴 저장 회로(1700)는 대표 영역(1100b)에 프로그램될 데이터 패턴을 저장할 것이다. 데이터 패턴 저장 회로(1700)는 롬, 에스램으로 구성된 레지스터, 등으로 구현될 수 있다. 에스램과 같은 레지스터로 데이터 패턴 저장 회로(1700)가 구현되는 경우, 바람직하게, 데이터 패턴은 메모리 셀 어레이(1100)에 저장될 수 있다. 이때, 메모리 셀 어레이(1100)에 저장된 데이터 패턴은 필요시 데이터 패턴 저장 회로(1700)로 로드될 수 있다. 하지만, 데이터 패턴 저장 회로(1700)는 플래시 메모리 장치(1000) 대신에 메모리 컨트롤러(2000) 내에 구현될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 4는 도 3에 도시된 메모리 셀 어레이의 대표 영역을 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 셀 어레이(1100)에 속하는 대표 영역(1100b)의 용량(예를 들면, 수십Mb)은 메모리 셀 어레이(1100)에 속하는 데이터 영역(1100a)의 용량(예를 들면, 수 내지 수십Gb)보다 무시할 정도로 작다. 그러한 까닭에, 플래시 메모리 장치(1000)의 용량은 대표 영역(1100b)의 사용으로 인해 제한되지 않는다. 대표 영역(1100b)에 속하는 메모리 블록들은 균등 사용 데이터에 포함된 균등 사용 값(즉, 최대 균등 사용 값)이 업데이트될 때마다 소거 및 프로그램될 것이다. 이는 대표 영역(1100b)에 속하는 메모리 블록들이 데이터 영역(1100a)에 속하는 메모리 블록들과 동일한 조건으로 프로그램 및 소거됨을 의미한다. 따라서, 대표 영역(1100b)에 속하는 메모리 셀들의 문턱 전압 분포는 데이터 영역(1100a)에 속하는 메모리 셀들의 문턱 전압 분포를 대표할 것이다.
도 5는 도 3에 도시된 데이터 패턴 저장 회로에 저장된 데이터 패턴을 보여주는 도면이다. 데이터 패턴 저장 회로(1700)에 저장된 패턴은 다양하게 설정될 수 있다. 데이터 패턴 저장 회로(1700)에 저장된 데이터 패턴은, 이후 설명되는 바와 같이, 대표 영역(1100b)로부터 읽혀진 데이터가 전하 손실된 메모리 셀들의 데이터인 지의 여부를 판별하는 데 사용될 것이다. 도 5에서, 하나의 워드 라인은 복수의, 예를 들면, 2개의 페이지들로 구성될 수 있다. 한 페이지에는 LSB 데이터가 저장되고, 다른 페이지에는 MSB 데이터가 저장될 수 있다. LSB 데이터 및 MSB 데이터를 읽거나 프로그램하는 방식들은 이 분야에 잘 알려져 있으며, 그것에 대한 설명은 그러므로 생략될 것이다. 선택된 페이지로부터 읽혀진 데이터와 데이터 패턴을 비교함으로써 전하-손실된 데이터로서 읽혀진 데이터를 판별하는 것이 가능할 것이다. 또한, 데이터 패턴 저장 회로(1700)에 저장된 데이터 패턴은 대표 영역(1100b)에 프로그램될 데이터로서 사용될 것이다. 앞서 언급된 바와 같이, 데이터 패턴 저장 회로(1700)는 메모리 컨트롤러(2000) 내에 제공될 수 있도 있다.
도 6은 본 발명에 따른 메모리 시스템의 데이터 복원 동작을 설명하기 위한 흐름도이다. 이하, 본 발명에 따른 메모리 시스템의 데이터 복원 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
데이터 복원 동작을 수행하기 위해서, 메모리 컨트롤러(2000)는 플래시 메모리 장치(1000)로 균등 사용 읽기 명령을 출력할 것이다(S100). 균등 사용 읽기 명령은 파워-업시 플래시 메모리 장치(1000)로 출력될 수 있다. 하지만, 균등 사용 읽기 명령이 출력되는 시점을 다양하게 변경할 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 예를 들면, 필요시 호스트의 요청에 따라 균등 사용 읽기 명령이 플래시 메모리 장치(1000)로 출력될 수 있다. 또는, 메모리 컨트롤러(2000)에 제공될 수 있는 타이머의 경과 시간을 기준으로 균등 사용 읽기 명령이 플래시 메모리 장치(1000)로 출력될 수 있다. 균등 사용 읽기 명령이 출력되는 시점은 여기에 개시된 것에 국한되지 않는다.
플래시 메모리 장치(1000)는 균등 사용 읽기 명령에 응답하여 메모리 셀 어레이(1100)에 저장된 각 메모리 블록에 대한 균등 사용 값들을 포함한 테이블(즉, 균등 사용 테이블)을 읽고, 읽혀진 균등 사용 테이블을 메모리 컨트롤러(2000)로 출력할 것이다(S110). 균등 사용 테이블의 읽기 동작은 잘 알려진 읽기 방식에 따라 전하 손실 제어기(1510)에 의해서 제어될 것이다. 플래시 메모리 장치(1000)로부터 제공되는 균등 사용 테이블은 메모리 컨트롤러(2000)의 레지스터(2100)에 저장될 것이다. 그 다음에, 메모리 컨트롤러(2000)의 데이터 복원 제어기(2200)는 레지스터(2100)에 저장된 균등 사용 테이블에 포함된 균등 사용 값들 중 가장 큰 균등 사용 값이 균등 사용 기준 값을 초과하였는 지의 여부를 판별할 것이다(S120).
예시적인 실시예에 있어서, 균등 사용 기준 값은, 예를 들면, 10K의 프로그램/소거 횟수로 설정될 수 있다. 하지만, 균등 사용 기준 값이 사용자에 의해서 자 유롭게 설정될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 균등 사용 기준 값은, 바람직하게, 단일-비트 데이터일 것이다. 이에 반해서, 영역들(1100a, 1100b)에 속하는 메모리 셀들은 단일-비트 데이터 또는 N-비트 데이터(N은 2 또는 그 보다 큰 정수)를 저장할 것이다.
만약 가장 큰 균등 사용 값이 균등 사용 기준 값보다 작으면, 절차는 종료될 것이다. 즉, 본 발명에 따른 메모리 시스템은 대기 상태로 진입할 것이다. 만약 가장 큰 균등 사용 값이 균등 사용 기준 값을 초과하면, 대표 영역(1100b)에 속한 메모리 셀들 모두에 대한 전하 손실 상태가 검검될 것이다(S130). 점검된 전하 손실 상태에 따라 전하-손실된 메모리 셀들에 대한 복원 동작(즉, 리프레쉬/재프로그램 동작)이 수행될 것이다(S140). 이후, 절차는 종료될 것이다.
가장 큰 균등 사용 값이 균등 사용 기준 값을 초과한 경우, 도 7에 도시된 바와 같이, 리프레쉬/복원 동작이 선택되었는 지의 여부가 판별될 수 있다(S160). 즉, 메모리 컨트롤러(2000)는 가장 큰 균등 사용 값이 균등 사용 기준 값을 초과하였음을 호스트에 알리고, 호스트는 사용자 인터페이스를 통해 리프레쉬/복원 동작의 선택을 표시할 것이다. 만약 리프레쉬/복원 동작이 선택되면, 호스트는 리프레쉬/복원 동작이 선택되었음을 메모리 컨트롤러(2000)로 알리고, 메모리 컨트롤러(2000)는 리프레쉬/복원 동작의 선택에 응답하여 앞서 설명된 것과 동일하게 데이터 복원 절차(S130∼S150)를 수행할 것이다.
도 8은 도 6에 도시된 전하 손실 상태를 점검하는 동작을 설명하기 위한 흐름도이고, 도 9는 2-비트 데이터를 저장하는 메모리 셀의 문턱 전압 분포들을 보여 주는 도면이고, 도 10은 전하 손실 상태를 점검하는 동작 동안 변화되는 읽기 전압및 페이지 버퍼 상태를 보여주는 도면이다. 이하, 본 발명에 따른 메모리 시스템의 전하 손실 상태를 점검하는 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
먼저 도 8을 참조하면, 메모리 컨트롤러(2000)는 대표 영역 읽기 명령(또는, 마진 읽기 명령)을 플래시 메모리 장치(1000)로 출력한다(S200). 플래시 메모리 장치(1000)는 대표 영역 읽기 명령(또는, 마진 읽기 명령)에 응답하여 대표 영역(1100b)에 저장된 각 페이지 데이터를 각 페이지 데이터의 읽기 전압과 함께 메모리 컨트롤러(2000)로 출력한다(S210). 메모리 컨트롤러(2000)는 플래시 메모리 장치(1000)에서 출력된 데이터 및 읽기 전압에 의거하여 각 상태의 최소 및 최대 문턱 전압 값들을 결정/검출할 것이다(S220). 좀 더 구체적으로 설명하면 다음과 같다.
하나의 메모리 셀이 2-비트 데이터를 저장한다고 가정하자. 이러한 가정에 의하면, 도 9에 도시된 바와 같이, 4개의 상태들(ST0, ST1, ST2, ST3)이 사용될 것이다. 마진 읽기 동작은 4개의 상태들(ST0, ST1, ST2, ST3) 각각의 최대 문턱 전압 값과 최소 문턱 전압 값을 검출하기 위해 수행될 것이다.
도 10에서, 점선으로 도시된 상태들은 HTS 및 사이클링 이전의 문턱 전압 분포들(ST0, ST1, ST2, ST3)을 각각 나타내고, 실선으로 도시된 상태들은 HTS 및 사이클링 이후의 문턱 전압 분포들(ST0', ST1', ST2', ST3')을 각각 나타낸다. 도 10에서 알 수 있듯이, 시작 읽기 전압(VRS)은 가장 낮은 상태를 읽기에 충분하게 임의로 결정될 것이다. 그렇게 결정된 시작 읽기 전압(VRS)은 전하 손실 제어 기(1510)의 제어에 따라 가변 읽기 전압 발생기(1410)(도 3 참조)로부터 생성될 것이다. 그렇게 생성된 시작 읽기 전압(VRS)(또는, 마진 읽기 전압이라 불림)은 대표 영역(1100b)의 선택된 워드 라인으로 공급될 것이다. 이러한 조건 하에서 선택된 워드 라인에 대한 읽기 동작이 페이지 버퍼 회로(1200)를 통해 수행되고, 그렇게 읽혀진 데이터는 메모리 컨트롤러(2000)로 제공될 것이다. 이때, 워드 라인으로 공급된 읽기 전압을 나타내는 전압 레벨 데이터가 동시에 메모리 컨트롤러(2000)로 제공될 것이다.
그 다음에, 도 10에 도시된 바와 같이, 전하 손실 제어기(1510)는 소정값(△V)만큼 증가된 읽기 전압을 발생하도록 가변 읽기 전압 발생기(1410)를 제어할 것이다. 그렇게 생성된 읽기 전압은 대표 영역(1100b)의 선택된 워드 라인으로 공급될 것이다. 이러한 조건 하에서 선택된 워드 라인에 대한 읽기 동작이 페이지 버퍼 회로(1200)를 통해 수행되고, 그렇게 읽혀진 데이터는 메모리 컨트롤러(2000)로 제공될 것이다. 이때, 워드 라인으로 공급된 읽기 전압을 나타내는 전압 레벨 데이터가 동시에 메모리 컨트롤러(2000)로 제공될 것이다. 읽기 전압이 소정값만큼 증가될 때마다 앞서 언급된 동작들이 반복적으로 수행될 것이다.
처음 읽혀진 데이터 값들은, 도 10에 도시된 바와 같이, 모두 데이터 '0'(프로그램 상태에 대응함) 값을 가질 것이다. 읽혀진 데이터 값들 각각이 어느 상태를 갖는 지의 여부는 도 3의 데이터 패턴 저장 회로(1700)에 저장된 데이터 패턴에 의해서 판별될 것이다. 읽기 동작이 반복됨에 따라, ST0 상태에 대응하는 읽혀진 데이터 값들 중 적어도 하나가 데이터 '1'(소거 상태에 대응함)로 변경될 것이다. 이 는 ST0 상태를 갖는 적어도 하나의 메모리 셀이 소거 상태를 갖는 메모리 셀로 판별됨을 의미한다. 이때, 메모리 컨트롤러(2000)는 읽기 동작에 사용된 읽기 전압을 최소 문턱 전압(예를 들면, ST0_MIN)으로 결정할 것이다. 계속해서 마진 읽기 동작이 반복됨에 따라, ST0 상태에 대응하는 읽혀진 데이터 값들이 모두 데이터 '1'로 변경될 것이다. 이는 ST0 상태를 갖는 모든 메모리 셀들이 소거 상태를 갖는 메모리 셀로서 판별됨을 의미한다. 이때, 메모리 컨트롤러(2000)는 읽기 동작에 사용된 읽기 전압을 최대 문턱 전압(예를 들면, ST0_MAX)으로 결정할 것이다. 앞서 언급된 바와 같이, 마진 읽기 동작을 통해 상태들(ST0', ST1', ST2', ST3') 각각의 최대 및 최소 문턱 전압들(STi_MIN, STi_MAX)(i=0∼3)을 결정하는 것이 가능하다.
앞서의 설명과 달리, 도 11에 도시된 바와 같이, 시작 읽기 전압(VRS)은 가장 높은 상태를 읽기에 충분하게 결정될 수 있다. 이러한 경우, 읽기 전압은 정해진 감소분만큼 순차적으로 감소될 것이다. 읽기 전압의 감소 방식에 의하면, 최초로 읽혀진 페이지 데이터 값들은 모두 소거 상태를 나타내는 데이터 '1'을 나타낼 것이다. 이후, ST3 상태에 대응하는 읽혀진 페이지 데이터 값들 중 적어도 하나가 프로그램 상태를 나타내는 데이터 '0'로 변경될 것이다. 이때, 메모리 컨트롤러(2000)는 읽기 전압을 ST3' 상태의 최대 문턱 전압 값으로 결정할 것이다. 이러한 반복적인 읽기 동작을 통해 상태들(ST0', ST1', ST2', ST3') 각각의 최대 및 최소 문턱 전압들(STi_MIN, STi_MAX)(i=0∼3)을 결정하는 것이 가능하다.
도 12는 도 6에 도시된 복원/리프레쉬 동작을 설명하기 위한 흐름도이고, 도 13은 도 12에 도시된 복원/리프레쉬 동작에 따라 정의된 읽기 전압들 및 문턱 전압 분포들 사이의 관계를 보여주는 도면이다. 이하, 본 발명의 메모리 시스템에 따른 데이터 복원 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
먼저, 메모리 컨트롤러(2000)는 인접한 상태들 사이에 읽기 마진이 존재하는 지의 여부를 판별할 것이다(S300). 인접한 상태들 사이에 읽기 마진이 존재하는 지의 여부는 도 8에서 설명된 마진 읽기 동작에 따라 얻어진 각 상태의 최대 및 최소 문턱 전압들을 이용하여 판별될 것이다. 예를 들면, 대표 영역(1100b)에 속하는 메모리 셀들에 있어서, 상술한 마진 읽기 동작을 통해 ST3 상태에 대응하는 최소 문턱 전압(ST3_MIN)을 검출하는 것이 가능하다. 마찬가지로, 상술한 마진 읽기 동작을 통해 ST2 상태(ST2_MAX)에 대응하는 최대 문턱 전압을 검출하는 것이 가능하다. 검출된 최소 및 최대 문턱 전압들(ST3_MIN, ST2_MAX) 사이의 전압차가 0V보다 클 때, 인접한 상태들(예를 들면,ST2 및 ST3) 사이에 읽기 마진이 존재하는 것으로 판별될 것이다. 마찬가지로, 나머지 상태들 (예를 들면, ST2 및 ST1, ST1 및 ST0) 사이에 읽기 마진이 존재하는 지의 여부를 판별하는 것이 가능하다.
만약 인접한 상태들 사이에 읽기 마진이 존재하지 않는 것으로 판별되면, 플래시 메모리 장치(1000)는 디바이스 페일로 처리될 것이다(S330). 만약 인접한 상태들 사이에 읽기 마진이 존재하는 것으로 판별되면, 메모리 컨트롤러(2000)는 검출된 읽기 마진들을 이용하여 새로운 읽기 전압들(예를 들면, VR1, VR2, VR3)(도 13 참조)을 정의할 것이다. 새롭게 정의된 읽기 전압은 최소 문턱 전압과 최대 문턱 전압 사이의 중간값일 것이다. 그 다음에, 메모리 컨트롤러(2000)는 새롭게 정의된 읽기 전압들(VR1, VR2, VR3)과 함께 복원/리프레쉬 명령을 플래시 메모리 장 치(1000)로 출력할 것이다(S310). 플래시 메모리 장치(1000)는 새롭게 정의된 읽기 전압들(VR1, VR2, VR3)을 이용하여 데이터 영역(1100a)에 속하는 메모리 셀들에 대한 복원/리프레쉬 동작을 수행할 것이다.
예를 들면, ST3 상태의 문턱 전압 분포는 새롭게 정의된 읽기 전압(VR3)과 검증 전압(VFY3) 사이에 존재하는 메모리 셀들을 검출하고 검출된 메모리 셀들을 재프로그램함으로써 HTS 및 사이클링 이전의 문턱 전압 분포로 복원될 것이다. 마찬가지로, ST2 상태의 문턱 전압 분포는 새롭게 정의된 읽기 전압(VR2)과 검증 전압(VFY2) 사이에 존재하는 메모리 셀들을 검출하고 검출된 메모리 셀들을 재프로그램함으로써 HTS 및 사이클링 이전의 문턱 전압 분포로 복원될 것이다. ST1 상태의 문턱 전압 분포는 새롭게 정의된 읽기 전압(VR1)과 검증 전압(VFY1) 사이에 존재하는 메모리 셀들을 검출하고 검출된 메모리 셀들을 재프로그램함으로써 HTS 및 사이클링 이전의 문턱 전압 분포로 복원될 것이다. ST0 상태는 소거 상태로, ST0 상태에 대한 문턱 전압 분포의 복원 동작은 선택적으로 수행될 수 있다. 이후, 메모리 컨트롤러(2000)는 플래시 메모리 장치(1000)의 복원 동작이 종료되었는 지의 여부를 판별할 것이다(S320). 플래시 메모리 장치(1000)의 복원 동작이 종료된 것으로 판별되면, 절차는 종료될 것이다.
도 14에 도시된 바와 같이, 과도한 전하 손실로 인해서 인접한 상태들(203, 204)의 문턱 전압 분포들이 교차되는 경우, 앞서 설명된 데이터 복원 방식으로 전하-손실된 메모리 셀들을 복원하는 것은 어렵다. 이러한 문제점을 해결하기 위한 본 발명의 다른 실시예가 이하 상세히 설명될 것이다.
도 15는 본 발명의 다른 실시예에 따른 데이터 복원 동작을 설명하기 위한 흐름도이고, 도 16은 도 15에 도시된 데이터 복원 동작에 따라 읽기 전압의 변화 및 산포 테이블을 보여주는 도면이다. 이하, 본 발명의 다른 실시예에 따른 데이터 복원 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
먼저, 메모리 컨트롤러(2000)는 플래시 메모리 장치(1000)로 산포 읽기 명령을 출력할 것이다(S400). 산포 읽기 명령의 생성은 다양하게 결정될 수 있다. 예를 들면, 프로그램/소거 횟수에 의거하여 산포 읽기 명령이 생성될 수 있다. 또는, 외부(예를 들면, 호스트)의 요청시에 산포 읽기 명령이 생성될 수 있다. 하지만, 산포 읽기 명령의 생성이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 플래시 메모리 장치(2000)는 산포 읽기 명령의 입력에 응답하여 메모리 셀 어레이(1100)의 페이지들로부터 각각 페이지 데이터를 읽고 읽혀진 데이터를 읽기 전압과 함께 메모리 컨트롤러(1000)로 출력할 것이다(S410). 좀 더 구체적으로는, 산포 읽기 명령이 입력되면, 전하 손실 제어기(1510)는 미리 설정된 시작 읽기 전압(VRS)(도 16 참조)이 생성되도록 가변 읽기 전압 발생기(1410)를 제어할 것이다. 그렇게 생성된 읽기 전압(또는, 산포 읽기 전압이라 불림)은 디코더 회로(1300)를 통해 선택된 워드 라인으로 공급될 것이다. 이후, 페이지 버퍼 회로(1200)는 선택된 워드 라인의 메모리 셀들로부터 페이지 데이터를 읽고, 읽혀진 페이지 데이터는 읽기 전압과 함께 메모리 컨트롤러(2000)로 전송될 것이다. 읽기 전압이 정해진 증가분만큼 순차적으로 증가할 때마다, 읽기 동작이 선택된 워드 라인의 메모리 셀들에 대해서 반복적으로 수행될 것이다. 종료 읽기 전압은 가장 높은 상태를 읽기에 적절하게 결정될 것이다. 시작 읽기 전압에서 종료 읽기 전압까지 정해진 증가분만큼 읽기 전압이 증가될 때마다 선택된 워드 라인에 대해서 읽기 전압이 반복적으로 수행될 것이다. 즉, 시작 읽기 전압과 종료 읽기 전압 사이에 존재하는 모든 셀들에 대한 읽기 동작이 수행될 것이다.
그 다음에, 메모리 컨트롤러(2000)는 입력된 페이지 데이터로부터 소거 상태의 데이터 비트들의 수(즉, 소거 상태의 메모리 셀들의 수)를 카운트하고, 카운트된 값을 이용하여 산포 테이블을 구성할 것이다(S420). 즉, 메모리 컨트롤러(2000)는 읽기 전압이 정해진 증가분만큼 증가할 때마다 읽혀진 페이지 데이터 비트들 중 데이터 '1'의 수를 카운트할 것이다. 그 다음에, 메모리 컨트롤러(2000)는, 도 16에 도시된 바와 같이, 카운트된 값과 대응하는 읽기 전압을 이용하여 산포 테이블을 구성할 것이다. 도 16에서 알 수 있듯이, 임의 상태를 고려하여 볼 때, 카운트된 값은 점차적으로 증가하고 최고점을 기준으로 점차적으로 감소할 것이다. S430 단계에서는, 메모리 컨트롤러(2000)는 카운트된 값(소거 상태를 갖는 메모리 셀들의 수)을 이용하여 각 상태의 최고점에 대응하는 읽기 전압을 결정할 것이다. 메모리 컨트롤러(2000)는 결정된 읽기 전압들에 의거하여 새로운 읽기 전압들을 정의할 것이다(S440). 예를 들면, 도 17을 참조하면, 메모리 컨트롤러(2000)는 인접한 상태들 각각의 최고점에 대응하는 읽기 전압들 사이의 중간 전압을 새로운 읽기 전압으로 정의할 것이다.
이후, 메모리 컨트롤러(2000)는 새롭게 정의된 읽기 전압들과 함께 복원/리프레쉬 명령을 플래시 메모리 장치(1000)로 출력할 것이다(S450). 플래시 메모리 장치(1000)는 새롭게 정의된 읽기 전압들을 이용하여 메모리 셀들에 대한 복원/리프레쉬 동작을 수행할 것이다. 메모리 컨트롤러(2000)는 플래시 메모리 장치(1000)의 복원 동작이 종료되었는 지의 여부를 판별할 것이다(S460). 플래시 메모리 장치(1000)의 복원 동작이 종료된 것으로 판별되면, 절차는 종료될 것이다.
산포 읽기 동작의 대상은 다양하게 결정될 수 있다. 바람직하게는, 메모리 셀 어레이의 모든 페이지들에 대해 산포 읽기 동작이 수행될 수 있다. 이에 반해서, 하나의 메모리 블록에 속한 페이지들에 대해 산포 읽기 동작이 수행될 수도 있다. 또는, 대표 영역(1100b)에 속하는 페이지들에 대해 또는 메모리 셀 어레이(1100)의 일부 페이지들에 대해서 산포 읽기 동작이 수행될 수도 있다. 하지만, 산포 읽기 동작의 대상이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명에 있어서, 읽기 전압은 가장 높은 상태를 갖는 메모리 셀을 읽기에 충분하게 설정될 수 있다. 이러한 경우, 읽기 전압은 정해진 감소분만큼 단계적으로 감소될 것이다. 이러한 점을 제외하면, 읽기 전압의 감소 방식에 따라 읽기 동작은 읽기 전압의 증가 방식과 동일하게 수행될 것이다.
도 18는 본 발명의 다른 실시예에 따른 메모리 시스템의 데이터 복원 동작을 설명하기 위한 흐름도이다.
도 18을 참조하면, 메모리 컨트롤러(2000)는 인접한 상태들 사이에 읽기 마진이 존재하는 지의 여부를 판별할 것이다(S500). 앞서 설명된 바와 같이, 인접한 상태들 사이에 읽기 마진이 존재하는 지의 여부는 도 8에서 설명된 상태 점검 동작 에 따라 얻어진 각 상태의 최대 및 최소 문턱 전압들을 이용하여 판별될 것이다. 만약 인접한 상태들 사이에 읽기 마진이 존재하는 것으로 판별되면, 마진 읽기 동작에 의해서 새롭게 정의된 읽기 전압들을 이용하여 리프레쉬 동작이 수행될 것이다(S510). 이는 도 12에서 설명된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 만약 인접한 상태들 사이에 읽기 마진이 존재하지 않는 것으로 판별되면, 도 15에서 설명된 산포 읽기 동작에 의해서 새롭게 정의된 읽기 전압들을 이용하여 리프레쉬 동작이 수행될 것이다(S520).
비록 도면에는 도시되지 않았지만, 도 15에 도시된 산포 읽기 동작을 통해 각 상태의 최저 및 최고 문턱 전압 값들을 판별하는 것이 가능할 것이다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불 휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다. 또한, 플래시 메모리 장치는 메모리 카드에 사용될 수 있다. 본 발명에 따른 플래시 메모리 장치 및 메모리 컨트롤러를 포함한 컴퓨팅 시스템이 도 19에 개략적으로 도시되어 있다. 본 발명에 따른 컴퓨팅 시스템은 버스(401)에 전기적으로 연결된 마이크로프로세서(410), 사용자 인터페이스(420), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(430), 메모리 컨트롤러(440), 그리고 플래시 메모리 장치(450)를 포함한다. 메모리 컨트롤러(440)과 플래시 메모리 장치(450)는 도 3에 도시된 것과 실질적으로 동일하게 구성될 것이다. 플래시 메모리 장치(450)에는 마이크로프로세서(410)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 컨트롤러(440)를 통해 저장될 것이다. 본 발명에 따른 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(450)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 본 발명의 데이터 복원 기술에 의하면 메모리 셀의 상태를 구별할 수 없을 정도로 전하 손실이 발생하더라도 본래의 데이터를 복원할 수 있다.

Claims (43)

  1. 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 읽기 전압 설정 방법에 있어서:
    산포 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치로부터 페이지 데이터를 각각 읽는 단계와;
    상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 소거 상태를 나타내는 데이터 비트 수 및 상기 읽혀진 페이지 데이터에 대응하는 산포 읽기 전압으로 이루어진 산포 테이블을 구성하는 단계와;
    상기 산포 테이블에 의거하여, 메모리 셀의 가능한 셀 상태들 각각의 최고점을 나타내는 데이터 비트 수에 대응하는 산포 읽기 전압들을 검출하는 단계와; 그리고
    상기 검출된 산포 읽기 전압들을 이용하여 새로운 읽기 전압들을 정의하는 단계를 포함하는 것을 특징으로 하는 읽기 전압 설정 방법.
  2. 제 1 항에 있어서,
    상기 산포 읽기 전압은 증가분만큼 순차적으로 증가되는 것을 특징으로 하는 읽기 전압 설정 방법.
  3. 제 1 항에 있어서,
    상기 산포 읽기 전압은 감가분만큼 순차적으로 감소되는 것을 특징으로 하는 읽기 전압 설정 방법.
  4. 제 1 항에 있어서,
    상기 검출된 산포 읽기 전압들 중 인접한 산포 읽기 전압들 사이의 중간값을 갖도록 읽기 전압들이 새롭게 정의되는 것을 특징으로 하는 읽기 전압 설정 방법.
  5. 제 4 항에 있어서,
    상기 새롭게 정의된 읽기 전압들 및 상기 셀 상태들 각각의 검증 읽기 전압들을 이용하여 상기 플래시 메모리 장치에 대한 리프레쉬 동작이 수행되는 것을 특징으로 하는 읽기 전압 설정 방법.
  6. 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 데이터 복원 방법에 있어서:
    상기 플래시 메모리 장치로 산포 읽기 명령을 제공하는 단계와;
    상기 산포 읽기 명령의 입력시 산포 읽기 전압을 순차적으로 가변시켜 페이지 데이터를 상기 메모리 컨트롤러로 각각 출력하는 단계와;
    상기 플래시 메모리 장치로부터 각각 출력된 페이지 데이터 중 소거 상태를 나타내는 데이터 비트 수 및 상기 읽혀진 페이지 데이터에 대응하는 산포 읽기 전압으로 이루어진 산포 테이블을 구성하는 단계와;
    상기 산포 테이블에 의거하여, 메모리 셀의 가능한 셀 상태들 각각의 최고점을 나타내는 데이터 비트 수에 대응하는 산포 읽기 전압들을 검출하는 단계와;
    상기 검출된 산포 읽기 전압들을 이용하여 새로운 읽기 전압들을 정의하는 단계와;
    상기 새롭게 정의된 읽기 전압들을 상기 플래시 메모리 장치로 제공하는 단계와; 그리고
    상기 입력된 읽기 전압들 및 상기 셀 상태들 각각의 검증 읽기 전압들을 이용하여 리프레쉬 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  7. 제 6 항에 있어서,
    상기 산포 읽기 전압은 증가분만큼 순차적으로 증가되는 것을 특징으로 하는 데이터 복원 방법.
  8. 제 6 항에 있어서,
    상기 산포 읽기 전압은 감소분만큼 순차적으로 감소되는 것을 특징으로 하는 데이터 복원 방법.
  9. 제 6 항에 있어서,
    상기 검출된 산포 읽기 전압들 중 인접한 산포 읽기 전압들 사이의 중간값을 갖도록 읽기 전압들이 새롭게 정의되는 것을 특징으로 하는 데이터 복원 방법.
  10. 제 6 항에 있어서,
    상기 산포 읽기 전압은 상기 플래시 메모리 장치의 모든 페이지들 각각에 대해서 순차적으로 가변되는 것을 특징으로 하는 데이터 복원 방법.
  11. 제 6 항에 있어서,
    상기 산포 읽기 전압은 상기 플래시 메모리 장치의 페이지들 중 일부 페이지들 각각에 대해서 순차적으로 가변되는 것을 특징으로 하는 데이터 복원 방법.
  12. 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 읽기 전압 설정 방법에 있어서:
    마진 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치의 대표 영역으로부터 각각 페이지 데이터를 읽는 단계와;
    상기 대표 영역으로부터 각각 읽혀진 페이지 데이터 및 상기 순차적으로 가변된 마진 읽기 전압들에 의거하여 메모리 셀의 가능한 셀 상태들 각각에 대한 최저 및 최고 문턱 전압들을 결정하는 단계와; 그리고
    상기 셀 상태들 각각의 최저 및 최고 문턱 전압들에 의거하여 상기 셀 상태들의 새로운 읽기 전압들을 각각 정의하는 단계를 포함하며,
    상기 각 상태의 최저 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 적어도 하나의 데이터 비트가 소거 상태를 나타낼 때 마진 읽기 전압에 대응하며, 상기 각 상태의 최대 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터가 모두 프로그램 상태를 나타낼 때 마진 읽기 전압으로 설정되는 것을 특징으로 하는 읽기 전압 설정 방법.
  13. 제 12 항에 있어서,
    상기 마진 읽기 전압은 증가분만큼 순차적으로 증가되는 것을 특징으로 하는 읽기 전압 설정 방법.
  14. 제 12 항에 있어서,
    상기 마진 읽기 전압은 감소분만큼 순차적으로 감소되는 것을 특징으로 하는 읽기 전압 설정 방법.
  15. 제 12 항에 있어서,
    인접한 셀 상태들의 최고 및 최저 문턱 전압들 사이의 중간값을 갖도록 읽기 전압들이 새롭게 정의되는 것을 특징으로 하는 읽기 전압 설정 방법.
  16. 제 15 항에 있어서,
    상기 새롭게 정의된 읽기 전압들 및 상기 셀 상태들 각각의 검증 읽기 전압들을 이용하여 상기 플래시 메모리 장치에 대한 리프레쉬 동작이 수행되는 것을 특 징으로 하는 읽기 전압 설정 방법.
  17. 제 12 항에 있어서,
    상기 플래시 메모리 장치는 데이터 영역을 더 포함하며, 상기 대표 영역의 용량은 상기 데이터 영역의 문턱 전압 분포들을 대표하기에 충분하게 결정되는 것을 특징으로 하는 읽기 전압 설정 방법.
  18. 제 17 항에 있어서,
    상기 플래시 메모리 장치의 데이터 영역은 균등 사용 기법을 이용하여 관리되는 것을 특징으로 하는 읽기 전압 설정 방법.
  19. 제 18 항에 있어서,
    상기 균등 사용 기법에 따라 상기 데이터 영역에 대한 균등 사용 값이 증가될 때마다 상기 대표 영역이 소거/프로그램되는 것을 특징으로 하는 읽기 전압 설정 방법.
  20. 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 읽기 전압 설정 방법에 있어서:
    마진 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치의 대표 영역으로부터 각각 페이지 데이터를 읽는 단계와;
    상기 대표 영역으로부터 각각 읽혀진 페이지 데이터 및 상기 순차적으로 가변된 마진 읽기 전압들에 의거하여 메모리 셀의 가능한 셀 상태들 각각에 대한 최저 및 최고 문턱 전압들을 결정하는 단계와; 그리고
    상기 셀 상태들 각각의 최저 및 최고 문턱 전압들에 의거하여 상기 셀 상태들의 새로운 읽기 전압들을 각각 정의하는 단계를 포함하며,
    상기 각 상태의 최고 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 적어도 하나의 데이터 비트가 프로그램 상태를 나타낼 때 마진 읽기 전압에 대응하며, 상기 각 상태의 최저 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터가 모두 소거 상태를 나타낼 때 마진 읽기 전압으로 설정되는 것을 특징으로 하는 읽기 전압 설정 방법.
  21. 제 20 항에 있어서,
    상기 마진 읽기 전압은 증가분/감소분만큼 순차적으로 증가/감소되는 것을 특징으로 하는 읽기 전압 설정 방법.
  22. 제 20 항에 있어서,
    인접한 셀 상태들의 최고 및 최저 문턱 전압들 사이의 중간값을 갖도록 읽기 전압들이 새롭게 정의되는 것을 특징으로 하는 읽기 전압 설정 방법.
  23. 제 22 항에 있어서,
    상기 새롭게 정의된 읽기 전압들 및 상기 셀 상태들 각각의 검증 읽기 전압들을 이용하여 상기 플래시 메모리 장치에 대한 리프레쉬 동작이 수행되는 것을 특징으로 하는 읽기 전압 설정 방법.
  24. 제 20 항에 있어서,
    상기 플래시 메모리 장치는 데이터 영역을 더 포함하며, 상기 대표 영역의 용량은 상기 데이터 영역의 문턱 전압 분포들을 대표하기에 충분하게 결정되는 것을 특징으로 하는 읽기 전압 설정 방법.
  25. 제 24 항에 있어서,
    상기 플래시 메모리 장치의 데이터 영역은 균등 사용 기법을 이용하여 관리되는 것을 특징으로 하는 읽기 전압 설정 방법.
  26. 제 25 항에 있어서,
    상기 균등 사용 기법에 따라 상기 데이터 영역에 대한 균등 사용 값이 증가될 때마다 상기 대표 영역이 소거/프로그램되는 것을 특징으로 하는 읽기 전압 설정 방법.
  27. 플래시 메모리 장치와; 그리고 상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템의 데이터 복원 방법에 있어서:
    (a) 상기 플래시 메모리 장치로 균등 사용 읽기 명령을 제공하는 단계와;
    (b) 상기 플래시 메모리 장치로부터 출력되는 균등 사용 테이블에 의거하여, 최대 균등 사용 값이 균등 사용 기준 값을 초과하였는 지의 여부를 판별하는 단계와;
    (c) 만약 최대 균등 사용 값이 균등 사용 기준 값을 초과한 것으로 판별되면, 상기 플래시 메모리 장치의 대표 영역에 대한 전하 손실 상태를 점검하는 단계와; 그리고
    (d) 상기 점검된 전하 손실 상태에 따라 새롭게 정의된 읽기 전압들을 상기 플래시 메모리 장치로 제공하여 전하 손실된 메모리 셀들을 복원하는 단계를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  28. 제 27 항에 있어서,
    상기 (c) 단계는
    상기 균등 사용 읽기 명령의 입력에 따라 마진 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치의 대표 영역으로부터 각각 페이지 데이터를 읽는 단계와;
    상기 대표 영역으로부터 각각 읽혀진 페이지 데이터 및 상기 순차적으로 가변된 마진 읽기 전압들에 의거하여 메모리 셀의 가능한 셀 상태들 각각에 대한 최저 및 최고 문턱 전압들을 결정하는 단계와; 그리고
    상기 셀 상태들 각각의 최저 및 최고 문턱 전압들에 의거하여 상기 셀 상태 들에 각각 대응하는 상기 새로운 읽기 전압들을 각각 정의하는 단계를 포함하며,
    상기 각 상태의 최저 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 적어도 하나의 데이터 비트가 소거 상태를 나타낼 때 마진 읽기 전압에 대응하며, 상기 각 상태의 최고 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터가 모두 프로그램 상태를 나타낼 때 마진 읽기 전압으로 설정되는 것을 특징으로 하는 데이터 복원 방법.
  29. 제 28 항에 있어서,
    상기 마진 읽기 전압은 증가분/감소분만큼 순차적으로 증가/감소되는 것을 특징으로 하는 데이터 복원 방법.
  30. 제 28 항에 있어서,
    인접한 셀 상태들의 최고 및 최저 문턱 전압들 사이의 중간값을 갖도록 읽기 전압들이 새롭게 정의되는 것을 특징으로 하는 데이터 복원 방법.
  31. 제 30 항에 있어서,
    상기 플래시 메모리 장치는 데이터 영역을 더 포함하며, 상기 대표 영역의 용량은 상기 데이터 영역의 문턱 전압 분포들을 대표하기에 충분하게 결정되는 것을 특징으로 하는 데이터 복원 방법.
  32. 제 31 항에 있어서,
    상기 플래시 메모리 장치의 데이터 영역은 균등 사용 기법을 이용하여 관리되는 것을 특징으로 하는 데이터 복원 방법.
  33. 제 32 항에 있어서,
    상기 균등 사용 기법에 따라 상기 데이터 영역에 대한 균등 사용 값이 증가될 때마다 상기 대표 영역이 소거/프로그램되는 것을 특징으로 하는 데이터 복원 방법.
  34. 제 27 항에 있어서,
    상기 (c) 단계는
    상기 균등 사용 읽기 명령의 입력에 따라 마진 읽기 전압을 순차적으로 가변시켜 상기 플래시 메모리 장치의 대표 영역으로부터 각각 페이지 데이터를 읽는 단계와;
    상기 대표 영역으로부터 각각 읽혀진 페이지 데이터 및 상기 순차적으로 가변된 마진 읽기 전압들에 의거하여 메모리 셀의 가능한 셀 상태들 각각에 대한 최저 및 최고 문턱 전압들을 결정하는 단계와; 그리고
    상기 셀 상태들 각각의 최저 및 최고 문턱 전압들에 의거하여 상기 셀 상태들에 각각 대응하는 상기 새로운 읽기 전압들을 각각 정의하는 단계를 포함하며,
    상기 각 상태의 최고 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀 진 페이지 데이터 중 적어도 하나의 데이터 비트가 프로그램 상태를 나타낼 때 마진 읽기 전압에 대응하며, 상기 각 상태의 최저 문턱 전압은 상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터가 모두 소거 상태를 나타낼 때 마진 읽기 전압으로 설정되는 것을 특징으로 하는 데이터 복원 방법.
  35. 제 27 항에 있어서,
    상기 최대 균등 사용 값이 상기 균등 사용 기준 값을 초과한 것으로 판별되는 경우, 상기 (c) 및 (d) 단계들은 외부로부터의 복원 동작 선택 여부에 따라 선택적으로 수행되는 것을 특징으로 하는 데이터 복원 방법.
  36. 제 27 항에 있어서,
    상기 (c) 단계는
    상기 점검된 전하 손실 상태에 따라 셀 상태들 사이에 읽기 마진이 존재하는 지의 여부를 판별하는 단계와; 그리고
    만약 셀 상태들 사이에 읽기 마진이 존재하면, 상기 새롭게 정의된 읽기 전압들을 상기 플래시 메모리 장치로 제공하여 전하 손실된 메모리 셀들을 복원하는 단계를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  37. 제 27 항에 있어서,
    상기 (c) 단계는
    상기 점검된 전하 손실 상태에 따라 셀 상태들 사이에 읽기 마진이 존재하는 지의 여부를 판별하는 단계와;
    만약 셀 상태들 사이에 읽기 마진이 존재하는 것으로 판별되면, 상기 새롭게 정의된 읽기 전압들을 상기 플래시 메모리 장치로 제공하여 전하 손실된 메모리 셀들을 복원하는 단계와; 그리고
    만약 셀 상태들 사이에 읽기 마진이 존재하지 않는 것으로 판별되면, 상기 플래시 메모리 장치로 산포 읽기 명령을 제공하는 단계를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  38. 제 37 항에 있어서,
    상기 플래시 메모리 장치로 산포 읽기 명령을 제공하는 단계는
    상기 산포 읽기 명령의 입력에 따라 산포 읽기 전압을 증가분/감소분만큼 순차적으로 가변시켜 상기 플래시 메모리 장치로부터 페이지 데이터를 각각 읽는 단계와;
    상기 플래시 메모리 장치로부터 각각 읽혀진 페이지 데이터 중 소거 상태를 나타내는 데이터 비트 수 및 상기 읽혀진 페이지 데이터에 대응하는 산포 읽기 전압으로 이루어진 산포 테이블을 구성하는 단계와;
    상기 산포 테이블에 의거하여, 메모리 셀의 가능한 셀 상태들 각각의 최고점을 나타내는 데이터 비트 수에 대응하는 산포 읽기 전압들을 검출하는 단계와; 그리고
    상기 검출된 산포 읽기 전압들을 이용하여 새로운 읽기 전압들을 정의하는 단계를 포함하는 것을 특징으로 하는 데이터 복원 방법.
  39. 플래시 메모리 장치와; 그리고
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며, 청구항 1에 기재된 읽기 전압 설정 방법에 따라 상기 플래시 메모리 장치의 읽기 전압들이 재설정되는 메모리 시스템.
  40. 플래시 메모리 장치와; 그리고
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며, 청구항 6에 기재된 데이터 복원 방법에 따라 상기 플래시 메모리 장치에 대한 데이터 복원 동작이 수행되는 메모리 시스템.
  41. 플래시 메모리 장치와; 그리고
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며, 청구항 12에 기재된 읽기 전압 설정 방법에 따라 상기 플래시 메모리 장치의 읽기 전압들이 재설정되는 메모리 시스템.
  42. 플래시 메모리 장치와; 그리고
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며, 청구항 20에 기재된 읽기 전압 설정 방법에 따라 상기 플래시 메모리 장치의 읽기 전압들이 재설정되는 메모리 시스템.
  43. 플래시 메모리 장치와; 그리고
    상기 플래시 메모리 장치를 제어하는 메모리 컨트롤러를 포함하며, 청구항 27에 기재된 데이터 복원 방법에 따라 상기 플래시 메모리 장치에 대한 데이터 복원 동작이 수행되는 메모리 시스템.
KR1020060102379A 2006-10-20 2006-10-20 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 KR100830580B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060102379A KR100830580B1 (ko) 2006-10-20 2006-10-20 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
US11/616,411 US7542350B2 (en) 2006-10-20 2006-12-27 Methods of restoring data in flash memory devices and related flash memory device memory systems
CN2007103061350A CN101221813B (zh) 2006-10-20 2007-10-22 闪存设备中恢复数据的方法和相关闪存设备存储系统
US12/428,062 US20090207666A1 (en) 2006-10-20 2009-04-22 Methods of Restoring Data in Flash Memory Devices and Related Flash Memory Device Memory Systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102379A KR100830580B1 (ko) 2006-10-20 2006-10-20 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법

Publications (2)

Publication Number Publication Date
KR20080035828A KR20080035828A (ko) 2008-04-24
KR100830580B1 true KR100830580B1 (ko) 2008-05-21

Family

ID=39317751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102379A KR100830580B1 (ko) 2006-10-20 2006-10-20 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법

Country Status (3)

Country Link
US (2) US7542350B2 (ko)
KR (1) KR100830580B1 (ko)
CN (1) CN101221813B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8422291B2 (en) 2009-05-26 2013-04-16 Samsung Electronics Co., Ltd. Storage device and method for reading the same
US8665643B2 (en) 2011-03-10 2014-03-04 Samsung Electronics Co., Ltd Non-volatile memory device and read method thereof
US9852795B2 (en) 2015-09-24 2017-12-26 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
DE102006010979B3 (de) * 2006-03-09 2007-04-12 Infineon Technologies Flash Gmbh & Co. Kg Verfahren zum Einstellen einer Lesespannung und Halbleiterschaltungsanordnung
US8645793B2 (en) 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US7561465B2 (en) * 2006-12-28 2009-07-14 Advanced Micro Devices, Inc. Methods and systems for recovering data in a nonvolatile memory array
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
KR100888695B1 (ko) * 2007-02-27 2009-03-16 삼성전자주식회사 과표본화 읽기 동작을 수행하는 플래시 메모리 장치 및그것의 데이터 독출 방법
KR100907218B1 (ko) * 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
US7808834B1 (en) 2007-04-13 2010-10-05 Marvell International Ltd. Incremental memory refresh
US7969788B2 (en) * 2007-08-21 2011-06-28 Micron Technology, Inc. Charge loss compensation methods and apparatus
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8189381B1 (en) 2007-08-28 2012-05-29 Marvell International Ltd. System and method for reading flash memory cells
US8085605B2 (en) 2007-08-29 2011-12-27 Marvell World Trade Ltd. Sequence detection for flash memory with inter-cell interference
US7894264B2 (en) * 2007-11-07 2011-02-22 Micron Technology, Inc. Controlling a memory device responsive to degradation
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
KR100953044B1 (ko) * 2008-05-26 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
KR101391362B1 (ko) 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US8611151B1 (en) 2008-11-06 2013-12-17 Marvell International Ltd. Flash memory read performance
US8947929B1 (en) 2008-11-06 2015-02-03 Marvell International Ltd. Flash-based soft information generation
US8213228B1 (en) 2008-11-06 2012-07-03 Marvell International Ltd. Flash memory read performance
US8341311B1 (en) 2008-11-18 2012-12-25 Entorian Technologies, Inc System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
KR101578511B1 (ko) 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
KR101578518B1 (ko) 2009-07-07 2015-12-17 삼성전자주식회사 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템
CN101958142B (zh) * 2009-07-14 2013-06-26 北京兆易创新科技股份有限公司 一种存储单元的数据读取方法和用于mlc的灵敏放大器
US8437193B1 (en) * 2009-07-15 2013-05-07 Marvell International Ltd. Flash memory data recovery
CN101989460B (zh) * 2009-08-05 2014-02-12 中芯国际集成电路制造(上海)有限公司 改进的氮化硅非易失存储器及其实现方法
US9330767B1 (en) * 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8130553B2 (en) * 2009-12-02 2012-03-06 Seagate Technology Llc Systems and methods for low wear operation of solid state memory
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
US9170933B2 (en) * 2010-06-28 2015-10-27 International Business Machines Corporation Wear-level of cells/pages/sub-pages/blocks of a memory
CN102314949B (zh) * 2010-07-05 2014-06-11 群联电子股份有限公司 数据读取方法、控制电路与存储器控制器
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
US8587990B2 (en) 2010-07-12 2013-11-19 International Business Machines Corporation Global bit line restore by most significant bit of an address line
US8677225B1 (en) 2011-02-11 2014-03-18 Marvell International Ltd. Low-density parity-check decoder
KR20120128014A (ko) * 2011-05-16 2012-11-26 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
GB2490991B (en) 2011-05-19 2017-08-30 Ibm Wear leveling
KR20130084492A (ko) * 2012-01-17 2013-07-25 삼성전자주식회사 비휘발성 메모리 시스템
US20130185612A1 (en) * 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
CN102568589A (zh) * 2012-02-09 2012-07-11 清华大学 一种快闪存储器的数据擦除复位方法
US20130262942A1 (en) * 2012-03-27 2013-10-03 Yung-Chiang Chu Flash memory lifetime evaluation method
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR101921101B1 (ko) * 2012-08-06 2018-11-22 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US8902669B2 (en) * 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias
TWI506642B (zh) * 2012-12-07 2015-11-01 Phison Electronics Corp 記憶體修復方法、記憶體控制器與記憶體儲存裝置
US9430339B1 (en) 2012-12-27 2016-08-30 Marvell International Ltd. Method and apparatus for using wear-out blocks in nonvolatile memory
US9147501B2 (en) * 2013-03-13 2015-09-29 Macronix International Co., Ltd. Retention logic for non-volatile memory
CN104167220B (zh) * 2013-05-16 2018-06-15 群联电子股份有限公司 数据读取方法、控制电路、存储器模块与存储器存储装置
KR102127416B1 (ko) 2013-06-27 2020-06-26 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 읽기 방법
CN104282339B (zh) * 2013-07-08 2018-12-14 群联电子股份有限公司 读取电压设定方法、控制电路与存储器储存装置
US9208847B2 (en) * 2013-10-30 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory devices with improved refreshing operations
KR101491691B1 (ko) * 2013-11-26 2015-02-09 에스케이텔레콤 주식회사 메모리장치 및 메모리장치의 동작 방법
US9514845B1 (en) * 2013-12-12 2016-12-06 SK Hynix Inc. Check after write for assessing wear related degradation in solid state storage
CN104778971B (zh) * 2014-01-14 2018-04-13 旺宏电子股份有限公司 存储器系统及其访问方法
US20160062656A1 (en) * 2014-08-28 2016-03-03 Freescale Semiconductor, Inc. Command Set Extension for Non-Volatile Memory
CN105405462B (zh) * 2015-12-01 2019-10-29 清华大学 NAND Flash存储系统高磨损区域数据预加重方法
US10269406B2 (en) * 2016-05-19 2019-04-23 University of Pittsburgh—of the Commonwealth System of Higher Education Adaptive refreshing and read voltage control scheme for a memory device such as an FeDRAM
CN106205722A (zh) * 2016-07-07 2016-12-07 北京兆易创新科技股份有限公司 一种非易失性存储器的恢复方法和装置
KR102620820B1 (ko) 2016-09-23 2024-01-03 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR20190019675A (ko) 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN109584935A (zh) * 2017-09-29 2019-04-05 大心电子（英属维京群岛）股份有限公司 数据读取方法以及存储控制器
KR102419895B1 (ko) 2018-02-09 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
US11295818B2 (en) 2018-02-09 2022-04-05 Samsung Electronics Co., Ltd. Non-volatile memory device, operating method thereof, and storage device having the same
KR102470726B1 (ko) * 2018-03-14 2022-11-25 삼성전자주식회사 비휘발성 메모리 장치
TWI657455B (zh) * 2018-05-11 2019-04-21 華邦電子股份有限公司 離群位元修復方法和記憶體裝置
CN109388349A (zh) * 2018-10-25 2019-02-26 江苏华存电子科技有限公司 一种闪存存储装置中智能化调整参考电压的方法
US11061762B2 (en) * 2019-02-04 2021-07-13 Intel Corporation Memory programming techniques
CN112053726B (zh) * 2020-09-09 2022-04-12 哈尔滨工业大学 一种基于Er态阈值电压分布的闪存误擦除数据恢复方法
CN112486856A (zh) * 2020-11-30 2021-03-12 珠海格力电器股份有限公司 显示扫描控制方法、装置、存储介质及控制设备
CN114356221B (zh) * 2021-12-07 2023-10-20 广州致存科技有限责任公司 数据写入方法、存储设备和存储介质
CN115273274A (zh) * 2022-07-28 2022-11-01 中国第一汽车股份有限公司 数据记录方法、装置、电子设备及存储介质
CN116185309B (zh) * 2023-04-27 2023-08-08 合肥康芯威存储技术有限公司 一种数据处理方法及数据存储设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09282895A (ja) * 1996-04-16 1997-10-31 Fujitsu Ltd 不揮発性半導体記憶装置及びベリファイ方法
JPH1055691A (ja) 1996-08-08 1998-02-24 Ricoh Co Ltd 不揮発性半導体メモリ
KR20010001063A (ko) * 1999-06-01 2001-01-05 김영환 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
KR20040047835A (ko) * 2001-09-17 2004-06-05 쌘디스크 코포레이션 이진모드에서 다중상태 비휘발성 메모리 시스템의 선택적작동
KR20040049114A (ko) * 2002-12-05 2004-06-11 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR20050087264A (ko) * 2004-02-26 2005-08-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JPH08138395A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体記憶装置
DE69716233T2 (de) * 1996-08-16 2003-02-20 Tokyo Electron Device Ltd Halbleiterspeicheranordnung mit fehlerdetektion und -korrektur
US6134148A (en) * 1997-09-30 2000-10-17 Hitachi, Ltd. Semiconductor integrated circuit and data processing system
US6026014A (en) * 1996-12-20 2000-02-15 Hitachi, Ltd. Nonvolatile semiconductor memory and read method
KR100253276B1 (ko) 1997-02-18 2000-05-01 김영환 메모리 소자의 셀 리프레쉬 회로
KR100296329B1 (ko) 1998-10-29 2001-08-07 박종섭 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
US6046932A (en) * 1999-08-13 2000-04-04 Advanced Micro Devices, Inc. Circuit implementation to quench bit line leakage current in programming and over-erase correction modes in flash EEPROM
EP1206775B1 (en) * 1999-08-23 2004-11-10 Micron Technology, Inc. Flash memory device with externally triggered detection and repair of leaky cells
KR100317496B1 (ko) 1999-12-28 2001-12-24 박종섭 플래쉬 메모리 소자의 테스트 방법
JP2002074999A (ja) 2000-08-23 2002-03-15 Sharp Corp 不揮発性半導体記憶装置
JP4517503B2 (ja) * 2000-12-15 2010-08-04 株式会社デンソー 不揮発性半導体記憶装置の多値書き込み及び読み出し方法
US6636440B2 (en) * 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
US6370061B1 (en) * 2001-06-19 2002-04-09 Advanced Micro Devices, Inc. Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
US6958940B2 (en) * 2002-02-28 2005-10-25 Renesas Technology Corp. Nonvolatile semiconductor memory device capable of realizing optimized erasing operation in a memory array
US6839281B2 (en) * 2003-04-14 2005-01-04 Jian Chen Read and erase verify methods and circuits suitable for low voltage non-volatile memories
JP3913704B2 (ja) * 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置
US7007932B2 (en) * 2003-07-25 2006-03-07 Air Products And Chemicals, Inc. Wall-flow redistributor for packed columns
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
ITRM20060074A1 (it) * 2006-02-15 2007-08-16 Micron Technology Inc Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09282895A (ja) * 1996-04-16 1997-10-31 Fujitsu Ltd 不揮発性半導体記憶装置及びベリファイ方法
JPH1055691A (ja) 1996-08-08 1998-02-24 Ricoh Co Ltd 不揮発性半導体メモリ
KR20010001063A (ko) * 1999-06-01 2001-01-05 김영환 플래시 메모리의 읽기 기준셀 문턱전압 조정회로
KR20040047835A (ko) * 2001-09-17 2004-06-05 쌘디스크 코포레이션 이진모드에서 다중상태 비휘발성 메모리 시스템의 선택적작동
KR20040049114A (ko) * 2002-12-05 2004-06-11 삼성전자주식회사 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR20050087264A (ko) * 2004-02-26 2005-08-31 삼성전자주식회사 멀티레벨 셀（Ｍｕｌｔｉ－ｌｅｖｅｌ ｃｅｌｌ）플래쉬메모리장치 및 이의 프로그램 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8422291B2 (en) 2009-05-26 2013-04-16 Samsung Electronics Co., Ltd. Storage device and method for reading the same
US8665643B2 (en) 2011-03-10 2014-03-04 Samsung Electronics Co., Ltd Non-volatile memory device and read method thereof
US9852795B2 (en) 2015-09-24 2017-12-26 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices

Also Published As

Publication number Publication date
KR20080035828A (ko) 2008-04-24
CN101221813A (zh) 2008-07-16
CN101221813B (zh) 2012-11-21
US20090207666A1 (en) 2009-08-20
US20080094914A1 (en) 2008-04-24
US7542350B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
KR100830580B1 (ko) 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR100875292B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR100794664B1 (ko) 플래시 메모리 장치 및 그것의 리프레쉬 방법
KR101391362B1 (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101498669B1 (ko) 반도체 메모리 시스템 및 그것의 액세스 방법
JP5296464B2 (ja) 向上した信頼性を有するメモリシステム及びそのウェアレベリング方法
US9417804B2 (en) System and method for memory block pool wear leveling
JP5759630B2 (ja) メモリデバイスのためのウェアレベリング
KR100673027B1 (ko) 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치
JP2010040165A (ja) メモリ装置
JP2009087509A (ja) 半導体記憶装置
US11133071B2 (en) Charge loss failure mitigation
JP2008502090A (ja) ユーザにより密度／動作性能を設定可能なメモリデバイス
KR20090109354A (ko) 메모리 시스템 및 그것의 동작 방법
KR100769258B1 (ko) 문턱 전압 분포를 줄일 수 있는 불 휘발성 메모리 장치
JP2018170057A (ja) 半導体記憶装置及びそのデータ消去制御方法
KR101662276B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 및 읽기 방법들
KR20090118396A (ko) 메모리 장치 및 메모리 프로그래밍 방법
CN108877863B (zh) 快闪存储器存储装置及其操作方法
US11101009B1 (en) Systems and methods to convert memory to one-time programmable memory
KR100764748B1 (ko) 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12