KR100317496B1 - 플래쉬 메모리 소자의 테스트 방법 - Google Patents
플래쉬 메모리 소자의 테스트 방법 Download PDFInfo
- Publication number
- KR100317496B1 KR100317496B1 KR1019990064007A KR19990064007A KR100317496B1 KR 100317496 B1 KR100317496 B1 KR 100317496B1 KR 1019990064007 A KR1019990064007 A KR 1019990064007A KR 19990064007 A KR19990064007 A KR 19990064007A KR 100317496 B1 KR100317496 B1 KR 100317496B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- program
- recovery
- verification
- erase
- Prior art date
Links
- 238000010998 test method Methods 0.000 title claims abstract description 10
- 238000011084 recovery Methods 0.000 claims abstract description 31
- 238000012795 verification Methods 0.000 claims abstract description 31
- 238000012360 testing method Methods 0.000 claims description 10
- 238000009966 trimming Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 10
- 230000007423 decrease Effects 0.000 abstract description 7
- 230000002159 abnormal effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 테스트 방법에 관한 것으로, 리커버리 검증 과정에서 발생되는 페일 컬럼의 개수에 따라 기준 게이트 바이어스를 조절하여 인가한 후 리커버리를 실시함으로써 누설 전류에 의한 프로그램 페일을 개선할 수 있고, 셀 전류의 감소에 의한 리커버리 페일도 방지할 수 있는 플래쉬 메모리 소자의 테스트 방법이 제시된다.
Description
본 발명은 플래쉬 메모리 소자의 테스트 방법에 관한 것으로, 특히 리커버리 검증 과정에서 발생되는 페일 컬럼의 개수에 따라 기준 게이트 바이어스를 조절하여 인가한 후 리커버리를 실시함으로써 누설 전류에 의한 프로그램 페일을 개선할 수 있고, 셀 전류의 감소에 의한 리커버리 페일도 방지할 수 있는 플래쉬 메모리 소자의 테스트 방법에 관한 것이다.
스택 게이트형 플래쉬 메모리 소자에서 데이터 손실과 과소거 셀에 의한 비트라인 누설 전류가 가장 큰 문제점으로 대두되고 있다. 데이터 손실은 소자의 특성에 관련된 사항으로 해결해야 될 문제이지만 비트라인 누설 전류의 문제는 소자 특성의 개선으로는 해결하기가 아주 어려운데, 그 이유는 셀이 가지는 분포가 항상 일정한 형태를 가지는 것이 아니라 변할 수 있는 잠재성을 가지기 때문이다. 이와 같은 문제를 해결을 위해 설계 단계에서 여러가지 방법을 모색하고 있으나 아직 미진한 형편이다.
도 1은 소거 검증을 실시하고 리커버리를 실시한 후 정상 셀과 비정상 셀의 분포를 나타낸 것이다. 비트라인에서 전류가 누설될 때 낮은 온도에서 소거 및 리커버리를 실시한 후 고온에서 프로그램을 실시하면 프로그램 페일 문제가 심각하게 나타난다. 이 문제는 도시된 바와 같이 비정상 분포의 경우 문턱 전압이 낮은 셀의수가 정상 분포에 비해 상대적으로 많기 때문에 이런 비정상 분포를 갖는 다이는 프로그램 페일이 발생할 수 있다.
도 2는 프로그램을 실시할 때 선택되지 않은 셀의 누설 전류를 도시한 것으로, 정상 셀 및 비정상 셀의 분포에 이 누설 전류 값을 곱하면 한 비트라인내의 누설 전류를 유추할 수 있다. 정상 셀과 비정상 셀의 분포 차이를 보면 비정상 분포를 가진 경우 누설 전류가 문제가 될 수 있음을 알 수 있다.
도 3은 메모리 셀 어레이의 개략도로서, 소거 후 워드라인 1에 있는 임의의 셀을 프로그램하는 경우를 생각하자. 이 셀을 프로그램하는 경우 워드라인 1에는 프로그램용 워드라인 바이어스(VPPI)가 내부에서 생성되어 인가되고 비트라인 1에는 프로그램용 비트라인 바이어스(VPPD)가 인가된다. 정상 분포를 갖는 경우 프로그램을 실시할 때 선택되지 않은 셀에서 발생하는 누설 전류는 크게 문제가 되지 않으나 비정상 분포를 갖는 경우는 VPPD 레벨을 떨어뜨릴 정도의 많은 양의 누설 전류가 흐를 수 있다.
도 4는 누설 전류에 대한 VPPD 레벨의 감소(degradation) 정도를 시뮬레이션 한 결과를 보였다. 어느 정도의 누설까지는 VPPD 레벨이 일정하게 유지되지만 어떤 레벨을 벗어나게 되면 VPPD 레벨이 급격하게 감소하는 것을 볼 수 있는데, 이런 문제로 프로그램 효율이 떨어지게 되고 심한 경우 정해진 시간내에 프로그램이 되지 않으면 프로그램 검증 페일로 나타난다. 이와 같이 VPPD 레벨이 임의의 누설 전류 레벨로 순식간에 떨어지는 이유는 VPPD의 펌프 사이즈가 임의의 누설 전류 레벨까지만 견딜 수 있도록 설계가 되어 있기 때문이다. 펌프 사이즈를 증가시킬 수 없는이유는 이 사이즈의 증가는 바로 칩 사이즈의 증가로 이어지기 때문이다.
위에 언급한 문제는 실온에서 발생하지 않을 수도 있으나 저온에서 소거를 실시한 후 고온에서 프로그램을 실시하면 프로그램 페일로 나타날 수 있기 때문에 항시 해결해야 할 과제로 남아 있다.
기존에 이의 해결이 어려웠던 이유는 소거 검증을 결정하는 기준이 조건에 따라 변화하는 것이 아니라 어떤 임의의 고정된 하나의 값만이 존재하기 때문이다. 따라서 슬로우 비트가 존재하여 누설 전류가 많이 발생하는 분포를 갖게 되는 경우(실제 이런 분포는 하나의 웨이퍼내에서도 존재) 수율을 떨어뜨리게 된다. 소거 검증을 하나로 고정할 경우 생길 수 있는 또 다른 문제는 도 5에 도시된 바와 같이 셀 전류가 줄어든 경우에도 문제가 되는데 이 경우 마치 소거 검증 라인이 더 낮은 문턱 전압으로 내려가는 경우가 되어 과소거 문제까지 발생할 수 있다. 이런 경우 리커버리 페일로 나타날 수 있다.
따라서, 본 발명은 누설 전류에 의한 프로그램 페일을 개선할 수 있고, 셀 전류의 감소에 의한 리커버리 페일도 방지할 수 있는 플래쉬 메모리 소자의 테스트 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 기준 셀을 일정한 문턱 전압을 갖도록 트리밍하고 상기 기준 셀의 전류를 측정하는 단계와, 메인 셀을 소거하고 소거검증을 실시하는 단계와, 상기 소거 및 소거 검증이 성공되면 리커버리 검증을 실시하는 단계와, 상기 리커버리 검증 결과 페일된 컬럼이 없으면 상기 소거 셀을 독출하는 단계와, 페일 컬럼의 개수를 정의하고 상기 리커버리 검증에서 정의된 페일 컬럼의 개수가 실제 페일 컬럼의 개수보다 크면 리커버리를 실시하는 단계와, 상기 리커버리 검증에서 정의된 페일 컬럼의 개수가 실제 페일 컬럼의 개수보다 작으면 기준 게이트 바이어스를 하강시켜 인가한 후 리커버리를 실시하는 단계와, 상기 리커버리를 실시한 후 프로그램 및 프로그램 검증을 실시하고 프로그램 셀을 독출하는 단계와, 상기 프로그램 셀의 독출이 성공되면 상기 기준 셀 전류를 가지고 메인 테스트를 실시하고, 상기 프로그램 셀의 독출에 실패할 경우 기준 게이트 바이어스를 하강시켜 기준 셀 전류를 측정하는 단계로 천이하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 소거 검증을 실시하고 리커버리를 실시한 후의 셀 분포 그래프.
도 2는 프로그램을 실시할 때 선택되지 않은 셀의 누설 전류 분포 그래프.
도 3은 플래쉬 메모리 셀 어레이의 개략도.
도 4는 누설 전류에 대한 VPPD 레벨 감소 정도의 시뮬레이션 결과 그래프.
도 5는 정상 셀과 비정상 셀의 전류 그래프.
도 6은 본 발명에 따른 소거 검증, 독출 및 프로그램 검증 라인의 분포도.
도 7은 소거 검증, 독출 및 프로그램 검증의 경우에 기준 셀의 분포도.
도 8은 소거 검증 라인을 올릴 경우 비정상 셀 분포의 낮은 문턱 전압 셀의 갯수를 도시한 그래프.
도 9는 본 발명에 따른 센스 증폭기의 개략도.
도 10은 본 발명에 따른 플래쉬 메모리 소자의 테스트 방법을 설명하기 위한 흐름도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
소거와 프로그램을 판별하는 기준은 센스 증폭기에 접속된 기준 셀이 담당하고 있다. 이 기준 셀은 코어 셀과 동일한 모양을 하고 있기 때문에 부하율을 1:1로 하고 독출시 코어의 게이트 바이어스와 기준 셀의 게이트 바이어스를 동일하게 사용하는 경우 이 기준 셀 전류보다 많으면 소거 성공으로 판정하게 된다.
도 6에 도시된 바와 같이 기존에는 소거 검증 1 라인에 해당하는 하나의 라인만 사용하였으나, 본 발명에서는 이 조건을 셀의 분포에 따라 유동적으로 바꾸고자 한다. 문제는 소거 검증용 셀을 가지고 독출용으로 사용하기 때문에 소거 검증 라인을 올리게 되면 독출 라인도 같이 올라가기 때문에 프로그램 라인에 가까워져 높은 전원 전압에서 프로그램에 대한 독출 마진이 부족하게 된다. 이를 극복하는 방법으로 베이크후에 데이터 손실에 의해 떨어지는 정도를 이미 알고 있기 때문에 독출 라인 3에 해당되는 조건까지는 소거 검증 라인을 올리면 안된다. 또한 테스트에서 소거 검증 라인을 변경한 후에 프로그램에 대한 마진을 확인할 때에는 반드시 기존에 적용하던 테스트 가드 밴드(test guard band)보다는 줄여서 테스트를 해야 한다.
도 7은 소거 검증, 독출 및 프로그램 검증의 경우에 기준 셀의 분포도로서, 여기서 소거 검증 라인을 올리때 기준 셀 트리밍을 따로 하지 않고 기준 게이트 바이어스만 바꾸어 가능하게 하였다.
도 8은 소거 검증 라인을 올릴 경우 비정상 셀 분포를 가진 경우에 낮은 문턱 전압 셀의 개수가 현저히 줄어드는 것을 나타낸다.
도 9는 본 발명에 따른 센스 증폭기의 개략도이다. 이 기준 셀들은 초기에 한번만 트리밍을 하여 문턱 전압을 일정하게 맞춘다. 이후 기준 게이트의 바이어스가 VG인 경우로 검증 라인을 설정한 후 리커버리 검증 페일이나 프로그램 독출에서페일이 발생하면 VG를 VG1으로 낮추면 된다. 이렇게 하면 기준 셀을 다시 트리밍할 필요가 없게 된다.
도 10은 본 발명에 따른 플래쉬 메모리 소자의 테스트 방법을 설명하기 위한 흐름도로서, 본 발명에 따른 센스 증폭기를 가진 경우에 최적 트리밍 셀 전류를 찾는 테스트 방법을 보여주고 있다.
먼저 기준 셀을 일정한 문턱 전압을 갖도록 트리밍하고(101) 이 셀의 전류를 측정한다(102). 메인 셀을 소거하고(103) 소거 검증을 실시한다(104). 소거가 성공될 때까지 소거 및 소거 검증 과정을 반복하여 성공되면 리커버리 검증을 실시한다 (105). 리커버리 검증 결과 페일된 컬럼이 없으면(N=0) 바로 소거 셀을 독출한다 (108). 여기서, 페일 컬럼 개수(N)를 정의하는게 중요한데, 이는 정상 셀의 경우 메인 테스트 과정에서 몇개 정도의 컬럼 페일이 있으면 리커버리 페일이 발생하는지 알 수 있기 때문이다. 리커버리 검증 과정에서 정의된 페일 컬럼의 개수(N)가 실제 페일 컬럼의 개수보다 크면 바로 리커버리를 실시한다(106). 리커버리 검증 과정에서 정의된 페일 컬럼의 개수(N)가 실제 페일 컬럼의 개수보다 작으면 기준 게이트 바이어스를 하강시켜 인가한 후 리커버리를 실시한다(106). 이 경우 앞에서 언급한 기준 셀 전류가 줄어 과소거가 늘어나는 경우에 해당되는 페일 양상을 방지할 수 있다. 이 과정이 끝나면 프로그램(109) 및 프로그램 검증(110)을 성공할 때까지 실시하고 프로그램 셀을 독출한다(111). 프로그램 셀의 독출이 성공되면 이 기준 셀 전류를 가지고 메인 테스트를 실시한다. 만약 프로그램 셀의 독출에 실패할 경우 기준 게이트 바이어스를 줄여(107) 기준 셀 전류를 측정하는 과정(102)으로 천이한다.
위에서 언급한 순서대로 순환한 후 소거된 셀을 독출하는 단계에서 이전의 전원 전압보다 기준 게이트 바이어스를 하강시켜 소거된 셀을 독출한다. 기준 게이트 바이어스가 하강된 후 소거된 셀을 독출할 때 바이어스를 기존대로 할 경우 소거된 셀의 독출이 실패할 가능성이 있다. 이 순서대로 테스트하는 경우 슬로우 비트에 의한 비정상 셀 분포를 가진 경우의 문제를 해결할 수 있다.
상술한 바와 같이 본 발명에 의하면 기준 게이트 바이어스를 바꾸어 슬로우 비트에 의한 비정상 셀 분포에서 발생되는 프로그램 페일을 방지할 수 있고, 기준 게이트 바이어스를 바꾸어 기준 셀 전류 감소에 의해 발생되는 리커버리 페일이나 프로그램 페일을 방지할 수 있다. 또한, 기준 전류 트리밍시 트리밍을 바꿀 필요 없이 기준 게이트 바이어스를 선택하여 원하는 기준 셀을 얻을 수 있고, 최적화된 기준 전류를 이용하여 테스트를 실시하기 때문에 테스트 과정이 간단해져 테스트 시간을 줄일 수 있으며 리커버리 페일이나 프로그램 페일이 줄기 때문에 수율의 향상이 기대된다.
Claims (1)
- 기준 셀을 일정한 문턱 전압을 갖도록 트리밍하고 상기 기준 셀의 전류를 측정하는 단계와,메인 셀을 소거하고 소거 검증을 실시하는 단계와,상기 소거 및 소거 검증이 성공되면 리커버리 검증을 실시하는 단계와,상기 리커버리 검증 결과 페일된 컬럼이 없으면 상기 소거 셀을 독출하는 단계와,페일 컬럼의 개수를 정의하고 상기 리커버리 검증에서 정의된 페일 컬럼의 개수가 실제 페일 컬럼의 개수보다 크면 리커버리를 실시하는 단계와,상기 리커버리 검증에서 정의된 페일 컬럼의 개수가 실제 페일 컬럼의 개수보다 작으면 기준 게이트 바이어스를 하강시켜 인가한 후 리커버리를 실시하는 단계와,상기 리커버리를 실시한 후 프로그램 및 프로그램 검증을 실시하고 프로그램 셀을 독출하는 단계와,상기 프로그램 셀의 독출이 성공되면 상기 기준 셀 전류를 가지고 메인 테스트를 실시하고, 상기 프로그램 셀의 독출에 실패할 경우 기준 게이트 바이어스를 하강시켜 기준 셀 전류를 측정하는 단계로 천이하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 테스트 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064007A KR100317496B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 테스트 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064007A KR100317496B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 테스트 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061511A KR20010061511A (ko) | 2001-07-07 |
| KR100317496B1 true KR100317496B1 (ko) | 2001-12-24 |
Family
ID=19631326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064007A KR100317496B1 (ko) | 1999-12-28 | 1999-12-28 | 플래쉬 메모리 소자의 테스트 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317496B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035580B1 (ko) * | 2004-03-03 | 2011-05-19 | 매그나칩 반도체 유한회사 | 플래시 메모리 장치의 기준 셀 트리밍 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830580B1 (ko) | 2006-10-20 | 2008-05-21 | 삼성전자주식회사 | 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 |
-
1999
- 1999-12-28 KR KR1019990064007A patent/KR100317496B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101035580B1 (ko) * | 2004-03-03 | 2011-05-19 | 매그나칩 반도체 유한회사 | 플래시 메모리 장치의 기준 셀 트리밍 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061511A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1415302B1 (en) | Soft program and soft program verify of the core cells in flash memory array | |
| US6370061B1 (en) | Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells | |
| US6553510B1 (en) | Memory device including redundancy routine for correcting random errors | |
| US6643181B2 (en) | Method for erasing a memory cell | |
| US6449190B1 (en) | Adaptive reference cells for a memory device | |
| US6421277B2 (en) | Non-volatile semiconductor memory device | |
| KR100315321B1 (ko) | 불휘발성 반도체 메모리 장치 및 소거 검증 방법 | |
| EP1206775B1 (en) | Flash memory device with externally triggered detection and repair of leaky cells | |
| KR100769490B1 (ko) | 부동 게이트를 이용한 반도체 불휘발성 메모리 | |
| JP2005222625A (ja) | 不揮発性半導体記憶装置 | |
| US9245644B2 (en) | Method and apparatus for reducing erase disturb of memory by using recovery bias | |
| US6172915B1 (en) | Unified erase method in flash EEPROM | |
| US6240023B1 (en) | Method for efficiently executing soft programming of a memory block | |
| US8614921B2 (en) | Nonvolatile semiconductor memory device | |
| JP4521243B2 (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
| KR100908662B1 (ko) | 불휘발성반도체기억장치 | |
| KR100317496B1 (ko) | 플래쉬 메모리 소자의 테스트 방법 | |
| KR100519534B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| CN108305663B (zh) | Sonos闪存的干扰性测试方法 | |
| CN114664356B (zh) | 非易失性存储器的擦除方法和擦除装置 | |
| KR100305215B1 (ko) | 플래쉬메모리셀의소거방법및그회로 | |
| US20020110028A1 (en) | Apparatus and method for refreshing a flash memory unit | |
| KR100335779B1 (ko) | 플래쉬 메모리 소자의 소거 방법 | |
| KR100192567B1 (ko) | 불휘발성반도체메모리장치의프로그램전압발생장치및소거전압발생장치 | |
| US6934185B2 (en) | Programming method for non volatile multilevel memory cells and corresponding programming circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |