CN114664356B

CN114664356B - 非易失性存储器的擦除方法和擦除装置

Info

Publication number: CN114664356B
Application number: CN202210305192.1A
Authority: CN
Inventors: 安友伟
Original assignee: Zhuhai Boya Technology Co ltd
Current assignee: Zhuhai Boya Technology Co ltd
Priority date: 2022-03-25
Filing date: 2022-03-25
Publication date: 2023-03-17
Anticipated expiration: 2042-03-25
Also published as: CN114664356A

Abstract

本申请公开了非易失性存储器的擦除方法和擦除装置。所述擦除方法包括：对选定扇区的存储单元执行擦除操作；对所述选定扇区的存储单元执行至少一种编程操作；根据所述至少一种编程操作的编程参数估计干扰强度是否超过预定值；以及在所述干扰强度超过预定值的情形下，对未选定扇区的干扰区域的存储单元进行干扰修复。所述擦除方法采用选择性的干扰修复操作以保证选定扇区的数据擦除速度以及提高未选定扇区的数据可靠性。

Description

非易失性存储器的擦除方法和擦除装置

技术领域

本发明涉及存储器技术领域，特别涉及非易失性存储器的擦除方法和擦除装置。

背景技术

在计算机系统中使用的存储器可以根据断电状态下的数据存储能力分为易失性存储器和非易失性存储器。易失性存储器仅在上电状态下存储数据，在断电状态下损失数据，例如，包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。非易失性存储器在上电状态和断电状态均可存储数据，例如包括传统上称为只读存储器(ROM)的多种存储器。只读存储器例如包括闪存。

在NAND闪存或NOR闪存之类的非易失性存储器中，存储单元的基本结构为浮栅型晶体管。在对选定扇区的多个存储单元进行擦除操作时，相邻扇区的多个存储单元的浮栅型晶体管的漏极由于连接在相同的位线上在擦除操作中也接收了正电压。因此，在非易失性存储器中，对选定扇区的存储单元的擦除操作，对未选定扇区的存储单元也会造成擦除干扰。

在擦除操作之后，非易失性存储器对未选定存储单元进行检测及修复，将受到擦除干扰的存储单元的阈值电压恢复至预定范围。然而，对非易失性存储器中未选定存储单元的修复不仅非常耗时，而且还会引入编程干扰，在编程干扰强度大的情形下甚至可能修复失败。

因此，期望进一步改进非易失性存储器的擦除方法，以提高数据擦除速度和数据可靠性。

发明内容

鉴于上述问题，本发明的目的在于提供非易失性存储器的擦除方法和擦除装置，在擦除方法的多个操作步骤中，在干扰强度超过预定值的情形下，对未选定扇区的干扰区域进行干扰修复操作，以保证选定扇区的数据擦除速度以及提高未选定扇区的数据可靠性。

根据本发明的一方面，提供了一种非易失性存储器的擦除方法，所述非易失性存储器包括多个扇区，所述擦除方法包括：对选定扇区的存储单元执行擦除操作；对所述选定扇区的存储单元执行至少一种编程操作；根据所述至少一种编程操作的编程参数估计干扰强度是否超过预定值；以及在所述干扰强度超过预定值的情形下，对未选定扇区的干扰区域的存储单元进行干扰修复。

优选地，所述至少一种编程操作包括以下至少之一：预编程操作、过擦除编程操作、以及弱编程操作。

优选地，所述预编程操作、所述擦除操作、所述过擦除编程操作、所述弱编程操作依次执行。

优选地，所述至少一种编程操作分别包括：在所述选定扇区中按照地址选定存储单元；以及对于选定的存储单元执行编程操作。

优选地，所述至少一种编程操作包括重复选定存储单元的步骤以及执行编程操作的步骤，从而对所述选定扇区的全部存储单元进行编程。

优选地，所述至少一种编程操作包括经由字线在所述选定的存储单元的栅极上施加编程电压，以及经由位线在所述选定的存储单元的漏极上施加偏置电压。

优选地，所述编程电压和所述偏置电压均为正电压，并且所述编程电压高于所述偏置电压。

优选地，所述干扰区域包括所述未选定扇区中与所述选定的存储单元连接在同一条位线上的存储单元。

优选地，所述至少一种编程操作的编程参数包括以下至少之一：编程电压、持续时间、以及重复次数。

优选地，所述重复次数是所述选定的存储单元在编程校验失败后重复编程的次数。

优选地，在所述编程电压和所述持续时间为固定值的情形下，所述预定值为编程操作的预定重复次数。

优选地，所述干扰修复包括：对所述未选定扇区的干扰区域的存储单元进行弱编程以重新注入合适数量的电子，使得所述干扰区域的存储单元的阈值电压恢复至正常数据状态的水平。

优选地，上述擦除方法，还包括：在所述擦除操作之后，对所述未选定扇区的存储单元进行全区修复操作以修复擦除干扰。

优选地，所述多个扇区位于所述非易失性存储器的同一个物理块中，所述多个扇区中的每个扇区包括多个物理页，所述多个物理页中的存储单元的栅极分别连接至相应的字线。

根据本发明的另一方面，提供了一种非易失性存储器的擦除装置，所述非易失性存储器包括多个扇区，所述擦除装置包括：擦除模块，用于对选定扇区的存储单元执行擦除操作；至少一个编程模块，用于对所述选定扇区的存储单元执行至少一种编程操作；干扰估计模块，用于根据所述至少一种编程操作的编程参数估计干扰强度是否超过预定值；以及区域修复模块，用于在所述干扰强度超过预定值的情形下，对未选定扇区的干扰区域的存储单元进行干扰修复。

优选地，所述至少一个编程模块包括以下至少之一：预编程模块，用于对所述选定扇区的存储单元执行预编程操作；过擦除编程模块，用于在经过预编程操作之后，对所述选定扇区的存储单元执行过擦除编程操作；以及弱编程模块，用于在经过擦除操作操作之后，对所述选定扇区的存储单元执行弱编程操作。

优选地，所述区域修复模块对所述未选定扇区的干扰区域的存储单元进行弱编程以重新注入合适数量的电子，使得所述干扰区域的存储单元的阈值电压恢复至正常数据状态的水平。

优选地，所述擦除装置，还包括：全区修复模块，用于在所述擦除操作之后，对所述未选定扇区的存储单元进行全区修复操作以修复擦除干扰。

优选地，所述非易失性存储器包括NAND闪存和NOR闪存中的任意一种。

根据本发明实施例的擦除方法，在对选定扇区的多个操作步骤中估计编程干扰的干扰强度是否超过预定值，在干扰强度超过预定值的情形下，对未选定扇区的干扰区域进行干扰修复操作。该擦除方法通过多个操作步骤的独立干扰程度估计和独立修复操作避免多个操作步骤的干扰累加，因而可以避免未选定扇区的存储单元出现数据错误，因此可以提高擦除方法中的数据可靠性。进一步地，根据选定扇区的根据选定扇区的存储单元预编程操作中的编程参数，获得未选定扇区受到编程干扰的干扰强度。在选定扇区的每个操作步骤之后，无需对同一物理块上的未选定扇区进行检测获得干扰强度，并且，根据干扰强度选择性地修复未选定扇区的干扰区域中的存储单元，可以显著节省未选定扇区的检测耗时和修复耗时，从而仍然可以保证选定扇区的数据擦除速度。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出非易失性存储器的存储单元阵列的等效电路图。

图2和3分别示出图1所示存储单元阵列中存储单元串的等效电路图和结构示意图。

图4示出非易失性存储器的擦除方法中的选定扇区和相邻扇区。

图5示出根据现有技术的非易失性存储器的擦除方法的流程图。

图6示出根据本发明实施例的非易失性存储器的擦除方法的流程图。

图7示出在擦除方法中预编程操作和第一次区域修复的详细流程图。

图8示出根据本发明实施例的非易失性存储器的擦除装置的示意性框图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

图1示出非易失性存储器的存储单元阵列的等效电路图。存储单元阵列100包括多个存储单元M1。

在存储单元阵列100中，多个存储单元M1按行列排列成阵列。同一列的存储单元M1的漏极连接至位线BL0至BLn中的同一条位线，从而形成相应的一个存储单元串(string)110。同一行的存储单元M1的控制栅连接至位线WL0至WLn中的同一条字线，从而形成相应的一个物理页(page)120。存储单元阵列100中的多个存储单元M1的源极接地。

存储单元M1的基本结构是浮栅型晶体管。在读取数据和写入数据时，可以经由字线和位线对单个存储单元M1寻址。例如，在读取数据时，经由字线在选定存储单元M1的控制栅上施加读取电压，经由位线检测流经存储单元M1的源极和漏极的电流，从而获得浮栅中的电荷状态。

在存储单元阵列100中，存储单元串110中的相邻存储单元M1的源极互连，或者漏极互连。进一步地，相邻存储单元M1的源极共同接地，漏极共同连接至位线BL0。

存储单元M1的浮栅型晶体管包括半导体衬底101、位于半导体衬底101中的源区11和漏区12，以及位于源区11和漏区12之间的浮栅结构。浮栅型晶体管的栅结构包括依次堆叠的隧穿介质层13、浮栅14、栅极介质层15以及控制栅16。。

存储单元M1利用浮栅14中的电荷状态表示数据。在浮栅型晶体管的控制栅16和半导体衬底101之间施加编程电压，利用隧穿

效应或热电子注入将电荷注入浮栅14中以实现编程。在浮栅型晶体管的控制栅16和半导体衬底101之间施加擦除电压，利用隧穿效应从浮栅14中去除电荷以实现擦除。由于浮栅型晶体管的特性，在写操作中，浮栅型晶体管的写操作包括先擦除后编程的多个步骤。在利用浮栅14中的电子存储数据的情形下，擦除电压为负电压，编程电压为正电压。在读操作中，在浮栅型晶体管的栅极上施加读取电压，将浮栅型晶体管的检测电流与参考电流进行比较以获得电荷状态，从而读取数据。

在存储单元阵列100中，存储单元M1的控制栅连接至字线，漏极连接至位线。在擦除操作中，存储单元M1的控制栅接地，且漏极施加正电压，从而在存储单元的控制栅和衬底之间施加负电压。由于非易失性存储器的设计特点，对存储单元的擦除操作例如以扇区(sector)为单位，对选定扇区的多个存储单元进行擦除。

在擦除操作中在位线上施加正电压，在物理块中同一条位线上不仅连接有选定扇区的存储单元，而且连接有未选定扇区的存储单元，未选定扇区的多个存储单元的浮栅型晶体管的漏极由于连接在相同的位线上在擦除操作中也接收了正电压。因此，在非易失性存储器中，对选定扇区的存储单元的擦除操作，也会对未选定扇区的存储单元造成擦除干扰。

该非易失性存储器的擦除方法包括步骤S01至S05。为了提高数据擦除的可靠性，擦除方法包括多个数据操作的步骤，其中，不仅包括擦除操作，而且还包括擦除操作前的预编程操作，以及擦除后的弱编程操作和对未选定扇区的修复操作。

在步骤S01中，对选定扇区的存储单元进行预编程。

在预编程操作中，在存储单元的控制栅和半导体衬底之间为正电压。例如，经由字线在选定扇区的存储单元的控制栅上施加正的编程电压，经由位线在存储单元的漏极上施加正的偏置电压，半导体衬底接地。因而，在存储单元的控制栅和衬底之间形成正向高电场，利用隧穿效应或热电子注入将电子从衬底注入浮栅中以实现编程。利用偏置电压控制编程过程中阈值电压的增加速度，从而优化编程效率。经过预编程操作之后，存储单元的浮栅中的电子数量增加，使得存储单元的阈值电压超过预定值，用于表示数据0。在读取操作中，在经过编程的存储单元的控制栅上施加的读取电压小于阈值电压，存储单元处于关断状态。在步骤S02中，对选定扇区的存储单元进行擦除操作。

在擦除操作中，在存储单元的控制栅和半导体衬底之间为负电压。例如，经由字线将选定扇区的存储单元的控制栅施加负的擦除电压，经由位线在存储单元的漏极上施加与正的偏置电压，在半导体衬底和存储单元的源极上施加相同的偏置电压。因而，在存储单元的控制栅和衬底之间形成负向高电场，利用隧穿效应从浮栅中去除电子以实现擦除。经过擦除操作之后，存储单元的浮栅中的电子数量减少，使得存储单元的阈值电压低于预定值，用于表示数据1。在读取操作中，在经过擦除的存储单元的控制栅上施加的读取电压大于阈值电压，存储单元处于导通状态。

对选定扇区的擦除操作使用了强擦除条件(擦除电压和/或持续时间)。在选定扇区中，不同存储单元的浮栅中的电子数量不同，在擦除操作中受到的影响不同。只要有一个存储单元没有达到擦除状态，就需要重新对整个选定扇区重新施加擦除电压。在多次施加擦除电压之后，选定扇区的所有存储单元均达到擦除状态。然而，某些存储单元的浮栅中的电子数量可能去除过多导致阈值电压低于预定范围，甚至达到负值，从而可能出现过擦除状态(over-erase)。

在步骤S03中，对选定扇区的存储单元进行过擦除修复。

在选定扇区的擦除操作完成之后，进行校验，以判断选定扇区中处于过擦除状态的存储单元。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于过擦除状态。对于处于过擦除状态的存储单元进行过擦除修复。过擦除修复包括对存储单元进行过擦除编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压恢复至正常擦除状态的水平。

优选地，上述的步骤S02和S03重复多次，直至选定扇区的所有存储单元的阈值电压均达到正常擦除状态的水平。

在步骤S04中，对选定扇区的存储单元进行弱编程操作。

在该步骤中，对选定扇区的所有存储单元进行弱编程。进一步在存储单元的浮栅中注入合适数量的电子，使得所有存储单元的阈值电压达到预定范围。

在步骤S05中，对未选定扇区的存储单元进行干扰修复操作。

参见图4，在上述对选定扇区的擦除操作中，在位线上施加正电压，在物理块中同一条位线上不仅连接有选定扇区的存储单元，而且连接有未选定扇区的存储单元，未选定扇区的多个存储单元的浮栅型晶体管的漏极由于连接在相同的位线上在擦除操作中也接收了正电压。因此，在非易失性存储器中，对选定扇区的存储单元的擦除操作，也会对未选定扇区的存储单元造成擦除干扰。由于在选定扇区的存储单元的擦除操作中经由位线施加正电压，因此，对未选定扇区的存储单元的擦除干扰导致阈值电压降低。

在该步骤中，对受到擦除干扰的未选定扇区的存储单元进行干扰修复操作。该修复操作包括对未选定扇区的所有存储单元进行校验，以及对于受到干扰的存储单元进行干扰修复。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于受到干扰的状态。干扰修复包括对存储单元进行弱编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压恢复至正常数据状态的水平。

本发明人注意到，在上述根据现有技术的擦除方法中，在对选定扇区的所有操作执行完毕之后，对同一物理块上的未选定扇区进行检测和修复。然而，随着工艺节点的进步，非易失性存储器的擦除方法也变得复杂化，在擦除方法中引入的干扰效应越来越严重。例如，在擦除方法中，不论是擦除操作还是编程操作均可能经由位线在存储单元的漏极上施加正电压。因此，擦除方法的多个操作步骤对未选定扇区造成干扰，不仅包括擦除干扰，而且还包括编程干扰。

一方面，如果在对选定扇区的所有操作步骤执行完毕之后，对同一物理块上的未选定扇区进行检测和修复，则，在对选定扇区的存储单元的擦除方法执行完毕之后，擦除方法的多个操作步骤的干扰累加，未选定扇区的存储单元可能已经出现数据错误。例如，在未选定扇区中，某些存储单元的浮栅中的电子已经完全去除，从表示数据0的编程状态变为表示数据1的擦除状态。在未选定扇区的修复操作中无法检测和修复数据错误。

另一方面，如果在选定扇区的每个操作步骤之后，分别对同一物理块上的未选定扇区进行检测和修复，则，对未选定扇区的检测和修复将耗时过多，导致选定扇区的数据擦除速度降低。

因此，本发明人提出在选定扇区按照存储单元的地址执行的操作步骤之后，根据干扰强度对同一物理块上的未选定扇区与地址相对应的存储单元区域进行检测和修复，因而可以兼顾数据擦除速度和数据可靠性。

非易失性存储器的擦除方法包括步骤S11至S18。如上所述，擦除方法包括多个数据操作的步骤，其中，不仅包括擦除操作，而且还包括擦除操作前的预编程操作，以及擦除后的弱编程操作。进一步地，与现有技术的擦除方法不同，根据本发明实施例的擦除方法还包括：在擦除方法的每个操作步骤中，按照选定扇区中存储单元的地址相对应未选定扇区的区域进行干扰修复。

在步骤S11中，按照存储单元的地址，对选定扇区的存储单元进行预编程和校验。

在预编程操作中，在存储单元的控制栅和半导体衬底之间为正电压。例如，经由字线在选定扇区的存储单元的控制栅上施加正的编程电压，经由位线在存储单元的漏极上施加正的偏置电压，半导体衬底接地。因而，在存储单元的控制栅和衬底之间形成正向高电场，利用隧穿效应或热电子注入将电子从衬底注入浮栅中以实现编程。利用偏置电压控制编程过程中阈值电压的增加速度，从而优化编程效率。经过预编程操作之后，存储单元的浮栅中的电子数量增加，使得存储单元的阈值电压超过预定值，用于表示数据0。在读取操作中，在经过编程的存储单元的控制栅上施加的读取电压小于阈值电压，存储单元处于关断状态。

在选定扇区中，对选定扇区的存储单元进行地址遍历，重复预编程操作。在每次预编程操作中，按照存储单元的地址在选定扇区中选定存储单元，对选定的存储单元进行预编程和校验，以判断预编程是否在存储单元的浮栅中注入合适数量的电子。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于欠编程状态。对于处于欠编程状态的存储单元重复预编程操作，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压达到至正常编程状态的水平。

例如，参见图4，在第一次预编程操作中，在字线WL0上施加正的编程电压，在位线BL0和BL1上施加正的偏置电压，从而对两个存储单元进行预编程操作。该预编程操作采用的偏置电压施加在未选定扇区的位线BL0和BL1上连接的存储单元的漏极上，造成对未选定扇区的相应区域的存储单元造成编程干扰。

在步骤S12中，根据干扰强度对未选定扇区的存储单元进行第一次区域修复。

在上述步骤的预编程操作中，根据选定扇区的存储单元的地址获得未选定扇区受到编程干扰的干扰区域。进一步地，根据选定扇区的存储单元预编程操作中的编程参数，可以获得未选定扇区受到编程干扰的干扰强度。进一步地，根据干扰强度，判断是否对干扰区域中的存储单元进行第一次区域修复。

该修复操作包括对未选定扇区位于干扰区域中的存储单元进行校验，以及对于受到干扰的存储单元进行干扰修复。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于受到干扰的状态。干扰修复包括对存储单元进行弱编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压恢复至正常数据状态的水平。

在步骤S13中，对选定扇区的存储单元进行擦除操作。

在擦除操作中，在存储单元的控制栅和半导体衬底之间为负电压。例如，经由字线将选定扇区的存储单元的控制栅施加负的擦除电压，经由位线在存储单元的漏极上施加与正的偏置电压，半导体衬底上施加相同的偏置电压。因而，在存储单元的控制栅和衬底之间形成负向高电场，利用隧穿效应从浮栅中去除电子以实现擦除。经过擦除操作之后，存储单元的浮栅中的电子数量减少，使得存储单元的阈值电压低于预定值，用于表示数据1。在读取操作中，在经过擦除的存储单元的控制栅上施加的读取电压大于阈值电压，存储单元处于导通状态。

在步骤S14中，按照存储单元的地址，对选定扇区的存储单元进行过擦除修复。

在选定扇区的擦除操作完成之后进行校验，以判断选定扇区中处于过擦除状态的存储单元。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于过擦除状态。对于处于过擦除状态的存储单元进行过擦除修复。过擦除修复包括对存储单元进行过擦除编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压恢复至正常擦除状态的水平。

在选定扇区中，对选定扇区的存储单元进行地址遍历，重复过擦除修复操作。在每次过擦除修复操作中，按照存储单元的地址在选定扇区中选定存储单元，对选定的存储单元进行校验，以及根据校验结果进行过擦除修复操作，以判断擦除操作是否在存储单元的浮栅中去除合适数量的电子。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于过擦除状态。对于处于过擦除状态的存储单元重复过擦除编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压达到至正常擦除状态的水平。

优选地，上述的步骤S13和S14重复多次，直至选定扇区的所有存储单元的阈值电压均达到正常擦除状态的水平。

在步骤S15中，根据干扰强度对未选定扇区的存储单元进行第二次区域修复。

在上述步骤的过擦除编程操作中，根据选定扇区的存储单元的地址获得未选定扇区受到编程干扰的干扰区域。进一步地，根据选定扇区的存储单元过擦除编程操作中的编程参数，可以获得未选定扇区受到编程干扰的干扰强度。进一步地，根据干扰强度，判断是否对干扰区域中的存储单元进行第二次区域修复。

如上所述，对未选定扇区的干扰区域的修复操作包括对未选定扇区位于干扰区域中的存储单元进行校验，以及对于受到干扰的存储单元进行干扰修复。干扰修复包括对存储单元进行弱编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压恢复至正常数据状态的水平。

在步骤S16中，按照存储单元的地址，对选定扇区的存储单元进行弱编程和校验。

在选定扇区中，对选定扇区的存储单元进行地址遍历，重复弱编程操作。在每次弱编程操作中，按照存储单元的地址在选定扇区中选定存储单元，对选定的存储单元进行弱编程和校验，以判断弱编程是否在存储单元的浮栅中注入合适数量的电子。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于欠编程状态。对于处于欠编程状态的存储单元重复弱编程操作，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压达到至正常编程状态的水平。

在步骤S17中，根据干扰强度对未选定扇区的存储单元进行第三次区域修复。

在上述步骤的弱编程操作中，根据选定扇区的存储单元的地址获得未选定扇区受到编程干扰的干扰区域。进一步地，根据选定扇区的存储单元弱编程操作中的编程参数，可以获得未选定扇区受到编程干扰的干扰强度。进一步地，根据干扰强度，判断是否对干扰区域中的存储单元进行第一次区域修复。

在步骤S18中，对未选定扇区的存储单元进行全区修复操作。

在本实施例中，非易失性存储器的物理块包括1024*2048个存储单元组成的存储单元阵列，其中，字线的数量为1024条，位线的数量为2048条。在物理块中，每个扇区包括16个物理页，每个物理页与相应的一条位线相连接。在擦除方法中，对选定的1个扇区的多个编程操作步骤中，每个操作步骤均可能对未选定的63个扇区的存储单元造成编程干扰。

在上述擦除方法的预编程、过擦除编程、以及弱编程操作中，按照选定扇区的存储单元的地址进行遍历以实现全区编程。根据选定扇区的存储单元的地址获得未选定扇区受到编程干扰的干扰区域。进一步地，根据选定扇区的存储单元弱编程操作中的编程参数，可以获得未选定扇区受到编程干扰的干扰强度。进一步地，根据干扰强度，判断是否对干扰区域中的存储单元进行区域修复。

在选定扇区中，干扰程度超过预定值的存储单元是极少数(基本是万分之1的概率)。

根据现有技术的擦除方法，在对选定扇区的所有操作执行完毕之后，对同一物理块上的未选定扇区进行检测和修复。在对选定扇区的擦除操作中，未选定扇区的修复耗时共计为：4032*Tp+1008*(2048-4)*Tv+4032*2*Tv，其中，Tp表示干扰修复的编程持续时间，Tv表示干扰修复的校验时间。此外，未选定扇区的干扰检测示时甚至远大于修复耗时。

根据本实施例的擦除方法，在每次编程操作中，选定扇区中仅有约4个存储单元(16*2048/10000)的编程干扰导致未选定扇区与4个存储单元相连接的4条位线相对应的区域需要修复，相应地，在未选定扇区中，需要修复的存储单元的数量为4*1008＝4032个。进一步地，在每个编程操作之后进行独立干扰程度估计和独立修复操作，因此，在修复操作中，未选定扇区的干扰区域的存储单元的阈值电压与校验值的偏差也相应减小，基本一次编程即可通过校验。在对选定扇区的擦除操作中，未选定扇区的修复耗时共计为：4032*Tp+4032*Tv，其中，Tp表示干扰修复的编程持续时间，Tv表示干扰修复的校验时间。根据本发明实施例的擦除方法，在对选定扇区的多个操作步骤中估计编程干扰的干扰强度是否超过预定值，在干扰强度超过预定值的情形下，对未选定扇区的干扰区域进行干扰修复操作。该擦除方法通过多个操作步骤的独立干扰程度估计和独立修复操作避免多个操作步骤的干扰累加，因而可以避免未选定扇区的存储单元出现数据错误，因此可以提高擦除方法中的数据可靠性。进一步地，根据选定扇区的根据选定扇区的存储单元预编程操作中的编程参数，获得未选定扇区受到编程干扰的干扰强度。在选定扇区的每个操作步骤之后，无需对同一物理块上的未选定扇区进行检测获得干扰强度，并且，根据干扰强度选择性地修复未选定扇区的干扰区域中的存储单元，可以显著节省未选定扇区的检测耗时和修复耗时，从而仍然可以保证选定扇区的数据擦除速度。

在步骤S21和S22中，执行与图6所示的步骤S11相同的操作，按照存储单元的地址，对选定扇区的存储单元进行预编程和校验。

在步骤S23中，根据选定扇区的存储单元预编程操作中的编程参数，获得未选定扇区受到编程干扰的干扰强度，以及将干扰强度与预定值进行比较。

该干扰强度用于表示在编程操作中对未选定扇区中的存储单元的编程干扰程度。在本实施例中，根据选定扇区的存储单元的编程参数估计干扰强度，而非对未选定扇区的存储单元的检测获得干扰强度，因此可以节省对未选定扇区的存储单元检测的时间。

在本实施例中，编程参数例如包括偏置电压、持续时间和重复次数，偏置电压越高，持续时间越长，重复次数越多，则干扰强度越大。在编程操作中的偏置电压和持续时间为固定值的情形下，所述预定值为编程操作的预定重复次数。

在预编程操作中，例如，经由位线施加在选定扇区的存储单元的漏极上的偏置电压为4V，持续时间为1微秒。在预编程校验未通过导致预编程的重复次数超过20次的情形下，则判断预编程操作的编程干扰的干扰强度超过预定值。

在过擦除编程操作中，例如，经由位线施加在选定扇区的存储单元的漏极上的偏置电压为3.4V，持续时间为100微秒。例如，在过擦除编程校验未通过导致过擦除编程的重复次数超过10次的情形下，则判断过擦除编程操作的编程干扰的干扰强度超过预定值。

在弱编程操作中，例如，经由位线施加在选定扇区的存储单元的漏极上的偏置电压为3.8V，持续时间为5微秒。例如，在弱编程校验未通过导致弱编程的重复次数超过30次的情形下，则判断弱编程操作的编程干扰的干扰强度超过预定值。

如果判断结果是干扰强度超过预定值，则进一步执行步骤S24，对未选定扇区的干扰区域的存储单元进行干扰修复操作。

如果判断结果是干扰强度低于预定值，则进一步执行步骤S26，对选定扇区中下一组地址的存储单元进行预编程操作。

在步骤S24中，对未选定扇区的干扰区域的存储单元进行干扰修复操作。

根据选定扇区的存储单元的地址获得未选定扇区受到编程干扰的干扰区域。

修复操作包括对未选定扇区位于干扰区域中的存储单元进行校验，以及对于受到干扰的存储单元进行干扰修复。例如，校验包括在存储单元的字线上施加测试电压，检测流经存储单元的测试电流，以及将测试电流与参考电流相比较，根据比较结果判断是否处于受到干扰的状态。干扰修复包括对存储单元进行弱编程，在存储单元的浮栅中重新注入合适数量的电子，使得存储单元的阈值电压恢复至正常数据状态的水平。

在步骤S25中，判断选定扇区的存储单元的预编程是否全部完成。

如果判断结果是未全部完成，则进一步执行步骤S26，对选定扇区中下一组地址的存储单元进行预编程操作。

如果判断结果是已经全部完成，则进一步执行步骤S27，对选定扇区的存储单元的地址复位，然后继续执行预编程操作的后续步骤。

在此，仅以预编程操作之后的第一次区域修复进行示例说明针对编程干扰的修复步骤，可以理解，在过擦除编程操作之后的第二次区域修复以及在弱编程操作之后的第三次区域修复与第一次区域修复相同。

擦除装置20用于执行非易失性存储器的擦除方法。非易失性存储器包括NAND闪存和NOR闪存中的任意一种。非易失性存储器包括位于同一个物理块中的多个扇区。多个扇区中的每个扇区包括多个物理页，多个物理页中的存储单元的栅极分别连接至相应的字线。

进一步地，擦除装置20包括预编程模块21、擦除模块22和弱编程模块23。至少一个预编程模块21用于对选定扇区的存储单元执行预编程操作。擦除模块22用于对选定扇区的存储单元执行擦除操作。弱编程模块23用于在经过擦除操作操作之后，对选定扇区的存储单元执行弱编程操作。

优选地，擦除装置20还可以包括过擦除编程模块，用于在经过预编程操作之后，对选定扇区的存储单元执行过擦除编程操作。

进一步地，擦除装置还包括干扰估计模块24和区域修复模块25。干扰估计模块24用于根据至少一种编程操作的编程参数估计干扰强度是否超过预定值。区域修复模块25用于在所述干扰强度超过预定值的情形下，对未选定扇区的干扰区域的存储单元进行干扰修复。例如，区域修复模块25对未选定扇区的干扰区域的存储单元进行弱编程以重新注入合适数量的电子，使得干扰区域的存储单元的阈值电压恢复至正常数据状态的水平。

优选地，擦除装置还包括全区修复模块，用于在擦除操作之后，对未选定扇区的存储单元进行全区修复操作以修复擦除干扰。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims

1.一种非易失性存储器的擦除方法，所述非易失性存储器包括多个扇区，所述擦除方法包括：

对选定扇区的存储单元执行擦除操作；

对所述选定扇区的存储单元执行至少一种编程操作；

根据所述选定扇区的存储单元的所述至少一种编程操作的编程参数估计编程干扰的干扰强度是否超过预定值；以及

在所述干扰强度超过预定值的情形下，对未选定扇区的干扰区域的存储单元进行干扰修复。

2.根据权利要求1所述的擦除方法，其中，所述至少一种编程操作包括以下至少之一：预编程操作、过擦除编程操作、以及弱编程操作。

3.根据权利要求2所述的擦除方法，其中，所述预编程操作、所述擦除操作、所述过擦除编程操作、所述弱编程操作依次执行。

4.根据权利要求2所述的擦除方法，其中，所述至少一种编程操作分别包括：

在所述选定扇区中按照地址选定存储单元；以及

对于选定的存储单元执行编程操作。

5.根据权利要求4所述的擦除方法，其中，所述至少一种编程操作包括重复选定存储单元的步骤以及执行编程操作的步骤，从而对所述选定扇区的全部存储单元进行编程。

6.根据权利要求4所述的擦除方法，其中，所述至少一种编程操作包括经由字线在所述选定的存储单元的栅极上施加编程电压，以及经由位线在所述选定的存储单元的漏极上施加偏置电压。

7.根据权利要求6所述的擦除方法，其中，所述编程电压和所述偏置电压均为正电压，并且所述编程电压高于所述偏置电压。

8.根据权利要求4所述的擦除方法，其中，所述干扰区域包括所述未选定扇区中与所述选定的存储单元连接在同一条位线上的存储单元。

9.根据权利要求1所述的擦除方法，其中，所述至少一种编程操作的编程参数包括以下至少之一：编程电压、持续时间、以及重复次数。

10.根据权利要求9所述的擦除方法，其中，所述重复次数是选定的存储单元在编程校验失败后重复编程的次数。

11.根据权利要求9所述的擦除方法，其中，在所述编程电压和所述持续时间为固定值的情形下，所述预定值为编程操作的预定重复次数。

12.根据权利要求1所述的擦除方法，其中，所述干扰修复包括：

对所述未选定扇区的干扰区域的存储单元进行弱编程以重新注入合适数量的电子，使得所述干扰区域的存储单元的阈值电压恢复至正常数据状态的水平。

13.根据权利要求1所述的擦除方法，还包括：在所述擦除操作之后，对所述未选定扇区的存储单元进行全区修复操作以修复擦除干扰。

14.根据权利要求1所述的擦除方法，其中，所述多个扇区位于所述非易失性存储器的同一个物理块中，所述多个扇区中的每个扇区包括多个物理页，所述多个物理页中的存储单元的栅极分别连接至相应的字线。

15.一种非易失性存储器的擦除装置，所述非易失性存储器包括多个扇区，所述擦除装置包括：

擦除模块，用于对选定扇区的存储单元执行擦除操作；

至少一个编程模块，用于对所述选定扇区的存储单元执行至少一种编程操作；

干扰估计模块，用于根据所述选定扇区的存储单元的所述至少一种编程操作的编程参数估计编程干扰的干扰强度是否超过预定值；以及

区域修复模块，用于在所述干扰强度超过预定值的情形下，对未选定扇区的干扰区域的存储单元进行干扰修复。

16.根据权利要求15所述的擦除装置，其中，所述至少一个编程模块包括以下至少之一：

预编程模块，用于对所述选定扇区的存储单元执行预编程操作；

过擦除编程模块，用于在经过预编程操作之后，对所述选定扇区的存储单元执行过擦除编程操作；以及

弱编程模块，用于在经过擦除操作操作之后，对所述选定扇区的存储单元执行弱编程操作。

17.根据权利要求15所述的擦除装置，其中，所述区域修复模块对所述未选定扇区的干扰区域的存储单元进行弱编程以重新注入合适数量的电子，使得所述干扰区域的存储单元的阈值电压恢复至正常数据状态的水平。

18.根据权利要求15所述的擦除装置，还包括：全区修复模块，用于在所述擦除操作之后，对所述未选定扇区的存储单元进行全区修复操作以修复擦除干扰。

19.根据权利要求15所述的擦除装置，其中，所述多个扇区位于所述非易失性存储器的同一个物理块中，所述多个扇区中的每个扇区包括多个物理页，所述多个物理页中的存储单元的栅极分别连接至相应的字线。

20.根据权利要求15所述的擦除装置，其中，所述非易失性存储器包括NAND闪存和NOR闪存中的任意一种。