KR20210110375A - 다중 비트라인 바이어스 전압을 인가하여 비휘발성 메모리 장치에서의 프로그래밍을 위한 비휘발성 메모리 장치 및 방법 - Google Patents
다중 비트라인 바이어스 전압을 인가하여 비휘발성 메모리 장치에서의 프로그래밍을 위한 비휘발성 메모리 장치 및 방법 Download PDFInfo
- Publication number
- KR20210110375A KR20210110375A KR1020217024704A KR20217024704A KR20210110375A KR 20210110375 A KR20210110375 A KR 20210110375A KR 1020217024704 A KR1020217024704 A KR 1020217024704A KR 20217024704 A KR20217024704 A KR 20217024704A KR 20210110375 A KR20210110375 A KR 20210110375A
- Authority
- KR
- South Korea
- Prior art keywords
- volatile memory
- programming
- memory cell
- verify level
- programming loop
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000009826 distribution Methods 0.000 description 12
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
- G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Read Only Memory (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
비휘발성 메모리 장치에서의 프로그래밍은 제1 프로그래밍 루프 동안 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계; 제1 프로그래밍 루프에 후속하는 제2 프로그래밍 루프 동안 적어도 하나의 프로그래밍 펄스를 비휘발성 메모리 셀에 인가하는 단계; 및 제1 프로그래밍 루프의 비휘발성 메모리 셀의 임계 전압을 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과 및 제2 프로그래밍 루프의 비휘발성 메모리 셀의 임계 전압을 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 비휘발성 메모리 셀의 비트라인 바이어스 전압을 제공하는 단계를 포함한다.
Description
본 발명은 비휘발성 메모리 장치에서의 프로그래밍을 위한 방법에 관한 것으로, 보다 구체적으로 다중 비트라인 바이어스 전압을 인가하여 순간적인 임계 전압 시프트, 판독 노이즈 또는 RTN(random telegraph noise)로 인한 분포 로우 테일 및 오버 프로그래밍 문제의 영향을 감소시킴으로써 비휘발성 메모리 장치에서의 프로그래밍을 위한 방법에 관한 것이다.
플래시 메모리와 같은 비휘발성 메모리 장치는, 다양한 모바일 장치에서 선택되는 스토리지가 되었다. 플래시 메모리는 랜덤 액세스 메모리와 달리 비휘발성이며, 전원이 꺼진 후에도 저장된 데이터를 유지한다.
ISPP(incremental step pulse programming)은 다중 레벨 셀 플래시 메모리에 대한 엄격한 임계 전압(Vt) 분포를 달성하기 위한 핵심 요소이다. 이 방법은 이지 셀과 하드 셀 모두를 빠르게 프로그래밍할 수 있도록 프로그램 전압을 스텝 사이즈만큼 점진적으로 증가시키는 것이 특징이다. 그러나 이러한 프로그래밍 방법의 신뢰성은 순간적인 임계 전압 시프트으로 인해 손상될 수 있다. 이는 프로그래밍된 임계 전압이 프로그래밍 후 수 밀리초 이내에 하향 시프트하는 현상이다. 현재 프로그래밍 방법은 이러한 문제를 처리할 수 없으며 많은 수의 셀이 목표 검증 수준 이하에 남아 있을 수 있다. 판독 잡음 또는 RTN(random telegraph noise)은 Vt가 잡음으로 인해 목표 검증 레벨보다 높게 판독될 수 있다는 점에서 Vt가 목표 검증 레벨보다 낮은 셀의 또 다른 소스이다. 또한, 임계 전압 분포의 상부 테일은 여러 번 프로그래밍된 메모리 셀에 의해 지배될 수 있다.
이러한 노이즈 연관 문제를 줄이기 위해 프로그램 펄스 이후에 여러 검증 작업을 수행하는 방법이 제안되었지만 추가 검증 단계로 인해 프로그램 속도가 저하될 수 있다. 따라서, 앞서 언급한 노이즈 문제와 지배적인 상부 테일 문제를 해결하기 위한 새로운 방법이 제안될 필요가 있다.
실시예는 비휘발성 메모리 장치에서의 프로그래밍을 위한 방법을 제공한다. 방법은 각각의 이전 프로그래밍 루프 동안 비휘발성 메모리 장치의 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계; 현재 프로그래밍 루프 동안 적어도 하나의 프로그래밍 펄스를 비휘발성 메모리 셀에 인가하는 단계; 비휘발성 메모리 셀의 임계 전압이 모든 이전 프로그래밍 루프 및 현재 프로그래밍 루프에서 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 낮은 경우, 임계 전압은 현재 프로그래밍 루프 및/또는 이전 프로그래밍 루프 중 적어도 하나에서 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 높고, 그리고 제1 중간 전압을 제공하는 프로그래밍 루프의 수는 제1 미리 결정된 수보다 크지 않으며, 다음 프로그래밍 루프에서 비트라인 바이어스 전압으로서 제1 중간 전압을 제공하고, 제1 중간 전압은 제2 중간 전압보다 낮다.
다른 실시예는 비휘발성 메모리 장치에서의 프로그래밍을 위한 방법을 제공한다. 이 방법은, 각각의 이전 프로그래밍 루프 동안 비휘발성 메모리 장치의 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계와, 현재 프로그래밍 루프 동안 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계와, 비휘발성 메모리 셀의 임계 전압이 모든 이전 프로그래밍 루프 및 현재 프로그래밍 루프에서 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 낮고, 임계 전압이 현재 프로그래밍 루프 및/또는 이전 프로그래밍 루프 중 적어도 하나에서 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨보다 높으며, 제1 중간 전압을 제공하는 프로그래밍 루프의 수가 제1 미리 결정된 수 보다 크지 않으면, 다음 프로그래밍 루프에서 비트라인 바이어스 전압으로서 제2 중간 전압을 제공하는 단계 - 제1 중간 전압은 상기 제2 중간 전압보다 낮음 - 를 포함한다.
비휘발성 메모리 장치는 어레이로 배열된 복수의 메모리 셀 - 복수의 메모리 셀의 각각의 행은 워드라인에 연결됨 - 과, 복수의 비트라인 트랜지스터 - 복수의 메모리 셀의 각 열의 제1 단자는 대응하는 비트라인 트랜지스터를 통해 비트라인에 연결됨 - 와, 복수의 소스라인 트랜지스터 - 상기 복수의 메모리 셀의 각 열의 제2 단자는 대응하는 소스라인 트랜지스터를 통해 소스라인에 연결됨 - 와, 제어 회로를 포함한다. 제어 회로는, 각각의 이전 프로그래밍 루프 동안 비휘발성 메모리 장치의 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하고, 현재 프로그래밍 루프 동안 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하며, 이전 프로그래밍 루프 중 적어도 하나의 비휘발성 메모리 셀의 임계 전압을 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과 및 현재 프로그래밍 루프의 비휘발성 메모리 셀의 임계 전압을 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라, 비휘발성 메모리 셀의 비트라인 바이어스 전압을 제공하도록 구성된다.
본 발명의 이러한 및 다른 목적은 다양한 도면 및 도면에 예시된 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후 당업자에게 의심할 여지 없이 명백히 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 도시한다.
도 2는 순간적인 임계 전압 시프트가 임계 전압 분포에 미치는 영향을 나타내는 도면이다.
도 3a 및 도 3b는 비휘발성 메모리 장치를 프로그래밍하기 위한 프로그램 동작 방법의 흐름도를 도시한다.
도 4는 목표 상태의 임계 전압 분포를 도시한다.
도 5는 프로그래밍 루프 카운트를 갖는 메모리 셀의 임계 전압을 도시한다.
도 2는 순간적인 임계 전압 시프트가 임계 전압 분포에 미치는 영향을 나타내는 도면이다.
도 3a 및 도 3b는 비휘발성 메모리 장치를 프로그래밍하기 위한 프로그램 동작 방법의 흐름도를 도시한다.
도 4는 목표 상태의 임계 전압 분포를 도시한다.
도 5는 프로그래밍 루프 카운트를 갖는 메모리 셀의 임계 전압을 도시한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치(100)를 나타낸다. 비휘발성 메모리 장치(100)는 복수의 메모리 셀(C(1,1) 내지 C(M,N))을 포함하며, 여기서 M 및 N은 양의 정수이다. 본 발명의 일부 실시예에서, 비휘발성 메모리 장치(100)는 NAND 타입 플래시 메모리일 수 있다. N개의 메모리 셀은 동일한 워드라인에 연결될 수 있고, M개의 메모리 셀은 동일한 비트라인에 연결될 수 있다. 예를 들어, 메모리 셀(C(1,1) 내지 C(1,N))은 워드라인(WL1)에 연결될 수 있고, 메모리 셀(C(M,1) 내지 C(M,N))은 워드라인(WLM)에 연결될 수 있다. 메모리 셀(C(1,1) 내지 C(M,1))은 비트라인 BL1에 연결될 수 있고, 메모리 셀(C(M,1) 내지 C(M,N))은 비트라인(BLN)에 연결될 수 있다. 메모리 컬럼의 한 단자는 비트라인 트랜지스터(Tb)를 통해 비트라인에 연결되고 다른 단자는 소스라인 트랜지스터(Ts)를 통해 소스라인에 연결된다. 비휘발성 메모리 장치(100)는 메모리 셀 어레이에 프로그래밍 방법을 구현하기 위한 제어 회로(미도시)를 더 포함한다.
메모리 셀(C(1,1) 내지 C(M,N)) 각각은 트랜지스터(Tc)를 포함할 수 있다. 트랜지스터(Tc)는 예를 들어 플로팅 게이트 트랜지스터 또는 전하 트래핑 트랜지스터일 수 있다. 메모리 셀(C(1,1) 내지 C(M,N))에 대한 프로그램 동작의 프로그래밍 루프 동안, 메모리 셀(C(1,1) 내지 C(M,N))의 트랜지스터(Tc)의 게이트 단자는 워드라인(WL1 내지 WLM)으로부터 프로그래밍 펄스를 수신할 수 있고, 트랜지스터(Tc)의 비트라인 단자는 비트라인(BL1 내지 BLN)으로부터 비트라인 바이어스 전압을 수신할 수 있다. 프로그래밍 펄스의 전압은 다음 프로그래밍 루프 동안 스텝 사이즈만큼 증가할 수 있다. 이 방법은 일반적으로 ISPP(incremental step pulse programming)로 알려져 있다.
ISPP는 트랜지스터(Tc)의 게이트 구조에 전자가 주입되도록 하여 트랜지스터(Tc)의 임계 전압을 스텝 사이즈 전압만큼 증가시킨다. 트랜지스터(Tc)는 목표 데이터 상태의 검증 레벨을 통과하도록 증가될 것이다. 결과적으로, 메모리 셀 (C(1,1) 내지 C(M,N))의 목표 데이터 상태는 메모리 셀(C(1,1) 내지 C(M,N))의 임계 전압에 따라 식별될 수 있다.
비휘발성 메모리 장치의 프로그래밍 동작 동안, 프로그래밍 시간을 줄이는 것과 메모리 셀(C(1,1) 내지 C(M,N))에 대한 서로 다른 데이터 상태에 대한 빽빽한(tight) 임계 전압 분포를 달성하는 것 사이에는 절충점이 존재한다. 더 큰 프로그램 펄스 스텝 사이즈를 사용하여 프로그래밍 속도를 높일 수 있다. 그러나 이는 검증 레벨을 넘어서는 큰 오버슈트를 초래하여 넓은 임계 전압 분포를 유발한다. 반면에, 더 작은 프로그램 펄스 스텝 사이즈가 사용되면 프로그래밍 시간이 증가하는 대신 더 빽빽한 임계 전압 분포가 달성된다. 또 다른 접근 방식은 각 목표 데이터 상태에 대해 두 개의 개별 검증 레벨에서 메모리 셀(C(1,1) 내지 C(M,N))을 검증하는 것이다. 셀 C(1,1)을 예로 사용하면, 셀 C(1,1)의 임계 전압이 목표 데이터 상태의 로우 검증 레벨에 도달하기 전에 비트라인 바이어스 전압이 0V와 같은 낮은 레벨로 설정되어, 셀 C(1,1)에 더 많은 전자를 주입한다. 셀 C(1,1)의 임계 전압이 로우 검증 레벨보다 높으면, 메모리 셀이 셀 C(1,1)에 더 적은 전자를 주입할 수 있도록 이의 비트라인 바이어스 전압이 중간 레벨로 설정된다. 셀 C(1,1)의 임계 전압이 목표 데이터 상태의 하이 검증 레벨을 초과하면, 이의 비트라인 바이어스 전압이 시스템 전압과 같은 하이 레벨로 설정되어 셀 C(1,1)의 프로그래밍을 금지한다.
그러나 이 방법은 순간적인 임계 전압 시프트 문제를 처리할 수 없다. 이는 프로그램된 임계 전압이 프로그래밍 후 수 밀리초 이내에 하향 시프트하는 현상이다. 근본 원인은 주입된 전자와 재결합하는 마지막 소거에서 남은 홀, 전하 트래핑 층에서 재분배되는 주입된 전자, 및/또는 게이트 인터페이스의 얕은 트랩에서 일부 전자의 빠른 디트랩핑일 수 있다.
도 2는 순간적인 임계 전압 시프트가 비휘발성 메모리 셀들의 임계 전압 분포에 미치는 영향을 나타내는 도면이다. 이 예에서 순간적인 임계 전압 시프트는 200mV 내지 300mV 정도로 현저할 수 있다. 임계 전압이 목표 데이터 상태의 검증 레벨 아래의 레벨로 내려가면 데이터 유지 오류가 발생할 수 있다.
유사한 Vt 분포 로우 테일(Vt distribution low tail)은 판독 노이즈 또는 RTN(random telegraph noise)으로 인해 발생할 수도 있다. Vt가 목표 검증 레벨보다 낮은 셀은, 노이즈 때문에 목표 검증 레벨보다 높게 판독될 수 있다. 이러한 셀은 Vt 분포 로우 테일을 줄이기 위해 재-프로그래밍할 기회가 필요하다.
이 문제를 해결하기 위해 4개의 비트라인 바이어스 전압의 프로그래밍 방법이 제안되고 다음 단락에서 설명된다.
도 3a 및 도 3b는 비휘발성 메모리 장치에서의 프로그래밍을 위한 프로그래밍 방법(200)의 흐름도를 도시한다. 이 방법은 하이 검증 레벨(VH), 로우 검증 레벨(VL), 시스템 전압(Vdd), 제1 중간 전압(Vbl1) 및 제 2 중간 전압(Vbl2)을 포함하는 미리 결정된 파라미터를 갖는 비휘발성 메모리 셀에 다수의 비트라인 바이어스 전압을 갖는 ISPP(incremental-step-pulse programming)를 적용하며, 여기서 제2 중간 전압(Vbl2)은 제1 중간 전압(Vbl1)보다 높다. 방법(200)은 복수의 메모리 셀(C(1,1) 내지 C(M,N))에 적용될 수 있다. 방법(200)은 다음 단계를 포함할 수 있다.
S200: 적어도 하나의 프로그래밍 펄스를 비휘발성 메모리 셀에 인가; 비휘발성 메모리 셀과 연관된 비트라인에 0V와 같은 저전압을 인가;
S202: 비휘발성 메모리 셀의 임계 전압(Vt)을 하이 검증 레벨(VH) 및/또는 로우 검증 레벨(VL)과 비교;
비휘발성 메모리 셀의 임계 전압(Vt)이 하이 검증 레벨(VH)보다 높으면 단계 S204로 진행;
비휘발성 메모리 셀의 임계 전압(Vt)이 로우 검증 레벨(VL)보다 높지만 하이 검증 레벨(VH)보다 낮으면, 단계 S206으로 진행;
비휘발성 메모리 셀의 임계 전압(Vt)이 로우 검증 레벨(VL)보다 낮으면 단계 S208로 진행하고;
S204: 비휘발성 메모리 셀과 연관된 비트라인에 시스템 전압(Vdd)를 인가; 단계 S210으로 진행;
S206: 비휘발성 메모리 셀과 연관된 비트라인에 제1 중간 전압(Vbl1)을 인가; 단계 S210으로 진행;
S208: 비휘발성 메모리 셀과 연관된 비트라인에 저전압을 인가; 단계 S210으로 진행;
S210: 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가; 단계 S214로 진행;
S214: 비휘발성 메모리 셀의 임계 전압(Vt)을 하이 검증 레벨(VH) 및/또는 로우 검증 레벨(VL)과 비교;
비휘발성 메모리 셀의 임계 전압(Vt)이 현재 프로그래밍 루프에서 하이 검증 레벨(VH)보다 높고, 비휘발성 메모리 셀의 임계 전압(Vt)이 이전 프로그래밍 루프 중 어느 하나에서 하이 검증 레벨(VH)보다 높았던 경우, 단계 S216으로 진행;
비휘발성 메모리 셀의 임계 전압(Vt)이 현재 프로그래밍 루프에서 하이 검증 레벨(VH)보다 낮고, 비휘발성 메모리 셀의 임계 전압(Vt)이 이전 프로그래밍 루프 중 어느 하나에서 하이 검증 레벨(VH)보다 높으면,, 단계 S218로 진행;
비휘발성 메모리 셀의 임계 전압(Vt)이 모든 이전 프로그래밍 루프 및 현재 프로그래밍 루프에서 로우 검증 레벨(VL)보다 낮으면 단계 S220으로 진행;
비휘발성 메모리 셀의 임계 전압(Vt)이 모든 이전 프로그래밍 루프 및 현재 프로그래밍 루프에서 하이 검증 레벨(VH)보다 낮고 임계 전압(Vt)이 현재 프로그래밍 루프 또는 이전 프로그래밍 루프 중 어느 하나에서 로우 검증 레벨(VL)보다 높으면 단계 S215로 진행;
비휘발성 메모리 셀의 임계 전압(Vt)이 모든 이전 프로그래밍 루프에서 하이 검증 레벨(VH)보다 낮고 현재 프로그래밍 루프에서 하이 검증 레벨(VH)보다 높으면 단계 S224로 진행;
S215: 제1 중간 전압을 제공하는 프로그래밍 루프의 수가 임계값보다 큰지 를 확인; 그렇다면 단계 S218로 진행하고, 그렇지 않으면 단계 S222로 진행;
S216: 비휘발성 메모리 셀과 연관된 비트라인에 시스템 전압(Vdd)을 영구적으로 인가; 단계 S226으로 진행;
S218: 비휘발성 메모리 셀과 연관된 비트라인에 제2 중간 전압(Vbl2)을 인가; 단계 S226으로 진행;
S220: 비휘발성 메모리 셀과 연관된 비트라인에 저전압을 인가; 단계 S226으로 진행;
S222: 비휘발성 메모리 셀과 연관된 비트라인에 제1 중간 전압(Vbl1)을 인가; 단계 S226으로 진행;
S224: 비휘발성 메모리 셀과 연관된 비트라인에 시스템 전압(Vdd)을 인가; 단계 S226으로 진행;
S226: 하이 검증 레벨(VH)보다 높은 임계 전압(Vt)을 갖는 비휘발성 메모리 셀의 수가 미리 결정된 수보다 큰지 확인; 그렇다면, 단계 S232로 진행하고, 그렇지 않으면 단계 S228로 진행;
S228: 프로그래밍 루프 카운트가 최대 루프 카운트에 도달했는지 확인; 그렇다면 단계 S234로 진행하고, 그렇지 않으면 단계 S230으로 진행;
S230: 프로그래밍 루프를 증가시키고 단계 S210으로 진행하여 다음 프로그래밍 루프를 수행;
S232: 프로그램 작업이 성공적으로 수행되었는지 결정; 단계 S236으로 진행;
S234: 프로그램 작업이 실패했는지 확인;
S236: 프로그램 작업 종료.
도 4는 목표 상태의 임계 전압 분포를 나타낸다. 방법(200)을 수행할 때, 로우 검증 레벨(VL)보다 낮은 임계 전압(Vt)을 갖는 복수의 메모리 셀(C(1,1) 내지 C(M,N))에 비트라인 바이어스 전압으로서 로우 전압이 제공될 것이다. 로우 검증 레벨(VL)과 하이 검증 레벨(VH) 사이의 임계 전압(Vt)을 갖는 복수의 메모리 셀(C(1,1) 내지 C(M,N))에는 제1 중간 전압(Vbl1) 또는 제2 중간 전압(Vbl2)이 비트라인 바이어스 전압으로서 제공될 것이다. 하이 검증 레벨(VH)보다 높은 임계 전압을 갖는 복수의 메모리 셀(C(1,1) 내지 C(M,N))에는 비트라인 바이어스 전압으로 시스템 전압(Vdd)이 제공되어 셀을 금지시킨다.
도 5는 프로그래밍 루프 카운트를 갖는 메모리 셀의 임계 전압을 도시한다. 점선은 하나만의 중간 비트라인 바이어스 전압의 프로그래밍 방식을 나타내고, 실선은 2개의 중간 비트라인 바이어스 전압을 사용한 본 발명의 프로그래밍 방법을 나타낸다. 도면에서와 같이 셀의 임계 전압이 소정 개수의 루프 내에서 하이 검증 레벨(VH)을 통과하지 못하면 하이 검증 레벨(VH)을 통과할 때까지 제2 중간 전압(Vbl2)이 비트라인 바이어스 전압으로 인가될 것이다. 따라서 보다 정확한 비트라인 바이어스 전압을 갖는 본 발명의 프로그래밍 방법은 메모리 셀의 오버 프로그래밍 문제를 감소시킬 수 있다.
요약하면, 전술한 방법은 현재 프로그래밍 루프 및 이전 프로그래밍 루프의 임계 전압 테스트 결과에 따라 대응하는 비휘발성 메모리 셀과 연관된 복수의 비트라인에 다수의 비트라인 바이어스 전압을 인가한다. 프로그래밍 방법(200)은 순간적인 임계 전압 시프트에 의해 발생되는 문제를 처리하면서 빽빽한 임계 전압 분포를 달성하고 빠른 프로그래밍 속도를 유지할 수 있다.
당업자는 본 발명의 암시내용을 유지하면서 장치 및 방법이 다양하게 수정 및 변경될 수 있음을 쉽게 관찰할 것이다. 따라서, 전술한 개시내용은 첨부된 청구범위의 범위에 의해서만 제한되는 것으로 해석되어야 한다.
Claims (21)
- 비휘발성 메모리 장치에서의 프로그래밍을 위한 방법으로서,
각각의 이전 프로그래밍 루프 동안 비휘발성 메모리 장치의 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계와,
현재 프로그래밍 루프 동안 상기 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계와,
상기 비휘발성 메모리 셀의 임계 전압이 모든 이전 프로그래밍 루프 및 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 낮고, 상기 임계 전압이 상기 현재 프로그래밍 루프 및/또는 상기 이전 프로그래밍 루프 중 적어도 하나에서 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 로우 검증 레벨보다 높으며, 제1 중간 전압을 제공하는 프로그래밍 루프의 수가 제1 미리 결정된 수 보다 크지 않으면, 다음 프로그래밍 루프에서 제1 중간 전압을 비트라인 바이어스 전압으로서 제공하는 단계 - 상기 제1 중간 전압은 제2 중간 전압보다 낮음 - 를 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제1항에 있어서,
상기 하이 검증 레벨보다 높은 임계 전압을 갖는 비휘발성 메모리 셀의 수가 제2 미리 결정된 수에 도달한 경우 프로그래밍이 성공한 것으로 결정하는 단계를 더 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제1항에 있어서,
상기 하이 검증 레벨보다 높은 임계 전압을 갖는 비휘발성 메모리 셀의 수가 상기 현재 프로그래밍 루프를 수행한 후 제2 미리 결정된 수보다 작으면, 상기 현재 프로그래밍 루프 후에 다음 프로그래밍 루프동안 적어도 하나의 프로그래밍 펄스를 상기 비휘발성 메모리 셀에 인가하는 단계를 더 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제1항에 있어서,
제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계를 더 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제4항에 있어서,
상기 제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계는,
상기 임계 전압이 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 상기 하이 검증 레벨보다 높으면, 상기 제2 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 시스템 전압을 제공하는 단계를 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제4항에 있어서,
상기 제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계는,
상기 임계 전압이 상기 비휘발성 메모리 셀의 목표 데이터 상태의 상기 로우 검증 레벨과 상기 하이 검증 레벨 사이에 있으면, 상기 제2 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 제1 중간 전압을 제공하는 단계를 포함하는
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제4항에 있어서,
상기 제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계는,
상기 임계 전압이 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 상기 로우 검증 레벨보다 낮은 경우, 상기 제2 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 로우 전압을 제공하는 단계를 포함하는
비휘발성 메모리 장치에서의 프로그래밍 방법. - 비휘발성 메모리 장치에서의 프로그래밍 방법으로서,
각각의 이전 프로그래밍 루프 동안 비휘발성 메모리 장치의 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계와,
현재 프로그래밍 루프 동안 상기 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하는 단계와,
상기 비휘발성 메모리 셀의 임계 전압이 모든 이전 프로그래밍 루프 및 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 낮고, 상기 임계 전압이 상기 현재 프로그래밍 루프 및/또는 상기 이전 프로그래밍 루프 중 적어도 하나에서 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 로우 검증 레벨보다 높으며, 제1 중간 전압을 제공하는 프로그래밍 루프의 수가 제1 미리 결정된 수 보다 크지 않으면, 다음 프로그래밍 루프에서 비트라인 바이어스 전압으로서 제2 중간 전압을 제공하는 단계 - 상기 제1 중간 전압은 상기 제2 중간 전압보다 낮음 - 를 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제8항에 있어서,
상기 하이 검증 레벨보다 높은 임계 전압을 갖는 비휘발성 메모리 셀의 수가 제2 미리 결정된 수에 도달한 경우 프로그래밍이 성공한 것으로 결정하는 단계를 더 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제8항에 있어서,
상기 하이 검증 레벨보다 높은 임계 전압을 갖는 비휘발성 메모리 셀의 수가 상기 현재 프로그래밍 루프를 수행한 후 제2 미리 결정된 수보다 작으면, 상기 현재 프로그래밍 루프 후에 다음 프로그래밍 루프동안 적어도 하나의 프로그래밍 펄스를 상기 비휘발성 메모리 셀에 인가하는 단계를 더 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제8항에 있어서,
제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계를 더 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제11항에 있어서,
상기 제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계는,
상기 임계 전압이 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 상기 하이 검증 레벨보다 높으면, 상기 제2 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 시스템 전압을 제공하는 단계를 포함하는,
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제11항에 있어서,
상기 제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계는,
상기 임계 전압이 상기 비휘발성 메모리 셀의 목표 데이터 상태의 상기 로우 검증 레벨과 상기 하이 검증 레벨 사이에 있으면, 상기 제2 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 제1 중간 전압을 제공하는 단계를 포함하는
비휘발성 메모리 장치에서의 프로그래밍 방법. - 제11항에 있어서,
상기 제1 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 제1 프로그래밍 루프를 수행한 후 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라 제2 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 비트라인 바이어스 전압을 제공하는 단계는,
상기 임계 전압이 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 상기 로우 검증 레벨보다 낮은 경우, 상기 제2 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 로우 전압을 제공하는 단계를 포함하는
비휘발성 메모리 장치에서의 프로그래밍 방법. - 비휘발성 메모리 장치로서,
어레이로 배열된 복수의 메모리 셀 - 상기 복수의 메모리 셀의 각각의 행은 워드라인에 연결됨 - 과,
복수의 비트라인 트랜지스터 - 상기 복수의 메모리 셀의 각 열의 제1 단자는 대응하는 비트라인 트랜지스터를 통해 비트라인에 연결됨 - 와,
복수의 소스라인 트랜지스터 - 상기 복수의 메모리 셀의 각 열의 제2 단자는 대응하는 소스라인 트랜지스터를 통해 소스라인에 연결됨 - 와,
제어 회로 - 상기 제어 회로는,
각각의 이전 프로그래밍 루프 동안 상기 비휘발성 메모리 장치의 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하고,
현재 프로그래밍 루프 동안 상기 비휘발성 메모리 셀에 적어도 하나의 프로그래밍 펄스를 인가하며,
상기 이전 프로그래밍 루프 중 적어도 하나의 상기 비휘발성 메모리 셀의 임계 전압을 상기 비휘발성 메모리 셀의 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과 및 상기 현재 프로그래밍 루프의 상기 비휘발성 메모리 셀의 임계 전압을 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 로우 검증 레벨 및/또는 하이 검증 레벨과 비교한 결과에 따라, 상기 비휘발성 메모리 셀의 비트라인 바이어스 전압을 제공하도록 구성됨 -
를 포함하는,
비휘발성 메모리 장치. - 제15항에 있어서,
상기 임계 전압이 상기 이전 프로그래밍 루프 중 어느 하나에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 높고 상기 임계 전압이 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 하이 검증 레벨보다 높으면, 상기 제어 회로는 비트라인 바이어스 전압으로서 시스템 전압을 영구적으로 제공하는,
비휘발성 메모리 장치. - 제15항에 있어서,
상기 임계 전압이 상기 이전 프로그래밍 루프 중 어느 하나에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 높고 상기 임계 전압이 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 하이 검증 레벨보다 낮으면, 상기 제어 회로는 다음 프로그래밍 루프에서 비트라인 바이어스 전압으로서 제2 중간 전압을 제공하는,
비휘발성 메모리 장치. - 제15항에 있어서,
상기 임계 전압이 모든 이전 프로그래밍 루프 및 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 상기 로우 검증 레벨보다 낮으면, 상기 제어 회로는 다음 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 로우 전압을 제공하는,
비휘발성 메모리 장치. - 제15항에 있어서,
상기 비휘발성 메모리 셀의 임계 전압이 모든 이전 프로그래밍 루프 및 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 상기 하이 검증 레벨보다 낮고, 상기 임계 전압이 상기 현재 프로그래밍 루프 및/또는 상기 이전 프로그래밍 루프 중 적어도 하나에서 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 로우 검증 레벨보다 높고, 제1 중간 전압을 제공하는 프로그래밍 루프의 수가 제1 미리 결정된 수보다 크지 않으면, 상기 제어 회로는 다음 프로그래밍 루프에서 비트라인 바이어스 전압으로서 상기 제1 중간 전압을 제공하고, 상기 제1 중간 전압은 제2 중간 전압보다 낮은,
비휘발성 메모리 장치. - 제15항에 있어서,
상기 비휘발성 메모리 셀의 임계 전압이 모든 이전 프로그래밍 루프 및 상기 현재 프로그래밍 루프에서 상기 비휘발성 메모리 셀의 목표 데이터 상태의 하이 검증 레벨보다 낮고, 상기 임계 전압이 상기 현재 프로그래밍 루프 및/또는 상기 이전 프로그래밍 루프 중 적어도 하나에서 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 로우 검증 레벨보다 높으며, 제1 중간 전압을 제공하는 프로그래밍 루프의 수가 제1 미리 결정된 수보다 크면, 상기 제어 회로는 다음 프로그래밍 루프에서 비트라인 바이어스 전압으로서 제2 중간 전압을 제공하고, 상기 제1 중간 전압은 제2 중간 전압보다 낮은,
비휘발성 메모리 장치. - 제15항에 있어서,
상기 임계 전압이 모든 이전 프로그래밍 루프의 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 상기 하이 검증 레벨보다 낮고 상기 임계 전압이 상기 현재 프로그래밍 루프의 상기 비휘발성 메모리 셀의 상기 목표 데이터 상태의 상기 하이 검증 레벨보다 높으면, 다음 프로그래밍 루프에서 상기 비트라인 바이어스 전압으로서 시스템 전압을 제공하는,
비휘발성 메모리 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/079667 WO2020191612A1 (en) | 2019-03-26 | 2019-03-26 | Method for programming in non-volatile memory device by applying multiple bitline bias voltages |
| CNPCT/CN2019/079667 | 2019-03-26 | ||
| PCT/CN2019/090275 WO2020191921A1 (en) | 2019-03-26 | 2019-06-06 | Non-volatile memory device and method for programming in non-volatile memory device by applying multiple bitline bias voltages |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210110375A true KR20210110375A (ko) | 2021-09-07 |
| KR102629318B1 KR102629318B1 (ko) | 2024-01-24 |
Family
ID=67566624
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217024738A KR20210110376A (ko) | 2019-03-26 | 2019-03-26 | 다중 비트라인 바이어스 전압을 인가하여 비 휘발성 메모리 디바이스에서 프로그래밍하는 방법 |
| KR1020217024704A KR102629318B1 (ko) | 2019-03-26 | 2019-06-06 | 다중 비트라인 바이어스 전압을 인가하여 비휘발성 메모리 장치에서의 프로그래밍을 위한 비휘발성 메모리 장치 및 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217024738A KR20210110376A (ko) | 2019-03-26 | 2019-03-26 | 다중 비트라인 바이어스 전압을 인가하여 비 휘발성 메모리 디바이스에서 프로그래밍하는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10796777B1 (ko) |
| EP (2) | EP3891748B1 (ko) |
| JP (2) | JP2022525273A (ko) |
| KR (2) | KR20210110376A (ko) |
| CN (2) | CN110140174B (ko) |
| TW (2) | TWI701668B (ko) |
| WO (2) | WO2020191612A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024030190A1 (en) * | 2022-08-05 | 2024-02-08 | Sandisk Technologies Llc | Non-volatile memory with narrow and shallow erase |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11017866B2 (en) * | 2019-09-03 | 2021-05-25 | Silicon Storage Technology, Inc. | Method of improving read current stability in analog non-volatile memory using final bake in predetermined program state |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007079062A1 (en) * | 2005-12-29 | 2007-07-12 | Sandisk Corporation | Continued verification in non-volatile memory write operations |
| US20080239806A1 (en) * | 2007-03-27 | 2008-10-02 | Micron Technology, Inc. | Non-volatile multilevel memory cell programming |
| US20110007571A1 (en) * | 2009-07-13 | 2011-01-13 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and program methods thereof in which a target verify operation and a pre-pass verify operation are performed simultaneously using a common verify voltage |
| JP2011513885A (ja) * | 2008-02-29 | 2011-04-28 | マイクロン テクノロジー， インク． | メモリ素子のプログラミング中の電荷損失補償 |
| US20130033936A1 (en) * | 2011-08-05 | 2013-02-07 | Micron Technology, Inc. | Methods to operate a memory cell |
| US20140119126A1 (en) * | 2012-10-25 | 2014-05-01 | Sandisk Technologies Inc. | Dynamic Bit Line Bias For Programming Non-Volatile Memory |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888758B1 (en) * | 2004-01-21 | 2005-05-03 | Sandisk Corporation | Programming non-volatile memory |
| KR100680479B1 (ko) | 2005-04-11 | 2007-02-08 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치의 프로그램 검증 방법 |
| KR100865804B1 (ko) * | 2006-12-28 | 2008-10-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 ｉｓｐｐ 전압 발생기 및 그프로그램 방법 |
| US8081514B2 (en) * | 2009-08-25 | 2011-12-20 | Sandisk Technologies Inc. | Partial speed and full speed programming for non-volatile memory using floating bit lines |
| KR101752168B1 (ko) * | 2010-11-24 | 2017-06-30 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 동작 방법, 및 비휘발성 메모리 장치를 포함하는 전자 장치 |
| US8493792B2 (en) | 2010-12-02 | 2013-07-23 | Hynix Semiconductor Inc. | Programming method of non-volatile memory device |
| KR101775429B1 (ko) * | 2011-01-04 | 2017-09-06 | 삼성전자 주식회사 | 비휘발성 메모리 소자 및 이의 프로그램 방법 |
| JP5380508B2 (ja) | 2011-09-27 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR20140028303A (ko) * | 2012-08-28 | 2014-03-10 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치, 그 제어 방법 및 이를 이용하는 데이터 처리 시스템 |
| US20140198576A1 (en) | 2013-01-16 | 2014-07-17 | Macronix International Co, Ltd. | Programming technique for reducing program disturb in stacked memory structures |
| KR102127105B1 (ko) * | 2013-11-11 | 2020-06-29 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 구동 방법 |
| CN105336369B (zh) | 2014-07-22 | 2019-09-10 | 硅存储技术公司 | 用于高速闪存存储器系统的位线调节器 |
| US9570179B2 (en) * | 2015-04-22 | 2017-02-14 | Sandisk Technologies Llc | Non-volatile memory with two phased programming |
| US10141071B2 (en) | 2015-12-26 | 2018-11-27 | Intel Corporation | Predictive count fail byte (CFBYTE) for non-volatile memory |
| JP6088675B1 (ja) * | 2016-02-02 | 2017-03-01 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| KR20180088190A (ko) * | 2017-01-26 | 2018-08-03 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
| JP2018156714A (ja) * | 2017-03-21 | 2018-10-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
-
2019
- 2019-03-26 KR KR1020217024738A patent/KR20210110376A/ko not_active Application Discontinuation
- 2019-03-26 EP EP19921633.4A patent/EP3891748B1/en active Active
- 2019-03-26 WO PCT/CN2019/079667 patent/WO2020191612A1/en unknown
- 2019-03-26 JP JP2021545463A patent/JP2022525273A/ja active Pending
- 2019-03-26 CN CN201980000551.9A patent/CN110140174B/zh active Active
- 2019-05-07 US US16/404,744 patent/US10796777B1/en active Active
- 2019-05-27 TW TW108118219A patent/TWI701668B/zh active
- 2019-06-06 KR KR1020217024704A patent/KR102629318B1/ko active IP Right Grant
- 2019-06-06 WO PCT/CN2019/090275 patent/WO2020191921A1/en unknown
- 2019-06-06 JP JP2021545758A patent/JP7399174B2/ja active Active
- 2019-06-06 EP EP19920862.0A patent/EP3891744B1/en active Active
- 2019-06-06 CN CN202010848440.8A patent/CN111933202B/zh active Active
- 2019-07-16 TW TW108125097A patent/TWI702603B/zh active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007079062A1 (en) * | 2005-12-29 | 2007-07-12 | Sandisk Corporation | Continued verification in non-volatile memory write operations |
| JP2009522703A (ja) * | 2005-12-29 | 2009-06-11 | サンディスク コーポレイション | 不揮発性メモリの書込動作における継続的な検証 |
| KR101000546B1 (ko) * | 2005-12-29 | 2010-12-14 | 샌디스크 코포레이션 | 비휘발성 메모리 기록 동작에서의 지속적 검증 |
| US20080239806A1 (en) * | 2007-03-27 | 2008-10-02 | Micron Technology, Inc. | Non-volatile multilevel memory cell programming |
| JP2011513885A (ja) * | 2008-02-29 | 2011-04-28 | マイクロン テクノロジー， インク． | メモリ素子のプログラミング中の電荷損失補償 |
| US20110007571A1 (en) * | 2009-07-13 | 2011-01-13 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and program methods thereof in which a target verify operation and a pre-pass verify operation are performed simultaneously using a common verify voltage |
| US20130033936A1 (en) * | 2011-08-05 | 2013-02-07 | Micron Technology, Inc. | Methods to operate a memory cell |
| US20140119126A1 (en) * | 2012-10-25 | 2014-05-01 | Sandisk Technologies Inc. | Dynamic Bit Line Bias For Programming Non-Volatile Memory |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024030190A1 (en) * | 2022-08-05 | 2024-02-08 | Sandisk Technologies Llc | Non-volatile memory with narrow and shallow erase |
| US11972805B2 (en) | 2022-08-05 | 2024-04-30 | Sandisk Technologies Llc | Non-volatile memory with narrow and shallow erase |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI702603B (zh) | 2020-08-21 |
| CN110140174A (zh) | 2019-08-16 |
| EP3891744A1 (en) | 2021-10-13 |
| EP3891748A1 (en) | 2021-10-13 |
| CN111933202B (zh) | 2021-03-12 |
| WO2020191612A1 (en) | 2020-10-01 |
| KR102629318B1 (ko) | 2024-01-24 |
| WO2020191921A1 (en) | 2020-10-01 |
| JP7399174B2 (ja) | 2023-12-15 |
| CN110140174B (zh) | 2021-02-19 |
| US10796777B1 (en) | 2020-10-06 |
| EP3891748B1 (en) | 2023-11-15 |
| EP3891748A4 (en) | 2022-07-20 |
| TW202036572A (zh) | 2020-10-01 |
| TWI701668B (zh) | 2020-08-11 |
| EP3891744B1 (en) | 2023-07-26 |
| EP3891744A4 (en) | 2022-07-27 |
| JP2022525273A (ja) | 2022-05-12 |
| US20200312417A1 (en) | 2020-10-01 |
| CN111933202A (zh) | 2020-11-13 |
| JP2022521152A (ja) | 2022-04-06 |
| KR20210110376A (ko) | 2021-09-07 |
| TW202036573A (zh) | 2020-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085591B2 (en) | Charge loss compensation during programming of a memory device | |
| US11270778B2 (en) | Method and system for reducing program disturb degradation in flash memory | |
| US7259993B2 (en) | Reference scheme for a non-volatile semiconductor memory device | |
| US6954380B2 (en) | Programming method of nonvolatile semiconductor memory device | |
| US8027200B2 (en) | Reduction of quick charge loss effect in a memory device | |
| EP1306855A2 (en) | Method for erasing a memory cell | |
| JP2011513885A (ja) | メモリ素子のプログラミング中の電荷損失補償 | |
| KR102629318B1 (ko) | 다중 비트라인 바이어스 전압을 인가하여 비휘발성 메모리 장치에서의 프로그래밍을 위한 비휘발성 메모리 장치 및 방법 | |
| CN110431633B (zh) | 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 | |
| TWI712049B (zh) | 半導體記憶裝置 | |
| US10811111B1 (en) | Non-volatile memory device and method for programming in non-volatile memory device by applying multiple bitline bias voltages | |
| CN114664356B (zh) | 非易失性存储器的擦除方法和擦除装置 | |
| JPWO2002067267A1 (ja) | 多値不揮発性半導体記憶装置 | |
| CN110838318A (zh) | 提高存储器数据可靠性的方法和系统 | |
| CN110827904A (zh) | 存储器装置及其编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |