TW202036572A - 用於通過施加多個位元線偏置電壓在非揮發性記憶體中編程的方法 - Google Patents

用於通過施加多個位元線偏置電壓在非揮發性記憶體中編程的方法 Download PDF

Info

Publication number
TW202036572A
TW202036572A TW108118219A TW108118219A TW202036572A TW 202036572 A TW202036572 A TW 202036572A TW 108118219 A TW108118219 A TW 108118219A TW 108118219 A TW108118219 A TW 108118219A TW 202036572 A TW202036572 A TW 202036572A
Authority
TW
Taiwan
Prior art keywords
volatile memory
memory cell
threshold voltage
potential
programming
Prior art date
Application number
TW108118219A
Other languages
English (en)
Other versions
TWI701668B (zh
Inventor
海波 李
張超
林燕霞
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI701668B publication Critical patent/TWI701668B/zh
Publication of TW202036572A publication Critical patent/TW202036572A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

在非揮發性記憶體中編程，包括：在第一編程循環期間向非揮發性記憶體單元施加至少一個編程脈衝；在該第一編程循後的第二編程循環期間向該非揮發性記憶體單元施加至少一個編程脈衝；以及根據將該第一編程循環中的該非揮發性記憶體單元的閾值電壓與該非揮發性記憶體單元的目標資料狀態的低驗證電位及/或高驗證電位進行比較的結果，以及將該第二編程循環中的該非揮發性記憶體單元的閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的結果，提供該非揮發性記憶體單元的位元線偏置電壓。

Description

用於通過施加多個位元線偏置電壓在非揮發性記憶體中編程的方法
本發明涉及一種用於在非揮發性記憶體中編程的方法，並且更具體地說，涉及一種用於通過施加多個位元線偏置電壓來在非揮發性記憶體中編程的方法，以減小瞬時閾值電壓偏移的影響以及由於讀取雜訊或隨機電報雜訊導致的分布較低尾部。
諸如快閃記憶體的非揮發性記憶體已成爲各種移動設備中的選擇的儲存器。與隨機存取記憶體不同，快閃記憶體是非揮發性的，即使在電源關閉後也能保留其存儲的資料。
增量步進脈衝編程（ISPP）是用於實現用於多層單元快閃記憶體的緊密閾值電壓分布的關鍵致能者（enabler）。該方法的特徵在於通過按步長逐漸增大編程電壓，以便能夠對容易和困難的單元均進行快速編程。然而，該編程方法的可靠性可能受到瞬時閾值電壓偏移的危害。其是編程後的閾值電壓在編程後的毫秒內向下移位的現象。當前的編程方法無法處理此問題，並且可能會將大量單元留在目標驗證電位之下。讀取雜訊或隨機電報雜訊（RTN）是Vt低於目標驗證電位的單元的另一個原因，因爲它們的Vt由於雜訊而可以被讀取爲高於目標驗證電位。
提出了一種在編程脈衝之後進行多個驗證操作的方法，以減少這種與雜訊相關的問題，但由於增加了驗證步驟，程序速度會受到危害。
實施例提供了用於在非揮發性記憶體中編程的方法。該方法包括：在第一編程循環期間向非揮發性記憶體單元施加至少一個編程脈衝；在該第一編程循後的第二編程循環期間向該非揮發性記憶體單元施加至少一個編程脈衝；以及根據將該第一編程循環中的該非揮發性記憶體單元的閾值電壓與該非揮發性記憶體單元的目標資料狀態的低驗證電位及/或高驗證電位進行比較的結果，以及將該第二編程循環中的該非揮發性記憶體單元的閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的結果，提供該非揮發性記憶體單元的位元線偏置電壓。
第1圖示出了本發明的實施例的非揮發性記憶體100。非揮發性記憶體100包括多個記憶體單元C（1,1）至C（M,N），其中M和N是正整數。在本發明的一些實施例中，非揮發性記憶體100可以是NAND型快閃記憶體。N個記憶體單元可以耦合到相同的對應字線，並且M個記憶體單元可以耦合到相同的對應位元線。例如，記憶體單元C（1,1）至C（1,N）可以耦合到字線WL1，並且記憶體單元C（M,1）至C（M,N）可以耦合到字線WLM。記憶體單元C（1,1）到C（M,1）可以耦合到位元線BL1，並且記憶體單元C（M,1）到C（M,N）可以耦合到位元線BLN。記憶體列的一個端子經由位元線電晶體Tb耦合到位元線，而另一個端子經由源極電晶體Ts耦合到源極線。
記憶體單元C（1,1）至C（M,N）中的每一個可包括電晶體Tc。電晶體Tc可以是例如浮閘電晶體或電荷儲存式電晶體。在用於記憶體單元C（1,1）至C（M,N）的編程操作的編程循環期間，記憶體單元C（1,1）至C（M,N）的電晶體Tc的閘極端子可以從字線WL1到WLM接收編程脈衝，並且電晶體Tc的位元線端子可以從位元線BL1到BLN接收位元線偏置電壓。在下一個編程循環期間，編程脈衝的電壓可以按步長增大。該方法通常稱爲增量步進脈衝編程（ISPP）。
ISPP允許電子注入至電晶體Tc的閘極結構，從而將電晶體Tc的閾值電壓按步長電壓增大。電晶體Tc將增大以通過目標資料狀態的驗證電位。因此，可以根據記憶體單元C（1,1）至C（M,N）的閾值電壓來識別記憶體單元C（1,1）至C（M,N）中的目標資料狀態。
在非揮發性記憶體的編程操作期間，在對於針對記憶體單元C（1,1）至C（M,N）的不同資料狀態實現窄閾值電壓分布和減少編程時間之間存在折衷。通過使用較大的程序脈衝步長可以提高編程速度。然而，這導致超過驗證電位的大的過沖，導致寬的閾值電壓分布。另一方面，如果使用較小的程序脈衝步長，則以增加編程時間爲代價實現較窄的閾值電壓分布。另一種途徑是針對每一個目標資料狀態以兩個單獨的驗證電位驗證記憶體單元C（1,1）至C（M,N）。以單元C（1,1）爲例，在單元C（1,1）的閾值電壓達到其目標資料狀態的低驗證電位之前，其位元線偏置電壓被設置爲諸如0V的低電位，以向單元C（1,1）注入更多電子。當單元C（1,1）的閾值電壓高於低驗證電位時，其位元線偏置電壓被設置爲中間電位，以使記憶體單元向單元C（1,1）注入較少的電子。當單元C（1,1）的閾值電壓超過其目標資料狀態的高驗證電位時，其位元線偏置電壓被設置爲諸如系統電壓的高電位，以禁止對單元C的編程（1,1）。
然而，此方法不能處理瞬時閾值電壓偏移的問題。這是編程的閾值電壓在編程後的毫秒內向下偏移的現象。根本原因可能是：最後一次清除留下的空穴與注入電子複合、注入電子在電荷捕獲層中重新分布、及/或在閘極界面處的淺阱中一些電子的快速去捕獲（detrapping）。
第2圖是示出瞬時閾值電壓偏移對非揮發性記憶體單元的閾值電壓分布的影響的圖。在此示例中，瞬時閾值電壓偏移可以與200mV至300mV一樣重要。如果閾值電壓向下偏移到低於目標資料狀態的驗證電位的電位，則可能導致資料保持錯誤。
類似的Vt分布低尾部也可能由讀取雜訊或隨機電報雜訊（RTN）引起。由於雜訊，Vt低於目標驗證電位的單元可以被讀取爲高於目標驗證電位。需要機會對那些單元重新編程以減小Vt分布低尾部。
爲了解決這個問題，在以下段落中提出並描述了四個位元線偏置電壓的編程方法。
第3A和3B圖示出了用於在非揮發性記憶體中編程的程序操作方法200的流程圖。操作程序將具有多個位元線偏置電壓的增量步進脈衝編程（ISPP）應用於具有預定參數的非揮發性記憶體單元，該預定參數包括高驗證電位VH、低驗證電位VL、系統電壓Vdd、第一中間電壓Vbl1和第二中間電壓Vbl2，其中第二中間電壓Vbl2高於第一中間電壓Vbl1。方法200可以應用於多個記憶體單元C（1,1）至C（M,N）。方法200可以包括以下步驟：
S200：向非揮發性記憶體單元施加至少一個編程脈衝；在與非揮發性記憶體單元相關聯的位元線上施加諸如0V的低電壓；
S202：將非揮發性記憶體單元的閾值電壓Vt與高驗證電位VH及/或低驗證電位VL進行比較；
若非揮發性記憶體單元的閾值電壓Vt高於高驗證電位VH，則進行到步驟S204；
若非揮發性記憶體單元的閾值電壓Vt高於低驗證電位VL但低於高驗證電位VH，則進行到步驟S206；
若非揮發性記憶體單元的閾值電壓Vt低於低驗證電位VL，則進行到步驟S208；
S204：將系統電壓Vdd施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S210；
S206：將第一中間電壓Vbl1施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S210；
S208：將低電壓施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S210；
S210：向非揮發性記憶體單元施加至少一個編程脈衝；進行到步驟S214；
S214：將非揮發性記憶體單元的閾值電壓Vt與高驗證電位VH及/或低驗證電位VL進行比較；
如果非揮發性記憶體單元的閾值電壓Vt高於當前編程循環中的高驗證電位VH，並且非揮發性記憶體單元的閾值電壓Vt高於任何先前編程循環中的高驗證電位VH，則進行到步驟S216；
如果非揮發性記憶體單元的閾值電壓Vt低於當前編程循環中的高驗證電位VH，並且非揮發性記憶體單元的閾值電壓Vt高於任何先前編程循環中的高驗證電位VH，則進行到步驟S218；
如果非揮發性記憶體單元的閾值電壓Vt低於所有先前編程循環中和當前編程循環中的低驗證電位VL，則進行到步驟S220；
如果非揮發性記憶體單元的閾值電壓Vt低於所有先前編程循環中和當前編程循環中的高驗證電位VH，並且閾值電壓Vt高於當前編程循環或任何先前編程循環中的低驗證電位VL，則進行到步驟S222；
如果非揮發性記憶體單元的閾值電壓Vt低於所有先前編程循環中的高驗證電位VH，並且高於當前編程循環中的高驗證電位VH，則進行到步驟S224；
S216：將系統電壓Vdd永久地施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S226；
S218：將第二中間電壓Vbl2施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S226；
S220：將低電壓施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S226；
S222：將第一中間電壓Vbl1施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S226；
S224：將系統電壓Vdd施加於與非揮發性記憶體單元相關聯的位元線上；進行到步驟S226；
S226：檢查閾值電壓Vt高於高驗證電位VH的非揮發性記憶體單元的數量是否大於預定數量；如果是，則進行到步驟S232，否則進行到步驟S228；
S228：檢查編程循環計數是否達到預定數量；若是，則進行到步驟S234，否則進行到步驟S230；
S230：遞增編程循環並進行到步驟S210以執行下一個編程循環；
S232：確定程序操作成功；進行到步驟S236；
S234：確定程序操作失敗；
S236：程序操作結束。
第4圖示出了目標狀態的閾值電壓分布。當執行方法200時，將給具有低於低驗證電位VL的閾值電壓Vt的多個記憶體單元C（1,1）至C（M,N）提供低電壓作爲位元線偏置電壓。將給具有在低驗證電位VL和高驗證電位VH之間的閾值電壓Vt的多個記憶體單元C（1,1）至C（M,N）提供第一中間電壓Vbl1或第二中間電壓Vbl2作爲位元線偏置電壓。將給具有高於高驗證電位VH的閾值電壓的多個記憶體單元C（1,1）至C（M,N）提供系統電壓Vdd作爲位元線偏置電壓，以占據該單元。
上述方法根據當前編程循環和先前編程循環中的閾值電壓測試的結果，在與對應的非揮發性記憶體單元相關聯的多個位元線上施加多個位元線偏置電壓。編程操作方法200可以實現窄閾值電壓分布並且在處理由瞬時閾值電壓偏移引起的問題的同時保持快的編程速度。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:非揮發性記憶體 Tb、Ts、Tc:電晶體 C（1,1）至C（M,N）:記憶體單元 BL1至BLN:位元線 WL1至WLM:字線 Vt:閾值電壓 VH:高驗證電位 VL:低驗證電位 Vbl1:第一中間電壓 Vbl2:第二中間電壓 Vdd:系統電壓 200:操作方法 S200至S236:步驟
第1圖示出了根據實施例的非揮發性記憶體。 第2圖示出瞬時閾值電壓偏移對閾值電壓分布的影響的圖。 第3A和3B圖示出了用於對非揮發性記憶體進行編程的編程操作方法的流程圖。 第4圖示出了目標狀態的閾值電壓分布。
Vt:閾值電壓
VH:高驗證電位
VL:低驗證電位
Vbl1:第一中間電壓
Vbl2:第二中間電壓
Vdd:系統電壓
S210至S236:步驟

Claims (12)

  1. 一種用於在非揮發性記憶體中編程的方法，包括： 在每一個先前編程循環期間向該非揮發性記憶體的非揮發性記憶體單元施加至少一個編程脈衝； 在當前編程循環期間向該非揮發性記憶體單元施加至少一個編程脈衝；以及 根據將該先前編程循環中的至少一個先前編程循環中的該非揮發性記憶體單元的閾值電壓與該非揮發性記憶體單元的目標資料狀態的低驗證電位及/或高驗證電位進行比較的結果，以及將該當前編程循環中的該非揮發性記憶體單元的閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的結果，提供該非揮發性記憶體單元的位元線偏置電壓。
  2. 如請求項1所述的方法，另包括：當具有高於該高驗證電位的閾值電壓的非揮發性記憶體單元的數量已達到一預定數量時，確定編程成功。
  3. 如請求項1所述的方法，另包括：如果在執行該當前編程循環之後，具有高於該高驗證電位的閾值電壓的非揮發性記憶體單元的數量低於一預定數量，則在該當前編程循環之後的下一編程循環期間向該非揮發性記憶體單元施加至少一個編程脈衝。
  4. 如請求項1所述的方法，另包括在執行一第一編程循環之後，根據將該第一編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供一第二編程循環中的該非揮發性記憶體單元的該位元線偏置電壓。
  5. 如請求項4所述的方法，其中，在執行該第一編程循環之後，根據將該第一編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該第二編程循環中的該非揮發性記憶體單元的該位元線偏置電壓包括： 如果在執行該第一編程循環之後，該閾值電壓高於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，則提供系統電壓作爲該第二編程循環中的該位元線偏置電壓。
  6. 如請求項4所述的方法，其中，在執行該第一編程循環之後，根據將該第一編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該第二編程循環中的該非揮發性記憶體單元的該位元線偏置電壓包括： 如果該閾值電壓在該非揮發性記憶體單元的該目標資料狀態的該低驗證電位和該高驗證電位之間，則提供一第一中間電壓作爲該第二編程循環中的該位元線偏置電壓。
  7. 如請求項4所述的方法，其中，在執行該第一編程循環之後，根據將該第一編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該第二編程循環中的該非揮發性記憶體單元的該位元線偏置電壓包括： 如果該閾值電壓低於該非揮發性記憶體單元的該目標資料狀態的該低驗證電位，則提供一低電壓作爲該第二編程循環中的該位元線偏置電壓。
  8. 如請求項1所述的方法，其中，根據將該先前編程循環中的至少一個先前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，以及將該當前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該非揮發性記憶體單元的該位元線偏置電壓包括： 如果在該先前編程循環中的任何先前編程循環中，該閾值電壓高於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，並且在該當前編程循環中，該閾值電壓高於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，則永久地提供一系統電壓作爲該位元線偏置電壓。
  9. 如請求項1所述的方法，其中，根據將該先前編程循環中的至少一個先前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，以及將該當前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該非揮發性記憶體單元的該位元線偏置電壓包括： 如果在該先前編程循環中的任何先前編程循環中，該閾值電壓高於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，並且在該當前編程循環中，該閾值電壓低於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，則提供一第二中間電壓作爲下一編程循環中的該位元線偏置電壓。
  10. 如請求項1所述的方法，其中，根據將該先前編程循環中的至少一個先前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，以及將該當前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該非揮發性記憶體單元的該位元線偏置電壓包括： 如果在所有該先前編程循環和該當前編程循環中，該閾值電壓低於該非揮發性記憶體單元的該目標資料狀態的該低驗證電位，則提供一低電壓作爲下一編程循環中的該位元線偏置電壓。
  11. 如請求項1所述的方法，其中，根據將該先前編程循環中的至少一個先前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，以及將該當前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該非揮發性記憶體單元的該位元線偏置電壓包括： 如果在所有該先前編程循環和該當前編程循環中，該閾值電壓低於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，並且該先前編程循環中的至少一個先前編程循環及/或該當前編程循環中，該閾值電壓高於的該非揮發性記憶體單元的該目標資料狀態的該低驗證電位，則提供一第一中間電壓作爲該位元線偏置電壓，其中，該第一中間電壓低於下一個編程循環中的一第二中間電壓。
  12. 如請求項1所述的方法，其中，根據將該先前編程循環中的至少一個先前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，以及將該當前編程循環中的該非揮發性記憶體單元的該閾值電壓與該非揮發性記憶體單元的該目標資料狀態的該低驗證電位及/或該高驗證電位進行比較的該結果，提供該非揮發性記憶體單元的該位元線偏置電壓包括： 如果在所有該先前編程循環中，該閾值電壓低於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，並且在該當前編程循環中，該閾值電壓高於該非揮發性記憶體單元的該目標資料狀態的該高驗證電位，則提供一系統電壓作爲下一個編程循環中的該位元線偏置電壓。
TW108118219A 2019-03-26 2019-05-27 用於通過施加多個位元線偏置電壓在非揮發性記憶體中編程的方法 TWI701668B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/079667 2019-03-26
PCT/CN2019/079667 WO2020191612A1 (en) 2019-03-26 2019-03-26 Method for programming in non-volatile memory device by applying multiple bitline bias voltages

Publications (2)

Publication Number Publication Date
TWI701668B TWI701668B (zh) 2020-08-11
TW202036572A true TW202036572A (zh) 2020-10-01

Family

ID=67566624

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108118219A TWI701668B (zh) 2019-03-26 2019-05-27 用於通過施加多個位元線偏置電壓在非揮發性記憶體中編程的方法
TW108125097A TWI702603B (zh) 2019-03-26 2019-07-16 非揮發性記憶體元件和用於通過施加多個位元線偏壓在非揮發性記憶體元件中編程的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108125097A TWI702603B (zh) 2019-03-26 2019-07-16 非揮發性記憶體元件和用於通過施加多個位元線偏壓在非揮發性記憶體元件中編程的方法

Country Status (7)

Country Link
US (1) US10796777B1 (zh)
EP (2) EP3891748B1 (zh)
JP (2) JP2022525273A (zh)
KR (2) KR20210110376A (zh)
CN (2) CN110140174B (zh)
TW (2) TWI701668B (zh)
WO (2) WO2020191612A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11017866B2 (en) * 2019-09-03 2021-05-25 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory using final bake in predetermined program state
US11972805B2 (en) 2022-08-05 2024-04-30 Sandisk Technologies Llc Non-volatile memory with narrow and shallow erase

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888758B1 (en) * 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
KR100680479B1 (ko) 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치의 프로그램 검증 방법
JP2009522703A (ja) * 2005-12-29 2009-06-11 サンディスク コーポレイション 不揮発性メモリの書込動作における継続的な検証
KR100865804B1 (ko) * 2006-12-28 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 ｉｓｐｐ 전압 발생기 및 그프로그램 방법
ITRM20070167A1 (it) 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
ITRM20080114A1 (it) * 2008-02-29 2009-09-01 Micron Technology Inc Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria.
KR101554727B1 (ko) * 2009-07-13 2015-09-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8081514B2 (en) * 2009-08-25 2011-12-20 Sandisk Technologies Inc. Partial speed and full speed programming for non-volatile memory using floating bit lines
KR101752168B1 (ko) * 2010-11-24 2017-06-30 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법, 및 비휘발성 메모리 장치를 포함하는 전자 장치
US8493792B2 (en) 2010-12-02 2013-07-23 Hynix Semiconductor Inc. Programming method of non-volatile memory device
KR101775429B1 (ko) * 2011-01-04 2017-09-06 삼성전자 주식회사 비휘발성 메모리 소자 및 이의 프로그램 방법
US8619475B2 (en) * 2011-08-05 2013-12-31 Micron Technology, Inc. Methods to operate a memory cell
JP5380508B2 (ja) 2011-09-27 2014-01-08 株式会社東芝 不揮発性半導体記憶装置
KR20140028303A (ko) * 2012-08-28 2014-03-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 제어 방법 및 이를 이용하는 데이터 처리 시스템
US8953386B2 (en) 2012-10-25 2015-02-10 Sandisk Technologies Inc. Dynamic bit line bias for programming non-volatile memory
US20140198576A1 (en) 2013-01-16 2014-07-17 Macronix International Co, Ltd. Programming technique for reducing program disturb in stacked memory structures
KR102127105B1 (ko) * 2013-11-11 2020-06-29 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
CN105336369B (zh) 2014-07-22 2019-09-10 硅存储技术公司 用于高速闪存存储器系统的位线调节器
US9570179B2 (en) * 2015-04-22 2017-02-14 Sandisk Technologies Llc Non-volatile memory with two phased programming
US10141071B2 (en) 2015-12-26 2018-11-27 Intel Corporation Predictive count fail byte (CFBYTE) for non-volatile memory
JP6088675B1 (ja) * 2016-02-02 2017-03-01 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR20180088190A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
JP2018156714A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
TWI702603B (zh) 2020-08-21
CN110140174A (zh) 2019-08-16
EP3891744A1 (en) 2021-10-13
EP3891748A1 (en) 2021-10-13
CN111933202B (zh) 2021-03-12
WO2020191612A1 (en) 2020-10-01
KR102629318B1 (ko) 2024-01-24
WO2020191921A1 (en) 2020-10-01
KR20210110375A (ko) 2021-09-07
JP7399174B2 (ja) 2023-12-15
CN110140174B (zh) 2021-02-19
US10796777B1 (en) 2020-10-06
EP3891748B1 (en) 2023-11-15
EP3891748A4 (en) 2022-07-20
TWI701668B (zh) 2020-08-11
EP3891744B1 (en) 2023-07-26
EP3891744A4 (en) 2022-07-27
JP2022525273A (ja) 2022-05-12
US20200312417A1 (en) 2020-10-01
CN111933202A (zh) 2020-11-13
JP2022521152A (ja) 2022-04-06
KR20210110376A (ko) 2021-09-07
TW202036573A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US11270778B2 (en) Method and system for reducing program disturb degradation in flash memory
US20050219906A1 (en) Operation scheme for programming charge trapping non-volatile memory
US20050281085A1 (en) Operation scheme for programming charge trapping non-volatile memory
JP2005506653A (ja) メモリセルを消去するための方法
KR20090002471A (ko) 낸드형 플래쉬 메모리소자의 프로그램 방법
US11145362B2 (en) Method for programming memory system
KR20100081609A (ko) 전하트랩형 플래시 메모리소자의 동작 방법
TWI701668B (zh) 用於通過施加多個位元線偏置電壓在非揮發性記憶體中編程的方法
CN110431633B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
US10811111B1 (en) Non-volatile memory device and method for programming in non-volatile memory device by applying multiple bitline bias voltages
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
JP2006190488A (ja) 半導体記憶装置の書き込み方法
US8792287B2 (en) Nonvolatile semiconductor memory device and data writing method
US8848452B1 (en) Erase verification circuitry for simultaneously and consecutively verifying a plurality of odd and even-numbered flash memory transistors and method thereof
TWI699772B (zh) 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統
TW201541460A (zh) 降低記憶體臨限電壓的方法、非揮發性記憶體的抹除操作方法、及使用該方法的非揮發性記憶體