CN110140174B - 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 - Google Patents

用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 Download PDF

Info

Publication number
CN110140174B
CN110140174B CN201980000551.9A CN201980000551A CN110140174B CN 110140174 B CN110140174 B CN 110140174B CN 201980000551 A CN201980000551 A CN 201980000551A CN 110140174 B CN110140174 B CN 110140174B
Authority
CN
China
Prior art keywords
volatile memory
memory cell
verify level
threshold voltage
programming cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000551.9A
Other languages
English (en)
Other versions
CN110140174A (zh
Inventor
李海波
张超
林燕霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN110140174A publication Critical patent/CN110140174A/zh
Application granted granted Critical
Publication of CN110140174B publication Critical patent/CN110140174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

在非易失性存储器器件中编程，包括：在第一编程循环期间向非易失性存储器单元施加至少一个编程脉冲；在所述第一编程循后的第二编程循环期间向所述非易失性存储器单元施加至少一个编程脉冲；以及根据将所述第一编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的目标数据状态的低验证电平和/或高验证电平进行比较的结果，以及将所述第二编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的结果，提供所述非易失性存储器单元的位线偏置电压。

Description

用于通过施加多个位线偏置电压在非易失性存储器器件中编 程的方法
技术领域
本发明涉及一种用于在非易失性存储器器件中编程的方法，并且更具体地说，涉及一种用于通过施加多个位线偏置电压来在非易失性存储器器件中编程的方法，以减小瞬时阈值电压偏移的影响以及由于读取噪声或随机电报噪声(RTN)导致的分布较低尾部。
背景技术
诸如闪存的非易失性存储器器件已成为各种移动设备中的选择的储存器。与随机存取存储器不同，闪存是非易失性的，即使在电源关闭后也能保留其存储的数据。
增量步进脉冲编程(ISPP)是用于实现用于多级单元闪存的紧密阈值电压分布的关键使能者(enabler)。该方法的特征在于通过按步长逐渐增大编程电压，以便能够对容易和困难的单元均进行快速编程。然而，该编程方法的可靠性可能受到瞬时阈值电压偏移的危害。其是编程后的阈值电压在编程后的毫秒内向下移位的现象。当前的编程方法无法处理此问题，并且可能会将大量单元留在目标验证电平之下。读取噪声或随机电报噪声(RTN)是Vt低于目标验证电平的单元的另一个源，因为它们的Vt由于噪声而可以被读取为高于目标验证电平。
提出了一种在编程脉冲之后进行多个验证操作的方法，以减少这种与噪声相关的问题，但由于增加了验证步骤，程序速度会受到危害。
发明内容
实施例提供了用于在非易失性存储器器件中编程的方法。所述方法包括：在第一编程循环期间向非易失性存储器单元施加至少一个编程脉冲；在所述第一编程循后的第二编程循环期间向所述非易失性存储器单元施加至少一个编程脉冲；以及根据将所述第一编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的目标数据状态的低验证电平和/或高验证电平进行比较的结果，以及将所述第二编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的结果，提供所述非易失性存储器单元的位线偏置电压。
对本领域普通技术人员来说，在阅读了在各个图和图样中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将变得显而易见。
附图说明
图1示出了根据实施例的非易失性存储器器件100。
图2是示出瞬时阈值电压偏移对阈值电压分布的影响的图。
图3A和3B示出了用于对非易失性存储器器件进行编程的编程操作方法的流程图。
图4示出了目标状态的阈值电压分布。
具体实施方式
图1示出了本发明的实施例的非易失性存储器器件100。非易失性存储器器件100包括多个存储器单元C(1,1)至C(M,N)，其中M和N是正整数。在本发明的一些实施例中，非易失性存储器器件100可以是NAND型闪存。N个存储器单元可以耦合到相同的对应字线，并且M个存储器单元可以耦合到相同的对应位线。例如，存储器单元C(1,1)至C(1,N)可以耦合到字线WL1，并且存储器单元C(M,1)至C(M,N)可以耦合到字线WLM。存储器单元C(1,1)到C(M,1)可以耦合到位线BL1，并且存储器单元C(M,1)到C(M,N)可以耦合到位线BLN。存储器列的一个端子经由位线晶体管Tb耦合到位线，而另一个端子经由源极晶体管Ts耦合到源极线。
存储器单元C(1,1)至C(M,N)中的每一个可包括晶体管Tc。晶体管Tc可以是例如浮栅晶体管或电荷捕获晶体管。在用于存储器单元C(1,1)至C(M,N)的编程操作的编程循环期间，存储器单元C(1,1)至C(M,N)的晶体管Tc的栅极端子可以从字线WL1到WLM接收编程脉冲，并且晶体管Tc的位线端子可以从位线BL1到BLN接收位线偏置电压。在下一个编程循环期间，编程脉冲的电压可以按步长增大。该方法通常称为增量步进脉冲编程(ISPP)。
ISPP允许电子注入至晶体管Tc的栅极结构，从而将晶体管Tc的阈值电压按步长电压增大。晶体管Tc将增大以通过目标数据状态的验证电平。因此，可以根据存储器单元C(1,1)至C(M,N)的阈值电压来识别存储器单元C(1,1)至C(M,N)中的目标数据状态。
在非易失性存储器器件的编程操作期间，在对于针对存储器单元C(1,1)至C(M,N)的不同数据状态实现窄阈值电压分布和减少编程时间之间存在折衷。通过使用较大的程序脉冲步长可以提高编程速度。然而，这导致超过验证电平的大的过冲，导致宽的阈值电压分布。另一方面，如果使用较小的程序脉冲步长，则以增加编程时间为代价实现较窄的阈值电压分布。另一种途径是针对每一个目标数据状态以两个单独的验证电平验证存储器单元C(1,1)至C(M,N)。以单元C(1,1)为例，在单元C(1,1)的阈值电压达到其目标数据状态的低验证电平之前，其位线偏置电压被设置为诸如0V的低电平，以向单元C(1,1)注入更多电子。当单元C(1,1)的阈值电压高于低验证电平时，其位线偏置电压被设置为中间电平，以使存储器单元向单元C(1,1)注入较少的电子。当单元C(1,1)的阈值电压超过其目标数据状态的高验证电平时，其位线偏置电压被设置为诸如系统电压的高电平，以禁止对单元C的编程(1,1)。
然而，此方法不能处理瞬时阈值电压偏移的问题。这是编程的阈值电压在编程后的毫秒内向下偏移的现象。根本原因可能是：最后一次擦除留下的空穴与注入电子复合、注入电子在电荷捕获层中重新分布、和/或在栅极界面处的浅阱中一些电子的快速去捕获(detrapping)。
图2是示出瞬时阈值电压偏移对非易失性存储器单元的阈值电压分布的影响的图。在此示例中，瞬时阈值电压偏移可以与200mV至300mV一样重要。如果阈值电压向下偏移到低于目标数据状态的验证电平的电平，则可能导致数据保持错误。
类似的Vt分布低尾部也可能由读取噪声或随机电报噪声(RTN)引起。由于噪声，Vt低于目标验证电平的单元可以被读取为高于目标验证电平。需要机会对那些单元重新编程以减小Vt分布低尾部。
为了解决这个问题，在以下段落中提出并描述了四个位线偏置电压的编程方法。
图3A和3B示出了用于在非易失性存储器器件中编程的程序操作方法200的流程图。程序操作将具有多个位线偏置电压的增量步进脉冲编程(ISPP)应用于具有预定参数的非易失性存储器单元，该预定参数包括高验证电平VH、低验证电平VL、系统电压Vdd、第一中间电压Vbl1和第二中间电压Vbl2，其中第二中间电压Vbl2高于第一中间电压Vbl1。方法200可以应用于多个存储器单元C(1,1)至C(M,N)。方法200可以包括以下步骤：
S200：向非易失性存储器单元施加至少一个编程脉冲；在与非易失性存储器单元相关联的位线上施加诸如0V的低电压；
S202：将非易失性存储器单元的阈值电压Vt与高验证电平VH和/或低验证电平VL进行比较；
若非易失性存储器单元的阈值电压Vt高于高验证电平VH，则进行到步骤S204；
若非易失性存储器单元的阈值电压Vt高于低验证电平VL但低于高验证电平VH，则进行到步骤S206；
若非易失性存储器单元的阈值电压Vt低于低验证电平VL，则进行到步骤S208；
S204：将系统电压Vdd施加于与非易失性存储器单元相关联的位线上；进行到步骤S210；
S206：将第一中间电压Vbl1施加于与非易失性存储器单元相关联的位线上；进行到步骤S210；
S208：将低电压施加于与非易失性存储器单元相关联的位线上；进行到步骤S210；
S210：向非易失性存储器单元施加至少一个编程脉冲；进行到步骤S214；
S214：将非易失性存储器单元的阈值电压Vt与高验证电平VH和/或低验证电平VL进行比较；
如果非易失性存储器单元的阈值电压Vt高于当前编程循环中的高验证电平VH，并且非易失性存储器单元的阈值电压Vt高于任何先前编程循环中的高验证电平VH，则进行到步骤S216；
如果非易失性存储器单元的阈值电压Vt低于当前编程循环中的高验证电平VH，并且非易失性存储器单元的阈值电压Vt高于任何先前编程循环中的高验证电平VH，则进行到步骤S218；
如果非易失性存储器单元的阈值电压Vt低于所有先前编程循环中和当前编程循环中的低验证电平VL，则进行到步骤S220；
如果非易失性存储器单元的阈值电压Vt低于所有先前编程循环中和当前编程循环中的高验证电平VH，并且阈值电压Vt高于当前编程循环或任何先前编程循环中的低验证电平VL，则进行到步骤S222；
如果非易失性存储器单元的阈值电压Vt低于所有先前编程循环中的高验证电平VH，并且高于当前编程循环中的高验证电平VH，则进行到步骤S224；
S216：将系统电压Vdd永久地施加于与非易失性存储器单元相关联的位线上；进行到步骤S226；
S218：将第二中间电压Vbl2施加于与非易失性存储器单元相关联的位线上；进行到步骤S226；
S220：将低电压施加于与非易失性存储器单元相关联的位线上；进行到步骤S226；
S222：将第一中间电压Vbl1施加于与非易失性存储器单元相关联的位线上；进行到步骤S226；
S224：将系统电压Vdd施加于与非易失性存储器单元相关联的位线上；进行到步骤S226；
S226：检查阈值电压Vt高于高验证电平VH的非易失性存储器单元的数量是否大于预定数量；如果是，则进行到步骤S232，否则进行到步骤S228；
S228：检查编程循环计数是否达到预定数量；若是，则进行到步骤S234，否则进行到步骤S230；
S230：递增编程循环并进行到步骤S210以执行下一个编程循环；
S232：确定程序操作成功了；进行到步骤S236；
S234：确定程序操作失败了；
S236：程序操作结束。
图4示出了目标状态的阈值电压分布。当执行方法200时，将给具有低于低验证电平VL的阈值电压Vt的多个存储器单元C(1,1)至C(M,N)提供低电压作为位线偏置电压。将给具有在低验证电平VL和高验证电平VH之间的阈值电压Vt的多个存储器单元C(1,1)至C(M,N)提供第一中间电压Vbl1或第二中间电压Vbl2作为位线偏置电压。将给具有高于高验证电平VH的阈值电压的多个存储器单元C(1,1)至C(M,N)提供系统电压Vdd作为位线偏置电压，以占据该单元。
上述方法根据当前编程循环和先前编程循环中的阈值电压测试的结果，在与对应的非易失性存储器单元相关联的多个位线上施加多个位线偏置电压。编程操作方法200可以实现窄阈值电压分布并且在处理由瞬时阈值电压偏移引起的问题的同时保持快的编程速度。
本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对器件和方法进行许多修改和更改。因此，上述公开内容应被解释为仅受所附权利要求的界限的限制。

Claims (11)

1.一种用于在非易失性存储器器件中编程的方法，包括：
在每一个先前编程循环期间向所述非易失性存储器器件的非易失性存储器单元施加至少一个编程脉冲；
在当前编程循环期间向所述非易失性存储器单元施加至少一个编程脉冲；以及
将所述先前编程循环中的至少一个先前编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的目标数据状态的低验证电平和/或高验证电平进行比较，得到先前编程循环的比较结果；以及
将所述当前编程循环中的所述非易失性存储器单元的阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较，得到当前编程循环的比较结果，
根据所述先前编程循环的比较结果和所述当前编程循环的比较结果，提供所述非易失性存储器单元的位线偏置电压，
其中，根据将所述先前编程循环中的至少一个先前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，以及将所述当前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述非易失性存储器单元的所述位线偏置电压包括：
如果在所述先前编程循环中的任何先前编程循环中，所述阈值电压高于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，并且在所述当前编程循环中，所述阈值电压高于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，则永久地提供系统电压作为所述位线偏置电压。
2.如权利要求1所述的方法，还包括：当具有高于所述高验证电平的阈值电压的非易失性存储器单元的数量已达到预定数量时，确定编程成功。
3.如权利要求1所述的方法，还包括：如果在执行所述当前编程循环之后，具有高于所述高验证电平的阈值电压的非易失性存储器单元的数量低于预定数量，则在所述当前编程循环之后的下一编程循环期间向所述非易失性存储器单元施加至少一个编程脉冲。
4.如权利要求1所述的方法，还包括：在执行第一编程循环之后，根据将所述第一编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供第二编程循环中的所述非易失性存储器单元的所述位线偏置电压。
5.如权利要求4所述的方法，其中，在执行所述第一编程循环之后，根据将所述第一编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述第二编程循环中的所述非易失性存储器单元的所述位线偏置电压包括：
如果在执行所述第一编程循环之后，所述阈值电压高于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，则提供系统电压作为所述第二编程循环中的所述位线偏置电压。
6.如权利要求4所述的方法，其中，在执行所述第一编程循环之后，根据将所述第一编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述第二编程循环中的所述非易失性存储器单元的所述位线偏置电压包括：
如果所述阈值电压在所述非易失性存储器单元的所述目标数据状态的所述低验证电平和所述高验证电平之间，则提供第一中间电压作为所述第二编程循环中的所述位线偏置电压。
7.如权利要求4所述的方法，其中，在执行所述第一编程循环之后，根据将所述第一编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述第二编程循环中的所述非易失性存储器单元的所述位线偏置电压包括：
如果所述阈值电压低于所述非易失性存储器单元的所述目标数据状态的所述低验证电平，则提供低电压作为所述第二编程循环中的所述位线偏置电压。
8.如权利要求1所述的方法，其中，根据将所述先前编程循环中的至少一个先前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，以及将所述当前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述非易失性存储器单元的所述位线偏置电压包括：
如果在所述先前编程循环中的任何先前编程循环中，所述阈值电压高于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，并且在所述当前编程循环中，所述阈值电压低于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，则提供第二中间电压作为下一编程循环中的所述位线偏置电压。
9.如权利要求1所述的方法，其中，根据将所述先前编程循环中的至少一个先前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，以及将所述当前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述非易失性存储器单元的所述位线偏置电压包括：
如果在所有所述先前编程循环和所述当前编程循环中，所述阈值电压低于所述非易失性存储器单元的所述目标数据状态的所述低验证电平，则提供低电压作为下一编程循环中的所述位线偏置电压。
10.如权利要求1所述的方法，其中，根据将所述先前编程循环中的至少一个先前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，以及将所述当前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述非易失性存储器单元的所述位线偏置电压包括：
如果在所有所述先前编程循环和所述当前编程循环中，所述阈值电压低于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，并且所述先前编程循环中的至少一个先前编程循环和/或所述当前编程循环中，所述阈值电压高于所述非易失性存储器单元的所述目标数据状态的所述低验证电平，则提供第一中间电压作为所述位线偏置电压，其中，所述第一中间电压低于下一个编程循环中的第二中间电压。
11.如权利要求1所述的方法，其中，根据将所述先前编程循环中的至少一个先前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，以及将所述当前编程循环中的所述非易失性存储器单元的所述阈值电压与所述非易失性存储器单元的所述目标数据状态的所述低验证电平和/或所述高验证电平进行比较的所述结果，提供所述非易失性存储器单元的所述位线偏置电压包括：
如果在所有所述先前编程循环中，所述阈值电压低于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，并且在所述当前编程循环中，所述阈值电压高于所述非易失性存储器单元的所述目标数据状态的所述高验证电平，则提供系统电压作为下一个编程循环中的所述位线偏置电压。
CN201980000551.9A 2019-03-26 2019-03-26 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 Active CN110140174B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/079667 WO2020191612A1 (en) 2019-03-26 2019-03-26 Method for programming in non-volatile memory device by applying multiple bitline bias voltages

Publications (2)

Publication Number Publication Date
CN110140174A CN110140174A (zh) 2019-08-16
CN110140174B true CN110140174B (zh) 2021-02-19

Family

ID=67566624

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980000551.9A Active CN110140174B (zh) 2019-03-26 2019-03-26 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN202010848440.8A Active CN111933202B (zh) 2019-03-26 2019-06-06 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010848440.8A Active CN111933202B (zh) 2019-03-26 2019-06-06 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法

Country Status (7)

Country Link
US (1) US10796777B1 (zh)
EP (2) EP3891748B1 (zh)
JP (2) JP2022525273A (zh)
KR (2) KR20210110376A (zh)
CN (2) CN110140174B (zh)
TW (2) TWI701668B (zh)
WO (2) WO2020191612A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11017866B2 (en) * 2019-09-03 2021-05-25 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory using final bake in predetermined program state
WO2024030190A1 (en) * 2022-08-05 2024-02-08 Sandisk Technologies Llc Non-volatile memory with narrow and shallow erase

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888758B1 (en) * 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
KR100680479B1 (ko) 2005-04-11 2007-02-08 주식회사 하이닉스반도체 비휘발성 메모리 장치의 프로그램 검증 방법
EP1971984B1 (en) * 2005-12-29 2011-03-02 Sandisk Corporation Continued verification in non-volatile memory write operations
KR100865804B1 (ko) * 2006-12-28 2008-10-28 주식회사 하이닉스반도체 불휘발성 메모리 장치의 ｉｓｐｐ 전압 발생기 및 그프로그램 방법
ITRM20070167A1 (it) 2007-03-27 2008-09-29 Micron Technology Inc Non-volatile multilevel memory cell programming
ITRM20080114A1 (it) 2008-02-29 2009-09-01 Micron Technology Inc Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria.
KR101554727B1 (ko) * 2009-07-13 2015-09-23 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8081514B2 (en) * 2009-08-25 2011-12-20 Sandisk Technologies Inc. Partial speed and full speed programming for non-volatile memory using floating bit lines
KR101752168B1 (ko) * 2010-11-24 2017-06-30 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법, 및 비휘발성 메모리 장치를 포함하는 전자 장치
US8493792B2 (en) 2010-12-02 2013-07-23 Hynix Semiconductor Inc. Programming method of non-volatile memory device
KR101775429B1 (ko) * 2011-01-04 2017-09-06 삼성전자 주식회사 비휘발성 메모리 소자 및 이의 프로그램 방법
US8619475B2 (en) * 2011-08-05 2013-12-31 Micron Technology, Inc. Methods to operate a memory cell
JP5380508B2 (ja) 2011-09-27 2014-01-08 株式会社東芝 不揮発性半導体記憶装置
KR20140028303A (ko) * 2012-08-28 2014-03-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 제어 방법 및 이를 이용하는 데이터 처리 시스템
US8953386B2 (en) 2012-10-25 2015-02-10 Sandisk Technologies Inc. Dynamic bit line bias for programming non-volatile memory
US20140198576A1 (en) 2013-01-16 2014-07-17 Macronix International Co, Ltd. Programming technique for reducing program disturb in stacked memory structures
KR102127105B1 (ko) * 2013-11-11 2020-06-29 삼성전자 주식회사 비휘발성 메모리 장치의 구동 방법
CN105336369B (zh) 2014-07-22 2019-09-10 硅存储技术公司 用于高速闪存存储器系统的位线调节器
US9570179B2 (en) * 2015-04-22 2017-02-14 Sandisk Technologies Llc Non-volatile memory with two phased programming
US10141071B2 (en) 2015-12-26 2018-11-27 Intel Corporation Predictive count fail byte (CFBYTE) for non-volatile memory
KR20180088190A (ko) * 2017-01-26 2018-08-03 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
JP2018156714A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP7399174B2 (ja) 2023-12-15
CN111933202B (zh) 2021-03-12
JP2022521152A (ja) 2022-04-06
KR20210110376A (ko) 2021-09-07
CN111933202A (zh) 2020-11-13
EP3891748A1 (en) 2021-10-13
WO2020191921A1 (en) 2020-10-01
US10796777B1 (en) 2020-10-06
US20200312417A1 (en) 2020-10-01
TW202036572A (zh) 2020-10-01
TW202036573A (zh) 2020-10-01
TWI701668B (zh) 2020-08-11
KR20210110375A (ko) 2021-09-07
EP3891744A1 (en) 2021-10-13
CN110140174A (zh) 2019-08-16
KR102629318B1 (ko) 2024-01-24
JP2022525273A (ja) 2022-05-12
TWI702603B (zh) 2020-08-21
EP3891748A4 (en) 2022-07-20
EP3891748B1 (en) 2023-11-15
WO2020191612A1 (en) 2020-10-01
EP3891744A4 (en) 2022-07-27
EP3891744B1 (en) 2023-07-26

Similar Documents

Publication Publication Date Title
US11270778B2 (en) Method and system for reducing program disturb degradation in flash memory
JP2005506653A (ja) メモリセルを消去するための方法
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
JP2011513885A (ja) メモリ素子のプログラミング中の電荷損失補償
US11475964B2 (en) Method for programming a memory system
US7468924B2 (en) Non-volatile memory device capable of reducing threshold voltage distribution
US11145362B2 (en) Method for programming memory system
CN110140174B (zh) 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN110431633B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
US10811111B1 (en) Non-volatile memory device and method for programming in non-volatile memory device by applying multiple bitline bias voltages
JPWO2002067267A1 (ja) 多値不揮発性半導体記憶装置
JP2006190488A (ja) 半導体記憶装置の書き込み方法
US8792287B2 (en) Nonvolatile semiconductor memory device and data writing method
CN110827904A (zh) 存储器装置及其编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant