CN109872759B - 一种存储器擦除方法及装置 - Google Patents
一种存储器擦除方法及装置 Download PDFInfo
- Publication number
- CN109872759B CN109872759B CN201711248639.1A CN201711248639A CN109872759B CN 109872759 B CN109872759 B CN 109872759B CN 201711248639 A CN201711248639 A CN 201711248639A CN 109872759 B CN109872759 B CN 109872759B
- Authority
- CN
- China
- Prior art keywords
- memory
- erase
- over
- memory cells
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种存储器擦除方法及装置。其中,存储器擦除方法包括:对擦除区域内的排布的存储单元进行擦除操作;对存储单元进行第一过擦除验证操作,用于将存储单元的阈值电压增大至大于第一设定阈值;依次对存储单元进行第二过擦除验证操作,用于将阈值电压增大至大于第二设定阈值;在进行第二过擦除验证操作中的第二读验证操作时,对擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线。本发明实施例提供的技术方案,可解决存储器的老化和衰退,导致非擦除区域存在漏电,增加过擦除验证操作的时间的问题。
Description
技术领域
本发明实施例涉及半导体存储技术领域,尤其涉及一种存储器擦除方法及装置。
背景技术
在对非挥发性存储器(例如,NOR-FLASH)进行擦除(ERASE)操作时,不同的存储单元最终的阈值电压(Threshold Voltage)会有区别,部分存储单元会有过擦除的现象,也就是阈值电压较低。在进行其它操作,例如读操作,验证(verify)操作时未选中的器件栅极电压为0,对于过擦除的器件仍有漏电流(Leakage Current)产生,这样实际与灵敏放大器(Sense Amplifier)的参考电流进行比较的待测电流会变大,当过擦除效应显著或者存储阵列较大,未选中的单元较多时,这种情况会更加突出,数据读错的可能性更大。在大容量的存储器中这种现象会更加突出。
为了减弱阈值电压低对读验证的影响,在擦除操作后会对擦除区域进行多次过擦除验证操作,以改善擦除区域存储单元的阈值分布。在使擦除区域存储单元阈值电压大于零后,会再次进行过擦除验证操作,以收紧阈值分布。
但是在存储器实际实用过程中,随着使用时间的增加,存储单元会老化和衰退,所以在执行过擦除验证以收紧阈值分布时,由于非擦除区域字线电压(器件栅极电压)为0V,读验证时也会贡献电流,增加过擦除验证操作的时间,从而增加了整个擦除操作的时间。
发明内容
本发明提供一种存储器擦除方法及装置,以解决因存储器的老化和衰退,导致非擦除区域存在漏电,增加过擦除验证操作的时间的问题。
第一方面,本发明实施例提供了一种存储器擦除方法,包括:
对擦除区域内的排布的存储单元进行擦除操作;
对所述存储单元进行第一过擦除验证操作,用于将所述存储单元的阈值电压增大至大于第一设定阈值;
依次对所述存储单元进行第二过擦除验证操作,用于将所述阈值电压增大至大于第二设定阈值;
在进行所述第二过擦除验证操作中的第二读验证操作时,对所述擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,所述未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线。
第二方面,本发明实施例还提供了一种存储器擦除装置,包括:
擦除模块,用于对擦除区域内的阵列排布的存储单元进行擦除操作;
第一验证模块,用于对所述存储单元进行第一过擦除验证操作,将所述存储单元的阈值电压增大至大于第一设定阈值;
第二验证模块,用于依次对所述存储单元进行第二过擦除验证操作,将所述阈值电压增大至大于第二设定阈值;
干扰去除模块,用于在进行所述第二过擦除验证操作中的第二读验证操作时,对所述擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,所述未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线。
本发明实施例提供的存储器擦除方法及装置,在对擦除区域内排布的存储单元进行擦除操作后,首先对擦除区域内的存储单元进行第一过擦除验证操作,用于将擦除区域内的存储单元的阈值电压增大至大于第一设定阈值的状态,而后对存储单元依次进行第二过擦除验证操作,进一步增大存储单元的阈值电压至大于第二设定阈值,从整体上减小阈值电压的数值范围,修复擦除操作中的过擦除现象,并且,在进行第二过擦除验证操作的第二读验证操作时,对擦除区域所在存储块内的所有未选中字线施加负压,防止未选中字线所连接的存储单元产生漏电流,减弱未选中位线对读验证操作的干扰,减少过擦除验证操作的时间,并在满足设定条件后施加零电压,使得存储单元具有更高的阈值电压,减少漏电流,方便后续存储单元的编程和擦除工作,从整体上提高擦除区域的擦除效率。
附图说明
图1是本发明实施例提供的一种存储器擦除方法的流程图;
图2是本发明实施例提供的存储块的结构示意图;
图3是本发明实施例提供的存储单元结构的示意图;
图4是本发明实施例提供的存储单元阈值分布示意图;
图5是本发明实施例提供的另一种存储单元阈值分布示意图;
图6是本发明实施例提供的另一种存储器擦除方法的流程图;
图7是本发明实施例提供的一种存储器擦除装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
参考图1,图1是本发明实施例提供的一种存储器擦除方法的流程图,本实施例的方法可由存储器擦除装置来执行,所述装置可通过软件和/或硬件的方式实现,并一般可集成于处理器中。如图1所示,该存储器擦除方法,包括:
S110、对擦除区域内的排布的存储单元进行擦除操作。
存储器根据存储结构可划分为多个存储块,每个存储块单独进行编程、擦除以及读验证等操作,每个存储块包括多个存储单元,一般情况下,多个存储单元阵列排布。如图2所示,图2是本发明实施例提供的存储块的结构示意图。图2中以包含n×m个阵列排布的存储单元1的存储块为示例。
参考图2,可选的,每个存储单元包括控制端、第一连接端以及第二连接端;控制端与字线WL电连接,第一连接端与位线BL电连接,第二连接端与地端SL电连接;其中,每行存储单元的控制端连接同一根字线WL;每列存储单元的第一连接端连接同一根位线BL。示例性的,图2中虚线选出的存储单元A的控制端与字线WLn电连接,第一连接端与位线BL2电连接,第二连接端与地端SL电联连接。
每个存储单元结构图3所示,图3是本发明实施例提供的存储单元结构的示意图。存储单元是一种压控制型器件,与场效应管类似,具有:源极11、漏极12以及控制栅极13,分别与本实施例所述的第一连接端、第二连接端以及控制端电连接,同时还具有浮置栅极14,浮置栅极14和触底15之间的二氧化硅绝缘层16用于保护浮置栅极14中的电荷不会泄露,此结构使得存储单元具有了电荷保持能力,即具有了数据存储能力。
对于NOR-FLASH而言,存储单元通过沟道热电子注入的方式进行编程,即在控制端施加正电压,源极接位线参考电压,漏极接地端,使得电子注入到浮置栅极14中,完成数据写入;而当进行擦除操作时,可在衬底15施加正电压,控制端施加负电压,则利用浮置栅极14与沟道之间的隧穿效应,将浮置栅极14中的电子吸引至沟道中。存储单元中写入的数据为0或1取决于浮置栅极14中是否有电子,如浮置栅极14中有电子,需要高的控制端电压才能感应出导电沟道,则表示存入数据为0,若浮置栅极14中无电子,则较低的控制栅极电压就能感应出导电沟道,则表示存入数据为1。
有时,需要将存储块中的部分存储单元进行擦除,可将存储块分为擦除区域和非擦除区域。在擦除时,通过存储单元的控制端输入负电压,导出浮置栅极14中的电子,在存储单元中写入数据1。
S120、对存储单元进行第一过擦除验证操作,用于将存储单元的阈值电压增大至大于第一设定阈值。
在对存储单元进行擦除操作后,往往会因为控制端负电压过大或者加载负压时间过长造成存储单元的过擦除,例如,造成控制端阈值电压为0V或者小于0V,即在控制端施加零电压或者负电压就可以使存储单元导通,其产生的漏电流容易对数据的读操作和验证操作产生影响,甚至导致误读。若当对存储单元进行擦除操作,则可通过第一过擦除验证操作进行验证,第一过擦除验证操作包括第一读验证操作和第一编程操作,即首先进行第一读验证操作,获取是否所有的存储单元的阈值电压都大于第一设定阈值(例如,0V),而后通过第一编程操作将存储单元的阈值电压增大至大于第一设定阈值。所述阈值电压为存储单元能够导通的控制端的电压值。
S130、依次对存储单元进行第二过擦除验证操作,用于将阈值电压增大至大于第二设定阈值。
对存储单元进行第一过擦除验证操作后,将存储单元的阈值电压升高至大于零,例如,可将阈值电压升至1V。但是此电压阈值远不能满足此后存储单元进行编程的需求,所以需要将存储单元进行第二过擦除验证操作,同样的,第二过擦除验证操作也包括第二读验证操作和第二编程操作,即通过第二编程操作将存储单元的阈值电压进一步增大至大于第二设定阈值,所述第二设定阈值大于第一设定阈值,同时从整体上减小阈值电压的数值范围。
参考图4,图4是本发明实施例提供的存储单元阈值分布示意图。图4为阈值电压与擦除区域中存储单元个数的对应图,例如,当选取阈值电压为1V时,擦除区域中阈值电压为1V的存储单元的个数为N。图4从整体上反映了存储单元阈值电压的分布图。如图4所示,若以图中虚线L处电压为阈值电压,当对存储单元进行过擦除验证时,此时存储单元存储的数据为1,存储单元的阈值电压的阈值分布如图中Erased Cell阶段所示,在存储单元进行第一过擦除验证操作之后,若所述第一设定阈值为0V,存储单元的阈值分布图如图曲线①所示,在存储单元进行第二过擦除验证操作后,存储单元的阈值分布图如图曲线②所示。由图4可知,经过第二过擦除验证操作后,存储单元阈值进一步增大,阈值分布范围进一步减小。当对存储单元进行正常编程操作时,存储单元存储的数据为0,存储单元的阈值电压的阈值分布如图中Programed Cell阶段所示,正常编程操作阶段的阈值电压要大于过擦除验证阶段,一般的,存储单元编程阶段的阈值电压一般为5.5V左右或者9.5V左右。
S140、在进行所述第二过擦除验证操作中的第二读验证操作时,对擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线。
值得注意的是,擦除区域的读验证操作和编程操作可分组依次进行,本实施例中,选中字线为该次需要进行读验证操作或者编程操作的存储单元所连字线;未选中字线为未连接有该次需要进行读验证操作或者编程操作的存储单元的字线。同理,选中存储单元为该次需要进行读验证操作或者编程操作的存储单元,未选中存储单元为该次不需要进行读验证操作或者编程操作的存储单元。
因为在进行读操作或者读验证操作时,都是通过读取存储单元所连位线的电流值,并与参考电流值进行比较,从而完成读操作或者读验证操作。在对电流值进行读取时,对于擦除区域内阈值电压小于零的存储单元,未选中该存储单元时,在栅极电压加零也会有漏电流,参考图2,若对存储单元B进行第二过擦除检测验证操作时,未选中存储单元A,若通过未选中字线WLn向存储单元A输入零电压,若未选中存储单元A的阈值电压小于零,则存储单元A在位线BL2上存在漏电流,漏电流会导致存储单元B的位线BL2上的实测电流大于其第一连接端产生电流值,产生存储单元B第一连接端产生电流很高的假象,处理器会增加第二过擦除验证操作的时间,从而导致整个存储器擦除时间的增长。一般的,在存储单元的位线上施加3.6V的电压,使得存储单元能够导通,产生电流。
同时,在存储块的非擦除区域,随着芯片使用时间的增长,以及使用次数的增多,存储单元容易老化和衰退,漏电越来越严重,同样会对选中存储单元的读操作和验证操作产生影响,示例性的,参考图2,假设存储单元C为非擦除区域的存储单元,若存储单元C因老化漏电,导致阈值电压小于零,则在存储单元B进行读操作和验证操作时,若对存储单元C所连字线WL3输入零电压,则存储单元C同样会产生漏电流对存储单元B造成影响,导致过擦除操作时间过长。
本实施例在第二过擦除验证操作中的第二读验证操作时,对未选中字线施加负压,选中字线施加第二预设阈值,则未选中存储单元不会产生漏电流影响选中存储单元的读操作以及读验证操作等,减少过擦除操作的时间,并在满足设定条件后对未选中字线施加零电压,未选中字线所连存储单元的漏电流使得读操作时电流增大,更易将选中存储单元判断为需要进行编程操作,能够进一步提高阈值电压,减少漏电流。在本实施例中,对每次选中的存储单元需要进行多次第二过擦除验证操作,具体的,满足设定条件可以指的是满足阈值电压大于设定数值,则在每次选中存储单元进行第二读验证操作时,首先对未选中字线施加负压,进行第二编程操作后,在对该选中存储单元再次进行第二读验证操作时,若检测到存储单元的阈值电压大于设定数值,则对未选中字线施加零电压;满足设定条件也可以为第二过擦除验证操作的次数大于设定次数,在第一次或者前几次进行第二读验证操作时,对未选中字线施加负压,在后几次进行第二过擦除验证操作中的第二读验证操作时,对未选中字线施加零电压。上述两种方案,都能起到减少漏电流,并且缩短过擦除验证操作的时间,进一步提高阈值电压的作用。
本实施采取对未选中字线施加负压和零电压相结合的方案,既能够减小过擦除操作的时间,又能够获取更高的阈值电流,便于后续编程和擦除。示例性的,若设定条件为第二过擦除验证操作的次数,设定次数可为4次。
参考图5,图5是本发明实施例提供的另一种存储单元阈值分布示意图,当第一过擦除验证完成后,阈值电压的阈值分布如曲线①所示,当第二过擦除验证中的第二读验证操作中,未选中字线施加负压后阈值电压的阈值分布如曲线③所示,当第二过擦除验证中的第二读验证操作中,未选中字线施加负压而后施加零电压之后,阈值电压的阈值分布如曲线②所示。由图5可知,存储单元的阈值分布逐步增大,并逐步收紧,便于后续操作。
本发明实施例提供的存储器擦除方法,在对擦除区域内排布的存储单元进行擦除操作后,首先对擦除区域内的存储单元进行第一过擦除验证操作,用于将擦除区域内的存储单元的阈值电压增大至大于第一设定阈值的状态,而后对存储单元依次进行第二过擦除验证操作,进一步增大存储单元的阈值电压至大于第二设定阈值,从整体上减小阈值电压的数值范围,修复擦除操作中的过擦除现象,并且,在进行第二过擦除验证操作的第二读验证操作时,对擦除区域所在存储块内的所有未选中字线施加负压,防止未选中字线所连接的存储单元产生漏电流,减弱未选中位线对读验证操作的干扰,减少过擦除验证操作的时间,并在满足设定条件后施加零电压,使得存储单元具有更高的阈值电压,减少漏电流,方便后续存储单元的编程和擦除工作,从整体上提高擦除区域的擦除效率。
可选的,参考图6,图6是本发明实施例提供的另一种存储器擦除方法的流程图,本实施例对第一过擦除验证操作以及第二过擦除验证操作进行详细阐述,如图6,存储器擦除方法包括:
S610、开始存储器擦除操作进程。
S620、判断擦除区域内存储单元是否通过擦除验证,若否,则执行S630,若是,则执行S690。
S630、对未通过擦除验证的存储单元进行擦除操作。
在开始存储器擦除操作进程之后,首先需要检验擦除区域内的存储单元是否能够通过擦除验证,即判断擦除区域内存储单元是否被擦除,并且是否完成了过擦除验证操作,若存在未被擦除的存储单元,则对擦除区域进行擦除,或者仅对未被擦除的存储单元进行擦除。具体的,通过擦除区域的位线上的电流与参考电流相比较,来检测与位线电连接的存储单元上存储的数据为0还是1,若存在存储数据为0的存储单元,则对该存储单元进行擦除操作,若所述擦除区域内的存储单元通过了擦除验证,则说明已对擦除区域内的所有存储单元进行了擦除,并通过了过擦除验证操作。
S640、判断擦除区域内是否存在存储单元的阈值电压小于第一设定阈值,若是,则执行S650,若否,则执行S660。
S650、对擦除区域内的存储单元的控制端所连接的字线施加第一电平,进行第一编程,而后执行S660。
当对存储单元完成擦除操作后,因为可能存在过擦除的现象,则需要对过擦除的存储单元进行过擦除验证操作,上述S640和S650为第一过擦除验证操作的具体内容,对存储单元进行第一读验证操作,判断擦除区域内是否存在存储单元的阈值电压小于第一设定阈值电压,具体是通过对擦除区域内的所有字线施加第一设定阈值电压,判断存储单元所连接位线上是否存在漏电流;若存在漏电流,则通过字线对阈值电压小于零的存储单元的控制端施加第一电平,例如,0V或者1V等,通过字线对相应的存储单元施加第一电平,通过位线对相应的存储单元施加3.6V电压,从而提高存储单元的阈值电压,即对存储单元进行编程。因为第一电平是为了进行程度较低的编程,则电压值要小于5.5V的正常编程电压。
S660、依次对擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,而后执行S670。
S670、判断选中的存储单元是否存在存储单元的阈值电压小于第二设定阈值,若是,则执行S680,若否,则执行S690。
S580、对选中的存储单元进行第二编程操作,而后执行S590。
通过第一过擦除验证操作将存储单元的阈值电压增大至大于零电压之后,通过第二过擦除验证操作进一步提高存储单元的阈值电压。S560、S570以及S580为第二过擦除验证操作的具体内容,在第二过擦除验证操作中的第二读验证操作中,需要判断擦除区域内是否存在阈值电压小于第二设定阈值的存储单元,若是,则对该存储单元进行第二编程操作。
在进行第二读验证操作时,需要对存储块内所有未选中字线施加负压,防止未选中存储单元的漏电流对第二过擦除验证操作产生影响,而后施加零电压,进一步提高存储单元的阈值电压,所述未选中字线包括擦除区域未选中字线以及非擦除区域未选中字线。
第二编程操作过程同第一编程操作类似,包括对选中的存储单元的控制端所连接的字线施加第二电平,以进行第二编程,未选中字线可施加零电压或者负压。具体的,当本次第二读验证操作时,未选中字线施加负压时,在该次第二编程操作时,未选中字线施加负压;当本次第二读验证操作时,未选中字线施加零电压时,在该次第二编程操作时,未选中字线施加零电压。
可选的,所述第二设定阈值大于0V,且小于4V。
为了避免连接有相同位线的存储单元彼此之间影响检测,第二读验证操作需要依次逐个或者分组进行。同样的,每次未选中的字线也不同。参考图2,例如,若当前对存储单元A进行第二过擦除验证操作时,未选中存储单元B,则对字线WLn-1施加负压至阈值电压升高一定程度,或者施加负压一定次数后施加零电压;若当前对存储单元B进行第二过擦除验证操作,未选中存储单元A,则对字线WLn施加负压至阈值电压升高一定程度,或者施加负压一定次数后施加零电压。
S690、判断擦除区域内存储单元进行擦除操作的次数是否大于设定次数,若是,则执行S6110,若否,则返回执行S620。
在经过上述操作后,可能依然存在不符合擦除验证的存储单元,需要经过S690返回再次执行一系列的擦除操作和过擦除验证操作,若是多次都不符合擦除验证,则可能存在损坏的情况,则若循环次数大于设定次数,则可强制结束整个存储器擦除进程。可选的,设定次数为3次。
S6110、结束存储器擦除操作进程。
本发明实施例着重对第二过擦除验证操作的具体过程进行分析,当擦除区域内的存储单元依次进行第二读验证操作时,每次验证选中字线不同,未选中字线不同,从而施加负压而后施加零电压的字线不同,直至将所有需要进行第二过擦除验证操作的存储单元验证完毕。
图7是本发明实施例提供的一种存储器擦除装置的结构示意图。参考图6,存储器擦除装置,包括:擦除模块71、第一验证模块72、第二验证模块73以及干扰去除模块74;
擦除模块71,用于对擦除区域内的阵列排布的存储单元进行擦除操作;
第一验证模块72,对存储单元进行第一过擦除验证操作,将存储单元的阈值电压增大至大于第一设定阈值;
第二验证模块73,用于依次对所述存储单元进行第二过擦除验证操作,将所述阈值电压增大至大于第二设定阈值;
干扰去除模块74,用于在进行所述第二过擦除验证操作中的第二读验证操作时,对所述擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,所述未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线。
本发明实施例提供的存储器擦除装置,在对擦除区域内排布的存储单元进行擦除操作后,首先对擦除区域内的存储单元进行第一过擦除验证操作,用于将擦除区域内的存储单元的阈值电压增大至大于第一设定阈值的状态,而后对存储单元依次进行第二过擦除验证操作,进一步增大存储单元的阈值电压至大于第二设定阈值,从整体上减小阈值电压的数值范围,修复擦除操作中的过擦除现象,并且,在进行第二过擦除验证操作的第二读验证操作时,对擦除区域所在存储块内的所有未选中字线施加负压,防止未选中字线所连接的存储单元产生漏电流,减弱未选中位线对读验证操作的干扰,减少过擦除验证操作的时间,并在满足设定条件后施加零电压,使得存储单元具有更高的阈值电压,减少漏电流,方便后续存储单元的编程和擦除工作,从整体上提高擦除区域的擦除效率。
在上述实施例的基础上,所述存储单元,包括:控制端、第一连接端以及第二连接端;控制端与字线电连接,第一连接端与位线电连接,第二连接端与地端电连接;其中,每行存储单元的控制端连接同一根字线;每列存储单元的第一连接端连接同一根位线。
可选的,第二验证模块73可以包括:第二读验证单元,用于依次对选中的存储单元进行第二读验证操作,判断选中的存储单元是否存在存储单元的阈值电压小于第二设定阈值;第二编程单元,用于在选中的存储单元中存在存储单元的阈值电压小于第二设定阈值时,对选中的存储单元进行第二编程操作。
可选的,第二编程单元具体可用于:对选中的存储单元的控制端所连接的字线施加第二电平,以进行第二编程。
可选的,第一验证模块72可以包括:第一读验证单元,用于对存储单元进行第一读验证操作,用于判断所述擦除区域内是否存在存储单元的阈值电压小于第一设定阈值;第一编程单元,用于在擦除区域内存在存储单元的阈值电压小于第一设定阈值时,对所述擦除区域内的存储单元的控制端所连接的字线施加第一电平,进行第一编程。
可选的,所述第二设定阈值大于0V,且小于4V。
可选的,存储器擦除装置还可以包括:擦除验证模块,用于判断擦除区域内存储单元是否通过擦除验证;若否,则对未被擦除的存储单元进行擦除操作。
可选的,存储器擦除装置还可以包括:循环限定模块,用于判断擦除区域内存储单元进行擦除操作的次数是否大于设定次数;若否,则返回验证擦除区域内是否存在未被擦除的存储单元。
当第二验证模块执行第二过擦除验证操作时,对擦除区域内的存储单元依次进行第二读验证操作,每次验证选中字线不同,未选中字线不同,从而施加负压而后施加零电压的字线不同,直至将所有需要进行第二过擦除验证操作的存储单元验证完毕。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种存储器擦除方法,其特征在于,包括:
对擦除区域内的排布的存储单元进行擦除操作;
对所述存储单元进行第一过擦除验证操作,用于将所述存储单元的阈值电压增大至大于第一设定阈值;
依次对所述存储单元进行第二过擦除验证操作,用于将所述阈值电压增大至大于第二设定阈值;
在进行所述第二过擦除验证操作中的第二读验证操作时,对所述擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,所述未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线;
其中,满足设定条件指的是所述存储单元的阈值电压大于设定数值;或者;所述第二过擦除验证操作的次数大于设定次数。
2.根据权利要求1所述的存储器擦除方法,其特征在于,所述存储单元,包括:所述控制端、第一连接端以及第二连接端;
所述控制端与字线电连接,所述第一连接端与位线电连接,所述第二连接端与地端电连接;
其中,每行存储单元的控制端连接同一根字线;每列存储单元的第一连接端连接同一根位线。
3.根据权利要求1所述的存储器擦除方法,其特征在于,依次对所述存储单元进行第二过擦除验证操作,包括:
依次对选中的存储单元进行第二读验证操作,用于判断所述选中的存储单元是否存在存储单元的阈值电压小于第二设定阈值;
若是,则对选中的存储单元进行第二编程操作。
4.根据权利要求3所述的存储器擦除方法,其特征在于:
所述第二设定阈值大于0V,且小于4V。
5.根据权利要求3所述的存储器擦除方法,其特征在于,所述对选中的存储单元进行第二编程操作,包括:
对选中的存储单元的控制端所连接的字线施加第二电平,以进行第二编程。
6.根据权利要求1所述的存储器擦除方法,其特征在于,所述对所述存储单元进行第一过擦除验证操作,包括:
对所述存储单元进行第一读验证操作,用于判断所述擦除区域内是否存在存储单元的阈值电压小于第一设定阈值;
若是,则对所述擦除区域内的存储单元的控制端所连接的字线施加第一电平,进行第一编程。
7.根据权利要求1所述的存储器擦除方法,其特征在于,所述对擦除区域内的排布的存储单元进行擦除操作之前,还包括:
判断所述擦除区域内存储单元是否通过擦除验证;若否,则对未通过擦除验证的存储单元进行擦除操作。
8.根据权利要求7所述的存储器擦除方法,其特征在于,在对存储单元进行第二过擦除验证操作之后,还包括:
判断所述擦除区域内存储单元进行擦除操作的次数是否大于设定次数;
若否,则返回验证所述擦除区域内是否存在未被擦除的存储单元。
9.一种存储器擦除装置,其特征在于,包括:
擦除模块,用于对擦除区域内的阵列排布的存储单元进行擦除操作;
第一验证模块,用于对所述存储单元进行第一过擦除验证操作,将所述存储单元的阈值电压增大至大于第一设定阈值;
第二验证模块,用于依次对所述存储单元进行第二过擦除验证操作,将所述阈值电压增大至大于第二设定阈值;
干扰去除模块,用于在进行所述第二过擦除验证操作中的第二读验证操作时,对所述擦除区域所在存储块内的所有未选中字线施加负压,并在满足设定条件后施加零电压,所述未选中字线为未与当前进行第二过擦除验证操作的存储单元的控制端电连接的字线;
其中,满足设定条件指的是所述存储单元的阈值电压大于设定数值;或者;所述第二过擦除验证操作的次数大于设定次数。
10.根据权利要求9所述的存储器擦除装置,其特征在于,所述第二验证模块包括:
第二读验证单元,用于依次对选中的存储单元进行第二读验证操作,判断所述选中的存储单元是否存在存储单元的阈值电压小于第二设定阈值;
第二编程单元,用于在选中的存储单元中存在存储单元的阈值电压小于第二设定阈值时,对选中的存储单元进行第二编程操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711248639.1A CN109872759B (zh) | 2017-12-01 | 2017-12-01 | 一种存储器擦除方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711248639.1A CN109872759B (zh) | 2017-12-01 | 2017-12-01 | 一种存储器擦除方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109872759A CN109872759A (zh) | 2019-06-11 |
CN109872759B true CN109872759B (zh) | 2023-07-25 |
Family
ID=66914090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711248639.1A Active CN109872759B (zh) | 2017-12-01 | 2017-12-01 | 一种存储器擦除方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109872759B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113409865B (zh) * | 2021-06-29 | 2024-03-15 | 芯天下技术股份有限公司 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
CN113793633B (zh) * | 2021-09-02 | 2022-12-20 | 中天弘宇集成电路有限责任公司 | 电子设备、存储单元的过擦除检测及消除方法 |
TWI822596B (zh) * | 2023-02-23 | 2023-11-11 | 華邦電子股份有限公司 | 記憶體裝置及其擦除方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260189A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 不揮発性半導体メモリ及びそのデータ消去方法 |
JP2001250390A (ja) * | 1999-12-27 | 2001-09-14 | Toshiba Corp | 不揮発性半導体メモリおよびそのスレシホールド電圧制御方法 |
JP2001351389A (ja) * | 2000-06-07 | 2001-12-21 | Toshiba Corp | 不揮発性半導体メモリ及びその制御方法 |
JP2003085985A (ja) * | 2001-09-12 | 2003-03-20 | Sharp Corp | 不揮発性半導体メモリ装置およびそのオーバーイレースセル検出方法 |
CN101241760A (zh) * | 2006-12-19 | 2008-08-13 | 三星电子株式会社 | 闪存器件以及擦除闪存器件的方法 |
CN101923899A (zh) * | 2009-06-09 | 2010-12-22 | 北京芯技佳易微电子科技有限公司 | 一种非易失存储器的擦除方法及装置 |
CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
CN103578561A (zh) * | 2012-07-23 | 2014-02-12 | 北京兆易创新科技股份有限公司 | 一种快闪存储器及其擦除校验方法和装置 |
CN103778948A (zh) * | 2014-01-09 | 2014-05-07 | 上海华虹宏力半导体制造有限公司 | 存储器阵列的控制方法 |
CN103811068A (zh) * | 2012-11-15 | 2014-05-21 | 北京兆易创新科技股份有限公司 | 非易失存储器的擦除方法及系统 |
CN105489244A (zh) * | 2014-10-11 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975538B2 (en) * | 2003-10-08 | 2005-12-13 | Micron Technology, Inc. | Memory block erasing in a flash memory device |
-
2017
- 2017-12-01 CN CN201711248639.1A patent/CN109872759B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260189A (ja) * | 1999-03-09 | 2000-09-22 | Toshiba Corp | 不揮発性半導体メモリ及びそのデータ消去方法 |
JP2001250390A (ja) * | 1999-12-27 | 2001-09-14 | Toshiba Corp | 不揮発性半導体メモリおよびそのスレシホールド電圧制御方法 |
JP2001351389A (ja) * | 2000-06-07 | 2001-12-21 | Toshiba Corp | 不揮発性半導体メモリ及びその制御方法 |
JP2003085985A (ja) * | 2001-09-12 | 2003-03-20 | Sharp Corp | 不揮発性半導体メモリ装置およびそのオーバーイレースセル検出方法 |
CN101241760A (zh) * | 2006-12-19 | 2008-08-13 | 三星电子株式会社 | 闪存器件以及擦除闪存器件的方法 |
CN101923899A (zh) * | 2009-06-09 | 2010-12-22 | 北京芯技佳易微电子科技有限公司 | 一种非易失存储器的擦除方法及装置 |
CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
CN103578561A (zh) * | 2012-07-23 | 2014-02-12 | 北京兆易创新科技股份有限公司 | 一种快闪存储器及其擦除校验方法和装置 |
CN103811068A (zh) * | 2012-11-15 | 2014-05-21 | 北京兆易创新科技股份有限公司 | 非易失存储器的擦除方法及系统 |
CN103778948A (zh) * | 2014-01-09 | 2014-05-07 | 上海华虹宏力半导体制造有限公司 | 存储器阵列的控制方法 |
CN105489244A (zh) * | 2014-10-11 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109872759A (zh) | 2019-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391654B2 (en) | Memory block erasing in a flash memory device | |
KR100853312B1 (ko) | 메모리 소자들의 도통을 제 1 방향 및 제 2 방향으로테스트하는 비 휘발성 메모리에 대한 소거 검증 | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP4593159B2 (ja) | 半導体装置 | |
JP2008525941A (ja) | 不揮発性メモリ消去オペレーションにおけるワード・ライン補正 | |
US8027200B2 (en) | Reduction of quick charge loss effect in a memory device | |
KR20180022579A (ko) | 반도체 메모리 장치 | |
US9093172B2 (en) | Method and apparatus for leakage suppression in flash memory in response to external commands | |
JP2012226806A (ja) | 不揮発性半導体記憶装置 | |
US8351276B2 (en) | Soft program of a non-volatile memory block | |
JP2006107711A (ja) | 不揮発性メモリ装置及びそれのための高速検証方法 | |
CN109872759B (zh) | 一种存储器擦除方法及装置 | |
JP2001307492A (ja) | 不揮発性半導体メモリ装置の消去方法 | |
JP2009134848A (ja) | 揮発性メモリ素子の消去方法 | |
TW201603022A (zh) | 半導體記憶體裝置及記憶體系統 | |
KR100672938B1 (ko) | 플래시 메모리를 위한 선택적 소거 방법 | |
WO2024032560A1 (zh) | 用于过擦除修复的方法和存储装置 | |
KR100936879B1 (ko) | 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램방법 | |
US8713406B2 (en) | Erasing a non-volatile memory (NVM) system having error correction code (ECC) | |
CN114664356B (zh) | 非易失性存储器的擦除方法和擦除装置 | |
JP2005228371A (ja) | 半導体記憶装置及びその閾値電圧制御方法 | |
CN110838318A (zh) | 提高存储器数据可靠性的方法和系统 | |
KR100521321B1 (ko) | 플래시 메모리 장치의 소거 방법 | |
CN109935266B (zh) | 一种存储单元漏电处理方法、装置及存储器 | |
JP2007128608A (ja) | 半導体記憶装置および過剰消去セルの修復方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Applicant after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Applicant before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |