CN109935266B - 一种存储单元漏电处理方法、装置及存储器 - Google Patents
一种存储单元漏电处理方法、装置及存储器 Download PDFInfo
- Publication number
- CN109935266B CN109935266B CN201711366013.0A CN201711366013A CN109935266B CN 109935266 B CN109935266 B CN 109935266B CN 201711366013 A CN201711366013 A CN 201711366013A CN 109935266 B CN109935266 B CN 109935266B
- Authority
- CN
- China
- Prior art keywords
- memory
- memory cell
- memory cells
- erase
- erasing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储单元漏电处理方法、装置及存储器,所述方法包括:对擦除区域的存储单元执行擦除操作;若检测到复位异步操作,则记录所述擦除区域的首地址;根据所述首地址确定所述擦除区域所在的存储块;对所述存储块内的存储单元执行过擦除恢复操作,以消除所述存储块内存储单元位线上的漏电流对编程操作的影响。通过采用上述方法消除了位线漏电流对编程操作的影响,提高了存储单元存储数据的准确性。
Description
技术领域
本发明实施例涉及存储技术领域,具体涉及一种存储单元漏电处理方法、装置及存储器。
背景技术
非易失闪存介质(nor flash/nand flash)是一种很常见的存储芯片,兼有随机存储器(Random Access Memory,RAM)和只读存储器(Read-Only Memory,ROM)的优点,数据掉电不会丢失,是一种可在系统进行电擦写的存储器。其内部采用非线性宏单元模式,具有容量大,改写速度快等优点,适用于大量数据的存储,同时它的高集成度和低成本使它成为市场主流。
图1是现有技术中非易失闪存介质的简易结构示意图,由存储单元阵列11、字线选择单元12、位线选择单元13、电荷泵14、以及控制单元15组成。其中,存储单元阵列11包括存储单元,基于每个存储单元的字线和位线排列而成。具体的,各存储单元首先分别以字线、位线连接组成页,又由多个页组成块,最终由多个块组成存储单元阵列11。对存储单元的操作通常包括三部分:擦除操作、编程(写)操作以及读操作。其中,擦除操作以块为单位执行,编程和读操作以页为单位执行。
在擦除操作的过程中,若发生复位异步操作,会导致当前擦除区域所在存储块内的部分存储单元出现过擦除的状态,即导致部分存储单元的阈值电压降低到0V以下。这种情况下,若需要对处于过擦除状态的存储单元执行编程操作,由于位线漏电流的存在,会导致编程操作不能正常完成,进而影响存储单元存储数据的准确性。
发明内容
本发明实施例提供一种存储单元漏电处理方法、装置及存储器,消除了位线漏电流对编程操作的影响,提高了存储单元存储数据的准确性。
第一方面,本发明实施例提供了一种存储单元漏电处理方法,该方法包括:
对擦除区域的存储单元执行擦除操作;
若检测到复位异步操作,则记录所述擦除区域的首地址;
根据所述首地址确定所述擦除区域所在的存储块;
对所述存储块内的存储单元执行过擦除恢复操作,以消除所述存储块内存储单元位线上的漏电流对编程操作的影响。
进一步地,对所述存储块内的存储单元执行过擦除恢复操作之前,还包括:
判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤。
进一步地,对所述存储块内的存储单元执行过擦除恢复操作之后,还包括:
对所述存储块内的存储单元执行编程操作。
进一步地,对所述存储块内的存储单元执行编程操作,包括:
通过电荷泵向存储单元的字线、位线分别施加相应的编程电压,存储单元的源极悬空。
进一步地,所述对擦除区域的存储单元执行擦除操作,包括:
通过电荷泵向所述擦除区域存储单元的字线、阱分别施加相应的擦除电压,所述擦除区域存储单元的位线和源极悬空。
进一步地,对所述存储块内的存储单元执行过擦除恢复操作,包括:
向存储块内存储单元的字线施加0V电压。
进一步地,记录所述擦除区域的首地址,包括:
通过存储器内部设置的锁存器记录所述擦除区域的首地址。
第二方面,本发明实施例还提供了一种存储单元漏电处理装置,所述装置包括:
擦除模块,用于对擦除区域的存储单元执行擦除操作;
记录模块,用于若检测到复位异步操作,则记录所述擦除区域的首地址;
确定模块,用于根据所述首地址确定所述擦除区域所在的存储块;
过擦除恢复模块,用于对所述存储块内的存储单元执行过擦除恢复操作,以抬升所述存储单元的阈值电压。
进一步地,所述装置还包括:
判断模块,用于判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤。
第三方面,本发明实施例还提供了一种存储器,包括上述第二方面所述的漏电处理装置。
本发明实施例提供的一种存储单元漏电处理方法,在对擦除区域存储单元执行擦除操作的过程中,若检测到复位异步操作,则对所述擦除区域存储单元所在块内的所有存储单元执行一次过擦除恢复操作,以抬升处于过擦除状态存储单元的阈值电压,消除存储单元位线漏电流对之后的编程操作带来的影响,提高了存储单元存储数据的准确性。
附图说明
图1为现有技术中非易失闪存介质的简易结构示意图;
图2为非易失闪存介质中一种作为存储单元的金属氧化物半导体场效晶体管的结构示意图;
图3为存储单元阈值电压的分布示意图;
图4为过擦除存储单元阈值电压的分布示意图
图5为本发明实施例一中的一种存储单元漏电处理方法流程示意图;
图6为本发明实施例一中的存储单元块的结构示意图;
图7为本发明实施例一中的存储单元阈值电压变化的分布示意图;
图8为本发明实施例二中的一种存储单元漏电处理方法流程示意图;
图9为本发明实施例三中的一种存储单元漏电处理装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
在非易失闪存介质中,一个存储单元可看作为一个金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。图2是一种常见的MOSFET结构示意图,包括栅极20、源极21、漏极22、P型阱23、N型阱25、P型硅半导体衬底26以及隧穿氧化层24,其相互间的连接为:P型硅半导体衬底26扩散出两个N型区,P型阱23上方覆盖一层隧穿氧化层24,最后在N型区上方通过腐蚀的方法做成两个孔,通过金属化的方法分别在氧化层上及两个孔内做成三个电极:栅极20、源极21和漏极22,源极21和漏极22分别对应两个N型区且栅极20为存储单元的字线,漏极22为存储单元的位线。进一步的,字线20又包括控制栅极201、多晶硅层间电介质202(Inter-Poly Dielectric,IPD)、浮动栅极203,且浮动栅极203可以存储电荷。
存储单元依靠把电荷保存在浮动栅极203来实现存储数据0或者1,当浮动栅极203上保存的电荷较多时,存储单元的阈值电压处于一个较大的范围,此时,存储单元实现存储数据0;当浮动栅极203上保存的电荷较少时,存储单元的阈值电压处于一个较小的范围,此时,存储单元实现存储数据1。具体可以参见图3所示的存储单元阈值电压的分布示意图,擦除过的存储单元的阈值电压较低,通常用1表示,编程过的存储单元的阈值电压较高,通常用0表示。对存储单元执行擦除操作的目的是将存储单元的阈值电压拉低,从而改变存储单元的存储状态,使之存储数据1;对存储单元执行编程操作的目的是将存储单元的阈值电压抬高,改变存储单元的存储状态,使之存储数据0。
当对存储单元执行擦除操作时,分别向字线20以及阱(23和25)施加相应的擦除电压,具体可以是向字线20施加-8V的负电压,向阱(23和25)施加8V的正电压,形成一个反向高电场以吸引电子从浮动栅极203通过氧化层24遂穿到阱(23和25),从而减少浮动栅极203的电荷,降低存储单元的阈值电压,从而改变存储单元的存储状态。但是,在执行擦除操作的过程中,若检测到复位异步操作,会导致当前被擦除存储单元所在存储块内的部分存储单元被过擦除。处于过擦除状态的存储单元的阈值电压被拉的很低,通常会小于0V,具体可参见图4所示的过擦除存储单元阈值电压的分布示意图,图4中的虚线表示处于过擦除状态下存储单元的阈值电压分布。正常的存储单元阈值电压基本可以通过编程和擦除操作控制在如图3所示的高斯分布区域内,但是若对处于过擦除状态下的存储单元进行编程操作,则会出现不能将存储单元的阈值电压调控到如图3所示的编程program分布区域内的情况,即出现编程失败的情况。由于已经被编程过的存储单元的阈值电压依然比较低,在进行读操作时,存储单元位线上会存在较大的漏电流,导致从已经被编程过的存储单元中读出的数据依然为数据1而不是数据0,严重影响存储单元存储数据的准确性。
实施例一
为解决上述相关问题,图5为本发明实施例一提供的一种存储单元漏电处理方法流程示意图,本实施例可适用于在执行擦除操作的过程中发生复位异步操作,且后续可能需要对被擦除的存储单元进行编程操作的情况。该存储单元漏电处理方法可以由存储单元漏电处理装置来执行,所述装置可以由软件和/或硬件的方式实现,并可集成到存储器芯片上。参见图5所示,本实施例提供的存储单元漏电处理方法具体包括如下步骤:
510、对擦除区域的存储单元执行擦除操作。
非易失闪存介质是由内部成千上万个存储单元组成的,每个储存单元存储一位数据,多个存储单元构成页,多个页组成块,多个块构成一个存储单元阵列,正是由于该特殊的物理结构,以块为单位进行擦除操作。存储单元块由多个存储单元页组成,所述存储单元页由多个存储单元以行列连接组成。在一个存储单元页中,每行由多个存储单元以字线连接,每列由多个存储单元以位线连接,且一个存储单元页共享一根字线,一个存储单元块共享一根位线,具体可参见图6所示的存储单元块的结构示意图。
可通过擦除指令选定存储块内的特定区域为擦除区域,所述擦除指令包括擦除区域的地址信息,通过地址信息选定擦除区域的目标存储单元。
其中,擦除操作具体是完成对擦除区域存储单元的写1操作。对存储单元进行擦除操作具体为:
通过电荷泵向擦除区域存储单元的字线、阱分别施加相应的擦除电压,擦除区域存储单元的位线和源极悬空;例如具体可向擦除区域存储单元的字线施加-8V的擦除电压,向阱施加8V的擦除电压,从而实现将存储单元的阈值电压拉低到设定值,完成存储单元的擦除操作。由于向擦除区域存储单元的字线、阱分别施加的擦除电压只需持续ns级的时间,因此可选择通过电荷泵来实现对擦除电压的施加。
520、若检测到复位异步操作,则记录所述擦除区域的首地址。
其中,每个存储块对应唯一的地址范围,存储块中的存储单元都对应唯一的地址,可通过擦除区域的首地址确定该擦除区域具体位于哪个存储块。由于在对存储单元执行擦除操作时,需要对擦除区域存储单元的阱施加正压,在加正压的过程中,若突然发生复位异步操作,则该正压瞬间被拉低,该动作将导致擦除区域所在存储块内的部分存储单元被过擦除,过擦除的存储单元阈值电压被拉的很低,通常在0V以下。因此为了保证后续对处于过擦除状态的存储单元进行编程操作的正确性,需要将所述擦除区域所在存储块内的所有存储单元进行一次过擦除恢复操作,目的是将处于过擦除状态的存储单元阈值电压抬升至0V以上。
具体的,可通过存储器内部设置的锁存器记录所述擦除区域的首地址。
530、根据所述首地址确定所述擦除区域所在的存储块。
540、对所述存储块内的存储单元执行过擦除恢复操作,以消除所述存储块内存储单元位线上的漏电流对编程操作的影响。
由于处于过擦除状态的存储单元阈值被拉的很低,通常在0V以下,若直接对这些过擦除存储单元进行编程操作,则无法将其阈值电压抬升至编程状态的正常范围,出现编程失败的现象。此时,若对编程过的存储单元进行读操作,由于在存储单元字线上施加的读电压大于存储单元的阈值电压,因此在存储单元的位线上将会存在较大的漏电流。该较大的漏电流会导致灵敏放大器判断失误,最终导致读出错误,即本该存储数据0(编程状态的存储单元存储的数据为0)的存储单元却读出了数据1,影响了编程后的读结果,进而影响了存储单元存储数据的准确性。因此,为了消除过擦除存储单元位线漏电流对编程操作的影响,在进行编程操作之前对擦除区域所在存储块内的所有存储单元进行一次过擦除恢复操作,以将过擦除存储单元的阈值电压抬升至0V以上。具体可参见图7所示的存储单元阈值电压变化的分布示意图,其中,曲线a表示正常的擦除状态存储单元的阈值电压分布,曲线b表示正常的编程状态存储单元的阈值电压分布,曲线c表示过擦除状态的存储单元阈值电压分布,曲线d表示经过过擦除恢复操作后的存储单元阈值电压分布。
具体的,对所述存储块内的存储单元执行过擦除恢复操作,可包括:
向存储块内存储单元的字线施加0V电压,促使电子由于热载流子效应注入浮动栅极中,从而使存储单元的阈值电压升高至0V以上。
需要说明的是,对编程过的存储单元进行读操作包括:
通过电荷泵向存储单元的字线、位线分别施加相应的读电压;
将所述位线上的电流输入灵敏放大器的输入端;
通过将位线上的电流与灵敏放大器的参考电流进行比较,确定读出结果。
所述读电压例如具体可以是字线上的读电压可为5V左右,位线上的读电压可为0.8V左右。
本实施例提供的一种存储单元漏电处理方法,在对擦除区域存储单元执行擦除操作的过程中,若检测到复位异步操作,则对所述擦除区域存储单元所在块内的所有存储单元执行一次过擦除恢复操作,以抬升处于过擦除状态存储单元的阈值电压,消除存储单元位线漏电流对之后的编程操作带来的影响,提高了存储单元存储数据的准确性。
实施例二
图8为本发明实施例二提供的一种存储单元漏电处理方法流程示意图,本实施例在上述实施例的基础上进行进一步优化,具体是在对所述存储块内的存储单元执行过擦除恢复操作之前,首先判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤。这样优化的好处是当不需要对擦除区域所在存储块内的存储单元进行编程操作的时候,则无需进行过擦除恢复操作,达到减少不必要的操作,提高执行效率的目的。具体可以参见图8,所述方法具体包括如下步骤:
810、对擦除区域的存储单元执行擦除操作。
820、若检测到复位异步操作,则记录所述擦除区域的首地址。
830、根据所述首地址确定所述擦除区域所在的存储块。
840、判断是否对所述存储块内的存储单元执行编程操作,若是,则继续执行步骤850,否则直接结束当前操作。
需要说明的是步骤840可在步骤820或步骤830之前执行,只需保证其在步骤810之后且步骤850之前执行即可。
850、对所述存储块内的存储单元执行过擦除恢复操作。
860、对所述存储块内的存储单元执行编程操作。
示例性地,对所述存储块内的存储单元执行编程操作,包括:
通过电荷泵向所述存储块内的存储单元的字线、位线分别施加相应的编程电压,所述存储块内的存储单元的源极悬空,例如具体可向字线施加9V的编程电压,位线施加3-5V的编程电压,阱接0V电压。通过设置具体的编程电压,促使电子由于热载流子效应注入浮动栅极中,从而使存储单元的阈值电压升高。
本实施例提供的一种存储单元漏电处理方法,在上述实施例技术方案的基础上,在对所述存储块内的存储单元执行过擦除恢复操作之前,首先判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤,当不需要对擦除区域所在存储块内的存储单元进行编程操作的时候,则无需进行过擦除恢复操作,达到减少不必要的操作,提高执行效率的目的,同时消除存储单元位线漏电流对之后的编程操作带来的影响,提高了存储单元存储数据的准确性。
实施例三
图9为本发明实施例三提供的一种存储单元漏电处理装置的结构示意图,所述装置具体包括:擦除模块910,记录模块920,确定模块930和过擦除恢复模块940;
其中,擦除模块910,用于对擦除区域的存储单元执行擦除操作;记录模块920,用于若检测到复位异步操作,则记录所述擦除区域的首地址;确定模块930,用于根据所述首地址确定所述擦除区域所在的存储块;过擦除恢复模块940,用于对所述存储块内的存储单元执行过擦除恢复操作,以抬升所述存储单元的阈值电压。
进一步地,所述装置还可以包括:
判断模块,用于判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤。
本实施例提供的一种存储单元漏电处理装置,在对擦除区域存储单元执行擦除操作的过程中,若检测到复位异步操作,则对所述擦除区域存储单元所在块内的所有存储单元执行一次过擦除恢复操作,以抬升处于过擦除状态存储单元的阈值电压,消除存储单元位线漏电流对之后的编程操作带来的影响,提高了存储单元存储数据的准确性。
上述装置可执行本发明任意实施例所提供的方法,具备执行方法相应的功能模块和有益效果。
本发明实施例四还提供一种存储器,该存储器包括如上述实施例所述的存储单元漏电处理装置。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (8)
1.一种存储单元漏电处理方法,其特征在于,包括:
对擦除区域的存储单元执行擦除操作;
若检测到复位异步操作,则记录所述擦除区域的首地址;
根据所述首地址确定所述擦除区域所在的存储块;
对所述存储块内的存储单元执行过擦除恢复操作,以消除所述存储块内存储单元位线上的漏电流对编程操作的影响;
对所述存储块内的存储单元执行过擦除恢复操作之前,还包括:
判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤;若否,则直接结束当前操作。
2.根据权利要求1所述的方法,其特征在于,对所述存储块内的存储单元执行过擦除恢复操作之后,还包括:
对所述存储块内的存储单元执行编程操作。
3.根据权利要求2所述的方法,其特征在于,对所述存储块内的存储单元执行编程操作,包括:
通过电荷泵向存储单元的字线、位线分别施加相应的编程电压,存储单元的源极悬空。
4.根据权利要求1所述的方法,其特征在于,所述对擦除区域的存储单元执行擦除操作,包括:
通过电荷泵向所述擦除区域存储单元的字线、阱分别施加相应的擦除电压,所述擦除区域存储单元的位线和源极悬空。
5.根据权利要求1所述的方法,其特征在于,对所述存储块内的存储单元执行过擦除恢复操作,包括:
向存储块内存储单元的字线施加0V电压。
6.根据权利要求1所述的方法,其特征在于,记录所述擦除区域的首地址,包括:
通过存储器内部设置的锁存器记录所述擦除区域的首地址。
7.一种存储单元漏电处理装置,其特征在于,包括:
擦除模块,用于对擦除区域的存储单元执行擦除操作;
记录模块,用于若检测到复位异步操作,则记录所述擦除区域的首地址;
确定模块,用于根据所述首地址确定所述擦除区域所在的存储块;
过擦除恢复模块,用于对所述存储块内的存储单元执行过擦除恢复操作,以抬升所述存储单元的阈值电压;
还包括:
判断模块,用于判断是否对所述存储块内的存储单元执行编程操作,若是,则进行对所述存储块内的存储单元执行过擦除恢复操作的步骤;若否,则直接结束当前操作。
8.一种存储器,其特征在于,包括如权利要求7所述的存储单元漏电处理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711366013.0A CN109935266B (zh) | 2017-12-18 | 2017-12-18 | 一种存储单元漏电处理方法、装置及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711366013.0A CN109935266B (zh) | 2017-12-18 | 2017-12-18 | 一种存储单元漏电处理方法、装置及存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109935266A CN109935266A (zh) | 2019-06-25 |
CN109935266B true CN109935266B (zh) | 2021-03-09 |
Family
ID=66982666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711366013.0A Active CN109935266B (zh) | 2017-12-18 | 2017-12-18 | 一种存储单元漏电处理方法、装置及存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109935266B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW476963B (en) * | 1999-08-13 | 2002-02-21 | Advanced Micro Devices Inc | Circuit implementation to quench bit line leakage current in programming and over-erase correction modes in flash EEPROM |
CN104751886A (zh) * | 2013-12-27 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的掉电保护方法和装置 |
CN104751897A (zh) * | 2013-12-26 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法 |
CN104751883A (zh) * | 2013-12-26 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法 |
CN104751889A (zh) * | 2013-12-26 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的复位方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8582363B2 (en) * | 2011-01-31 | 2013-11-12 | Aplus Flash Technology, Inc. | Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory |
TWM476963U (en) * | 2013-10-02 | 2014-04-21 | C-One Tech Corp | Modular solid-state storage dual-interface card |
-
2017
- 2017-12-18 CN CN201711366013.0A patent/CN109935266B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW476963B (en) * | 1999-08-13 | 2002-02-21 | Advanced Micro Devices Inc | Circuit implementation to quench bit line leakage current in programming and over-erase correction modes in flash EEPROM |
CN104751897A (zh) * | 2013-12-26 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法 |
CN104751883A (zh) * | 2013-12-26 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法 |
CN104751889A (zh) * | 2013-12-26 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的复位方法 |
CN104751886A (zh) * | 2013-12-27 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的掉电保护方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109935266A (zh) | 2019-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP3888808B2 (ja) | Nand型不揮発性メモリ | |
US6330192B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
US8542534B2 (en) | Select gate programming in a memory device | |
US9093172B2 (en) | Method and apparatus for leakage suppression in flash memory in response to external commands | |
JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
US8391080B2 (en) | Erase voltage reduction in a non-volatile memory device | |
CN109935264B (zh) | 一种存储单元的擦除方法、装置及存储器 | |
US20050006698A1 (en) | Semiconductor device | |
KR20120121170A (ko) | 반도체 장치 및 이의 동작 방법 | |
US8942048B2 (en) | Semiconductor device and method of operating the same | |
JP2002251887A (ja) | フローティングゲートを利用した半導体不揮発性メモリ | |
JP3974778B2 (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
US8848446B2 (en) | Nonvolatile semiconductor memory device | |
US8659945B2 (en) | Nonvolatile memory device and method of operating same | |
US20120243328A1 (en) | Nonvolatile semiconductor memory device and data erase method of the same | |
JP3845051B2 (ja) | 不揮発性半導体メモリ | |
CN109524043B (zh) | 半导体存储装置 | |
US20230207018A1 (en) | Charge loss acceleration during programming of memory cells in a memory sub-system | |
US9136009B1 (en) | Method to improve accuracy of a low voltage state in flash memory cells | |
JP2021044463A (ja) | 半導体記憶装置 | |
CN109935266B (zh) | 一种存储单元漏电处理方法、装置及存储器 | |
TW201601156A (zh) | 半導體裝置 | |
JP2008130182A (ja) | 不揮発性半導体記憶装置 | |
JP2000243094A (ja) | 不揮発性半導体記憶装置およびそのプログラミング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd. |