CN108305663A - Sonos闪存的干扰性测试方法 - Google Patents
Sonos闪存的干扰性测试方法 Download PDFInfo
- Publication number
- CN108305663A CN108305663A CN201810106379.2A CN201810106379A CN108305663A CN 108305663 A CN108305663 A CN 108305663A CN 201810106379 A CN201810106379 A CN 201810106379A CN 108305663 A CN108305663 A CN 108305663A
- Authority
- CN
- China
- Prior art keywords
- interference
- flash memories
- sonos flash
- storage unit
- test method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种SONOS闪存的干扰性测试方法,包括如下步骤:步骤一、提供一需要进行干扰性测试的SONOS闪存,设置干扰性劣化参数。步骤二、按照所设定的干扰性劣化参数对SONOS闪存的目标存储单元进行连续操作。步骤三、对邻近存储单元进行阈值电压测试并筛选出阈值电压超范围的邻近存储单元。本发明通过在连续操作之前进行干扰性劣化参数设置并且连续操作是按照干扰性劣化参数进行,能够在连续操作中对邻近存储单元产生快速干扰劣化,从而能节约连续操作的时间,最后能减少测试时间,提高测试速率,节约测试成本。
Description
技术领域
本发明涉及一种半导体集成电路制造方法,特别是涉及一种SONOS闪存的干扰性测试方法。
背景技术
半导体器件除了保证功能特性,可靠性评价也是一个重要的保证,它是器件得以稳定持久使用的一个重要保障。
所谓可靠性评价是指产品在规定的条件下、规定的时间内完成规定的功能的能力。产品在设计、应用过程中,不断经受自身及外界气候环境及机械环境的影响,而仍需要能够正常工作,这就需要通过试验设备对其进行验证。目前存储器的可靠性评价主要包括耐久性测试(ENDURANCE)、数据保持能力测试(DATA RETENTION)及干扰性测试(DISTURB)。
就95nm嵌入式(Embedded)SONOS闪存(Flash)而言,存在自身干扰性测试问题,主要表现为主区域即存储阵列中的个别行连续操作会对其他非操作行产生影响,并且在某些温度下表现明显。现有SONOS闪存的干扰性测试方法需要较长的测试时间。
发明内容
本发明所要解决的技术问题是提供一种SONOS闪存的干扰性测试方法,能减少测试时间,提高测试速率,节约测试成本。
为解决上述技术问题,本发明提供的SONOS闪存的干扰性测试方法包括如下步骤:
步骤一、提供一需要进行干扰性测试的SONOS闪存,调节设定干扰性劣化参数。
步骤二、按照所设定的干扰性劣化参数对所述SONOS闪存的目标存储单元进行连续操作,该连续操作会对和所述目标存储单元相邻的邻近存储单元产生干扰,且通过所述干扰性劣化参数加深对所述邻近存储单元的干扰并缩小完成对所述邻近存储单元的干扰所需的所述连续操作的时间。
步骤三、对所述邻近存储单元进行阈值电压测试并筛选出阈值电压超范围的所述邻近存储单元。
进一步的改进是,步骤一中所述干扰性劣化参数包括:正电压(VPOS),负电压(VNEG),参考电压(VREF)和位线电压(VBL)。
进一步的改进是,步骤一中的所述SONOS闪存的存储阵列呈NOR型结构。
进一步的改进是,所述干扰性劣化参数对应的电压都是通过所述SONOS闪存的电压泵提供。
进一步的改进是,所述干扰性劣化参数对应的电压大小通过程序设定对相应的所述电压泵进行自动控制得到。
进一步的改进是,所述干扰性劣化参数的调节范围要求保证使所述目标存储单元不被击穿。
进一步的改进是,步骤二中的所述连续操作为连续写;或者,步骤二中的所述连续操作为连续读;或者,步骤二中的所述连续操作为连续擦除。
进一步的改进是,步骤二中的所述邻近存储单元为和所述目标存储单元行相邻或列相邻的存储单元。
进一步的改进是,所述SONOS闪存的存储单元的特征尺寸为95nm。
进一步的改进是,所述干扰性劣化参数要求保证步骤二中所述连续操作时间在30秒以内就能实现将具有干扰性问题的所述邻近存储单元筛选出来。
本发明在对目标存储单元的连续操作之前特定进行了干扰性劣化参数的设置,干扰性劣化参数能使在对目标存储单元的连续操作过程中加深对邻近存储单元的干扰,从而会形成一个对邻近存储单元快速干扰劣化的效果,这样就能减少为了筛选出干扰性不合格产品所需要的连续操作时间,从而能减少整个测试时间,也从而能提高测试速率节约测试成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例方法流程图。
具体实施方式
如图1所示,是本发明实施例方法流程图,本发明实施例SONOS闪存的干扰性测试方法包括如下步骤:
步骤一、提供一需要进行干扰性测试的SONOS闪存,调节设定干扰性劣化参数。
本发明实施例中,所述干扰性劣化参数包括:正电压(VPOS),负电压(VNEG),参考电压(VREF)和位线电压(VBL)。
所述SONOS闪存的存储阵列呈NOR型结构。
所述SONOS闪存的存储阵列为主区域,在主区域的外周还具有外围电路,外围电路中具有电荷泵。所述干扰性劣化参数对应的电压都是通过所述SONOS闪存的电压泵提供。
所述干扰性劣化参数对应的电压大小通过程序设定对相应的所述电压泵进行自动控制得到。
所述干扰性劣化参数的调节范围要求保证使所述目标存储单元不被击穿。
步骤二、按照所设定的干扰性劣化参数对所述SONOS闪存的目标存储单元进行连续操作,该连续操作会对和所述目标存储单元相邻的邻近存储单元产生干扰,且通过所述干扰性劣化参数加深对所述邻近存储单元的干扰并缩小完成对所述邻近存储单元的干扰所需的所述连续操作的时间。
本发明实施例中,所述连续操作为连续写;或者,所述连续操作为连续读;或者,所述连续操作为连续擦除。
存储阵列结构中,同一行的各存储单元的栅极都连接到同一根字线,同一行的各存储单元的源极都连接到同一根行线;同一列的各存储单元的漏极都连接到同一根位线。各存储单元的衬底接衬底电极。
其中,VPOS可以设置多个。
写操作也为编程操作,通常需要对所述目标存储单元的字线加第一VPOS,源线接地,位线加第二VPOS,衬底电极接地,第二VPOS会低于第一VPOS。
擦除操作通常需要对所述目标存储单元的字线接VNEG,源线接第一VPOS或第二VPOS,衬底电极接第一VPOS或第二VPOS,位线浮置。
读操作通常需要对所述目标存储单元的字线接第二VPOS,源线接地,衬底电极接地,位线接VBL,VBL也为一个正电压,但是VBL要小于第二VPOS。
所述邻近存储单元为和所述目标存储单元行相邻或列相邻的存储单元。
较佳为,所述SONOS闪存的存储单元的特征尺寸为95nm。所述干扰性劣化参数要求保证步骤二中所述连续操作时间在30秒以内就能实现将具有干扰性问题的所述邻近存储单元筛选出来。
步骤三、对所述邻近存储单元进行阈值电压测试并筛选出阈值电压超范围的所述邻近存储单元。例如:当所述邻近存储单元的处于编程状态时,正常情形下应当在栅极中存储有足够的电子,但是受到干扰之后,栅极中会注入空穴或者栅极中的电子会泄漏,从而使栅极中存储的电子总数减少,阈值电压降低,从而会偏离编程状态,这时对应的所述邻近存储单元就会被当作问题单元而筛选出来。
本发明实施例在对目标存储单元的连续操作之前特定进行了干扰性劣化参数的设置,干扰性劣化参数能使在对目标存储单元的连续操作过程中加深对邻近存储单元的干扰,从而会形成一个对邻近存储单元快速干扰劣化的效果,这样就能减少为了筛选出干扰性不合格产品所需要的连续操作时间,从而能减少整个测试时间,也从而能提高测试速率节约测试成本。
对于95nm的所述SONOS闪存,本发明实施例方法能实现步骤二中的每次操作时间控制在30秒以内;而现有方法中,相应的连续操作则需要6小时,所以本发明实施例方法能大大节约测试时间。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (10)
1.一种SONOS闪存的干扰性测试方法,其特征在于,包括如下步骤:
步骤一、提供一需要进行干扰性测试的SONOS闪存,调节设定干扰性劣化参数;
步骤二、按照所设定的干扰性劣化参数对所述SONOS闪存的目标存储单元进行连续操作,该连续操作会对和所述目标存储单元相邻的邻近存储单元产生干扰,且通过所述干扰性劣化参数加深对所述邻近存储单元的干扰并缩小完成对所述邻近存储单元的干扰所需的所述连续操作的时间;
步骤三、对所述邻近存储单元进行阈值电压测试并筛选出阈值电压超范围的所述邻近存储单元。
2.如权利要求1所述的SONOS闪存的干扰性测试方法,其特征在于:步骤一中所述干扰性劣化参数包括:正电压,负电压,参考电压和位线电压。
3.如权利要求1所述的SONOS闪存的干扰性测试方法,其特征在于:步骤一中的所述SONOS闪存的存储阵列呈NOR型结构。
4.如权利要求2所述的SONOS闪存的干扰性测试方法,其特征在于:所述干扰性劣化参数对应的电压都是通过所述SONOS闪存的电压泵提供。
5.如权利要求4所述的SONOS闪存的干扰性测试方法,其特征在于:所述干扰性劣化参数对应的电压大小通过程序设定对相应的所述电压泵进行自动控制得到。
6.如权利要求2所述的SONOS闪存的干扰性测试方法,其特征在于:所述干扰性劣化参数的调节范围要求保证使所述目标存储单元不被击穿。
7.如权利要求1所述的SONOS闪存的干扰性测试方法,其特征在于:步骤二中的所述连续操作为连续写;或者,步骤二中的所述连续操作为连续读;或者,步骤二中的所述连续操作为连续擦除。
8.如权利要求1所述的SONOS闪存的干扰性测试方法,其特征在于:步骤二中的所述邻近存储单元为和所述目标存储单元行相邻或列相邻的存储单元。
9.如权利要求1所述的SONOS闪存的干扰性测试方法,其特征在于:所述SONOS闪存的存储单元的特征尺寸为95nm。
10.如权利要求9所述的SONOS闪存的干扰性测试方法,其特征在于:所述干扰性劣化参数要求保证步骤二中所述连续操作时间在30秒以内就能实现将具有干扰性问题的所述邻近存储单元筛选出来。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810106379.2A CN108305663B (zh) | 2018-02-02 | 2018-02-02 | Sonos闪存的干扰性测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810106379.2A CN108305663B (zh) | 2018-02-02 | 2018-02-02 | Sonos闪存的干扰性测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108305663A true CN108305663A (zh) | 2018-07-20 |
CN108305663B CN108305663B (zh) | 2021-04-06 |
Family
ID=62864355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810106379.2A Active CN108305663B (zh) | 2018-02-02 | 2018-02-02 | Sonos闪存的干扰性测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108305663B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109448774A (zh) * | 2018-10-15 | 2019-03-08 | 上海华虹宏力半导体制造有限公司 | 快闪存储器干扰存储区位置的判定方法 |
CN114664356B (zh) * | 2022-03-25 | 2023-03-17 | 珠海博雅科技股份有限公司 | 非易失性存储器的擦除方法和擦除装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1842871A (zh) * | 2003-09-26 | 2006-10-04 | 飞思卡尔半导体公司 | Mram单元的加速寿命试验 |
CN103839593A (zh) * | 2012-11-20 | 2014-06-04 | 国际商业机器公司 | 快闪接口错误注入器、注入方法和系统 |
CN104751900A (zh) * | 2013-12-31 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种或非型闪存中存储单元间串扰的测试方法 |
US20150262714A1 (en) * | 2014-03-17 | 2015-09-17 | SanDisk Technoloogies Inc. | Finding Read Disturbs on Non-Volatile Memories |
CN107039089A (zh) * | 2017-04-14 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 |
-
2018
- 2018-02-02 CN CN201810106379.2A patent/CN108305663B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1842871A (zh) * | 2003-09-26 | 2006-10-04 | 飞思卡尔半导体公司 | Mram单元的加速寿命试验 |
CN103839593A (zh) * | 2012-11-20 | 2014-06-04 | 国际商业机器公司 | 快闪接口错误注入器、注入方法和系统 |
CN104751900A (zh) * | 2013-12-31 | 2015-07-01 | 北京兆易创新科技股份有限公司 | 一种或非型闪存中存储单元间串扰的测试方法 |
US20150262714A1 (en) * | 2014-03-17 | 2015-09-17 | SanDisk Technoloogies Inc. | Finding Read Disturbs on Non-Volatile Memories |
CN107039089A (zh) * | 2017-04-14 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 |
Non-Patent Citations (1)
Title |
---|
陈全胜等: "《晶圆级3D IC工艺技术》", 31 October 2016 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109448774A (zh) * | 2018-10-15 | 2019-03-08 | 上海华虹宏力半导体制造有限公司 | 快闪存储器干扰存储区位置的判定方法 |
CN114664356B (zh) * | 2022-03-25 | 2023-03-17 | 珠海博雅科技股份有限公司 | 非易失性存储器的擦除方法和擦除装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108305663B (zh) | 2021-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6661720B2 (en) | Leakage detection in programming algorithm for a flash memory device | |
US8717823B2 (en) | Multiple level program verify in a memory device | |
US6836435B2 (en) | Compaction scheme in NVM | |
CN101430935B (zh) | 闪存中过擦除存储单元的检测方法 | |
CN101558450B (zh) | 用于对非易失性存储器单元进行低电压编程的方法及系统 | |
US8873316B2 (en) | Methods and systems for adjusting NVM cell bias conditions based upon operating temperature to reduce performance degradation | |
US9245644B2 (en) | Method and apparatus for reducing erase disturb of memory by using recovery bias | |
CN107204203B (zh) | 一种存储器阵列及其读、编程和擦除操作方法 | |
CN108154899A (zh) | 闪存器件及其擦除方法 | |
US20070140017A1 (en) | Nonvolatile semiconductor memory device | |
CN108305663A (zh) | Sonos闪存的干扰性测试方法 | |
TW202127458A (zh) | 藉由篩選記憶體單元以提高在類比非揮發性記憶體中讀取電流穩定性之方法 | |
US7230853B2 (en) | Selective erase method for flash memory | |
US6285592B1 (en) | Data storage device having superior data retention characteristic and method | |
CN107039089B (zh) | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 | |
US20070103980A1 (en) | Method for operating a semiconductor memory device and semiconductor memory device | |
KR100843004B1 (ko) | 플래쉬 메모리 소자 및 그 구동 방법 | |
CN104751893B (zh) | 增强nor型flash可靠性的方法 | |
CN102592674B (zh) | 单管存储器阵列擦除的方法 | |
KR20010061404A (ko) | 플래쉬 메모리 셀의 소거 방법 | |
KR20010065142A (ko) | 플래쉬 메모리 소자의 소거 방법 | |
CN104751884A (zh) | 应对flash芯片异常掉电的读取方法 | |
CN102103886B (zh) | 多位准记忆胞的程序化方法及记忆装置 | |
US7420845B2 (en) | High-endurance memory device | |
CN110400591A (zh) | 用于闪存的抹除方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |