CN107039089B - 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 - Google Patents

快闪存储器的缺陷检测方法、耐久测试方法和制造方法 Download PDF

Info

Publication number
CN107039089B
CN107039089B CN201710241890.9A CN201710241890A CN107039089B CN 107039089 B CN107039089 B CN 107039089B CN 201710241890 A CN201710241890 A CN 201710241890A CN 107039089 B CN107039089 B CN 107039089B
Authority
CN
China
Prior art keywords
flash memory
type
shallow trench
trench isolation
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710241890.9A
Other languages
English (en)
Other versions
CN107039089A (zh
Inventor
徐涛
曹子贵
谢中华
钱亮
陈宏�
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710241890.9A priority Critical patent/CN107039089B/zh
Publication of CN107039089A publication Critical patent/CN107039089A/zh
Application granted granted Critical
Publication of CN107039089B publication Critical patent/CN107039089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种快闪存储器的缺陷检测方法、耐久测试方法和制造方法，所述缺陷检测方法和耐久测试方法，通过选择快闪存储器芯片的奇数扇区或者偶数扇区来进行擦除，可以使快闪存储器芯片中的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接或者由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，从而将快闪存储器中具有多晶硅残留的存储单元以编程串扰失效的形式快速、有效地检测出来，从而避免了后续产品在使用过程中所出现的可靠性问题。所述制造方法能够根据所述缺陷检测方法或所述耐久测试方法的结果来调整制造工艺参数，避免浅沟槽隔离结构中出现空洞缺陷，提高产品可靠性。

Description

快闪存储器的缺陷检测方法、耐久测试方法和制造方法
技术领域
本发明涉及快闪存储器技术领域，尤其涉及一种快闪存储器的缺陷检测方法、耐久测试方法和制造方法。
背景技术
快闪存储器(或称为闪存)包括两种基本结构：叠栅(stackgate)结构和分栅(splitgate)结构。其中，请参考图1A，一种分栅快闪存储器包括：半导体基片100，位于半导体基片100上的浮栅氧化层101、浮栅FG，在浮栅FG的一侧形成有作为擦除栅极的多晶硅层，作为控制栅，所有存储位的控制栅在行方向上连接为一体，即字线WL，一根单独的字线被称为一行，同时用金属互连线连接列方向上的每个存储单元的漏区D来形成位线BL，一根单独的位线被称为一列，每一页用一个公共的源区，源区上方通过多晶硅或者金属硅化物在行方向上连接来形成源线SL，扇区(SECTOR，或称页)是指沿一个行对(奇数行加偶数行)并共用一个公共源线的存储区域，例如图1B中的SECTOR0和SECTOR1，SECTOR0中字线WL00和WL01作为一个行对，共用一个公共源线SL0，SECTOR1中字线WL10和WL11作为一个行对，共用一个公共源线SL1。
在上述的分栅快闪存储器的要被擦除的单元的字线WL上施加高压(例如为12.5V)后，该字线上所有的单元都将被擦除，一个擦除扇区由一对字线(源线两边最近的奇/偶行字线)组成，擦除后浮栅FG带正电荷，因此浮栅下方的沟道导通，但字线下方的沟道仍关断，不会有沟道电流，这与叠栅快闪存储器不同，因此分栅快闪存储器在擦写性能上能够避免叠栅快闪存储器的过度擦写问题。
随着快闪存储器器件尺寸的缩小，浅沟槽隔离结构的填充遇到了很大的挑战，如果工艺出现一些异常波动而导致浅沟槽隔离结构中出现空洞(STI Void)，那么在闪存器件制造完成以后就会在浅沟槽隔离结构中出现多晶硅残留，这些多晶硅残留会在终端客户使用一段时间以后引起一些可靠性问题；如图1B和1C所示，分栅快闪存储器的存储单元间的电隔离结构——浅沟槽隔离结构(shallow trench isolation，STI)存在的STI Void(即空洞缺陷)，在快闪存储器后续的制造过程中会被一些多晶硅填充，STI Void缺陷处的多晶硅残留会成为额外的浮动栅极，并在扇区擦除后呈现出带正电荷的多晶硅，因而影响临近存储单元WL底部沟道的关闭，从而使得相邻的存储单元无法通过编程串扰测试，该现象在产品使用一段时间后尤为严重，即存在一定的可靠性问题。
发明内容
本发明的一目的在于提供一种快闪存储器的缺陷检测方法和耐久测试方法，能够快速检测出所述快闪存储器中存在的浅沟槽隔离结构多晶硅残留缺陷的问题，避免产品在后续使用过程中出现可靠性问题。
本发明的另一目的在于提供一种快闪存储器的制造方法，能够根据检测出的所述快闪存储器中存在的浅沟槽隔离结构多晶硅残留缺陷问题，来调整制造工艺参数，从而避免更多产品存在类似问题，提高快闪存储器的性能和良率。
为解决上述问题，本发明提供一种快闪存储器的缺陷检测方法，包括以下步骤：
选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区，并采用一定的编程电流和一定的编程时间对所选择的扇区进行擦除；
所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，以检测出具有多晶硅残留的存储单元；
或者，所述擦除的应力使所述快闪存储器中位于相邻扇区之间浅沟槽隔离结构中的多晶硅残留由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加比所述一定的编程电流更大的编程电流以及比所述一定的编程时间更长的编程时间来进行编程串扰测试，根据所述编程串扰测试结果，检测出具有多晶硅残留的存储单元。
进一步的，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与两侧相邻的两条字线均短接。
进一步的，在选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行擦除前，所述快闪存储器中的浅沟槽隔离结构中的多晶硅残留包括以下五种类型中的至少一种：
类型一、位于两条相邻的字线之间并短接于两条相邻的字线；
类型二、位于两条相邻的字线之间并短接于其中一条字线且靠近另一条字线；
类型三、位于两条相邻的字线之间，与两条字线均未接触且靠近其中一条字线，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会与所述靠近的字线短接；
类型四、位于两条相邻的字线之间，与两条字线均未接触且与两条字线均保持一定距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会由于被擦除而带正电荷；
类型五、位于两条相邻的字线之间，且与两条字线均保持一定距离，所述距离大于所述类型四中的所述距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留不会与任何一条字线短接，也不会被擦除而带正电荷。
进一步的，所述类型一中的多晶硅残留在快闪存储器的良率测试阶段就显示为整个扇区擦除失效，没有可靠性问题。
进一步的，所述类型二中的多晶硅残留能够通过良率测试，但是在耐久性测试的初期即会显示擦除失效，有可靠性问题
进一步的，所述类型三中的多晶硅残留能够通过良率测试，但是在耐久性测试的次数达到2千次以上时会显示擦除失效，有可靠性问题。
进一步的，所述类型四中的多晶硅残留能够通过良率测试，但是在耐久性测试的次数达到2万次以上时会显示擦除失效，有可靠性问题。
进一步的，所述类型五中的多晶硅残留能够通过良率以及耐久性测试，没有可靠性问题。
进一步的，所述擦除的应力使相应的浅沟槽隔离结构中的多晶硅残留从所述类型二或所述类型三分别变为所述类型一或所述类型二，以与相邻的至少一条字线短接；所述擦除的应力使所述类型四的多晶硅残留由于擦除而呈现正电荷特性；
进一步的，所述编程串扰测试中，所述编程电流从3.0μA增大到4.0μA以上，所述时间从7μs延长到9μs。
本发明还提供一种快闪存储器的耐久测试方法，包括上述的快闪存储器的缺陷检测方法。
本发明还提供一种快闪存储器的制造方法，根据上述的快闪存储器的缺陷检测方法的检测结果，或者根据上述的快闪存储器的耐久测试方法的测试结果，调整制造工艺参数，以进行快闪存储器的制造。
与现有技术相比，本发明的技术方案具有以下技术效果：
1、本发明的快闪存储器的缺陷检测方法和耐久测试方法，通过选择快闪存储器芯片的奇数扇区或者偶数扇区来进行擦除，可以使快闪存储器芯片中的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接或者由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，从而将快闪存储器中具有多晶硅残留的存储单元以编程串扰失效的形式快速、有效地检测出来，从而避免了后续产品在使用过程中所出现的可靠性问题。
2、本发明的快闪存储器的制造方法，能够根据本发明的快闪存储器的缺陷检测方法的检测结果或者本发明的快闪存储器的耐久测试方法的测试结果，来调整制造工艺参数，能够避免浅沟槽隔离结构中出现空洞，并最终能够提高产品可靠性。
附图说明
图1A是一种分栅快闪存储器的沿位线方向的剖面结构示意图；
图1B是图1所示的分栅快闪存储器的俯视结构示意图；
图1C是分栅快闪存储器中的浅沟槽隔离结构中的多晶硅残留缺陷的SEM图；
图2是现有的分栅快闪存储器中的浅沟槽隔离结构中的多晶硅残留缺陷的类型示意图；
图3是本发明具体实施例的快闪存储器的缺陷检测方法的流程图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
目前的快闪存储器产品通过浅沟槽隔离技术(STI，Shallow Trench Isolation)制备电隔离区域实现存储单元区、外围电路区的内部及其之间的隔离，以最有效地利用有源区的线宽，提高集成度，请结合图1A和图1B，具体的制作过程包括：首先在半导体衬底100上依次沉积浮栅氧化层101、浮栅层FG(通常为多晶硅)、衬垫氮化硅层(未在图中显示)；然后对衬垫氮化硅层、浮栅层FG、浮栅氧化层101以及半导体衬底100进行刻蚀，形成从浮栅层FG向下延伸至所述半导体衬底100中的浅沟槽(即ACT ET工艺)；然后对所述浅沟槽进行氧化物填充直至填满所述浅沟槽，并通过化学机械平坦化工艺去除衬垫氮化硅层上方多余的填充氧化物(即STI CMP工艺)，以形成浅沟槽隔离结构STI；之后对浮栅层FG上方局部的浅沟槽隔离结构进行回刻蚀，以调节相应区域的浅沟槽隔离结构STI的高度(即GSTI ET工艺)；之后在半导体衬底100中形成源区及其上方的源线多晶硅层(对应SL)、隧穿氧化层TOX、字线WL(通常为多晶硅)以及漏区D。
然而，在快闪存储器产品开发中，快闪存储器阵列的STI(浅槽隔离结构)和AA(ActiveArea，有源区)的尺寸较小，如果工艺出现一些异常波动，则在浅沟槽填充工艺中可能会存在浅沟槽空洞(STI Void)这一问题，这些浅沟槽空洞在快闪存储器后续的制造过程中会被一些多晶硅填充，从而导致最终的产品的浅沟槽隔离结构中存在多晶硅残留，进而影响产品可靠性。
请参考图2，目前的快闪存储器中存在于浅沟槽隔离结构中的多晶硅残留共有以下五种类型：
类型一(即图2中的201)：位于两条相邻的字线WL之间，并同时短接于这两条相邻的字线WL，这种类型的STI Void多晶硅残留缺陷在该快闪存储器的良率测试(Yield test)阶段就会被检测出来，显示为整个扇区擦除失效，没有可靠性问题，所述两条相邻的字线WL为两条相邻的源线SL之间的字线WL，如图1B中的WL01和WL10。
类型二(即图2中的202)：位于两条相邻的字线WL之间，并短接于其中一条字线WL，这种类型的STI Void多晶硅残留缺陷在良率测试阶段不会被检测出来，但是当这种类型的STI Void多晶硅残留缺陷还非常接近两条相邻的另外一条字线时，则会在该快闪存储器的耐久性失效测试(endurance fail test，也简称为耐久性测试)的早期被检测出来(例如已经历的擦写次数低于1千次)，显示为擦除失效，有可靠性问题。其中，所述两条相邻的字线WL为两条相邻的源线SL之间的字线WL，如图1B中的WL01和WL10，耐久性失效测试是为保障快闪存储器芯片擦写次数满足寿命周期要求的重要途径。
类型三(即图2中的203)：位于两条相邻的字线WL之间，与这两条字线WL均未接触，且至少非常靠近其中一条字线WL，甚至与这两条字线均非常接近，这种类型的STI Void多晶硅残留缺陷在该快闪存储器的良率测试阶段不会被检测出来，但是在该快闪存储器的耐久性失效测试阶段，经过多次擦除操作(例如已经历的擦写次数不低于2千次)后，会被检测出来，显示为擦除失效，有可靠性问题，所述两条相邻的字线WL为两条相邻的源线SL之间的字线WL，如图1B中的WL01和WL10。
类型四(即图2中的204)：位于两条相邻的字线WL之间，与两条字线WL均未接触，且与两条字线均保持一定距离，这种类型的STI Void多晶硅残留缺陷在该快闪存储器的良率测试阶段不会被检测出来，但是在该快闪存储器的耐久性失效测试阶段，经过多次擦除操作(例如已经历的擦写次数不低于2万次)后，会被检测出来，显示为擦除失效，有可靠性问题，所述两条相邻的字线WL为两条相邻的源线SL之间的字线WL，如图1B中的WL01和WL10。
类型五(即图2中的205)：位于两条相邻的字线WL之间，且与两条字线WL均保持较远距离，这种类型的STI Void多晶硅残留缺陷在该快闪存储器的良率测试阶段不会被检测出来，通常在耐久性失效测试阶段也不会被检测出来，即能够通过良率测试和耐久性测试，对快闪存储器的擦写性能影响不大，没有可靠性问题，所述两条相邻的字线WL为两条相邻的源线SL之间的字线WL，如图1B中的WL01和WL10。
针对图2所示的5种类型的STI Void多晶硅残留缺陷，本发明提供一种快闪存储器的缺陷检测方法，包括以下步骤：
S1，选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区，并采用一定的编程电流和一定的编程时间对所选择的扇区进行擦除，此步骤不同于现有技术，现有技术中对某一扇区或者同时对所有扇区进行擦除；
S2，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，即所述擦除的应力使相应的浅沟槽隔离结构中的多晶硅残留从所述类型二变成类型一，或从所述类型三变为所述类型二，甚至变为所述类型一，相应的扇区(即存储单元)出现编程串扰失效，从而可以快速检测出这些浅沟槽隔离结构中的多晶硅残留，即可以以编程串扰失效的形式快速检测出具有多晶硅残留的扇区(即存储单元)；
或者，S3，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留带正电荷(这种情况主要是针对类型四的STI Void多晶硅残留缺陷)，之后，施加比步骤S1中的所述一定的编程电流更大的编程电流(例如编程电流从3.0μA增大到4.0μA以上)以及比步骤S1中的所述一定的编程时间更长的编程时间(编程时间从7μs延长到9μs))来进行编程串扰测试，相应的扇区(即存储单元)会在此次编程串扰测试中显示编程串扰失效，从而将快闪存储器中具有多晶硅残留的存储单元以编程串扰失效的形式快速、有效地检测出来。
本发明还提供一种快闪存储器的耐久测试方法，包括：
选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区，并采用一定的编程电流和一定的编程时间对所选择的扇区进行擦除；
所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，即所述擦除的应力使相应的浅沟槽隔离结构中的多晶硅残留从所述类型二变成类型一或从所述类型三变为所述类型二，甚至变为所述类型一，从而使得有这种STI Void多晶硅残留的闪存无法通过耐久性测试；
或者，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留带正电荷，即使类型四的多晶硅残留由于被擦除而带正电荷，之后，施加比所述一定的编程电流更大的编程电流以及比所述一定的编程时间更长的编程时间来进行编程串扰测试，从而检测出类型四的这种缺陷，进而使得有这种STI Void多晶硅残留的闪存无法通过耐久性测试。
由上所述，本发明的快闪存储器的缺陷检测方法和耐久测试方法，通过选择快闪存储器芯片的奇数扇区或者偶数扇区来进行擦除，可以使快闪存储器芯片中的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接或者由于被擦除而带正电荷，并在多晶硅残留带正电荷后施加更大的编程电流以及更长的编程时间来进行编程串扰测试，从而可以快速、有效地将快闪存储器中具有多晶硅残留且能够造成编程串扰失效问题的浅沟槽隔离结构检测出来。
本发明还提供一种快闪存储器的制造方法，根据上述的快闪存储器的缺陷检测方法的检测结果，或者根据上述的快闪存储器的耐久测试方法的测试结果，调整制造工艺参数，以进行快闪存储器的制造，从而避免浅沟槽隔离结构中出现空洞而造成产品出现可靠性问题。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种快闪存储器的缺陷检测方法，其特征在于，包括：
选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区，并采用一定的编程电流和一定的编程时间来进行擦除；
所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与相邻的至少一条字线短接，以检测出具有多晶硅残留的存储单元；
或者，所述擦除的应力使所述快闪存储器中位于相邻扇区之间的浅沟槽隔离结构中的多晶硅残留由于被擦除而带正电荷，并在所述多晶硅残留带正电荷后施加比所述一定的编程电流更大的编程电流以及比所述一定的编程时间更长的编程时间来进行编程串扰测试，根据所述编程串扰测试结果，检测出具有多晶硅残留的存储单元。
2.如权利要求1所述的快闪存储器的缺陷检测方法，其特征在于，所述擦除的应力使所述快闪存储器中相应的浅沟槽隔离结构中的多晶硅残留与两侧相邻的两条字线均短接。
3.如权利要求1或2所述的快闪存储器的缺陷检测方法，其特征在于，在选择快闪存储器的奇数扇区或选择所述快闪存储器的偶数扇区进行擦除前，所述快闪存储器中的浅沟槽隔离结构中的多晶硅残留包括以下五种类型中的至少一种：
类型一、位于两条相邻的字线之间并短接于两条相邻的字线；
类型二、位于两条相邻的字线之间并短接于其中一条字线且靠近另一条字线；
类型三、位于两条相邻的字线之间，与两条字线均未接触且靠近其中一条字线，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会与所述靠近的字线短接；
类型四、位于两条相邻的字线之间，与两条字线均未接触且与两条字线均保持一定距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留会由于被擦除而带正电荷；
类型五、位于两条相邻的字线之间，且与两条字线均保持一定距离，所述距离大于所述类型四中的所述距离，在多次擦除操作后，所述浅沟槽隔离结构中的多晶硅残留不会与任何一条字线短接，也不会被擦除而带正电荷。
4.如权利要求3所述的快闪存储器的缺陷检测方法，其特征在于，所述类型一中的多晶硅残留在快闪存储器的良率测试阶段就显示为整个扇区擦除失效，没有可靠性问题。
5.如权利要求3所述的快闪存储器的缺陷检测方法，其特征在于，所述类型二中的多晶硅残留能够通过良率测试，但是在耐久性测试的初期即会显示擦除失效，有可靠性问题。
6.如权利要求3所述的快闪存储器的缺陷检测方法，其特征在于，所述类型三中的多晶硅残留能够通过良率测试，但是在耐久性测试的次数达到2千次以上时会显示擦除失效，有可靠性问题。
7.如权利要求3所述的快闪存储器的缺陷检测方法，其特征在于，所述类型四中的多晶硅残留能够通过良率测试，但是在耐久性测试的次数达到2万次以上时会显示擦除失效，有可靠性问题。
8.如权利要求3所述的快闪存储器的缺陷检测方法，其特征在于，所述类型五中的多晶硅残留能够通过良率以及耐久性测试，没有可靠性问题。
9.如权利要求3所述的快闪存储器的缺陷检测方法，其特征在于，所述擦除的应力使相应的浅沟槽隔离结构中的多晶硅残留从所述类型二或所述类型三分别变为所述类型一或所述类型二，以与相邻的至少一条字线短接；所述擦除的应力使所述类型四的多晶硅残留由于被擦除而呈现正电荷特性。
10.如权利要求1所述的快闪存储器的缺陷检测方法，其特征在于，所述编程串扰测试中，所述编程电流从3.0μA增大到4.0μA以上，所述编程时间从7μs延长到9μs。
11.一种快闪存储器的耐久测试方法，其特征在于，包括权利要求1至10中任一项所述的快闪存储器的缺陷检测方法。
12.一种快闪存储器的制造方法，其特征在于，根据权利要求1至10中任一项所述的快闪存储器的缺陷检测方法的检测结果，或者根据权利要求11所述的快闪存储器的耐久测试方法的测试结果，调整制造工艺参数，以进行快闪存储器的制造。
CN201710241890.9A 2017-04-14 2017-04-14 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 Active CN107039089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710241890.9A CN107039089B (zh) 2017-04-14 2017-04-14 快闪存储器的缺陷检测方法、耐久测试方法和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710241890.9A CN107039089B (zh) 2017-04-14 2017-04-14 快闪存储器的缺陷检测方法、耐久测试方法和制造方法

Publications (2)

Publication Number Publication Date
CN107039089A CN107039089A (zh) 2017-08-11
CN107039089B true CN107039089B (zh) 2019-12-10

Family

ID=59535095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710241890.9A Active CN107039089B (zh) 2017-04-14 2017-04-14 快闪存储器的缺陷检测方法、耐久测试方法和制造方法

Country Status (1)

Country Link
CN (1) CN107039089B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305663B (zh) * 2018-02-02 2021-04-06 上海华虹宏力半导体制造有限公司 Sonos闪存的干扰性测试方法
US11127467B1 (en) * 2020-06-19 2021-09-21 Western Digital Technologies, Inc. Hybrid erase mode for high data retention in memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083575B1 (en) * 1999-09-10 2007-11-14 STMicroelectronics S.r.l. Non volatile memory with detection of short circuits between word lines
KR100344835B1 (ko) * 2000-07-20 2002-07-20 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP4213507B2 (ja) * 2003-04-28 2009-01-21 株式会社東芝 半導体記憶装置
JP4499587B2 (ja) * 2005-03-09 2010-07-07 富士通マイクロエレクトロニクス株式会社 半導体メモリおよび半導体メモリの製造方法
CN100595908C (zh) * 2007-05-31 2010-03-24 和舰科技(苏州)有限公司 解决非易失性存储器SiO2/SiN/SiO2叠层残留的制造方法
CN102610551A (zh) * 2011-10-13 2012-07-25 上海华力微电子有限公司 一种减少浅沟槽隔离缺陷的方法
CN103366810B (zh) * 2013-07-26 2017-07-28 上海华虹宏力半导体制造有限公司 Eeprom存储器阵列
CN104751900B (zh) * 2013-12-31 2017-10-17 北京兆易创新科技股份有限公司 一种或非型闪存中存储单元间串扰的测试方法
US9159842B1 (en) * 2014-03-28 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded nonvolatile memory
US9548129B2 (en) * 2015-03-02 2017-01-17 Sandisk Technologies Llc Word line look ahead read for word line to word line short detection

Also Published As

Publication number Publication date
CN107039089A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US7333367B2 (en) Flash memory devices including multiple dummy cell array regions
US9449698B1 (en) Block and zone erase algorithm for memory
US9460799B1 (en) Recovery of partially programmed block in non-volatile memory
US20210257266A1 (en) Memory device, memory system including the same and methods of operation
US8130555B2 (en) Nonvolatile semiconductor storage device and method of erase verifying the same
US9830998B2 (en) Stress patterns to detect shorts in three dimensional non-volatile memory
KR20160101587A (ko) 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법
US9330789B2 (en) Short-checking methods
JP2007318135A (ja) バンドギャップ操作ｓｏｎｏｓデバイスを用いたサブゲートａｎｄアーキテクチャの構造及び方法
US8238159B2 (en) Non-volatile semiconductor storage device and method of controlling the same
US7480180B2 (en) Semiconductor memory device comprising plural source lines
KR20220068540A (ko) 메모리 칩 및 주변 회로 칩을 포함하는 메모리 장치 및 상기 메모리 장치의 제조 방법
CN107039089B (zh) 快闪存储器的缺陷检测方法、耐久测试方法和制造方法
US8270220B2 (en) Nonvolatile semiconductor storage device and method for controlling the same
US11437105B2 (en) Memory device
US9530514B1 (en) Select gate defect detection
US8072808B2 (en) Nonvolatile semiconductor memory device
KR101001416B1 (ko) 불휘발성 메모리 소자의 프로그램 및 독출 방법
US11848059B2 (en) Techniques for erasing the memory cells of edge word lines
US20220366993A1 (en) Methods of testing nonvolatile memory devices
US7239555B1 (en) Erasing method for non-volatile memory
JP6335895B2 (ja) 漏れ低減書き込みライン荷電保護回路
US20230268015A1 (en) Self-diagnostic smart verify algorithm in user mode to prevent unreliable acquired smart verify program voltage
KR20110001071A (ko) 반도체 소자의 불량 검출 방법
US11437110B1 (en) Erase tail comparator scheme

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant