CN102610551A - 一种减少浅沟槽隔离缺陷的方法 - Google Patents
一种减少浅沟槽隔离缺陷的方法 Download PDFInfo
- Publication number
- CN102610551A CN102610551A CN2011103097467A CN201110309746A CN102610551A CN 102610551 A CN102610551 A CN 102610551A CN 2011103097467 A CN2011103097467 A CN 2011103097467A CN 201110309746 A CN201110309746 A CN 201110309746A CN 102610551 A CN102610551 A CN 102610551A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- sti
- plasma
- trench isolation
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提出的一种减少浅沟槽隔离缺陷的工艺方法，该工艺步骤如下：1）进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；2）进行浅沟槽隔离（STI）刻蚀；3）进行浅沟槽隔离（STI）内衬氧化物层沉积；4）进行含氮的等离子体处理；5）进行浅沟槽隔离（STI）高密度等离子体沉积；6)进行透射电镜（TEM）空洞检测；7）如检测结果不符合要求，则对工艺参数进行调整，再次实施步骤（5）浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。本发明的工艺方法可缩短高密度等离子体化学气相淀积（HDPCVD）填充浅沟槽隔离(STI)的工艺调整周期，非常适于实用。
Description
技术领域
本发明涉及一种半导体集成电路制造中的半导体器件领域，特别涉及一种减少浅沟槽隔离缺陷的工艺方法。
背景技术
高密度等离子体化学气相淀积（HDP CVD）技术由于具有较好的填充能力，仍然广泛应用于45nm以上的浅沟槽隔离(STI)填充。但由于高密度等离子体（HDP）是通过对有源区上方的二氧化硅薄膜进行等离子体的轰击甚至是蚀刻而改变其形貌来扩大高密度等离子体化学气相淀积（HDP CVD）的填充能力，因此对于不同结构的浅沟槽隔离(STI)需要进行一定周期的工艺调整来达到无空洞填充（void free）与无有源区Si损伤（clipping free）的平衡。
当器件持续缩小至深亚微米的范围时，栅极的宽度持续减小，从而造成作为隔离两个MOS管的浅沟槽绝缘(STI)变得深且窄，尤其对高密度等离子体化学气相淀积（HDP CVD）制程而言，高的深宽比意味着更高的填洞能力，更好的设备性能。
早期制程中，工程师发现经过了浅沟槽隔离(STI)高密度等离子体（HDP）制程，在去除SiN之后，浅沟槽隔离(STI)原本填充作为绝缘层SiO2表面，出现了不规则的孔洞。这些不规则的孔洞很容易导致后续制程中作为导体的多晶硅残留其内而使本应相互隔离的NMOSE和PMOSE连接导通，浅沟槽隔离(STI)失去原有的绝缘作用。因此，浅沟槽隔离(STI) 孔洞对产品良率的提升极具杀伤率。
简单而言，出现浅沟槽隔离(STI) 孔洞是由于高密度等离子体化学气相淀积（HDP CVD）中，用SiO2填充沟道时，洞口被过早封死，在填充物SiO2内部空洞现象。进一步深入研究，可以用业内衡量高密度等离子体化学气相淀积（HDP CVD）工艺填孔能力的指标：淀积刻蚀比(DS ratio)来解释浅沟槽隔离(STI) 孔洞形成机理。淀积刻蚀比（D/S ratio） = 总淀积速率/刻蚀速率=(净淀积速率+刻蚀速率)/刻蚀速率。
高密度等离子体（HDP）制程是采用边淀积边刻蚀的方法来填充介质。这里的总淀积速率指的是在假定没有刻蚀的条件下的淀积速率，而净淀积速率则是在同步淀积和刻蚀过程中的淀积速率。实现对间隙的无孔填充的理想条件是在整个淀积过程中始终保持间隙的顶部开放以使反应物能进入间隙从底部开始填充，也就是说，我们希望在间隙的拐角处淀积刻蚀比为1，即净淀积速率为零。
对于给定的间隙来说，由于高密度等离子体化学气相淀积（HDP CVD）工艺通常以SiH4 作为绝缘介质中Si 的来源，而SiH4 解离产生的等离子体对硅片表面具有很强的化学吸附性，导致总淀积速率在间隙的各个部位各向异性，在间隙拐角处的总淀积速率总是大于在间隙底部和顶部的总淀积速率，另一方面，刻蚀速率随着溅射离子对于间隙表面入射角的不同而改变，最大的刻蚀速率产生于45°到70°之间，正好也是处于间隙拐角处。如果间隙拐角处的淀积刻蚀比远大于1，间隙的顶部会由于缺乏足够的刻蚀而迅速关闭，在间隙内就会形成空洞，反之，如果间隙拐角处的淀积刻蚀比小于1，在间隙拐角处的过度刻蚀会产生剪断效应破坏绝缘介质下的金属层或抗反射涂层，严重者会导致漏电流和器件的失效
中国专利CN03119437.0涉及一种制造浅沟槽隔离结构（STI）的方法，是关于一种在半导体基底上，具有良好填沟能力的浅沟槽隔离结构制造方法。首先，在半导体基底上形成沟槽，并在该沟槽的底部与侧壁依序形成内衬氧化物层与内衬氮化硅层；接着在该沟槽中顺应性的沉积部分高密度电浆氧化物层(HDP oxide)；接着，在半导体基底表面顺应性的形成一多晶硅层，再将半导体基底进行热处理以氧化该多晶硅层；接着将该半导体基底表面进行平坦化制程，以形成浅沟槽隔离结构(STI)。借由该高密度电浆氧化物与氧化后的多晶硅层，可以在沟槽中形成填充良好无孔洞的隔离结构。
中国专利CN200510056199涉及一种用于检测缺陷的设备，包括半导体元件。在 半导体元件中，通过正常状态的绝缘膜，将导电薄膜构成在对延伸进半导体区域中的浅沟槽进行填充的STI(浅沟槽隔离)绝 缘膜之上，从而浅沟槽没有被处于缺陷状态的STI绝缘膜完全 或充分地填充。此外，该设备包括：控制电路，对其配置以便 响应检测模式指示信号来设置检测模式；第一施压电路，对其 配置以便在检测模式中输出第一电压给导电薄膜；以及第二施压电路，对其配置以便在检测模式中输出第二电压给半导体区 域。第一电压高于第二电压，并且第一电压和第二电压之间的 电压差足以在导电薄膜和处于缺陷状态的半导体区域之间导致击穿。
在实际的工艺调整中，通常采用TEM来判定是否有损伤，但是由于内衬氧化物同HDP氧化物性质相似，在TEM中很难分辨，因此很难判断HDP制程是否已经损伤到了内衬氧化物甚至是有源区Si，只能通过大量的工艺微调来确定最佳工艺，这样的工艺调整周期就相对比较长。
发明内容
鉴于上述问题，本发明的目的在于提供一种减少浅沟槽隔离缺陷的工艺方法，应用该方法可缩短高密度等离子体化学气相淀积（HDP CVD）填充浅沟槽隔离(STI)的工艺调整周期，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。
本发明提出的一种减少浅沟槽隔离缺陷的工艺方法，该工艺步骤如下：
1）进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；
2）进行浅沟槽隔离（STI）刻蚀；
3）进行浅沟槽隔离（STI）内衬氧化物层沉积；
4）进行含氮的等离子体处理；
5）进行浅沟槽隔离（STI）高密度等离子体沉积；
6)进行透射电镜（TEM）空洞检测；
7）如检测结果不符合要求，则对工艺参数进行调整，再次实施步骤（5）浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现：
所述的含氮的等离子体为下列之一：N2，N2O，NH3。
所述步骤（4）进行含氮的等离子体处理，操作时间范围为5～30秒。
所述步骤（4）进行含氮的等离子体处理，操作压力范围为2～8torr。
所述步骤（4）进行含氮的等离子体处理，操作温度范围为300～500℃。
所述步骤（4）进行含氮的等离子体处理，射频电功率范围为100～1000W。
所述步骤（4）进行含氮的等离子体处理，喷头与衬底间距离范围为200～800mil。
所述步骤（4）进行含氮的等离子体处理，气体流量范围为2000～20000sccm。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，详细说明如下。
附图说明
图1绘示本发明涉及的一种减少浅沟槽隔离缺陷的方法的工艺流程图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合较佳实施例，对依据本发明提出的一种减少浅沟槽隔离缺陷的工艺方法，详细说明如下。
本发明的不同实施例将详述如下，以实施本发明的不同的技术特征，可理解的是，以下所述的特定实施例的单元和配置用以简化本发明，其仅为范例而不限制本发明的范围。
实施例1
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2O（流量2000SCCM）
压力：3Torr
射频电功率：200W
喷头与衬底间距离：200Mil
温度：300℃
时间：30秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例2
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2O（流量20000SCCM）
压力：3Torr
射频电功率：300W
喷头与衬底间距离：400Mil
温度：400℃
时间：10秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例3
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2O（流量5000SCCM）
压力：8Torr
射频电功率：1000W
喷头与衬底间距离：500Mil
温度：500℃
时间：15秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例4
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2O（流量10000SCCM）
压力：8Torr
射频电功率：1000W
喷头与衬底间距离：800Mil
温度：500℃
时间：20秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例5
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2（流量2000SCCM）
压力：3Torr
射频电功率：200W
喷头与衬底间距离：200Mil
温度：300℃
时间：30秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例6
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2（流量20000SCCM）
压力：3Torr
射频电功率：300W
喷头与衬底间距离：400Mil
温度：400℃
时间：10秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例7
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2（流量5000SCCM）
压力：8Torr
射频电功率：1000W
喷头与衬底间距离：500Mil
温度：500℃
时间：15秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例8
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：N2（流量10000SCCM）
压力：8Torr
射频电功率：1000W
喷头与衬底间距离：800Mil
温度：500℃
时间：20秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例9
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：NH3（流量2000SCCM）
压力：3Torr
射频电功率：200W
喷头与衬底间距离：200Mil
温度：300℃
时间：30秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例10
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：NH3（流量20000SCCM）
压力：3Torr
射频电功率：300W
喷头与衬底间距离：400Mil
温度：400℃
时间：10秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例11
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：NH3（流量5000SCCM）
压力：8Torr
射频电功率：1000W
喷头与衬底间距离：500Mil
温度：500℃
时间：15秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
实施例12
首先进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；然后进行浅沟槽隔离（STI）刻蚀；再进行浅沟槽隔离（STI）内衬氧化物层沉积；进行含氮的等离子体处理；
等离子体处理的条件如下：
等离子体：NH3（流量10000SCCM）
压力：8Torr
射频电功率：1000W
喷头与衬底间距离：800Mil
温度：500℃
时间：20秒
完成等离子体处理后进行浅沟槽隔离（STI）高密度等离子体沉积；再进行透射电镜（TEM）空洞检测；如检测结果不符合要求，则对工艺参数进行调整，再次实施浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
本发明在高密度等离子体化学气相淀积（HDP CVD）填充浅沟槽隔离(STI)之前，预先利用含氮元素的等离子体进行处理，使得STI内衬二氧化硅同后续高密度等离子体化学气相淀积（HDP CVD）填充浅沟槽隔离(STI)二氧化硅之间生成一层SiON界面层，可缩短高密度等离子体化学气相淀积（HDP CVD）填充浅沟槽隔离(STI)的工艺调整周期，非常适于实用。
通过说明，给出了具体实施方式的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：该工艺步骤如下：
1）进行有源区氧化物沉积，氮化硅（SIN）沉积，形成衬底；
2）进行浅沟槽隔离（STI）刻蚀；
3）进行浅沟槽隔离（STI）内衬氧化物层沉积；
4）进行含氮的等离子体处理；
5）进行浅沟槽隔离（STI）高密度等离子体沉积；
6) 进行透射电镜（TEM）空洞检测；
7）如检测结果不符合要求，则对工艺参数进行调整，再次实施步骤（5）浅沟槽隔离（STI）高密度等离子体沉积；如检测结果符合要求，则确认工艺参数，确定工艺流程。
2.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述的含氮的等离子体为下列之一：N2，N2O，NH3。
3.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述步骤（4）进行含氮的等离子体处理的操作时间范围为5～30秒。
4.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述步骤（4）进行含氮的等离子体处理的操作压力范围为2～8torr。
5.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述步骤（4）进行含氮的等离子体处理的操作温度范围为300～500℃。
6.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述步骤（4）进行含氮的等离子体处理的射频电功率范围为100～1000W。
7.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述步骤（4）进行含氮的等离子体处理的喷头与衬底间距离范围为200～800mil。
8.如权利要求1所述的一种减少浅沟槽隔离缺陷的工艺方法，其特征在于：所述步骤（4）进行含氮的等离子体处理的气体流量范围为2000～20000sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103097467A CN102610551A (zh) | 2011-10-13 | 2011-10-13 | 一种减少浅沟槽隔离缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103097467A CN102610551A (zh) | 2011-10-13 | 2011-10-13 | 一种减少浅沟槽隔离缺陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102610551A true CN102610551A (zh) | 2012-07-25 |
Family
ID=46527837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103097467A Pending CN102610551A (zh) | 2011-10-13 | 2011-10-13 | 一种减少浅沟槽隔离缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102610551A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325711A (zh) * | 2013-06-27 | 2013-09-25 | 上海华力微电子有限公司 | 检查填充工艺中空隙的方法 |
| CN104112685A (zh) * | 2013-04-22 | 2014-10-22 | 无锡华润上华科技有限公司 | 浅沟道隔离区内的空洞检测方法 |
| CN104733369A (zh) * | 2013-12-19 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种消除浅沟道隔离过程中硅基底缺陷的方法 |
| CN105448705A (zh) * | 2014-06-18 | 2016-03-30 | 无锡华润上华科技有限公司 | 一种消除晶圆氧化膜上微粒的方法及其氧化膜 |
| CN106098584A (zh) * | 2016-08-22 | 2016-11-09 | 上海华力微电子有限公司 | 一种检测浅沟槽隔离区空洞缺陷的方法 |
| CN107039089A (zh) * | 2017-04-14 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 |
| CN109285793A (zh) * | 2018-09-13 | 2019-01-29 | 武汉新芯集成电路制造有限公司 | 介电质层中的空洞检测方法及半导体器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020055236A1 (en) * | 2000-11-08 | 2002-05-09 | Macronix International Co., Ltd. | Method for fabricating shallow trench isolation |
| US20040048442A1 (en) * | 2002-09-10 | 2004-03-11 | Tzu-Kun Ku | Method of forming shallow trench isolation in a semiconductor substrate |
| US20050020027A1 (en) * | 2003-07-24 | 2005-01-27 | Jae-Eun Lim | Method for manufacturing shallow trench isolation in semiconductor device |
| CN1757098A (zh) * | 2003-02-04 | 2006-04-05 | 应用材料有限公司 | 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 |
| CN1901191A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离物及其制造方法 |
-
2011
- 2011-10-13 CN CN2011103097467A patent/CN102610551A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020055236A1 (en) * | 2000-11-08 | 2002-05-09 | Macronix International Co., Ltd. | Method for fabricating shallow trench isolation |
| US20040048442A1 (en) * | 2002-09-10 | 2004-03-11 | Tzu-Kun Ku | Method of forming shallow trench isolation in a semiconductor substrate |
| CN1757098A (zh) * | 2003-02-04 | 2006-04-05 | 应用材料有限公司 | 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 |
| US20050020027A1 (en) * | 2003-07-24 | 2005-01-27 | Jae-Eun Lim | Method for manufacturing shallow trench isolation in semiconductor device |
| CN1901191A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离物及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112685A (zh) * | 2013-04-22 | 2014-10-22 | 无锡华润上华科技有限公司 | 浅沟道隔离区内的空洞检测方法 |
| CN103325711A (zh) * | 2013-06-27 | 2013-09-25 | 上海华力微电子有限公司 | 检查填充工艺中空隙的方法 |
| CN104733369A (zh) * | 2013-12-19 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种消除浅沟道隔离过程中硅基底缺陷的方法 |
| CN104733369B (zh) * | 2013-12-19 | 2018-01-30 | 中芯国际集成电路制造(上海)有限公司 | 一种消除浅沟道隔离刻蚀过程中硅基底缺陷的方法 |
| CN105448705A (zh) * | 2014-06-18 | 2016-03-30 | 无锡华润上华科技有限公司 | 一种消除晶圆氧化膜上微粒的方法及其氧化膜 |
| CN105448705B (zh) * | 2014-06-18 | 2018-05-04 | 无锡华润上华科技有限公司 | 一种消除晶圆氧化膜上微粒的方法及其氧化膜 |
| CN106098584A (zh) * | 2016-08-22 | 2016-11-09 | 上海华力微电子有限公司 | 一种检测浅沟槽隔离区空洞缺陷的方法 |
| CN107039089A (zh) * | 2017-04-14 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 |
| CN109285793A (zh) * | 2018-09-13 | 2019-01-29 | 武汉新芯集成电路制造有限公司 | 介电质层中的空洞检测方法及半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610551A (zh) | 一种减少浅沟槽隔离缺陷的方法 | |
| TWI617024B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| US7241665B2 (en) | Shallow trench isolation | |
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| KR20150093583A (ko) | 반도체 구조물 및 그 제조 방법 | |
| KR20060119151A (ko) | Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법 | |
| CN104143513A (zh) | 纳米真空场效应电子管及其形成方法 | |
| JP2011077321A (ja) | 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置 | |
| US6914015B2 (en) | HDP process for high aspect ratio gap filling | |
| US20220352308A1 (en) | Selective polysilicon growth for deep trench polysilicon isolation structure | |
| WO2008041600A1 (fr) | Procédé d'oxydation par plasma, appareil de traitement au plasma et support de stockage | |
| CN107039535A (zh) | 电容器件及其形成方法 | |
| US10559497B2 (en) | Seamless tungsten fill by tungsten oxidation-reduction | |
| US20080119054A1 (en) | Method of manufacturing semiconductor device | |
| WO2011033987A1 (ja) | 成膜方法、半導体素子の製造方法、絶縁膜および半導体素子 | |
| JP2008198695A (ja) | 半導体装置の製造方法 | |
| CN113838748A (zh) | 沟槽侧壁栅极结构的沟槽填充方法 | |
| US20070273003A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8114780B2 (en) | Method for dielectric material removal between conductive lines | |
| CN105161421B (zh) | 一种半导体器件的制备方法 | |
| US8343879B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100611781B1 (ko) | 반도체 장치의 소자분리막 및 그 형성방법 | |
| US9721828B2 (en) | Method to reduce particles during STI fill and reduce CMP scratches | |
| CN104465364B (zh) | 一种消除有源区损伤的多晶硅刻蚀方法 | |
| Han et al. | Forming a more robust sidewall spacer with lower k (dielectric constant) value |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120725 |