CN1901191A - 浅沟槽隔离物及其制造方法 - Google Patents

浅沟槽隔离物及其制造方法 Download PDF

Info

Publication number
CN1901191A
CN1901191A CNA2006100714948A CN200610071494A CN1901191A CN 1901191 A CN1901191 A CN 1901191A CN A2006100714948 A CNA2006100714948 A CN A2006100714948A CN 200610071494 A CN200610071494 A CN 200610071494A CN 1901191 A CN1901191 A CN 1901191A
Authority
CN
China
Prior art keywords
silicon oxynitride
separator
oxynitride layer
shallow grooves
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100714948A
Other languages
English (en)
Inventor
曾铕
张庆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1901191A publication Critical patent/CN1901191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种浅沟槽隔离物及其制造方法，该浅沟槽隔离物包括：沟槽，形成于基底中；氮氧化硅层，顺应性地形成于该沟槽的侧壁与底部；以及高密度等离子体氧化层，填入该沟槽中。本发明还供一种浅沟槽隔离物的制造方法。本发明利用不同方法，例如沉积或等离子体处理，形成致密且薄的氮氧化硅层，用来保护半导体基底免受化学气相沉积过程中的等离子体攻击并同时减少沟槽内的占用空间，改善填入效果。

Description

浅沟槽隔离物及其制造方法
技术领域
本发明涉及一种半导体集成电路，特别涉及一种浅沟槽隔离物及其制造方法。
背景技术
随着半导体集成电路集成度的增加，例如晶体管等电路元件间的距离必须更靠近，除非各元件，例如MOS晶体管，可被有效隔离，否则势必造成元件可靠度的下降。可形成窄隔离区的沟槽隔离技术已广泛应用在高集成度半导体元件的工艺。
图1公开公知沟槽隔离物结构。该沟槽隔离物结构包括具有沟槽102的半导体基底100，形成于沟槽102侧壁与底部的热氧化内衬层(thermal oxideliner)104，顺应性形成于热氧化内衬层104上的高密度等离子体氧化内衬层(oxide liner)106，以及填入沟槽102的高密度等离子体氧化层108。
顺应性形成于沟槽102内壁的热氧化内衬层104可释放来自基底100产生的应力。然而，热氧化内衬层104在热氧化过程中会消耗硅基材，影响后续工艺。因此，有必要发明薄的热氧化内衬层，以减少硅基材的损失。
在高密度等离子体化学气相沉积的过程中，高密度等离子体氧化内衬层106可作为保护层，以保护基底100免于等离子体损伤。由于热氧化内衬层104薄且松散的结构，使得高密度等离子体氧化内衬层106的厚度必须增加，以足够抵挡过程中的等离子体攻击，然而内衬层厚度增加的结果势必造成沟槽102内部空间缩小，不利后续氧化层填入。
此外，当使用磷酸或氢氟酸移除垫层(未示出)时，一部分的高密度等离子体氧化内衬层106会因缺乏抗蚀刻能力而被同时移除，造成在沟槽角落位置110出现凹陷的情形，严重影响元件电子特性。
因此，发明一种具有较佳填入效果及角落平坦化的沟槽隔离物结构是必要的，且硅基底在高密度等离子体化学气相沉积的过程中，可被完整保护。
发明内容
本发明提供一种浅沟槽隔离物，包括沟槽，在基底中形成，氮氧化硅层，顺应性地形成于该沟槽的侧壁与底部；以及高密度等离子体(highdensity plasma，HDP)氧化层，填入该沟槽中。
本发明所述的浅沟槽隔离物，其中该氮氧化硅层的厚度大体介于10～150埃。
本发明所述的浅沟槽隔离物，其中该氮氧化硅层的K值大体介于0.5～1。
本发明还提供一种浅沟槽隔离物的制造方法，包括下列步骤：首先，在基底中形成沟槽；之后，在该沟槽的侧壁与底部形成氧化内衬层；接着，在该基底上及该沟槽的侧壁与底部形成氮氧化硅层；最后，利用高密度化学气相沉积法(high density plasma chemical vapor deposition，HDPCVD)在该氮氧化硅层上形成氧化层并将该氧化层填入该沟槽。
本发明所述的浅沟槽隔离物的制造方法，其中以该基底上的图案化衬层作为掩模形成该沟槽。
本发明所述的浅沟槽隔离物的制造方法，其中利用无溅镀步骤的高密度化学气相沉积法在该氧化内衬层上形成该氮氧化硅层。
本发明所述的浅沟槽隔离物的制造方法，其中利用将氮原子注入到该氧化内衬层的氮气等离子体处理步骤形成该氮氧化硅层。
本发明所述的浅沟槽隔离物的制造方法，其中该氮氧化硅层的厚度大体介于10～150埃。
本发明所述的浅沟槽隔离物的制造方法，其中该氮氧化硅层的K值大体介于0.5～1。
本发明所述的浅沟槽隔离物的制造方法，还包括在高密度化学气相沉积后，利用化学机械研磨平坦化该氧化层，以暴露出该垫层。
本发明所述的浅沟槽隔离物的制造方法，其中利用蚀刻液为磷酸或氢氟酸的湿蚀刻法移除该垫层。
本发明所述的浅沟槽隔离物的制造方法，其中在磷酸中该垫氮化层与该氮氧化硅层的蚀刻选择比至少为10∶1。
本发明所述的浅沟槽隔离物的制造方法，其中在氢氟酸中，该垫氧化层具有高于该氮氧化硅层的蚀刻速率。
本发明利用不同方法，例如沉积或等离子体处理，形成致密且薄的氮氧化硅层，用来保护半导体基底免受化学气相沉积过程中的等离子体攻击并同时减少沟槽内的占用空间，改善填入效果。
附图说明
图1为公知沟槽隔离物的剖面示意图。
图2A～图2G为本发明沟槽隔离物的制造方法。
图3A～图3G为本发明另一沟槽隔离物的制造方法。
其中，附图标记说明如下：
100～基底               102～沟槽               104～热氧化内衬层
106～高密度等离子体氧化内衬层                   108～高密度等离子体氧化层
110～沟槽角落           200、300～基底          205、305～垫层
210、310～垫氧化层      220、320～垫氮化层      230、330～沟槽
240、340～氧化内衬层    250、350～氮氧化硅层    260、360～氧化层
270、370～沟槽隔离物    345～氮气等离子体处理。
具体实施方式
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下：
在图2A～图2G公开本发明沟槽隔离物的制造方法。
请参阅图2A，提供半导体基底200，半导体基底200可为P型、N型或外延硅基底。接着，利用化学气相沉积或热氧化法在基底200上形成垫层(padlayer)205。垫层205包括垫氧化层(pad oxide layer)210与覆盖其上的垫氮化层(pad nitride layer)220。之后，利用光刻、蚀刻步骤图案化垫层205，以暴露出后续在半导体基底200中将形成沟槽隔离物的区域，如图2B所示。
接着，以图案化垫层205为掩模，蚀刻半导体基底200，以形成沟槽230，如图2C所示。之后，利用热氧化法在沟槽230侧壁及底部生长氧化内衬层240，如图2D所示。
接着，利用氮、氧及硅烷为反应物的高密度化学气相沉积法(high densityplasma chemical vapor deposition，HDPCVD)顺应性地在垫层205与氧化内衬层240上沉积氮氧化硅层250，如图2E所示。上述沉积过程不进行溅镀步骤。氮氧化硅层250为富氧层，其厚度大体介于10～150埃，K值大体介于0.5～1，较佳为0.7。
之后，请参阅图2F，利用氧及硅烷为反应物的高密度化学气相沉积法在氮氧化硅层250上沉积氧化层260并将氧化层260填入沟槽230。这次沉积过程中有进行氩气等离子体溅镀的步骤。
氮氧化硅层250可完全保护半导体基底200免受化学气相沉积过程中的等离子体攻击。且由于氮氧化硅层250含有氧、氮原子，于是形成的致密结构只需沉积薄薄一层就有足够能力对抗等离子体，同时也增大了沟槽230的内部空间，利于填充。
接着，利用化学机械研磨平坦化HDP氧化层260，并暴露出垫层205。化学机械研磨包括利用泥浆研磨或粉体研磨。之后，再进行15～30分钟的快速热退火，退火温度大约摄氏900度，以增加沟槽隔离物的机械强度。
接着，分别利用例如磷酸及氢氟酸作为蚀刻液的湿蚀刻法移除垫氮化层220及垫氧化层210。若利用磷酸移除垫氮化层220，可在摄氏160度下进行，若利用氢氟酸移除垫氧化层210，可在室温下进行。至此，就可获得本发明的沟槽隔离物，如图2G所示。
本发明垫氮化层220与含氧的氮氧化硅层250在磷酸中的蚀刻选择比至少为10∶1，同样地，在氢氟酸中，垫氧化层210也有高于氮氧化硅层250的蚀刻速率。因此，与垫氮化层220或垫氧化层210相比，氮氧化硅层250不论在磷酸或氢氟酸中，均有较强的抗蚀刻能力，在湿蚀刻之后使隔离物结构在沟槽角落的位置可维持其完整性，不会产生凹陷的情形。
在图3A～图3G公开本发明另一沟槽隔离物的制造方法。图3A～图3G与图2A～图2G的差异在于形成氮氧化硅层的方法。
请参阅图3A，提供半导体基底300，半导体基底300可为P型、N型或外延硅基底。接着，利用化学气相沉积或热氧化法在基底300上形成垫层305。垫层305包括垫氧化层310与覆盖其上的垫氮化层320。之后，利用光刻、蚀刻步骤图案化垫层305，以暴露出后续在半导体基底300中将形成沟槽隔离物的区域，如图3B所示。
接着，以图案化垫层305为掩模，蚀刻半导体基底300，以形成沟槽330，如图3C所示。之后，利用热氧化法在沟槽330侧壁及底部生长氧化内衬层340，如图3D所示。
接着，利用氮气等离子体345将氮原子注入到氧化内衬层340中，以形成氮氧化硅层350，如图3E所示。氮氧化硅层350为富氧层，其厚度大体介于10～150埃，K值大体介于0.5～1，较佳为0.7。上述氮气等离子体使用的氮源可包括氮气、一氧化氮、一氧化二氮、二氧化氮或三氧化氮。
之后，请参阅图3F，利用氧及硅烷为反应物的高密度化学气相沉积法在氮氧化硅层350上沉积氧化层360并将氧化层360填入沟槽330。这次沉积过程中有进行氩气等离子体溅镀的步骤。
此处的氮氧化硅层350可通过对氧化内衬层340注入氮原子直接形成，不需为抵抗等离子体而沉积任何额外的含氮层，明显增加了沟槽330的内部空间。且致密的氮氧化硅层350结构也可保护半导体基底300免受化学气相沉积过程中的等离子体攻击。
接着，利用化学机械研磨平坦化HDP氧化层360，并暴露出垫层305。化学机械研磨可包括利用泥浆研磨或粉体研磨。之后，再进行15～30分钟的快速热退火，退火温度大约摄氏900度，以增加沟槽隔离物的机械强度。
接着，分别利用例如磷酸及氢氟酸作为蚀刻液的湿蚀刻法移除垫氮化层320及垫氧化层310。若利用磷酸移除垫氮化层320，可在摄氏160度下进行，若利用氢氟酸移除垫氧化层310，可在室温下进行。至此，就可获得本发明的沟槽隔离物，如图3G所示。
本发明利用不同方法，例如沉积或等离子体处理，形成致密且薄的氮氧化硅层，用来保护半导体基底免受化学气相沉积过程中的等离子体攻击并同时减少沟槽内的占用空间，改善填入效果。而氮氧化硅层在例如磷酸或氢氟酸的蚀刻液中，相对于例如垫氮化层或垫氧化层的垫层也有较佳的抵抗能力，使得沟槽隔离物在经历湿蚀刻工艺去除垫层后，其角落位置仍可维持无凹陷的平整表面。
虽然本发明已公开以上的较佳实施例，然而并非用以限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的精神和范围内，当可作改动与修饰，因此本发明的保护范围应当以所附的权利要求书的范围为准。

Claims (13)

1、一种浅沟槽隔离物，包括：
沟槽，在基底中形成；
氮氧化硅层，顺应性地形成于该沟槽的侧壁与底部；以及
高密度等离子体氧化层，填入该沟槽中。
2、如权利要求1所述的浅沟槽隔离物，其中该氮氧化硅层的厚度大体介于10～150埃。
3、如权利要求1所述的浅沟槽隔离物，其中该氮氧化硅层的K值大体介于0.5～1。
4、一种浅沟槽隔离物的制造方法，包括：
在基底中形成沟槽；
在该沟槽的侧壁与底部形成氧化内衬层；
在该基底上及该沟槽的侧壁与底部形成氮氧化硅层；以及
利用高密度化学气相沉积法在该氮氧化硅层上形成氧化层并将该氧化层填入该沟槽。
5、如权利要求4所述的浅沟槽隔离物的制造方法，其中以该基底上的图案化垫层作为掩模形成该沟槽。
6、如权利要求4所述的浅沟槽隔离物的制造方法，其中利用无溅镀步骤的高密度化学气相沉积法在该氧化内衬层上形成该氮氧化硅层。
7、如权利要求4所述的浅沟槽隔离物的制造方法，其中利用将氮原子注入到该氧化内衬层的氮气等离子体处理步骤形成该氮氧化硅层。
8、如权利要求4所述的浅沟槽隔离物的制造方法，其中该氮氧化硅层的厚度大体介于10～150埃。
9、如权利要求4所述的浅沟槽隔离物的制造方法，其中该氮氧化硅层的K值大体介于0.5～1。
10、如权利要求5项所述的浅沟槽隔离物的制造方法，还包括在高密度化学气相沉积后，利用化学机械研磨平坦化该氧化层，以暴露出该垫层。
11、如权利要求10所述的浅沟槽隔离物的制造方法，其中利用蚀刻液为磷酸或氢氟酸的湿蚀刻法移除该垫层。
12、如权利要求11所述的浅沟槽隔离物的制造方法，其中在磷酸中垫氮化层与该氮氧化硅层的蚀刻选择比至少为10∶1。
13、如权利要求11所述的浅沟槽隔离物的制造方法，其中在氢氟酸中，垫氧化层具有高于该氮氧化硅层的蚀刻速率。
CNA2006100714948A 2005-07-21 2006-03-29 浅沟槽隔离物及其制造方法 Pending CN1901191A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/186,360 2005-07-21
US11/186,360 US20070020877A1 (en) 2005-07-21 2005-07-21 Shallow trench isolation structure and method of fabricating the same

Publications (1)

Publication Number Publication Date
CN1901191A true CN1901191A (zh) 2007-01-24

Family

ID=37657004

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100714948A Pending CN1901191A (zh) 2005-07-21 2006-03-29 浅沟槽隔离物及其制造方法

Country Status (3)

Country Link
US (2) US20070020877A1 (zh)
CN (1) CN1901191A (zh)
TW (1) TWI309449B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122628A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制作方法
CN102157430A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 形成浅沟槽隔离结构的方法
CN102412182A (zh) * 2010-09-19 2012-04-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN102610551A (zh) * 2011-10-13 2012-07-25 上海华力微电子有限公司 一种减少浅沟槽隔离缺陷的方法
CN105047644A (zh) * 2015-06-30 2015-11-11 中国电子科技集团公司第五十八研究所 一种抗辐射ono反熔丝单元结构及其制备方法
CN107403752A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及其制作方法
CN107507802A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种浅沟槽隔离有源区的方法
CN108520863A (zh) * 2018-03-14 2018-09-11 上海华力集成电路制造有限公司 浅沟槽绝缘结构的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI336918B (en) * 2007-05-08 2011-02-01 Nanya Technology Corp Method of manufacturing the shallow trench isolation structure
KR100849725B1 (ko) * 2007-06-28 2008-08-01 주식회사 하이닉스반도체 급속 증기 증착법을 이용한 반도체 소자의 소자분리막형성방법
US7892942B2 (en) * 2007-07-09 2011-02-22 Micron Technology Inc. Methods of forming semiconductor constructions, and methods of forming isolation regions
KR100894101B1 (ko) 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7846812B2 (en) * 2007-12-18 2010-12-07 Micron Technology, Inc. Methods of forming trench isolation and methods of forming floating gate transistors
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
JP2010153583A (ja) * 2008-12-25 2010-07-08 Renesas Electronics Corp 半導体装置の製造方法
EA201170951A1 (ru) * 2009-01-20 2012-02-28 Шарп Кабусики Кайся Устройство мобильной станции, устройство базовой станции и способ определения синхронизации радиолинии
US8003482B2 (en) * 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
US20120187522A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Structure and method for reduction of vt-w effect in high-k metal gate devices
US8772904B2 (en) * 2012-06-13 2014-07-08 United Microelectronics Corp. Semiconductor structure and process thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6165854A (en) * 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
US6225171B1 (en) * 1998-11-16 2001-05-01 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process for reduced for junction leakage
US20030211701A1 (en) * 2002-05-07 2003-11-13 Agere Systems Inc. Semiconductor device including an isolation trench having a dopant barrier layer formed on a sidewall thereof and a method of manufacture therefor
US6784075B2 (en) * 2002-09-10 2004-08-31 Silicon Integrated Systems Corp. Method of forming shallow trench isolation with silicon oxynitride barrier film
US7118987B2 (en) * 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7190036B2 (en) * 2004-12-03 2007-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor mobility improvement by adjusting stress in shallow trench isolation

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102122628A (zh) * 2010-01-08 2011-07-13 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制作方法
CN102122628B (zh) * 2010-01-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制作方法
CN102157430B (zh) * 2010-02-11 2014-09-10 台湾积体电路制造股份有限公司 形成浅沟槽隔离结构的方法
CN102157430A (zh) * 2010-02-11 2011-08-17 台湾积体电路制造股份有限公司 形成浅沟槽隔离结构的方法
CN102412182A (zh) * 2010-09-19 2012-04-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法
CN102412182B (zh) * 2010-09-19 2015-09-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构形成方法
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN102610551A (zh) * 2011-10-13 2012-07-25 上海华力微电子有限公司 一种减少浅沟槽隔离缺陷的方法
CN105047644A (zh) * 2015-06-30 2015-11-11 中国电子科技集团公司第五十八研究所 一种抗辐射ono反熔丝单元结构及其制备方法
CN105047644B (zh) * 2015-06-30 2018-03-02 中国电子科技集团公司第五十八研究所 一种抗辐射ono反熔丝单元结构及其制备方法
CN107403752A (zh) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构及其制作方法
CN107507802A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种浅沟槽隔离有源区的方法
CN108520863A (zh) * 2018-03-14 2018-09-11 上海华力集成电路制造有限公司 浅沟槽绝缘结构的制造方法
CN108520863B (zh) * 2018-03-14 2021-01-29 上海华力集成电路制造有限公司 浅沟槽绝缘结构的制造方法

Also Published As

Publication number Publication date
TW200705599A (en) 2007-02-01
US20070020877A1 (en) 2007-01-25
US20070178664A1 (en) 2007-08-02
TWI309449B (en) 2009-05-01

Similar Documents

Publication Publication Date Title
CN1901191A (zh) 浅沟槽隔离物及其制造方法
KR100689826B1 (ko) 불소 함유된 화학적 식각 가스를 사용하는 고밀도 플라즈마화학기상증착 방법들 및 이를 채택하여 반도체 소자를제조하는 방법들
CN1314099C (zh) 填充隔离槽的双后撤方法
KR101161098B1 (ko) 낮은 에칭 레이트 유전체 라이너들을 이용한 갭충진 향상
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US7335964B2 (en) Semiconductor structures
CN2751439Y (zh) 隔离沟槽的结构
US20080096364A1 (en) Conformal liner for gap-filling
JP5122059B2 (ja) 金属ゲートパターンを有する半導体素子の製造方法
TWI673774B (zh) Vnand拉伸厚teos氧化物
CN1779944A (zh) 浅沟槽隔离结构及形成浅沟槽隔离结构的方法
CN1716563A (zh) 半导体装置的制造方法
KR20050017585A (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
CN1431715A (zh) 半导体器件及其制造方法
JP5851089B2 (ja) 半導体素子の形成方法
US6777336B2 (en) Method of forming a shallow trench isolation structure
US20070190742A1 (en) Semiconductor device including shallow trench isolator and method of forming same
US6998326B2 (en) Method for manufacturing shallow trench isolation in semiconductor device
US20070145007A1 (en) Semiconductor structure
CN1471142A (zh) 半导体器件及其制造方法
CN1200455C (zh) 浅沟渠隔离结构的制造方法
US20050020063A1 (en) Method for forming flowable dielectric layer in semiconductor device
KR100599437B1 (ko) 반도체소자의 소자분리 방법
US6207483B1 (en) Method for smoothing polysilicon gate structures in CMOS devices
CN1531057A (zh) 制造浅沟槽隔离结构（sti）的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication