CN108520863A - 浅沟槽绝缘结构的制造方法 - Google Patents

浅沟槽绝缘结构的制造方法 Download PDF

Info

Publication number
CN108520863A
CN108520863A CN201810207637.6A CN201810207637A CN108520863A CN 108520863 A CN108520863 A CN 108520863A CN 201810207637 A CN201810207637 A CN 201810207637A CN 108520863 A CN108520863 A CN 108520863A
Authority
CN
China
Prior art keywords
insulating layer
shallow trench
shallow
insulation structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810207637.6A
Other languages
English (en)
Other versions
CN108520863B (zh
Inventor
李昱廷
刘怡良
龚昌鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201810207637.6A priority Critical patent/CN108520863B/zh
Publication of CN108520863A publication Critical patent/CN108520863A/zh
Application granted granted Critical
Publication of CN108520863B publication Critical patent/CN108520863B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种浅沟槽绝缘结构的制造方法，包括步骤：步骤一、在一半导体衬底上形成硬质掩模层并形成浅沟槽；步骤二、在浅沟槽的底部表面和侧面以及浅沟槽外的硬质掩模层表面形成第一绝缘层；步骤三、形成第二绝缘层将浅沟槽完全填充并延伸到浅沟槽外；步骤四、以硬质掩模层为停止层对第二绝缘层和第一绝缘层进行化学机械研磨并形成由填充于浅沟槽中的第一绝缘层和所述第二绝缘层叠加而成的浅沟槽绝缘结构。本发明能提高整个衬底表面的平坦化效果，也能够使浅沟槽绝缘结构顶部的碟状缺陷降低或消除，能提高CMP效率。

Description

浅沟槽绝缘结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种浅沟槽绝缘结构(STI)的制造方法。
背景技术
浅沟槽绝缘结构(STI)用于隔离出有源区，如图1A至图1E所示，是现有浅沟槽绝缘结构的制造方法的各步骤中的器件结构图；现有浅沟槽绝缘结构的制造方法包括如下步骤：
步骤一、如图1A所示，提供一半导体衬底如硅衬底101。
如图1B所示，在半导体衬底101的表面依次形成衬垫氧化层(Pad Oxide)102和衬垫氮化层(Pad SiN)103，由衬垫氧化层102和衬垫氮化层103叠加形成硬质掩模层。在半导体集成电路制造领域中，半导体衬底通常为由晶体结构的半导体材料组成的圆片组成，故也称晶圆(wafer)。
步骤二、如图1C所示，光刻定义出浅沟槽104的形成区域，之后依次对衬垫氮化层103和衬垫氧化层102进行刻蚀形成浅沟槽104的开口，之后以衬垫氮化层103和衬垫氧化层102为掩膜对底部的半导体衬底101进行刻蚀形成浅沟槽104。浅沟槽104的宽度相同或不同，图1B中显示了两种宽度的浅沟槽104，其中较宽的浅沟槽104单独用于标记104a标示。图1B中显示了浅沟槽104的宽度为d1，而浅沟槽104a的宽度为d2，d2大于d1。
由于浅沟槽的宽度不同，不同宽度的浅沟槽的刻蚀工艺中的刻蚀负载(loading)也不同，宽度较宽的浅沟槽104a区域的刻蚀速率会较大，使得形成的各浅沟槽的深度不一致，浅沟槽104a对应的深度会更大；浅沟槽的深度不一致也即深度loading不好。
步骤三、如图1D所示，形成浅沟槽绝缘层105，浅沟槽绝缘层105会将各浅沟槽104完全填充，并会延伸到各浅沟槽104的外部。由图1D所示可知，浅沟槽绝缘层105的顶部表面的平坦性较差，具有较大的高低起伏，如虚线圈201所示区域的起伏最大，该区域201对应于较宽的浅沟槽104a的顶部。浅沟槽绝缘层105的顶部表面的平坦性较差也即覆盖层(overburden)loading不好。
步骤四、如图1E所示，采用化学机械研磨(CMP)工艺对浅沟槽绝缘层105进行平坦化，平坦化后各浅沟槽104外部的浅沟槽绝缘层105都被去除，各浅沟槽104内部的浅沟槽绝缘层105研磨到和浅沟槽104的表面相平。实际工艺中，由于overburden loading不好，使得各位置的研磨效果并不一致，会影响CMP后的图案的一致性即图案loading较差。图1E的虚线圈202所示可知，在宽度较大的浅沟槽104a的区域中的浅沟槽绝缘层105会形成一个碟状缺陷(dishing defect)。
由上可知，现有方法中，浅沟槽绝缘层105一般多是利用微影蚀刻先制造出浅沟槽104后，再进行绝缘材料即浅沟槽绝缘层105的填充。通常浅沟槽104的深度多在以上，这使得蚀刻后大小线宽即不同宽度的浅沟槽104对应的深度loading表现不好；进一步接着绝缘材料105填充后的表面形成的overburden loading也不好，最后影响化学机械研磨的图案loading。市面上常见的绝缘材料通常为二氧化硅，而该材料的研磨液特性容易有较差的局部形貌而容易造成较差的碟状缺陷。在上述三种loading不好以及碟状缺陷的请况下，晶圆之间的浅沟槽绝缘结构的台阶高度(STI step height wafer to wafer)的控制也会比较差，必需利用分批先进过程控制(auto-process control，APC)作业，此举费时造成机台生产效率差。
发明内容
本发明所要解决的技术问题是提供一种浅沟槽绝缘结构的制造方法，能使浅沟槽绝缘结构顶部的碟状缺陷降低或消除，提高整个衬底表面的平坦化效果。
为解决上述技术问题，本发明提供的浅沟槽绝缘结构的制造方法包括如下步骤：
步骤一、在一半导体衬底上形成硬质掩模层，采用光刻刻蚀工艺在所述半导体衬底上形成浅沟槽。
步骤二、形成第一绝缘层，所述第一绝缘层形成于所述浅沟槽的底部表面和侧面并延伸到所述浅沟槽外的所述硬质掩模层的表面。
步骤三、形成第二绝缘层，所述第二绝缘层将形成有所述第一绝缘层的所述浅沟槽完全填充并延伸到所述浅沟槽外的所述第一绝缘层的表面，所述第二绝缘层的顶部表面不平整且在所述浅沟槽顶部的表面高度低于所述浅沟槽外部的表面高度。
步骤四、以所述硬质掩模层为停止层对所述第二绝缘层和所述第一绝缘层进行化学机械研磨(CMP)并形成由填充于所述浅沟槽中的所述第一绝缘层和所述第二绝缘层叠加而成的浅沟槽绝缘结构，由所述浅沟槽绝缘结构隔离出有源区；所述第一绝缘层的材质选用在进行化学机械研磨时的研磨速率大于所述第二绝缘层的材质，当研磨到所述第一绝缘层的表面时，所述浅沟槽区域外开始对所述第一绝缘层进行研磨而所述浅沟槽区域依然保持对所述第二绝缘层进行研磨，使所述浅沟槽区域外的研磨速率大于所述浅沟槽区域内的研磨速率，从而使所述浅沟槽绝缘结构顶部的碟状缺陷降低或消除。
进一步的改进是，步骤一中所述半导体衬底为硅衬底。
进一步的改进是，所述硬质掩模层包括第三氮化层。
进一步的改进是，所述硬质掩模层还包括第四氧化层，所述第四氧化层位于所述半导体衬底和所述第三氮化层之间，步骤四的化学机械研磨以所述第三氮化层为停止层。
进一步的改进是，步骤一中形成所述浅沟槽的分步骤包括：
光刻定义出浅沟槽的形成区域。
进行所述硬质掩模层的刻蚀将所述浅沟槽的形成区域的所述硬质掩模层打开。
以所述硬质掩模层为掩膜对所述半导体衬底进行刻蚀形成所述浅沟槽。
进一步的改进是，所述浅沟槽的深度为以上。
进一步的改进是，所述第二绝缘层的材料为氧化层。
进一步的改进是，所述第二绝缘层采用HDPCVD工艺沉积形成。
进一步的改进是，所述第一绝缘层的材料为氧化层且所述第一绝缘层的氧化层的材质比所述第二绝缘层更柔软，使所述第一绝缘层的化学机械研磨的速率大于所述第二绝缘层的化学机械研磨的速率。
进一步的改进是，所述第一绝缘层采用CVD工艺沉积形成。
进一步的改进是，步骤一形成的所述浅沟槽的数量为一个以上且所述浅沟槽所隔离的区域为所述有源区，所述有源区的数量为一个以上。
进一步的改进是，各所述浅沟槽的宽度相同或不同。
本发明根据浅沟槽的绝缘层填充后在浅沟槽顶部的绝缘层表面的高度会低于浅沟槽外的绝缘层表面高度的特点，对浅沟槽填充的绝缘层进行了特殊的设置，主要是在形成填充浅沟槽的主体结构即第二绝缘层之前填充一层第一绝缘层，第一绝缘层要求具有比第二绝缘层更快的CMP速率，这样，当CMP工艺作用到第一绝缘层上时，CMP在浅沟槽外将会对第一绝缘层研磨，而在浅沟槽区域依然对第二绝缘层研磨，这样会加快浅沟槽外的绝缘层的研磨速率并提高整个CMP的速率，也即CMP会更快的到达由硬质掩模层组成的停止层，这样就会相对减少对浅沟槽区域的第二绝缘层的研磨，使得浅沟槽区域的第二绝缘层的厚度得到保持，也即本发明能实现对浅沟槽区域内外的绝缘层的研磨速率进行调整，这种研磨速率对绝缘层的去除的厚度正好和绝缘层的表面的高度在浅沟槽的区域内部的不平整性相反，最后能提高整个衬底表面的平坦化效果，也能够使浅沟槽绝缘结构顶部的碟状缺陷降低或消除；另外，由于第一绝缘层的研磨速率更快，故本发明还能减少整个CMP的时间，提高CMP效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有浅沟槽绝缘结构的制造方法的各步骤中的器件结构图；
图2是本发明实施例浅沟槽绝缘结构的制造方法的流程图；
图3A-图3F是本发明实施例方法各步骤中的器件结构图。
具体实施方式
如图2所示，是本发明实施例浅沟槽绝缘结构7的制造方法的流程图；如图3A至图3F所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例浅沟槽绝缘结构7的制造方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底1。本发明实施例中，所述半导体衬底1为硅衬底。
如图3B所示，在所述半导体衬底1上形成硬质掩模层。
本发明实施例中，所述硬质掩模层由第四氧化层2和第三氮化层3叠加而成。后续步骤四的化学机械研磨以所述第三氮化层3为停止层。
如图3C所示，采用光刻刻蚀工艺在所述半导体衬底1上形成浅沟槽4。
较佳为，形成所述浅沟槽4的分步骤包括：
光刻定义出浅沟槽4的形成区域。
进行所述硬质掩模层的刻蚀将所述浅沟槽4的形成区域的所述硬质掩模层打开。
以所述硬质掩模层为掩膜对所述半导体衬底1进行刻蚀形成所述浅沟槽4。
所述浅沟槽4的深度为以上。
所述浅沟槽4的数量为一个以上且所述浅沟槽4所隔离的区域为所述有源区，所述有源区的数量为一个以上。各所述浅沟槽4的宽度相同或不同。图3C中显示了两种不同宽度的所述浅沟槽4，其中较宽的所述浅沟槽单独用标记4a标出。
步骤二、如图3D所示，形成第一绝缘层5，所述第一绝缘层5形成于所述浅沟槽4的底部表面和侧面并延伸到所述浅沟槽4外的所述硬质掩模层的表面。
步骤三、如图3E所示，形成第二绝缘层6，所述第二绝缘层6将形成有所述第一绝缘层5的所述浅沟槽4完全填充并延伸到所述浅沟槽4外的所述第一绝缘层5的表面，所述第二绝缘层6的顶部表面不平整且在所述浅沟槽4顶部的表面高度低于所述浅沟槽4外部的表面高度。
本发明实施例中，所述第二绝缘层6的材料为氧化层。
所述第一绝缘层5的材料为氧化层且所述第一绝缘层5的氧化层的材质比所述第二绝缘层6更柔软，使所述第一绝缘层5的化学机械研磨的速率大于所述第二绝缘层6的化学机械研磨的速率。步骤二中所述第一绝缘层5采用CVD工艺沉积形成。
从图3E可以看出，最后形成的所述第二绝缘层6的表面的高度并不平整，其中位于所述浅沟槽4的顶部的所述第二绝缘层6的高度较低，图3E中特别示意出了较宽的所述浅沟槽4a处的所述第二绝缘层6的高度差h1。
步骤四、如图3F所示，以所述硬质掩模层为停止层对所述第二绝缘层6和所述第一绝缘层5进行化学机械研磨(CMP)并形成由填充于所述浅沟槽4中的所述第一绝缘层5和所述第二绝缘层6叠加而成的浅沟槽绝缘结构7，由所述浅沟槽绝缘结构7隔离出有源区。
所述第一绝缘层5的材质选用在进行化学机械研磨时的研磨速率大于所述第二绝缘层6的材质，当研磨到所述第一绝缘层5的表面时，所述浅沟槽4区域外开始对所述第一绝缘层5进行研磨而所述浅沟槽4区域依然保持对所述第二绝缘层6进行研磨，使所述浅沟槽4区域外的研磨速率大于所述浅沟槽4区域内的研磨速率，从而使所述浅沟槽绝缘结构7顶部的碟状缺陷降低或消除。由图3E所示可知，在所述第一绝缘层5的顶部表面到底部表面的高度h2的范围内，在所述浅沟槽4的区域外由于具有所述第一绝缘层5而会有较快的研磨速率，这样能够使得所述浅沟槽4的区域内的所述第二绝缘层6的研磨的时间变短以及研磨的高度变小，CMP对应浅沟槽内外的绝缘层的高度的变化正好和研磨开始前所述第二绝缘层6的顶部表面的高度差相反，最后能使得整个半导体衬底1的表面更平坦；由于所述浅沟槽4的顶部的所述第二绝缘层6被去除的厚度更小，所以能消除或减少所述浅沟槽绝缘结构7顶部的碟状缺陷。
本发明实施例根据浅沟槽4的绝缘层填充后在浅沟槽4顶部的绝缘层表面的高度会低于浅沟槽4外的绝缘层表面高度的特点，对浅沟槽4填充的绝缘层进行了特殊的设置，主要是在形成填充浅沟槽4的主体结构即第二绝缘层6之前填充一层第一绝缘层5，第一绝缘层5要求具有比第二绝缘层6更快的CMP速率，这样，当CMP工艺作用到第一绝缘层5上时，CMP在浅沟槽4外将会对第一绝缘层5研磨，而在浅沟槽4区域依然对第二绝缘层6研磨，这样会加快浅沟槽4外的绝缘层的研磨速率并提高整个CMP的速率，也即CMP会更快的到达由硬质掩模层组成的停止层，这样就会相对减少对浅沟槽4区域的第二绝缘层6的研磨，使得浅沟槽4区域的第二绝缘层6的厚度得到保持，也即本发明实施例能实现对浅沟槽4区域内外的绝缘层的研磨速率进行调整，这种研磨速率对绝缘层的去除的厚度正好和绝缘层的表面的高度在浅沟槽4的区域内部的不平整性相反，最后能提高整个衬底表面的平坦化效果，也能够使浅沟槽绝缘结构7顶部的碟状缺陷降低或消除；另外，由于第一绝缘层5的研磨速率更快，故本发明实施例还能减少整个CMP的时间，提高CMP效率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种浅沟槽绝缘结构的制造方法，其特征在于，包括如下步骤：
步骤一、在一半导体衬底上形成硬质掩模层，采用光刻刻蚀工艺在所述半导体衬底上形成浅沟槽；
步骤二、形成第一绝缘层，所述第一绝缘层形成于所述浅沟槽的底部表面和侧面并延伸到所述浅沟槽外的所述硬质掩模层的表面；
步骤三、形成第二绝缘层，所述第二绝缘层将形成有所述第一绝缘层的所述浅沟槽完全填充并延伸到所述浅沟槽外的所述第一绝缘层的表面，所述第二绝缘层的顶部表面不平整且在所述浅沟槽顶部的表面高度低于所述浅沟槽外部的表面高度；
步骤四、以所述硬质掩模层为停止层对所述第二绝缘层和所述第一绝缘层进行化学机械研磨并形成由填充于所述浅沟槽中的所述第一绝缘层和所述第二绝缘层叠加而成的浅沟槽绝缘结构，由所述浅沟槽绝缘结构隔离出有源区；所述第一绝缘层的材质选用在进行化学机械研磨时的研磨速率大于所述第二绝缘层的材质，当研磨到所述第一绝缘层的表面时，所述浅沟槽区域外开始对所述第一绝缘层进行研磨而所述浅沟槽区域依然保持对所述第二绝缘层进行研磨，使所述浅沟槽区域外的研磨速率大于所述浅沟槽区域内的研磨速率，从而使所述浅沟槽绝缘结构顶部的碟状缺陷降低或消除。
2.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤一中所述半导体衬底为硅衬底。
3.如权利要求2所述的浅沟槽绝缘结构的制造方法，其特征在于：所述硬质掩模层包括第三氮化层。
4.如权利要求3所述的浅沟槽绝缘结构的制造方法，其特征在于：所述硬质掩模层还包括第四氧化层，所述第四氧化层位于所述半导体衬底和所述第三氮化层之间，步骤四的化学机械研磨以所述第三氮化层为停止层。
5.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤一中形成所述浅沟槽的分步骤包括：
光刻定义出浅沟槽的形成区域；
进行所述硬质掩模层的刻蚀将所述浅沟槽的形成区域的所述硬质掩模层打开；
以所述硬质掩模层为掩膜对所述半导体衬底进行刻蚀形成所述浅沟槽。
6.如权利要求1或5所述的浅沟槽绝缘结构的制造方法，其特征在于：所述浅沟槽的深度为以上。
7.如权利要求1或2所述的浅沟槽绝缘结构的制造方法，其特征在于：所述第二绝缘层的材料为氧化层。
8.如权利要求7所述的浅沟槽绝缘结构的制造方法，其特征在于：所述第二绝缘层采用HDPCVD工艺沉积形成。
9.如权利要求7所述的浅沟槽绝缘结构的制造方法，其特征在于：所述第一绝缘层的材料为氧化层且所述第一绝缘层的氧化层的材质比所述第二绝缘层更柔软，使所述第一绝缘层的化学机械研磨的速率大于所述第二绝缘层的化学机械研磨的速率。
10.如权利要求9所述的浅沟槽绝缘结构的制造方法，其特征在于：所述第一绝缘层采用CVD工艺沉积形成。
11.如权利要求1所述的浅沟槽绝缘结构的制造方法，其特征在于：步骤一形成的所述浅沟槽的数量为一个以上且所述浅沟槽所隔离的区域为所述有源区，所述有源区的数量为一个以上。
12.如权利要求11所述的浅沟槽绝缘结构的制造方法，其特征在于：各所述浅沟槽的宽度相同或不同。
CN201810207637.6A 2018-03-14 2018-03-14 浅沟槽绝缘结构的制造方法 Active CN108520863B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810207637.6A CN108520863B (zh) 2018-03-14 2018-03-14 浅沟槽绝缘结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810207637.6A CN108520863B (zh) 2018-03-14 2018-03-14 浅沟槽绝缘结构的制造方法

Publications (2)

Publication Number Publication Date
CN108520863A true CN108520863A (zh) 2018-09-11
CN108520863B CN108520863B (zh) 2021-01-29

Family

ID=63433171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810207637.6A Active CN108520863B (zh) 2018-03-14 2018-03-14 浅沟槽绝缘结构的制造方法

Country Status (1)

Country Link
CN (1) CN108520863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230088377A1 (en) * 2021-01-29 2023-03-23 Changxin Memory Technologies, Inc. Semiconductor Device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261923B1 (en) * 1999-01-04 2001-07-17 Vanguard International Semiconductor Corporation Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP
CN1901191A (zh) * 2005-07-21 2007-01-24 台湾积体电路制造股份有限公司 浅沟槽隔离物及其制造方法
CN103377912A (zh) * 2012-04-23 2013-10-30 中国科学院微电子研究所 浅沟槽隔离化学机械平坦化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261923B1 (en) * 1999-01-04 2001-07-17 Vanguard International Semiconductor Corporation Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP
CN1901191A (zh) * 2005-07-21 2007-01-24 台湾积体电路制造股份有限公司 浅沟槽隔离物及其制造方法
CN103377912A (zh) * 2012-04-23 2013-10-30 中国科学院微电子研究所 浅沟槽隔离化学机械平坦化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230088377A1 (en) * 2021-01-29 2023-03-23 Changxin Memory Technologies, Inc. Semiconductor Device
US12040220B2 (en) * 2021-01-29 2024-07-16 Changxin Memory Technologies, Inc. Semiconductor device

Also Published As

Publication number Publication date
CN108520863B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
EP0825645A1 (en) Gapfill and planarization process for shallow trench isolation
US11069559B1 (en) Semiconductor structure and method of forming same
CN107017161B (zh) 一种减小sti-cmp过程中碟型凹陷的方法
US20040126986A1 (en) Improved deep isolation trenches
US6358801B1 (en) Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
US20070264827A1 (en) Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing
CN107845636A (zh) 一种Flash晶圆的制作方法
JP2003507887A (ja) 集積回路分離構造の製造
US20080277767A1 (en) Semiconductor device including a planarized surface and method thereof
US20060145268A1 (en) Semiconductor device and method for fabricating the same
US8207065B2 (en) Method for forming a shallow trench isolation
US7087528B2 (en) Chemical-mechanical polishing (CMP) process for shallow trench isolation
CN110148579A (zh) 浅沟槽隔离层的制造方法
WO2000002235A1 (en) Method of planarizing integrated circuits
CN108520863A (zh) 浅沟槽绝缘结构的制造方法
CN101425476A (zh) 浅沟槽制备方法
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
US9209040B2 (en) Amorphorus silicon insertion for STI-CMP planarity improvement
US6190999B1 (en) Method for fabricating a shallow trench isolation structure
CN115274428A (zh) 多晶硅cmp负载的改善方法
US6133114A (en) Method for fabricating a shallow trench isolation
TW396516B (en) Process and pattern for shallow trench isolation
US7071075B2 (en) STI forming method for improving STI step uniformity
US6645825B1 (en) Planarization of shallow trench isolation (STI)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant