CN103377912A - 浅沟槽隔离化学机械平坦化方法 - Google Patents
浅沟槽隔离化学机械平坦化方法 Download PDFInfo
- Publication number
- CN103377912A CN103377912A CN2012101220372A CN201210122037A CN103377912A CN 103377912 A CN103377912 A CN 103377912A CN 2012101220372 A CN2012101220372 A CN 2012101220372A CN 201210122037 A CN201210122037 A CN 201210122037A CN 103377912 A CN103377912 A CN 103377912A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- shallow trench
- layer
- mask layer
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000002955 isolation Methods 0.000 title claims abstract description 16
- 239000000126 substance Substances 0.000 title abstract description 4
- 239000010410 layer Substances 0.000 claims abstract description 70
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 27
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000008021 deposition Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- -1 halogen acids Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种浅沟槽隔离化学机械平坦化方法,包括:在衬底上形成硬掩膜层;光刻/刻蚀硬掩膜层形成硬掩膜图形;以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽;在硬掩膜层上以及浅沟槽内沉积绝缘层,其中不同区域内的绝缘层顶部存在高度差;在绝缘层上形成共形的保护层;化学机械平坦化绝缘层以及保护层,直至露出硬掩膜层。依照本发明的浅沟槽隔离化学机械平坦化方法,通过在氧化物顶部额外施加的保护层,防止了浅沟槽区域内处于谷部的氧化物被过度移除,从而有效地提高了台阶高度的均匀性。
Description
技术领域
本发明涉及一种半导体器件制造方法,特别是涉及一种能改善台阶高度均匀性的浅沟槽隔离化学机械平坦化方法。
背景技术
随着电路集成度大幅提升,集成电路中各个器件之间的间距逐步减小,使得寄生效应、电磁干扰等等极大阻碍了器件性能的提高。先前的大尺寸工艺中,相邻器件之间采用局部场氧化层来提供隔离绝缘。然而器件尺寸缩减之后,氧化层绝缘性能下降,并且难以提供精确的图形。而从0.25μm技术节点引入浅沟槽隔离(STI)技术以来,使得器件高密度隔离成为可能。并且随技术节点不断缩小,为提高器件密度和隔离效果,浅沟槽本身的纵深此(aspect ratio,简称AR)随之不断增加。
高密度等离子体化学气相沉积(HDP-CVD)是当前填充浅沟槽的主流技术。对应的STI制造方法通常是先在硅衬底上形成氧化层和氮化层叠层构成的硬掩膜层,然后光刻/刻蚀硬掩膜层形成硬掩膜图形,以硬掩膜图形为掩膜继续刻蚀衬底形成浅沟槽,然后采用上述HDPCVD在浅沟槽中沉积氧化物,例如氧化硅。该技术通过边淀积边刻蚀的循环工艺,克服了沟槽顶部可能存在的封口难题,完成对大AR沟槽结构的填充。
然而,随浅沟槽纵深此的不断增大,在HDP-CVD后,浅沟槽隔离区内与非浅沟槽隔离区(激活区或有源区)上方的氧化硅厚度落差变得越来越大,这为下一步浅沟槽隔离化学机械平坦化(STI CMP)工艺对晶圆芯片内部均匀性的控制提出了很大挑战。由于存在大的氧化硅厚度落差(例如为),在STI CMP工艺中,CMP磨料不仅会抛光、磨除顶部或峰部的氧化物,同时也会除去底部或谷部的氧化物,使得这种厚度落差无法直接通过CMP工艺消除,并会一直遗传到CMP工艺结束。这就造成浅沟槽内部分氧化硅磨掉,形成凹陷(dishing)缺陷,使得器件电学性能下降,甚至良率的降低。
总而言之,当前的STI制作方法中,较大的氧化硅厚度差使得CMP均匀性降低,造成器件缺陷。
发明内容
本发明目的在于克服上述缺陷,提高STI CMP的均匀性。
为此,本发明提供了一种浅沟槽隔离化学机械平坦化方法,包括:在衬底上形成硬掩膜层;光刻/刻蚀硬掩膜层形成硬掩膜图形;以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽;在硬掩膜层上以及浅沟槽内沉积绝缘层,其中不同区域内的绝缘层顶部存在高度差;在绝缘层上形成共形的保护层;化学机械平坦化绝缘层以及保护层,直至露出硬掩膜层。
其中,硬掩膜层包括第一硬掩膜层和第二硬掩膜层。其中,第一硬掩膜层包括氧化物,第二硬掩膜层包括氮化物、氮氧化物。其中,第二硬掩膜层用作化学机械平坦化的停止层。
其中,绝缘层包括氧化物、氮氧化物。
其中,沉积绝缘层的方法包括LPCVD、PECVD、HDPCVD。
其中,保护层包括氮化物。其中,形成保护层的方法包括,以LPCVD、PECVD、HDPCVD工艺在绝缘层上沉积氮化物。其中,形成保护层的方法包括,对绝缘层表面执行氮化、氮注入的表面处理工艺形成氮化物。
依照本发明的浅沟槽隔离化学机械平坦化方法,通过在氧化物顶部额外施加的保护层,防止了浅沟槽区域内处于谷部的氧化物被过度移除,从而有效地提高了台阶高度的均匀性。
本发明所述目的,以及在此未列出的其他目的,在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中,具体特征限定在其从属权利要求中。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1显示了依照本发明方法的工艺步骤剖面图,其中在衬底上形成硬掩膜层;
图2显示了依照本发明方法的工艺步骤剖面图,其中光刻/刻蚀硬掩膜层并且继续刻蚀衬底形成浅沟槽;
图3显示了依照本发明方法的工艺步骤剖面图,其中在硬掩膜层上以及浅沟槽内沉积绝缘层;
图4显示了依照本发明方法的工艺步骤剖面图,其中在绝缘层上形成保护层;
图5显示了依照本发明方法的工艺步骤剖面图,其中化学机械平坦化保护层以及绝缘层,浅沟槽区域的绝缘层的凹部受到保护;以及
图6显示了依照本发明方法的工艺步骤剖面图,其中化学机械平坦化保护层以及绝缘层直至露出硬掩膜层。
附图标记
1衬底
2第一硬掩膜层
3第二硬掩膜层
4浅沟槽
5绝缘层
6保护层
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能改善台阶高度均匀性的浅沟槽隔离化学机械平坦化方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
首先,参照图1,在衬底上形成硬掩膜层。提供衬底1,例如是由体硅、绝缘体上硅(SOI)、体锗、绝缘体上锗(GeOl)、锗硅(GeSi)、砷化镓(GaAs)、氮化镓(GaN)、锑化铟(InSb)等常用半导体材料构成的晶片,或者是在这些晶片顶部键合、沉积有另外的半导体材料层。以LPCVD、PECVD等常规方法在衬底1上沉积形成硬掩膜层,硬掩膜层可以是单层也可以是多层。优选地,硬掩膜层为至少包括较薄的第一硬掩膜层2和较厚的第二硬掩模层3的层叠结构:第一硬掩膜层2例如包括氧化物特别是氧化硅(SiO2),这种垫氧化层可以改善衬底与硬掩膜层的界面缺陷;第二硬掩膜层3例如包括氮化物或氮氧化物,例如SiNx、Si3N4、SiOyNz等等,其中x、y、z依照材料绝缘和化学性能需要而合理调整并不限于整数,例如x为1~2,y+z为1~2。
其次,参照图2,光刻/刻蚀硬掩膜层形成硬掩膜图形,并以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽。在硬掩膜层(2)上旋涂光刻胶(未示出),曝光、显影之后形成光刻胶掩膜图形(未示出),然后以光刻胶掩膜图形为掩膜,刻蚀硬掩膜层形成硬掩膜图形。刻蚀方法可以是湿法刻蚀,例如使用氢卤酸(HF、HCl等)与强氧化剂(H2O2、H2SO4、H3PO4等等)分别或混合刻蚀上述硬掩膜叠层;也可以是干法刻蚀,例如含氟气体(包括CxHyFz、SF6、NF3)的等离子体干法刻蚀,刻蚀气体中可以加入Ar等惰性气体,还可以加入含O、Cl、Br的气体以提高刻蚀速率选择此。出于提高刻蚀精度的考虑,优选干法刻蚀。之后,采用类似于上述方法刻蚀衬底1,在衬底1未被硬掩膜图形覆盖的区域中形成浅沟槽4,浅沟槽4的深度小于衬底1的厚度。特别地,湿法刻蚀硅衬底1时可以采用TMAH,以减小环境污染、提高刻蚀效率。
然后,参照图3,在硬掩膜层上以及浅沟槽内沉积绝缘层。绝缘层5包括氧化物、氮氧化物,并优选SiO2。沉积方法可以是LPCVD、PECVD、HDPCVD等等,并优选HDPCVD。如图所示,由于浅沟槽4的纵深此较大(例如大于等于5),沉积的绝缘层填充完浅沟槽4的同时会在非浅沟槽区域上形成尖峰或突起并相应的在浅沟槽区域形成深谷或凹陷,相对高度例如为这种非均匀性将影响后续CMP的平整度。
随后,参照图4,在绝缘层上形成共形的保护层。可以LPCVD、PECVD等常规方法,在绝缘层5上沉积共形的保护层6。保护层6包括氮化物(氮化硅)、氮氧化物(氮氧化硅),并优选Si3N4。此外,还可以通过对绝缘层5执行表面处理来形成超薄的保护层6,表面处理工艺例如氮化、氮注入或其他离子注入等等,只要可以使得绝缘层5顶部形成刻蚀选择此高或者材料性质不同的保护层6,换言之,只要使得保护层6对于稍后的CMP速度小于绝缘层5的速度即可。
最后,参照图5以及图6,化学机械平坦化绝缘层以及保护层,直至露出硬掩膜层。采用旋转的抛光垫在研磨液作用下平坦化保护层6以及绝缘层5,直至露出作为CMP停止层的硬掩膜层(特别是第二硬掩膜层3)。CMP可采用硬抛光垫或者软抛光垫,例如0.08英寸厚的Rodel IC1000与0.05英寸厚的SUBA IV衬垫叠加,研磨盘转速约为25~90r/min,压力在3~8psi。CMP的研磨液可以是SiO2基研磨液,也可以是CeO2基研磨液,研磨液流量约为50~125mL/min,其中可加入KOH以软化氧化硅。其中,如图5所示,在研磨过程中,由于保护层6的研磨速度小于绝缘层5的研磨速度,在非浅沟槽区域上尖峰或突起被完全研磨去除时,浅沟槽区域内的谷部或凹陷受到保护层6的保护而没有完全研磨去除。因此,在后续进一步CMP时,谷部或凹陷处的绝缘层5会一直等待保护层6完全研磨去除,使得浅沟槽区域和非浅沟槽区域的绝缘层5最终同步平坦化,得到的最终结构消除了“凹陷”(dishing)现象,如图6所示,有效提高了台阶高度均匀性。
之后,可以采用传统工艺继续后期制造。以M OS器件制造为例,可以包括沉积栅绝缘层、沉积栅极(伪栅极)堆叠、注入形成轻掺杂源漏区、沉积并刻蚀形成侧墙、注入形成重掺杂源漏区、沉积层间绝缘层、刻蚀层间绝缘层形成源漏接触开孔、在开孔内沉积金属形成源漏接触等。
依照本发明的浅沟槽隔离化学机械平坦化方法,通过在氧化物顶部额外施加的保护层,防止了浅沟槽区域内处于谷部的氧化物被过度移除,从而有效地提高了台阶高度的均匀性。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (9)
1.一种浅沟槽隔离化学机械平坦化方法,包括:
在衬底上形成硬掩膜层;
光刻/刻蚀硬掩膜层形成硬掩膜图形;
以硬掩膜图形为掩膜刻蚀衬底形成浅沟槽;
在硬掩膜层上以及浅沟槽内沉积绝缘层,其中不同区域内的绝缘层顶部存在高度差;
在绝缘层上形成共形的保护层;
化学机械平坦化绝缘层以及保护层,直至露出硬掩膜层。
2.根据权利要求1所述的方法,其中,硬掩膜层包括第一硬掩膜层和第二硬掩膜层。
3.根据权利要求2所述的方法,其中,第一硬掩膜层包括氧化物,第二硬掩膜层包括氮化物、氮氧化物。
4.根据权利要求2所述的方法,其中,第二硬掩膜层用作化学机械平坦化的停止层。
5.根据权利要求1所述的方法,其中,绝缘层包括氧化物、氮氧化物。
6.根据权利要求1所述的方法,其中,沉积绝缘层的方法包括LPCVD、PECVD、HDPCVD。
7.根据权利要求1所述的方法,其中,保护层包括氮化物。
8.根据权利要求7所述的方法,其中,形成保护层的方法包括,以LPCVD、PECVD、HDPCVD工艺在绝缘层上沉积氮化物。
9.根据权利要求7所述的方法,其中,形成保护层的方法包括,对绝缘层表面执行氮化、氮注入的表面处理工艺形成氮化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210122037.2A CN103377912B (zh) | 2012-04-23 | 2012-04-23 | 浅沟槽隔离化学机械平坦化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210122037.2A CN103377912B (zh) | 2012-04-23 | 2012-04-23 | 浅沟槽隔离化学机械平坦化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103377912A true CN103377912A (zh) | 2013-10-30 |
CN103377912B CN103377912B (zh) | 2016-08-17 |
Family
ID=49462860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210122037.2A Active CN103377912B (zh) | 2012-04-23 | 2012-04-23 | 浅沟槽隔离化学机械平坦化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377912B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752362A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器的形成方法 |
CN104851834A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
CN105225950A (zh) * | 2014-05-29 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法、mos晶体管的形成方法 |
CN105336610A (zh) * | 2014-06-13 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105789131A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN108520863A (zh) * | 2018-03-14 | 2018-09-11 | 上海华力集成电路制造有限公司 | 浅沟槽绝缘结构的制造方法 |
CN110656369A (zh) * | 2018-06-28 | 2020-01-07 | 北京铂阳顶荣光伏科技有限公司 | 不锈钢衬底的电化学抛光方法和太阳能薄膜电池 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101019232A (zh) * | 2004-09-15 | 2007-08-15 | 皇家飞利浦电子股份有限公司 | 具有优化的浅沟槽隔离的sonos存储器件 |
CN101106085A (zh) * | 2006-07-11 | 2008-01-16 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
CN101136354A (zh) * | 2006-08-29 | 2008-03-05 | 上海华虹Nec电子有限公司 | 一种超大规模集成电路隔离工艺的方法 |
US20110008967A1 (en) * | 2008-03-06 | 2011-01-13 | Lg Chem, Ltd. | Cmp slurry and a polishing method using the same |
-
2012
- 2012-04-23 CN CN201210122037.2A patent/CN103377912B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101019232A (zh) * | 2004-09-15 | 2007-08-15 | 皇家飞利浦电子股份有限公司 | 具有优化的浅沟槽隔离的sonos存储器件 |
CN101106085A (zh) * | 2006-07-11 | 2008-01-16 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
CN101136354A (zh) * | 2006-08-29 | 2008-03-05 | 上海华虹Nec电子有限公司 | 一种超大规模集成电路隔离工艺的方法 |
US20110008967A1 (en) * | 2008-03-06 | 2011-01-13 | Lg Chem, Ltd. | Cmp slurry and a polishing method using the same |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104752362A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 存储器的形成方法 |
CN104752362B (zh) * | 2013-12-31 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 存储器的形成方法 |
CN104851834A (zh) * | 2014-02-18 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
CN104851834B (zh) * | 2014-02-18 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
CN105225950A (zh) * | 2014-05-29 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法、mos晶体管的形成方法 |
CN105225950B (zh) * | 2014-05-29 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法、mos晶体管的形成方法 |
CN105336610A (zh) * | 2014-06-13 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN105789131A (zh) * | 2014-12-25 | 2016-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN108520863A (zh) * | 2018-03-14 | 2018-09-11 | 上海华力集成电路制造有限公司 | 浅沟槽绝缘结构的制造方法 |
CN108520863B (zh) * | 2018-03-14 | 2021-01-29 | 上海华力集成电路制造有限公司 | 浅沟槽绝缘结构的制造方法 |
CN110656369A (zh) * | 2018-06-28 | 2020-01-07 | 北京铂阳顶荣光伏科技有限公司 | 不锈钢衬底的电化学抛光方法和太阳能薄膜电池 |
Also Published As
Publication number | Publication date |
---|---|
CN103377912B (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103377912A (zh) | 浅沟槽隔离化学机械平坦化方法 | |
US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
US20140273480A1 (en) | Method for producing a substrate provided with edge protection | |
US6713385B1 (en) | Implanting ions in shallow trench isolation structures | |
KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
US20050215017A1 (en) | Method for reducing a short channel effect for NMOS devices in SOI circuits | |
KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
CN104078346A (zh) | 半导体器件的平坦化方法 | |
US9209040B2 (en) | Amorphorus silicon insertion for STI-CMP planarity improvement | |
US6001708A (en) | Method for fabricating a shallow trench isolation structure using chemical-mechanical polishing | |
CN102437047A (zh) | 一种sti结构cmp方法以及sti结构制作方法 | |
US6265325B1 (en) | Method for fabricating dual gate dielectric layers | |
US7968418B1 (en) | Apparatus and method for isolating integrated circuit components using deep trench isolation and shallow trench isolation | |
CN102386084B (zh) | 平坦化晶圆表面的方法 | |
US6380047B1 (en) | Shallow trench isolation formation with two source/drain masks and simplified planarization mask | |
KR20120090544A (ko) | 반도체 소자 및 그 제조 방법 | |
US7148117B2 (en) | Methods for forming shallow trench isolation structures in semiconductor devices | |
US7981802B2 (en) | Method for manufacturing shallow trench isolation layer of semiconductor device | |
TWI763716B (zh) | 隔離結構的製造方法 | |
KR100342865B1 (ko) | 소자분리막 평탄화 방법 | |
KR100455726B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20020050762A (ko) | 반도체장치의 소자격리방법 | |
JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス | |
US20090170278A1 (en) | Method for fabricating semiconductor device | |
KR100580042B1 (ko) | 화학기계적 연마 공정시 디싱방지 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |