KR100455726B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100455726B1 KR100455726B1 KR10-2002-0016351A KR20020016351A KR100455726B1 KR 100455726 B1 KR100455726 B1 KR 100455726B1 KR 20020016351 A KR20020016351 A KR 20020016351A KR 100455726 B1 KR100455726 B1 KR 100455726B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- silicon nitride
- trench
- oxide film
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- 238000004140 cleaning Methods 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 238000005108 dry cleaning Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000002161 passivation Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000003780 keratinization Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 기판의 분리영역에 STI(Shallow Trench Isolation) 공정을 적용하여 소자분리막을 형성할 수 있는 반도체소자의 분리 방법에 관한 것으로서, 반도체기판 상에 소자의 분리영역을 노출시키는 패드 산화막 및 실리콘 질화막을 각각 형성하는 단계와, 실리콘 질화막을 마스크로 하고 기판을 식각하여 분리영역을 노출시키는 트렌치를 형성하는 단계와, 트렌치를 포함한 기판 전면에 열산화막 및 갭필 옥사이드막을 차례로 형성하는 단계와, 실리콘 질화막을 노출시키도록 갭필 옥사이드막을 평탄화하여 소자분리막을 형성하는 단계와, 소자분리막의 상부에 질화막 특성을 보호막을 형성하는 단계와, 실리콘 질화막을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한것으로, 상세하게는 기판의 분리영역에 STI(Shallow Trench Isolation) 공정을 적용하여 소자분리막을 형성할 수 있는 반도체소자의 분리 방법에 관한 것이다.
일반적으로 실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리 영역을 포함한다. 특히 반도체 장치가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자 분리 영역의 형성은 모든 제조 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진을 좌우하게 되기 때문이다.
일반적으로 반도체 장치의 제조에 널리 이용되는 로코스 소자분리 방법은 공정이 간단하다는 이점이 있지만 256M DRAM급 이상의 고집적화되는 반도체 소자에 있어서는 소자 분리 영역의 폭이 감소함에 따라 버즈비크(Bird' Beak)에 의한 펀 치쓰루(Punch-Through)와 소자 분리막의 두께 감소로 인하여 그 한계점에 이르고 있다.
이에따라, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로 트렌치를 이용한 소자 분리 방법, 예컨대 샬로우 트렌치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.
도 1a 및 도 1c는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다.
먼저, 도 1a를 참조하면, 소자 분리영역(미도시)이 정의된 실리콘 기판(10)상에 실리콘 산화막 및 실리콘 질화막을 차례로 증착하고 나서, 포토리쏘그라피(photolithography) 공정에 의해 상기 실리콘 질화막 및 실리콘 산화막을 차례로 식각하여 버퍼(buffer) 역할을 하는 패드 산화막(12), 산화를 억제하는 실리콘 질화막 패턴(14)을 형성한다. 이 어 실리콘 질화막 패턴(14)을 마스크로 하고 기판의 일부를 식각하여 소의 분리영역을 노출시키는 트렌치(trench)(16)을 형성한다.
그 다음, 상기 트렌치(16)가 형성된 실리콘 기판(10) 상에 건식 세정 및 용액 세정을 실시한다. (미도시)
도 1b를 참조하면, 상기 세정 공정이 완료된 기판 전면에 열산화막(18)을 형성한다. 이때, 상기 패드 산화막(12)과 상기 열산화막(18) 공정은 저온 산화 및 고온 산화를 수행함으로써 트렌치(16) 모서리 부분의 각화현상을 억제한다.
이어, 상기 열산화막(18) 및 실리콘 질화막 패턴(14) 전면을 덮도록 갭필옥사이드막을 형성한 후에, 상기 갭필옥사이드막을 화학적 기계적 연마(Chemical Mechanical Polishing)하여 트렌치(16)를 매립시키는 소자분리막(20)을 형성한다.
도 1c를 참조하면, 상기 결과물로부터 실리콘 질화막 패턴을 제거한다.
도 2는 종래의 반도체 소자의 소자분리막 형성방법에 대한 문제점을 설명하기 위한 단면도이다.
그러나, 종래의 기술에서는 트렌치가 형성된 기판 표면의 디펙트를 회복하기 위한 열산화막 형성 및 제거 공정에서, 트렌치 상단 가장자리 부위가 움푹 패이는모우트(moat) 현상이 발생되고, 이 후의 갭필옥사이드막 증착 공정, 화학적-기계적 연마 공정 및 후속의 세정 공정에서 상기 모우트된 부위(A)의 식각율이 더욱 더 커지게 된다.
또한, 이 후의 게이트 형성용 다결정실리콘층 증착 및 패터닝 공정에서, 상기 다결정실리콘이 상기 모우트된 부위(A)에 잔류되어, 소자영역의 워드라인 사이에 쇼트(short)가 유발되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 트렌치 상단 가장자리 부위가 리세스되는 것을 방지하도록 소자분리막을 형성하는 반도체 소자의 소자분리막 형성방법을 제공하는 데에 그 목적이 있다.
도 1a 및 도 1c는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도.
도 2는 종래의 반도체 소자의 소자분리막 형성방법에 대한 문제점을 설명하기 위한 단면도.
도 3a 내지 도 3e는 본 발명의 반도체 소자의 소자분리막 형성방법의 바람직한 실시예를 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호설명 *
100 : 실리콘 기판 102 : 패드 산화막
104 : 실리콘 질화막 106. 트렌치
110. 열산화막 112. 갭필옥사이드막
113. 소자분리막 114. 질소이온 주입 보호막
130. 질소가스 주입
상기와 같은 목적을 달성하기 위하여, 본 발명의 반도체 소자의 소자분리막 형성방법은 반도체기판 상에 소자의 분리영역을 노출시키는 패드 산화막 및 실리콘 질화막을 각각 형성하는 단계와, 실리콘 질화막을 마스크로 하고 기판을 식각하여 분리영역을 노출시키는 트렌치를 형성하는 단계와, 트렌치를 포함한 기판 전면에 열산화막 및 갭필 옥사이드막을 차례로 형성하는 단계와, 실리콘 질화막을 노출시키도록 갭필 옥사이드막을 평탄화하여 소자분리막을 형성하는 단계와, 소자분리막의 상부에 질소이온주입을 실시하여 보호막을 형성하는 단계와, 실리콘 질화막을 제거하는 단계를 포함한 것을 특징으로 한다.
바람직하게는, 상기 실리콘 질화막은 1000∼5000Å 두께로 형성하고, 상기 트렌치는 2000∼10000Å 두께로 형성하는 것을 포함한다.
상기 트렌치를 형성한 다음, 상기 트렌치를 포함한 기판을 NH3가스를 이용하여 건식 세정처리 또는 HF 및 BOE 중 어느 하나를 이용하여 습식 세정처리하는 단계를 추가하는 것을 포함한다.
바람직하게는, 상기 열산화막은 25∼1000Å 두께로 형성하며, PECVD, HDP, LPCVD 및 SOG 중 어느 하나를 이용하여 형성하는 것을 포함한다.
이하, 첨부한 도면을 참조하여 반도체 소자의 소자분리막 형성방법에 대한 바람직한 실시예를 상세히 설명한다.
도 3a 내지 도 3e는 본 발명의 소자분리막 형성방법의 바람직한 실시예를 설명하기 위한 단면도이다.
본 발명의 소자분리막 형성방법은, 도 3a를 참조하면, 소자의 분리영역(미도시)이 정의된 실리콘 기판(100)상에 공지의 기술을 통해 상기 소자의 분리영역을 노출시키는 버퍼 역할을 하는 패드 산화막(102) 및 산화를 억제하는 실리콘 질화막(104)을 차례로 형성한 후, 상기 기판의 소정 깊이까지 식각하여 트렌치(106)를 형성한다. 이때, 상기 실리콘 질화막(104)은 1000∼5000Å 두께로 형성하고, 상기 트렌치(106)는 2000∼10000Å 두께로 형성한다.
그 다음, 트렌치(106)가 형성된 실리콘 기판(100)을 NH3가스를 이용하여 건식 세정처리하거나 HF 및 BOE 중 어느 하나를 이용하여 습식 세정처리한다.(미도시)
도 3b를 참조하면, 상기 세정 공정이 완료된 기판 전면에 열산화막(110)을 형성한다. 이때, 상기 열산화막(110)은 25∼1000Å 두께로 형성하며, PECVD(Plasma Enhanced Chemical Vapor Deposition), HDP(High Density Plasma), LPCVD(Low Pressure Chemical Vapor Deposition) 및 SOG(Spin On Glass) 중 어느 하나의 공정을 이용하여 형성함으로서 트렌치(106) 모서리 부분의 각화현상을 억제하는 역할을 한다. 또한, 상기 열산화막(110) 대신 실리콘 질화막을 형성할 수도 있다. 이어, 상기 구조의 열산화막(108) 전면을 덮도록 갭필옥사이드막(112)을 형성한다.
도 3c를 참조하면, 실리콘 질화막(104)이 노출되도록 상기 갭필옥사이드막을 화학적 기계적 연마 공정을 수행하여 평탄화한다. 상기 평탄화 결과, 상기 잔류된 열산화막(110)을 포함한 트렌치(106)를 매립시키는 소자분리막(113)이 형성된다.
도 3d를 참조하면, 상기 소자분리막(113)을 포함한 기판 전면에 질소가스를 주입(130)하여 상기 소자분리막(113) 상부에 질소이온 주입 보호막(114)을 형성한다.
도 3e에 도시된 바와 같이, 상기 결과물로부터 실리콘 질화막을 제거한다.
본 발명은 갭필옥사이드막의 평탄화 공정을 진행한 후에, 평탄화된 갭필옥사이드막에 질소 이온주입을 실시하여 소자분리막의 일부분을 질화막 특성을 갖도록 함으로써, 소자분리막의 모우트 현상을 방지한다. 상기 질소 이온주입 공정은 이온의 도우즈량 및 에너지값에 따라 질화막 특성 정도를 조절할 수도 있다.
이상에서 자세히 설명한 바와같이, 본 발명에서는 갭필옥사이드막의 평탄화 공정을 진행한 후에, 평탄화된 갭필옥사이드막에 질소 이온주입을 실시하여 소자분리막의 일부분을 질화막 특성을 갖도록 함으로써, 트렌치가 형성된 기판 표면의 디펙트를 회복하기 위한 열산화막 형성 및 제거 공정을 진행할 경우, 트렌치 상단 가장자리 부위의 모우트 현상이 방지된다.
따라서, 이 후의 게이트 형성용 다결정실리콘층 증착 및 패터닝 공정을 진행할 경우, 상기 다결정실리콘이 상기 모우트됨에 따른 소자영역의 워드라인 간의 쇼트됨이 방지된다.
한편, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
Claims (7)
- 반도체기판 상에 소자의 분리영역을 노출시키는 패드 산화막 및 실리콘 질화막을 각각 형성하는 단계와,상기 실리콘 질화막을 마스크로 하고 상기 기판을 식각하여 상기 분리영역을 노출시키는 트렌치를 형성하는 단계와,상기 트렌치를 포함한 기판에 NH3가스를 이용한 건식 세정처리 및 HF, BOE 중 어느 하나를 이용한 습식 세정처리 중 어느 하나를 이용하여 세정처리를 실시하는 단계와,상기 세정처리가 완료된 기판 전면에 열산화막 및 갭필 옥사이드막을 차례로 형성하는 단계와,상기 실리콘 질화막을 노출시키도록 상기 갭필 옥사이드막을 평탄화하여 소자분리막을 형성하는 단계와,상기 소자분리막의 상부에 질소이온주입을 실시하여 보호막을 형성하는 단계와,상기 실리콘 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 실리콘 질화막은 1000∼5000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 트렌치는 2000∼10000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 삭제
- 삭제
- 제 1항에 있어서, 상기 열산화막은 25∼1000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1항에 있어서, 상기 열산화막은 PECVD, HDP, LPCVD 및 SOG 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0016351A KR100455726B1 (ko) | 2002-03-26 | 2002-03-26 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0016351A KR100455726B1 (ko) | 2002-03-26 | 2002-03-26 | 반도체 소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030077303A KR20030077303A (ko) | 2003-10-01 |
| KR100455726B1 true KR100455726B1 (ko) | 2004-11-06 |
Family
ID=32376627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0016351A KR100455726B1 (ko) | 2002-03-26 | 2002-03-26 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100455726B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100563733B1 (ko) * | 2004-12-24 | 2006-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 소자 분리막 형성방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220457A (ja) * | 1989-02-21 | 1990-09-03 | Mitsubishi Electric Corp | 素子分離方法 |
| KR20000000537A (ko) * | 1998-06-01 | 2000-01-15 | 김영환 | 반도체장치의 소자격리방법 |
| KR20000045299A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 제조방법 |
| JP2000306990A (ja) * | 1999-04-20 | 2000-11-02 | Sony Corp | 半導体装置の製造方法 |
| KR20010001064A (ko) * | 1999-06-01 | 2001-01-05 | 김영환 | 반도체 장치의 분리구조 제조방법 |
| KR20010038357A (ko) * | 1999-10-25 | 2001-05-15 | 윤종용 | 반도체 장치의 제조 방법 |
| US6287939B1 (en) * | 1998-12-21 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a shallow trench isolation which is not susceptible to buried contact trench formation |
| KR20020018875A (ko) * | 2000-09-04 | 2002-03-09 | 박종섭 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
-
2002
- 2002-03-26 KR KR10-2002-0016351A patent/KR100455726B1/ko not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220457A (ja) * | 1989-02-21 | 1990-09-03 | Mitsubishi Electric Corp | 素子分離方法 |
| KR20000000537A (ko) * | 1998-06-01 | 2000-01-15 | 김영환 | 반도체장치의 소자격리방법 |
| US6287939B1 (en) * | 1998-12-21 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a shallow trench isolation which is not susceptible to buried contact trench formation |
| KR20000045299A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 제조방법 |
| JP2000306990A (ja) * | 1999-04-20 | 2000-11-02 | Sony Corp | 半導体装置の製造方法 |
| KR20010001064A (ko) * | 1999-06-01 | 2001-01-05 | 김영환 | 반도체 장치의 분리구조 제조방법 |
| KR20010038357A (ko) * | 1999-10-25 | 2001-05-15 | 윤종용 | 반도체 장치의 제조 방법 |
| KR20020018875A (ko) * | 2000-09-04 | 2002-03-09 | 박종섭 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030077303A (ko) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| JPH04250650A (ja) | 完全に凹設した分離絶縁体を有する集積回路の平坦化 | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
| US7670926B2 (en) | Method for forming shallow trench isolation utilizing two filling oxide layers | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| KR100520681B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성방법 | |
| US6828213B2 (en) | Method to improve STI nano gap fill and moat nitride pull back | |
| US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| KR100455726B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6586313B2 (en) | Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits | |
| KR100708530B1 (ko) | 얕은 트랜치 소자 분리막 공정 중 디봇 형상 방지방법 | |
| KR100979230B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR20010068644A (ko) | 반도체장치의 소자격리방법 | |
| US7148117B2 (en) | Methods for forming shallow trench isolation structures in semiconductor devices | |
| US6790746B1 (en) | Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak | |
| KR100587084B1 (ko) | 반도체소자의 제조방법 | |
| KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR100545211B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100588644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101095066B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |