CN1200455C - 浅沟渠隔离结构的制造方法 - Google Patents
浅沟渠隔离结构的制造方法 Download PDFInfo
- Publication number
- CN1200455C CN1200455C CN 01120411 CN01120411A CN1200455C CN 1200455 C CN1200455 C CN 1200455C CN 01120411 CN01120411 CN 01120411 CN 01120411 A CN01120411 A CN 01120411A CN 1200455 C CN1200455 C CN 1200455C
- Authority
- CN
- China
- Prior art keywords
- density plasma
- high density
- plasma cvd
- substrate
- cvd technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明是有关于一种浅沟渠隔离结构的制造方法，此方法提供一个衬底，首先在衬底上依序形成衬垫氧化层、掩模层，再除去部份衬垫氧化层、掩模层以及衬底，以在衬底中形成沟渠。接着，以具有较高蚀刻/沉积比的高密度等离子体化学气相沉积工艺，进行第一阶段的绝缘层沉积。然后，用具有较低蚀刻/沉积比的高密度等离子体化学气相沉积工艺，进行第二阶段的绝缘层沉积，以在该衬底上形成填满沟渠的绝缘层。在除去沟渠外的绝缘层后，再依序除去掩模层以及衬垫氧化层，以形成浅沟渠隔离结构。
Description
技术领域
本发明是有关于一种电绝缘(Electrically insulating)结构的制造方法，且特别是有关于一种浅沟渠隔离(Shallow Trench Isolation，STI)结构的制造方法。
背景技术
随着半导体元件集成度的日益提高，元件的设计规模日益缩小，对于元件中的电绝缘结构，例如氧化硅绝缘层，已经无法使用区域氧化法(Local Oxidation，LOCOS)来制造。现今应用最广泛的方法之一，即是利用形成浅沟渠隔离结构的方法来制造电绝缘结构。
由于高密度等离子体化学气相沉积(High Density Plasma ChemicalVapor Deposition，HDPCVD)法具备有“蚀刻”与“沉积”两个功能，因此在进行沉积的同时，也会进行将沉积物剥落的蚀刻反应，使得高密度等离子体化学气相沉积法具有良好的填沟(Gap filling)能力，也因此应用在形成浅沟渠隔离结构中的氧化硅绝缘层。
公知形成浅沟渠隔离结构的方法如下所述，请参照图1A，首先提供一个衬底100，再在衬底100上依次形成衬垫氧化层102、氮化硅掩模层104。接着，以非等向性蚀刻除去部份的氮化硅掩模层104、衬垫氧化层102以及衬底100，以形成沟渠106。
其中沟渠106在衬底100的顶角处形成圆角结构108，形成圆角结构108的原因是因为尖角结构在后续形成栅氧化层时，在尖角部位的栅氧化层的厚度将会不够而造成漏电。而圆角结构108可形成厚度均匀的栅氧化层，以避免后续形成的栅氧化层发生厚度不均导致漏电的情况。
接着，请参照图1B，以高密度等离子体化学气相沉积法在衬底100上形成一层氧化硅绝缘层110以覆盖整个衬底100，并填满沟渠106。虽然，此时氧化硅绝缘层110的形成是采用填沟能力较好的高密度等离子体化学气相沉积法，由于在非等向性的蚀刻步骤中，为了达到顶角处的圆弧化(Comer rounding)，使得位于衬底100上的衬垫氧化层102有内缩的现象，此时氮化硅掩模层104会如同屋檐一样有遮蔽效应，使后续沉积的氧化硅无法填入而造成了缺陷点(Weak spot)112的形成。
接着，请参照图1C，以氮化硅掩模层104为研磨终止层，以化学机械研磨(Chemical Mechanical Polishing，CMP)法除去沟渠106外的氧化硅绝缘层110。
接着，请参照图1D，用湿式蚀刻法依序除去氮化硅掩模层104及衬垫氧化层102，以形成浅沟渠隔离结构114。然而，在沉积氧化绝缘层所形成的缺陷点112为无法填入氧化硅所产生的空洞，在经由化学机械研磨、湿蚀刻等工艺后，由于氧化绝缘层110在缺陷点112位置的流失，因此所形成的浅沟渠隔离结构114在原先缺陷点112的位置将会形成暴露出衬底100顶角的凹陷116。
在上述工艺中所形成的凹陷116会在浅沟渠隔离结构的顶角部位暴露出衬底100，使得衬底100所暴露的部份极易受到后续工艺的损坏。而且，后续工艺所形成的元件在凹陷116处将会累积电荷，继而在集成电路中造成元件的漏电(leakage current)现象，使得栅氧化层的临界启始电压值降低。
为了解决上述产生缺陷点的问题，一种高蚀刻/选择比的高密度化学气相沉积法被提出来，并应用在沉积浅沟渠隔离结构的绝缘层，由于此方法具有再沉积(Re-deposition)的作用，能有效地填好侧边较小的间隙，因此能够避免缺陷点的产生。
然而，以此高蚀刻/选择比的高密度化学气相沉积法具有沉积速率缓慢的问题存在，因此，以此方法形成浅沟渠隔离结构的绝缘层虽然能够避免缺陷点的产生，但是却会降低生产率而影响到生产量(Throughput)。
发明内容
因此，本发明提供一种浅沟渠隔离结构的制造方法，能够避免在沉积绝缘层时产生缺陷点。
本发明提供一种浅沟渠隔离结构的制造方法，能够避免在浅沟渠绝缘结构的顶角形成暴露出部份硅衬底的凹陷，以防止暴露的硅衬底受到后续工艺的损坏。
本发明提供一种浅沟渠隔离结构的制造方法，能够避免在浅沟渠绝缘结构的顶角形成凹陷，以避免在凹陷处漏电。
本发明提供一种浅沟渠隔离结构的制造方法，能够在避免产生缺陷点以及提高生产量之间取得平衡点，达到有效地利用能源。
本发明提出一种浅沟渠隔离结构的制造方法，此方法提供一个衬底，再在衬底上形成衬垫氧化层，接着，在衬垫氧化层上形成掩模层后，定义此衬底，以在衬底中形成沟渠。然后，进行一高密度等离子体化学工艺，以在衬底上形成覆盖掩模层且填满沟渠的绝缘层，其中此高密度等离子体化学工艺分为两阶段，第一阶段的高密度等离子体化学气相沉积工艺具有较高的蚀刻/沉积比，能够避免缺陷点的产生，其中第一阶段的高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.15至0.6。第二阶段的高密度等离子体化学气相沉积工艺具有较低的蚀刻/沉积比，因此沉积速率高于第一阶段，能使生产量不致降低太多，以在避免产生缺陷点以及提高生产量之间取得平衡点，其中第二阶段的高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.02至0.15。然后，在除去沟渠外的绝缘层后，依序除去掩模层以及衬垫氧化层，以形成浅沟渠隔离结构。
依照本发明的实施例所述，本发明的特征为以一个分为两阶段进行沉积的高密度等离子体化学气相沉积工艺在衬底上形成绝缘层。由于第一阶段的高密度等离子体化学气相沉积工艺具有较高蚀刻/沉积比，且具备十分良好的填沟能力，因此在第一阶段所形成的绝缘层能够防止缺陷点的产生。
而且，由于在第一阶段的高密度等离子体化学气相沉积工艺中已解决缺陷点的问题，因此能够用具有较低蚀刻/沉积比、沉积速率较高的第二阶段高密度等离子体化学气相沉积工艺形成绝缘层，以使形成绝缘层的工艺能够在避免产生缺陷点以及提高生产量之间取得平衡点，以达成有效能源的良好利用。
并且，此两阶段的高密度等离子体化学气相沉积工艺在同一反应室中连续完成，因此并不会增加工艺的复杂度及困难度。
而且，由于在形成绝缘层时不会产生缺陷点，因此后续形成浅沟渠隔离结构的工艺不会形成暴露出部份衬底的凹陷，而能够避免凹陷处所暴露出的部份衬底受到后续工艺的损坏。
由于后续形成的浅沟渠结构能够避免形成凹陷而能够保持完整，因此在后续形成栅氧化层的工艺中，能够避免在凹陷处因产生电荷的累积而在凹陷处产生漏电现象，进而避免栅氧化层的临界启始电压值的降低。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一实施例，并配合附图作详细说明如下：
附图说明
图1A至图1D为公知一种浅沟渠隔离结构的制造工艺的剖面示意图；以及
图2A至图2F为依照本发明实施例的一种浅沟渠隔离结构的制造工艺的剖面示意图。
附图标记说明：
100、200：衬底
102、202：衬垫氧化层
104、204：掩模层
106、206：沟渠
108、208：圆角结构
110、210、212：绝缘层
112：缺陷点
114、214：浅沟渠隔离结构
116：凹陷
212a：氧化填充物
具体实施方式
图2A至图2E为依照本发明实施例的一种浅沟渠隔离结构的制造工艺的剖面示意图。
首先，请参照图2A，提供一衬底200，并在衬底200上形成衬垫氧化层202，其中衬垫氧化层202的材料，例如是氧化硅；形成的方法，例如用热氧化法。接着，在衬垫氧化层202上形成掩模层204。其中掩模层204的材料，例如氮化硅；形成掩模层204的方法，例如是化学气相沉积法。
接着，请参照图2B，除去部份的掩模层204、衬垫氧化层202及衬底200以形成沟渠206。其中形成沟渠206的方法，例如在掩模层204上形成图案化的光阻层(未标示)。再以光阻层为掩模，以非等向性蚀刻法除去掩模层204、衬垫氧化层202以及衬底200，以形成沟渠206。并且在沟渠206中，在衬底200的顶角处形成圆角结构208。
接着，请参照图2C，以第一高密度等离子体化学气相沉积工艺，在衬底200上至少形成填入沟渠206中的绝缘层210，其中绝缘层210至少薄薄的覆盖在整个沟渠206的表面。绝缘层210的材料，例如氧化硅，且第一高密度等离子体化学气相沉积法具有0.15至0.6左右的较高蚀刻/沉积比，达到此较高蚀刻/沉积选择比的方法，例如降低氧气、硅甲烷的流量比率以及提升高频射频(High Frequency Radio Frequency，HFRF)的操作功率。其操作条件例如是用2700W至4500W左右的低频射频(Low Frequency Radio Frequency，LFRF)，2700W至4000W左右的高频射频，通入流量为80sccm至150sccm左右的硅甲烷、流量为120sccm至210sccm左右的氧气以及流量为180sccm至280sccm左右的氦气作为反应气体源。
由于在此步骤中，形成绝缘层210所使用的第一高密度等离子体化学气相沉积工艺具有较高蚀刻/沉积比，即是具有较高的蚀刻能力，因此在进行绝缘层210的沉积时，能够将形成在沟渠206侧壁顶端的沉积物剥落，而不会因侧壁沉积物的存在而妨碍沉积。所以，此第一高密度等离子体化学气相沉积工艺具有十分良好的填沟能力。在另一方面，由于绝缘层210具有较高的蚀刻/沉积比所导致的再沉积(Re-deposition)效应，能有效帮助氧化硅填入掩模层204下方的小空洞，因此，用第一高密度等离子体化学气相沉积工艺所形成的绝缘层210层能够避免缺陷点的产生。
接着，请参照图2D，在同一沉积反应室中，用第二高密度等离子体化学气相沉积工艺，在衬底200上形成一层绝缘层212覆盖掩模层204并填满沟渠206。其中绝缘层212的材料，例如氧化硅，且此第二高密度等离子体化学气相沉积工艺具有0.02至0.15左右的较低蚀刻/沉积比，因此具有较高的沉积速率。达到此较低蚀刻/沉积比的方法，例如提高低频射频的操作功率以及降低高频射频的操作功率。其操作条件例如是用3700W至5000W左右的低频射频，1400W至2700W左右的高频射频，通入流量为100sccm至200sccm左右的硅甲烷、流量为180sccm至280sccm左右的氧气以及流量为350sccm至460sccm左右的氦气作为反应气体。
由于在第一高密度等离子体化学气相沉积工艺中已解决缺陷点的问题，因此在此步骤中，能够以较低蚀刻/沉积比而具有较高沉积速率的第二高密度等离子体化学气相沉积工艺形成绝缘层212，以使形成绝缘层212的工艺能够在避免产生缺陷点以及提高生产量之间取得平衡点，以达到能源的良好利用。并且，此第一高密度等离子体化学气相沉积工艺以及第二高密度等离子体化学气相沉积工艺是在同一反应室中连续完成，因此并不会增加工艺的复杂度及困难度。
接着，请参照图2E，除去沟渠206外的绝缘层212，以在沟渠206中形成氧化填塞物212a。其中除去绝缘层208的方法，例如是以掩模层204为研磨终止层，用化学机械研磨法对绝缘层212进行研磨，直至露出掩模层204的表面。
接着，请参照图2F，依序除去掩模层204以及衬垫氧化层202，以形成浅沟渠隔离结构214。其中，除去掩模层204的方法，例如使用热磷酸浸蚀的湿式蚀刻法。除去衬垫氧化层202的方法，例如是用氢氟酸(HF)浸蚀的湿式蚀刻法。
综上所述，本发明的重要特征为用一个分为两阶段进行沉积的高密度等离子体化学气相沉积工艺在衬底上形成绝缘层。其中由于第一高密度等离子体化学气相沉积工艺具有较高蚀刻/沉积比，且具备十分良好的填沟能力，因此由第一高密度等离子体化学气相沉积工艺所形成的绝缘层能够防止缺陷点的产生。
而且，由于在第一高密度等离子体化学气相沉积工艺中已解决缺陷点的问题，因此能够以较低蚀刻/沉积比而具有较高沉积速率的第二高密度等离子体化学气相沉积工艺形成绝缘层，以使形成绝缘层的工艺能够在避免产生缺陷点以及提高生产量之间取得平衡点，以达到能源的良好利用。
并且，由于第一高密度等离子体化学气相沉积工艺以及第二高密度等离子体化学气相沉积工艺此两阶段的高密度等离子体化学气相沉积工艺是在同一反应室中连续完成，因此并不会增加工艺的复杂度及困难度。
而且，由于在形成绝缘层时不会产生缺陷点，因此后续形成浅沟渠隔离结构的工艺不会形成暴露出部份衬底的凹陷，而能够避免凹陷处所暴露出的部份衬底受到后续工艺的损坏。
由于后续形成的浅沟渠结构能够避免形成凹陷而能够保持完整，因此在后续形成栅氧化层的工艺中，能够避免在凹陷处因产生电荷的累积而在凹陷处产生漏电现象，进而避免栅氧化层的临界启始电压值的降低。
虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技术的人，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，因此本发明的保护范围当以权利要求书为准。
Claims (7)
1.一种浅沟渠隔离结构的制造方法，其特征为：包括下列步骤：
提供一衬底；
在该衬底上形成一衬垫氧化层；
在该衬垫氧化层上形成一掩模层；
在该衬底中形成一沟渠；
以一第一高密度等离子体化学气相沉积工艺，至少在该沟渠中形成一第一绝缘层，其中该第一高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.15至0.6；
以一第二高密度等离子体化学气相沉积工艺，在该衬底上形成一第二绝缘层以覆盖该衬底，并填满该沟渠，其中该第二高密度等离子体化学气相沉积工艺的蚀刻/沉积比为0.02至0.15；
除去该沟渠外的该第二绝缘层；
除去该掩模层；以及
除去该衬垫氧化层，以形成浅沟渠隔离结构。
2.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征为：在进行该第一高密度等离子体化学气相沉积工艺之前还包括一将该沟渠的顶角圆角化的步骤。
3.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征为：该第一高密度等离子体化学气相沉积工艺的操作功率为2700W至4500W的低频射频以及2700W至4000W的高频射频，且反应气体源为硅甲烷、氧气以及氮气。
4.如权利要求3所述的浅沟渠隔离结构的制造方法，其特征为：该第一高密度等离子体化学气相沉积工艺中，硅甲烷的流量为80sccm至150sccm，氧气的流量为120sccm至210sccm，以及氦气的流量为180sccm至280sccm。
5.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征为：该第二高密度等离子体化学气相沉积工艺的操作功率为3700W至5000W的低频射频以及1400W至2700W的高频射频，且反应气体源为硅甲烷、氧气以及氮气。
6.如权利要求5所述的浅沟渠隔离结构的制造方法，其特征为：该第二高密度等离子体化学气相沉积工艺中，硅甲烷的流量为100sccm至200sccm，氧气的流量为180sccm至280sccm，以及氦气的流量为350sccm至460sccm。
7.如权利要求1所述的浅沟渠隔离结构的制造方法，其特征为：该第一高密度等离子体化学气相沉积工艺以及该第二高密度等离子体化学气相沉积工艺是在同一沉积反应室中连续进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120411 CN1200455C (zh) | 2001-07-12 | 2001-07-12 | 浅沟渠隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120411 CN1200455C (zh) | 2001-07-12 | 2001-07-12 | 浅沟渠隔离结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1396643A CN1396643A (zh) | 2003-02-12 |
| CN1200455C true CN1200455C (zh) | 2005-05-04 |
Family
ID=4664109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01120411 Expired - Lifetime CN1200455C (zh) | 2001-07-12 | 2001-07-12 | 浅沟渠隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1200455C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359596B (zh) * | 2007-07-31 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的填充方法及浅沟槽隔离的制造方法 |
| CN1913123B (zh) * | 2005-08-09 | 2010-12-01 | 三星电子株式会社 | 制造半导体器件的沟槽隔离的方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7651960B2 (en) | 2005-04-18 | 2010-01-26 | United Microelectronics Corp. | Chemical vapor deposition method preventing particles forming in chamber |
| KR100698085B1 (ko) * | 2005-12-29 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 트랜치 형성방법 |
| CN101459070B (zh) * | 2007-12-13 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 制作栅氧化层的方法 |
| CN101459109B (zh) * | 2007-12-13 | 2013-01-23 | 中芯国际集成电路制造(上海)有限公司 | 制作浅沟槽隔离结构的方法 |
| CN102487032A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的形成方法 |
-
2001
- 2001-07-12 CN CN 01120411 patent/CN1200455C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1913123B (zh) * | 2005-08-09 | 2010-12-01 | 三星电子株式会社 | 制造半导体器件的沟槽隔离的方法 |
| CN101359596B (zh) * | 2007-07-31 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的填充方法及浅沟槽隔离的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1396643A (zh) | 2003-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100322531B1 (ko) | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 | |
| JP2957169B2 (ja) | 半導体素子の素子隔離層形成方法 | |
| CN1855548A (zh) | 半导体存储器件及其制造方法 | |
| CN1779944A (zh) | 浅沟槽隔离结构及形成浅沟槽隔离结构的方法 | |
| CN2751439Y (zh) | 隔离沟槽的结构 | |
| CN1200455C (zh) | 浅沟渠隔离结构的制造方法 | |
| CN1129179C (zh) | 浅沟槽隔离方法 | |
| US6426272B1 (en) | Method to reduce STI HDP-CVD USG deposition induced defects | |
| US6544861B2 (en) | Method for forming isolation trench | |
| KR20000071755A (ko) | 샐로우트렌치분리구조를 형성하는 방법 | |
| US6589854B2 (en) | Method of forming shallow trench isolation | |
| CN1917165A (zh) | 浅沟槽隔离结构的制造方法 | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| CN102201360A (zh) | 沟槽隔离结构及其形成方法 | |
| KR100294776B1 (ko) | 소자분리영역의 형성 방법 | |
| CN1519910A (zh) | 半导体装置的制造方法 | |
| US7648921B2 (en) | Method of forming dielectric layer | |
| KR20080054698A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN1180467C (zh) | 一种后浅槽隔离工艺方法 | |
| CN1444264A (zh) | 微浅绝缘沟槽结构制备法 | |
| KR100505608B1 (ko) | 반도체장치의 트렌치 소자분리 구조 및 그 제조방법 | |
| CN1278406C (zh) | Ic浅沟渠隔绝的方法 | |
| CN1396644A (zh) | 浅沟渠隔离结构的制造方法 | |
| CN1242466C (zh) | 降低浅沟渠隔离侧壁氧化层应力与侵蚀的方法 | |
| US7501326B2 (en) | Method for forming isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050504 |