CN1129179C - 浅沟槽隔离方法 - Google Patents

浅沟槽隔离方法 Download PDF

Info

Publication number
CN1129179C
CN1129179C CN98125333A CN98125333A CN1129179C CN 1129179 C CN1129179 C CN 1129179C CN 98125333 A CN98125333 A CN 98125333A CN 98125333 A CN98125333 A CN 98125333A CN 1129179 C CN1129179 C CN 1129179C
Authority
CN
China
Prior art keywords
shallow trench
dielectric film
film
trench isolation
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98125333A
Other languages
English (en)
Other versions
CN1230020A (zh
Inventor
讲佑铎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1230020A publication Critical patent/CN1230020A/zh
Application granted granted Critical
Publication of CN1129179C publication Critical patent/CN1129179C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种浅沟槽隔离方法，在半导体衬底的场区中形成初始浅沟槽，其深度小于最终浅沟槽。在半导体衬底上淀积绝缘膜，以使初始浅沟槽可以完全被填充。然后，暴露半导体衬底的有源区，在初始浅沟槽中留下厚度对应于最终浅沟槽深度的绝缘膜。然后，在暴露的有源区生长外延层。高宽比大的浅沟槽可以被绝缘膜完全填充，从而保证浅沟槽隔离工艺的可靠性。

Description

浅沟槽隔离方法
技术领域
本发明涉及半导体器件的浅沟槽隔离方法，特别是涉及这样一种浅沟槽隔离方法，其中用绝缘膜填充高宽比大的浅沟槽而无需复杂的工艺，从而使一个部分与相邻部分隔离。
背景技术
通常，如众所周知，对于确定高集成度存储器件中的存储单元尺寸来说，绝缘体区的尺寸是绝对重要的因素。因此，与降低绝缘体区尺寸相关的技术得到极大的开发。
已有技术一般采用硅的局部氧化(LOCOS)、选择性多晶硅氧化(SEPOX)、凹槽多晶硅隔层(RPSL)LOCOS等。由于LOCOS法具有某些优点所以使用最广泛，例如在使超大规模集成电路(VLSI)的源部分绝缘方面，结构和工艺简单、集成度提高。
但是，LOCOS隔离也存在某些问题。亦即，当生长场氧化膜时，在衬垫氧化膜和氮化物膜之间的界面，或者在硅衬底和衬垫氧化膜之间的界面产生“鸟嘴”，并渗透进有源区。于是，对于有源区和集成度而言，电路可靠性降低。
因此，由于LOCOS隔离不能进一步应用于VLSI动态随机存取存储器(DRAM)的开发，所以已经提出了替换LOCOS隔离的新方法。在这些新提出的方法中就有浅沟槽隔离。
在浅沟槽隔离工艺中，根据缩图设计规则浅沟槽宽度变窄。但是，由于为了保证在各部分之间绝缘的可靠性，沟槽深必须保持在至少2500A，所以沟槽的高宽比变大。这样，不能用绝缘物质完全填充沟槽，因而引起接缝。
为了克服这些问题，已经提出形成更浅的沟槽的方法。但是，这种方法不能有效地使各部分绝缘。此外，作为填充浅沟槽的物质，已经开发了高密度低压等离子体化学汽相淀积(CVD)氧化膜或者次大气压CVD氧化膜，但仍旧不足克服这种问题。
近来，提出了用绝缘物质填充浅沟槽的技术。以下将参考图1A-1F进行说明。
如图1A所示，在例如是单晶硅衬底11的半导体衬底11上，淀积厚100A的衬垫氧化膜13和氮化物膜15即厚2000A的化学-机械抛光处理阻挡膜。然后，在氮化物膜15上淀积高温氧化膜17。
接着，形成高温氧化膜17的图形，以便采用光刻工艺在半导体衬底11的场区形成浅沟槽19。亦即，在高温氧化膜17上形成对应于半导体衬底11的有源区的光刻胶膜(未示出)图形。然后，采用光刻胶膜图形作为腐蚀掩模，对高温氧化膜17进行蚀刻，直至暴露出氮化物膜15的表面。于是，形成高温氧化膜17的图形，而且去除光刻胶膜的图形。
接着，采用高温氧化膜17的图形作为沟槽蚀刻掩模，依次腐蚀氮化物膜15和衬垫氧化膜13。然后，腐蚀半导体衬底11深达2500A，于是形成浅沟槽19。
然后，如图1B所示，在浅沟槽19的底和内侧表面上，热生长成厚100A-500A的腐蚀损坏防护膜例如氧化膜21。这是用来减少形成浅沟槽19时在浅沟槽19的底和内侧表面上产生的腐蚀损坏。
然后，如图1C所示，对氧化膜21进行等离子体处理，采用原硅酸四乙酯(TEOS)CVD工艺，在半导体衬底11上淀积成厚1500A的第一非掺杂硅酸酯玻璃(USG)膜23。
这里，对氧化膜21进行等离子体处理，为的是防止依赖于氧化膜21表面状态的第一USG膜23，在入口处被淀积得比在浅沟槽19的任何其它部位更厚。
如图1D所示，采用氩气溅射工艺对第一USG膜23进行深腐蚀，留下氧化膜21上的第一USG膜23。此外，第一USG膜23在浅沟槽19入口处附近带有预定角度的斜面。
这里，如果浅沟槽19具有大的高宽比或者大的深度，由于在对氧化膜21仅进行等离子体处理之后，难以用绝缘膜完全填充浅沟槽19，所以对第一USG膜23进行深腐蚀。
然后，如图1E所示，在半导体衬底11上淀积成厚5000A-7000A的第二USG膜25，从而用第二USG膜25完全填充浅沟槽19。
接着，采用等离子体增强的原硅酸四乙酯(PETEOS)CVD工艺，在第二USG膜25上淀积氧化膜27，亦即平面化膜。然后，通过在氮气氛中、约1000℃的温度下进行1小时的热处理，使第一和第二USG膜23和25致密。
如图1F所示，利用化学-机械抛光工艺使半导体衬底11平面化，以便暴露出衬垫氧化膜13的表面。
然后，对衬垫氧化膜13进行湿法腐蚀，以便能够暴露半导体衬底11的有源区表面。这样结束了浅沟槽隔离工艺。当对衬垫氧化膜13腐蚀时，部分地去除第一USG膜23的上部。
但是，在传统的浅沟槽隔离工艺中，在半导体衬底上形成最终的浅沟槽之后，用绝缘膜填充浅沟槽。因此，随着浅沟槽高宽比的变大，隔离可靠性降低。而且，用绝缘膜填充浅沟槽的工艺变得更为复杂。
换言之，在形成具有大的高宽比的浅沟槽并且在浅沟槽的底和内侧表面热生长氧化膜之后，在氧化膜上淀积第一USG薄膜时，第一USG薄膜明显地依赖于氧化膜表面的状态。于是，需要对氧化膜进行等离子体处理，以便消除这种对氧化膜的依赖性，因而工艺变得复杂。
因此，当工艺裕度不足够时会降低各部分之间的隔离可靠性。
发明内容
本发明的目的在于提供一种浅沟槽隔离方法，其中即使在高宽比大的浅沟槽中，也能够保证各部分之间的隔离可靠性。
本发明的另一目的在于提供一种浅沟槽隔离方法，其中用绝缘膜填充高宽比大的浅沟槽，而不会使工艺复杂。
为了实现上述目的和其它优点，提供一种浅沟槽隔离方法，包括如下步骤：形成用作掩模的绝缘膜图形，用于在半导体衬底的有源区中形成初始浅沟槽的目的；在半导体衬底的场区中形成初始浅沟槽；仅在初始浅沟槽中形成浅沟槽隔离所用的具有预定高度的绝缘膜，暴露半导体衬底的有源区；和在暴露的有源区生长外延层，形成最终浅沟槽。
按如下进行有源区的暴露。用浅沟槽隔离所用的绝缘膜填充初始浅沟槽，这种绝缘膜淀积在半导体衬底上。然后，对浅沟槽隔离所用绝缘膜和掩模所用绝缘膜的图形进行平面化和去除，以便仅在初始浅沟槽中留下浅沟槽所用的绝缘膜。亦即，仅在初始浅沟槽中留下高度对应于最终浅沟槽深度的浅沟槽所用的绝缘膜。
所述淀积浅沟槽隔离所用的所述绝缘膜的所述步骤包括：在掩模所用的所述绝缘膜的所述图形上淀积浅沟槽隔离所用的所述绝缘膜；在浅沟槽隔离所用的所述绝缘膜上淀积保护膜，以便保护所述绝缘膜；对所述被保护的绝缘膜进行致密化。
外延层是掺杂的单晶硅层。
因此，本发明通过用绝缘膜完全填充高宽比大的浅沟槽，能够保证各部分之间的隔离可靠性。
附图说明
通过参考附图对优选实施例进行具体说明，将可更清楚地了解本发明的上述目的和其它优点。
图1A-1F是展示传统的浅沟槽隔离方法的剖面图。
图2A-2F是展示本发明的浅沟槽隔离方法的剖面图。
具体实施方式
以下将参考附图更全面地说明本发明，其中附图展示了本发明的优选实施例。但是，本发明可以按许多不同形式实施，并不限于这里所提出的实施例；提供这些实施例只是为了彻底完全地公开本发明，并且使本发明的范围全面地传达给本领域的技术人员。
参见图2A，在半导体衬底31、例如单晶硅衬底上淀积多层绝缘膜。更具体地讲，在半导体衬底31上依次淀积厚100A的衬垫氧化膜33和厚2000A的氮化膜35即化学-机械抛光处理阻挡膜。然后，在氮化膜35上淀积具有预定厚度的高温氧化膜37，用做沟槽腐蚀掩模。
接着，使用光刻工艺，在半导体衬底31的场区形成高温氧化膜37的图形，该图形具有用于形成初始浅沟槽39的开孔。亦即，在高温氧化膜37上形成对应于半导体衬底31的有源区的光刻胶膜(未示出)的图形。然后，使用光刻胶膜图形作为腐蚀掩模，对高温氧化膜37进行蚀刻，直至暴露出氮化膜35表面，从而形成高温氧化膜37的图形并且去除光刻胶膜的图形。
使用高温氧化膜37的图形作为沟槽蚀刻掩模，依次对氮化膜35和衬垫氧化膜33进行腐蚀。然后，把半导体衬底31腐蚀至深度D1，其深度小于以下将讨论的最终浅沟槽39a的深度D，从而形成初始浅沟槽39。于是，初始浅沟槽39的高宽比小于最终浅沟槽39a的。
例如，如果初始浅沟槽39的深度D1是1500A，则最终浅沟槽39a的深度D应是2500A。
现在参见图2B，在浅沟槽39的底和内侧表面上，热生长腐蚀损坏防护膜例如氧化膜41至预定厚度例如240A。这是用于减少形成浅沟槽39时对浅沟槽39的底和内侧表面的腐蚀损环。
如图2C所示，采用臭氧TEOS CVD工艺，在半导体衬底31上淀积预定厚度例如5000A的用于填充浅沟槽的绝缘膜，例如USG膜43，从而完全填充浅沟槽39。这里，相对于氮化膜35、亦即化学-机械抛光处理阻挡膜，绝缘膜具有高度选择性腐蚀率。
然后，采用PECVD工艺在USG膜43上淀积预定厚度例如500A的氧化膜45，通过在氮气氛中、1000℃温度下的1小时热处理进行致密化。
如图2D所示，采用化学-机械抛光工艺对氧化膜45、USG膜43和高温氧化膜37抛光，直至暴露出氮化膜35表面，从而使USG膜43和氮化膜35的表面平面化。此时，USG膜43仅存在于场区。
接着，实施化学-机械抛光工艺，以便留下厚3000A的USG膜43。此时，氮化膜35被一起腐蚀。
如图2E所示，采用湿法腐蚀工艺完全去除氮化膜35和衬垫氧化膜33，从而暴露出半导体衬底31的有源区的表面。此外，腐蚀USG膜43以便留下厚2500A的场区绝缘膜，该厚度对应于以下将讨论的最终浅沟槽39a的深度D。结果，在半导体衬底31的表面上，场区的绝缘膜具有1000A的高度。
如图2F所示，在半导体衬底31的有源区表面生长外延层47，达到对应于场区的绝缘膜高度的1000A厚度，从而制成具有2500A深度的最终浅沟槽39a。这里，外延层47应是掺杂的单晶硅层。
本发明中，最终浅沟槽可以被绝缘膜完全填充。而且，可以使浅沟槽隔离所用绝缘膜和有源区平面化。
如上所述，本发明的浅沟槽隔离方法在半导体衬底的场区形成深度小于最终浅沟槽的初始浅沟槽。在半导体衬底上淀积绝缘膜，以便可以完全填充初始浅沟槽。然后，暴露半导体衬底的有源区，在初始浅沟槽中留下的绝缘膜厚度对应于最终浅沟槽深度。然后，在暴露的有源区生长外延层。
在本发明中，高宽比大的浅沟槽可以被绝缘膜完全填充，从而保证浅沟槽隔离工艺的可靠性。
以上参考上述实施例说明了本发明。但是，应该明白在上述说明的指教下，许多其它改进和变形对于本领域的技术人员来说是显而易见的。因此，本发明包含所有这些改进和变形全部落入权利要求书的精髓和范围之内。

Claims (8)

1.一种浅沟槽隔离方法，包括如下步骤：
形成掩膜所用的绝缘膜图形，用于在半导体衬底的有源区中形成初始浅沟槽；
在所述半导体衬底的场区中形成所述初始浅沟槽；
仅在所述初始浅沟槽中形成浅沟槽隔音所用的具有预定高度的绝缘膜，暴露所述半导体衬底的所述有源区；和
在所述暴露的有源区生长外延层，并形成最终浅沟槽；
其中，暴露所述有源区的所述步骤包括：
在所述半导体衬底上淀积浅沟槽隔离所用的所述绝缘膜，以便用浅沟槽隔离所用的所述绝缘膜填充所述初始浅沟槽；
对浅沟槽隔离所用的所述绝缘膜和掩模所用的所述绝缘膜进行平面化；
去除掩模所用的所述平面化的绝缘膜的所述图形，以便仅在所述初始浅沟槽中留下浅沟槽隔离所用的所述绝缘膜，并且暴露所述有源区；
其中，所述淀积浅沟槽隔离所用的所述绝缘膜的所述步骤包括：
在掩模所用的所述绝缘膜的所述图形上淀积浅沟槽隔离所用的所述绝缘膜；
在浅沟槽隔离所用的所述绝缘膜上淀积保护膜，以便保护所述绝缘膜；
对所述被保护的绝缘膜进行致密化。
2.根据权利要求1的方法，其中，仅在所述初始浅沟槽中留下高度对应于所述最终浅沟槽深度的浅沟槽隔离所用的所述绝缘膜。
3.根据权利要求1的方法，其中，所述保护膜是氧化膜。
4.根据权利要求1的方法，其中，在淀积浅沟槽隔离所用的所述绝缘膜的所述步骤之前，通过在所述初始浅沟槽的底和内侧表面上形成腐蚀损坏防护膜，消除了形成所述初始浅沟槽时产生的腐蚀损坏。
5.根据权利要求3的方法，其中，所述腐蚀损坏防护膜是热生长的氧化膜。
6.根据权利要求1的方法，其中，采用化学-机械抛光工艺，对浅沟槽隔离所用的所述绝缘膜和掩模所用的所述绝缘膜进行平面化。
7.根据权利要求1的方法，其中，浅沟槽隔离所用的所述绝缘膜是非掺杂的硅酸酯玻璃膜。
8.根据权利要求1的方法，其中，所述半导体衬底是单晶硅衬底，所述外延层是掺杂的单晶硅层。
CN98125333A 1998-03-25 1998-12-14 浅沟槽隔离方法 Expired - Fee Related CN1129179C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10256/1998 1998-03-25
KR10256/98 1998-03-25
KR1019980010256A KR100251280B1 (ko) 1998-03-25 1998-03-25 샐로우 트랜치 아이솔레이션 방법

Publications (2)

Publication Number Publication Date
CN1230020A CN1230020A (zh) 1999-09-29
CN1129179C true CN1129179C (zh) 2003-11-26

Family

ID=19535340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125333A Expired - Fee Related CN1129179C (zh) 1998-03-25 1998-12-14 浅沟槽隔离方法

Country Status (5)

Country Link
US (1) US6218273B1 (zh)
JP (1) JP3974286B2 (zh)
KR (1) KR100251280B1 (zh)
CN (1) CN1129179C (zh)
TW (1) TW439179B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672768B1 (ko) * 2000-05-23 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
KR100379612B1 (ko) 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
DE10110974C2 (de) * 2001-03-07 2003-07-24 Infineon Technologies Ag Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat
KR20040001856A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100875072B1 (ko) * 2002-07-02 2008-12-18 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법
KR100474859B1 (ko) * 2002-11-05 2005-03-11 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법
CN100339971C (zh) * 2004-11-03 2007-09-26 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
KR100571422B1 (ko) 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
KR100571419B1 (ko) 2004-12-23 2006-04-14 동부아남반도체 주식회사 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
DE102005039667A1 (de) * 2005-08-22 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis
JP2007266491A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US8269307B2 (en) 2010-11-19 2012-09-18 Institute of Microelectronics, Chinese Academy of Sciences Shallow trench isolation structure and method for forming the same
CN102468215B (zh) * 2010-11-19 2015-06-10 中国科学院微电子研究所 沟槽隔离结构及其形成方法
US9337079B2 (en) * 2012-10-09 2016-05-10 Stmicroelectronics, Inc. Prevention of contact to substrate shorts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2855079A1 (de) * 1978-12-20 1980-07-17 Siemens Ag Halbleiter-speicherschaltung
FR2625333B1 (fr) * 1987-12-24 1993-09-10 Commissariat Energie Atomique Procede de fabrication de microguides de lumiere a faibles pertes de propagation optique par depot de multicouches
FR2672732B1 (fr) * 1991-02-12 1997-03-21 Sgs Thomson Microelectronics Structure monolithique comprenant deux ensembles de diodes de protection bidirectionnelles.
DE4108610A1 (de) * 1991-03-16 1992-09-17 Bosch Gmbh Robert Senderendstufe
US5739068A (en) * 1995-02-22 1998-04-14 Micron Technology, Inc. Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material
JPH09275196A (ja) * 1996-04-03 1997-10-21 Sony Corp 半導体装置及びその製造方法
DE69734982D1 (de) * 1997-10-24 2006-02-02 St Microelectronics Srl Verfahren zur Integration von MOS-Technologie-Bauelementen mit unterschiedlichen Schwellenspannungen in demselben Halbleiterchip
TW410455B (en) * 1998-02-16 2000-11-01 United Microelectronics Corp Forming method for dual damascene structure

Also Published As

Publication number Publication date
KR19990075821A (ko) 1999-10-15
CN1230020A (zh) 1999-09-29
KR100251280B1 (ko) 2000-04-15
US6218273B1 (en) 2001-04-17
JP3974286B2 (ja) 2007-09-12
JPH11330226A (ja) 1999-11-30
TW439179B (en) 2001-06-07

Similar Documents

Publication Publication Date Title
CN1129179C (zh) 浅沟槽隔离方法
KR100322531B1 (ko) 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US5726090A (en) Gap-filling of O3 -TEOS for shallow trench isolation
KR100195208B1 (ko) 반도체 장치의 소자분리막 형성 방법
US6033970A (en) Method for forming device-isolating layer in semiconductor device
CN1298043C (zh) 半导体元件和隔离半导体元件的方法
KR100295782B1 (ko) 얕은 트렌치 소자분리 방법
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
US7795110B2 (en) Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same
US20020064936A1 (en) Method of forming interlevel dielectric layer of semiconductor device
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
US11869802B2 (en) Method of forming semiconductor isolation structure and semiconductor isolation structure
CN1200455C (zh) 浅沟渠隔离结构的制造方法
KR19990065028A (ko) 반도체 장치의 트랜치 소자 분리 방법
CN1519910A (zh) 半导体装置的制造方法
US6387776B1 (en) Method for forming trench isolation regions
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100509846B1 (ko) 반도체 소자를 위한 아이솔레이션 방법
KR20030049843A (ko) 반도체 소자 제조 방법
KR20010010919A (ko) 반도체 소자의 층간절연막 형성방법
CN115911075A (zh) 一种cmos图像传感器及其制备方法
KR100514530B1 (ko) 반도체 소자의 샐로우 트렌치 아이솔레이션을 위한 방법
KR20010025923A (ko) 얕은 트렌치 소자분리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee