TW439179B - Shallow trench isolation method - Google Patents
Shallow trench isolation method Download PDFInfo
- Publication number
- TW439179B TW439179B TW087119447A TW87119447A TW439179B TW 439179 B TW439179 B TW 439179B TW 087119447 A TW087119447 A TW 087119447A TW 87119447 A TW87119447 A TW 87119447A TW 439179 B TW439179 B TW 439179B
- Authority
- TW
- Taiwan
- Prior art keywords
- shallow trench
- insulating film
- film
- trench isolation
- scope
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Description
4 3 917 9 經濟部中央榡隼局員工消費合作衽印製 A7 B7 五、發明説明() 本發明之背暑 本發明之镅域 本發明係有關於半導體裝置的淺溝隔離法,並且更特 別地是有關於具有高長寬比的淺溝,在無需複雜製程的情 況下塡充以絕緣膜,而將一元件與一相鄰元件隔離的淺溝 隔離法。 相關技術之說明 如眾所皆知的,絕緣體區的尺寸對於決定高度整合記 憶體裝置中的記憶體單元尺寸,係相當重要的因素。因此 ’有關絕緣體區之尺寸縮減的技術已被大幅地開發。 該技術目前使用矽的局部氧化法(LOCOS)、選擇性 多晶矽氧化法(SEPOX)、凹陷多晶矽間隔物(RPSL) LOCOS法以及相似之方法。LOCOS法係最爲廣泛地使用, 因爲其具有某些優點,例如在超大型積體(VLSI)電路之 絕緣主動元件中的簡易結構與製程,以及提高的整合程度 〇 · 然而,LOCOS隔離具有某些問題。亦即場氧化膜成長 時’「鳥喙」(bird‘s beak)發生於一襯墊氧化膜與一氮化膜 間的界面,或一矽基板與一襯墊氧化膜間的界面;並穿入 主動區。因此,主動區的電路可靠度與整合程度會降低。 因此,用以替代LOCOS隔離的新方法已被提出,因爲 LOCOS隔離無法進一步應用於VLSI動態隨機存取記憶體 (DRAM)的開發。在新提出的方法中,有一個稱爲淺溝 隔離的技術。 3 本紙張尺度適用中國國家橾皁(CNS ) Λ4規格(2I0XW7公釐) {請先閱讀背面之注意事項再 ?本頁) --- 4 43 9179 Α7 Β7 五、發明説明(>) (請先間讀背面之注意事磧再_r本頁) 在淺溝隔離法中,溝寬度根據設計尺度的縮減而變得 較窄。然而’溝的長寬比卻變得較高,因爲溝的深度至少 必須維持於2500A ’以確保元件間隔離的可靠度。因此’ 該溝將無法爲絕緣物質所完全塡充’因而產生縫隙。 爲克服該問題,一種形成更淺溝的方法已被提出。然 而,該方法卻無法充分地將元件絕緣。此外’關於塡充淺 溝的物質,高密度低壓電漿化學氣相沈積(CVD)氧化膜 、或次大氣壓CVD氧化膜已被開發,但其仍不足以克服該 問題3 近來,一種以絕緣物質塡充淺溝的技術已被開發。此 將參考圖1A至1F而說明。 如圖1A所示,一具有100A厚度的襯墊氧化膜13,以 及一具有2000A厚度之例如化學機械拋光法阻絕膜的氮化 膜15,係沈積於諸如單晶矽基板11之半導體基板11上。 其次,一高溫氧化膜17係沈積於該氮化膜15上。 經濟部中央標準局員工消費合作社印製 其次,藉由使用光蝕刻法而形成一高溫氧化膜17的佈 局圖案,以在半導體基板U的場區域中形成一淺溝19。 亦即,對應於半導體基板11之主動區的光阻膜(未表示於 圖中)佈局圖案,係形成於高溫氧化膜Π上。然後,該高 溫氧化膜17係使用光阻膜佈局圖案作爲蝕刻遮罩,而被蝕 刻至氮化膜15的表面暴露出來爲止。因此,該高溫氧化膜 17的佈局圖案被形成,且該光阻膜佈局圖案將被移除。 其次’使用高溫氧化膜17的佈局圖案做爲溝蝕刻遮罩 ,該氮化膜15與該襯墊氧化膜13係依序被蝕刻》然後, 本紙张尺度通用中國國家標準(CNS ) Λ4规格(2 m X297公慶) 4 3 '9· 4 3 '9· 經濟部十央標準局員工消贤合作社印装 Α7 Β7 五、發明説明()) 半導體基板11被蝕刻至2500A的深度,因而形成淺溝19
Q 其次,如圖1B所示,一諸如氧化膜21之避免蝕刻損 傷膜(etching damage preventive film)係熱成長至 1〇〇 至 500A 厚度於淺溝19的底部及內壁表面上。其係用以在淺溝19 形成時,減少產生於淺溝19的底部及內壁表面上的蝕刻損 傷。 其次,如圖1C所示,該氧化膜21係被電漿處理,且 藉由四乙基正矽酸鹽(TEOS) CVD法,而沈積1500A厚度 的第一未摻雜的矽酸鹽玻璃(USG)膜23於半導體基板11 上。 在此,該氧化膜21係被電漿處理,以避免該第一 USG膜23在淺溝19入口處較其他部份沈積得更厚,因爲 此USG膜23係取決於氧化膜21的表面狀態。 如圖1D所示,該第一USG膜23係以氬氣濺鍍法回蝕 ,而留下該第一 USG膜23於氧化膜21上。此外,在淺溝 19入口周圍的第一 USG膜23,係被提供以一具有預定角 度的斜率。 在此,該第一 USG膜23係被回蝕,因爲若淺溝19具 有一高長寬比或一大的深度,則其係難以在將氧化膜21僅 以電漿處理後,而用絕緣體膜將淺溝19完全塡充。 其次,如圖1E所示,一第二USG膜25係沈積5000A 至7000A厚度於半導體基板11上,而以該第二USG膜25 完全塡充淺溝19。 5 I t [ i I I I 裝 II I 訂-! 1 I 备 (請先M讀背而之注意事項再_''}Γ本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇χ*297公楚)' ^ 4 3 91 7 9 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(f ) 其次,氧化膜27,亦即一經過平坦化的膜,其係藉由 電漿強化四乙基正矽酸鹽(PETEOS) CVD法而沈積於該第 二USG膜25上。然後,第一及第二USG膜23及25係藉 由在大約l〇〇〇°C的溫度於氮氣氣氛中做一小時的熱處理而 緻密。 如圖IF所示,該半導體基板Π係藉由化學機械拋光 法而平坦化,以暴露出襯墊氧化膜13的表面。 其次,襯墊氧化膜13係被濕式蝕刻,以使得半導體基 板11的主動區表面可暴露出。淺溝隔離法將結束於此。在 襯墊氧化膜13蝕刻時,會部份地移除第一 USG膜23的上 面部份。 然而,在傳統淺溝隔離法中,該淺溝係於最終淺溝形 成於半導體基板後才塡充以絕緣體膜。因此,當淺溝的長 寬比變得更高,隔離的可靠度將降低。再者,以絕緣體膜 塡充淺溝的方法會變得更複雜。 換句話說,當具有高長寬比的淺溝形成後而沈積一薄 的第一 USG膜於氧化膜上,且氧化膜係熱成長於淺溝底部 及內壁表面時,該第一USG膜係明顯地與氧化膜的表面狀 態有關。因此,該方法因氧化膜以電漿處理而變得複雜, 電漿處理係移除與氧化膜的依附。 因此,當製程邊際不足時,元件間隔離的可靠度將下 降。 本發明之槪^ 因此,本發明之一目的係提供:即使在具有高長寬比 _ 6 ^ ^ I I 裝 ^—訂 · β (請先閱讀背面之注意寧項長}>本頁) 、丨 本紙張尺度適用中國國( CNS ) Λ4规格(210X 297公筮) 43 9179 Α7. Β7 五、發明説明(ς ) 的淺溝中,元件間隔離的可靠度可被確保的一淺溝隔離法 〇 本發明之另一個目的係提供:在具有高長寬比之淺溝 中,無需以複雜的方法而塡充以絕緣膜的一淺溝隔離法。 爲達成上述之目的與其他優點,係提供以一種淺溝隔 離法,所包含的步驟爲:形成一絕緣膜佈局圖案,其用於 將一起始淺溝形成於半導體基板之主動區中爲目的之遮罩 :將該起始淺溝形成於半導體基板的場區域中;形成一具 有預定高度的絕緣膜,其僅使用在起始淺溝中的淺溝隔離 ,並暴露出半導體基板主動區;以及成長一外延磊晶 (epitaxial)層於暴露出的主動區中,而形成一最終淺溝。 主動區之暴露係進行如下。爲了以淺溝隔離所使用的 絕緣膜塡充起始淺溝,此一絕緣膜係沈積於半導體基板上 。其次,使用於淺溝隔離之絕緣膜佈局圖案以及使用於遮 罩之絕緣膜佈局圖案係被平坦化並移除,以僅於起始淺溝 中留下使用於淺溝隔離的絕緣膜。亦即,具有對應於最終 淺溝深度的高度之使用於淺溝中的絕緣膜,係僅留置於起 始淺溝。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項本頁) 該外延磊晶層係雜質摻雜的單晶矽層。 因此,本發明係藉由以絕緣膜完全塡充具有高長寬比 的淺溝,而確保元件間隔離的可靠度。 圖式之簡略說明 本發明上述目的與優點,將藉由詳細地說明有關的較 佳實施例並參考附圖而變得更淸楚’其中: 7 本紙張尺度適用中國國家榇準(CNS ) A4規格(210 X 297公釐) 4 3 91: 7 9 A7 B7 五、發明説明( \σ 經濟部中夬標準局員工消費合作社印製 圖1Α至IF係表示一傳統淺溝隔離法的剖面圖;以及 圖2A至2F係表示一本發明之淺溝隔離法的剖面圖。 較佯眚施例之細節說明 本發明現將參考附圖而更完整地說明如下,本發明的 較佳實施例係表示於附圖中。然而,本發明可以不同的形 式實施,而不應該僅限於所列出的實施例;此外,這些實 施例係被提供而使本揭示變得透徹與完整,並將完全傳遞 本發明之範疇予熟習本技藝之人士。 參考圖2Α,一多層絕緣膜係沈積於諸如單晶矽基板等 半導體基板31上。更詳細地,一具有100Α厚度的襯墊氧 化膜33,以及一具有2000Α厚度之例如化學機械拋光法阻 絕膜的氮化膜35,係依序沈積於半導體基板31上。其次 ,具有預定厚度且要使用爲溝蝕刻遮罩之高溫氧化膜37, 係沈積於該氮化膜35上。 然後,使用光蝕刻法,使具有用以形成起始淺溝39之 孔洞的高溫氧化膜37佈局圖案,形成於半導體基板31的 場區域。亦即,對應於半導體基板31之主動區的光阻膜佈 局圖案(未表示於圖中),係形成於高溫氧化膜37上。其 次,使用光阻膜佈局圖案作爲蝕刻遮罩,而蝕刻該高溫氧 化膜37至氮化膜35的表面暴露出來爲止,因而形成該高 溫氧化膜37的佈局圖案,並移除該光阻膜佈局圖案。 使用高溫氧化膜37的佈局圖案做爲溝蝕刻遮罩,該氮 化膜35與該襯墊氧化膜33係依序被蝕刻。其次,半導體 基板31係蝕刻至小於最終淺溝39a深度D之深度D1,此 先 閱 讀 背 意 f 本紙張尺度適用中國國家標準(CNS ) Λ4规格U丨0X297公旋) 4 3 91 7 9 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(q) 將說明於後,以形成起始淺溝39。因此,起始淺溝39的 長寬比係低於最終淺溝39a。 例如,若起始淺溝39的深度D1爲1500A,則最終淺 溝39a的深度D最好爲2500Ά。 現在參考圖2B,一諸如氧化膜41之避免蝕刻損傷膜 ,係熱成長至例如240A的預定厚度於淺溝39的底部及內 壁表面上。其係用以在淺溝39形成時,減少產生於淺溝 39的底部及內壁表面上的蝕刻損傷。 如圖2C所示,用以塡充淺溝之一諸如USG膜43之絕 緣膜,係藉由臭氧TEOS CVD法而沈積諸如5000A的預定 厚度於半導體基板31上,以完全塡充淺溝39。在此,該 絕緣膜對於氮化膜35具有高選擇性蝕刻速率,此氮化膜係 化學機械拋光法阻絕膜。 其次,一氧化膜45,係藉由PECVD法而沈積諸如 500A的預定厚度於USG膜43上,並藉由在1000°C溫度的 氮氣氣氛中做一小時的熱處理而緻密化。 如圖2D所示,氧化膜45、USG膜43以及高溫氧化膜 37,係藉由化學機械拋光法而被拋光至氮化膜35的表面暴 露出來爲止,而將USG膜43以及氮化膜35的表面平坦化 。此時,USG膜43僅存在於場區域中。 其次,執行化學機械拋光法,而留下3000A厚度的 USG膜43。此時,氮化膜35亦一道被蝕刻。 如圖2E所示,移除氮化膜35,且襯墊氧化膜33係以 濕式蝕刻法而完全移除,以暴露出半導體基板31之主動區 9 本紙張尺度適用中國國家標準(CMS > Λ4規格(21(>X2tJ7公釐) H-ΪΜ n II 壯衣 1 „ —訂, II 線 f請先閱讀背面之注意事項再本頁) 五'發明説明(γ ) 的表面。此外,蝕刻USG膜43,而使得場區域的絕緣膜留 下2500A之厚度,對應於後序將說明之最終淺溝39a的深 度D。結果,場區域的絕緣膜在半導體基板31的表面具有 1000A的高度。 如圖2F所示,一外延磊晶層47係於半導體基板31主 動區表面上成長至1000A的厚度,對應於場區域之絕緣膜 高度,而完成具有2500A深度的最終淺溝39a。在此,外 延磊晶層47最好爲雜質摻雜的單晶矽層。 在本發明中,最終淺溝可以絕緣膜完全塡充。此外, 淺溝隔離及主動區所使用之絕緣膜可被平坦化。 如上所述,本發明之淺溝隔離法,可形成較半導體基 板場區域中之最終淺溝爲淺的起始淺溝。一絕緣膜係沈積 於半導體基板上,而使得起始淺溝可被完全地塡充。其次 ,半導體基板的主動區被暴露出,且起始淺溝中的絕緣膜 係留下對應於最終淺溝深度的厚度。然後,一外延磊晶層 係成長於暴露的主動區中。 經濟部t央標準局員工消費合作社印裝 在本發明中,具有高長寬比的淺溝可爲絕緣膜所完全 塡充,以確保淺溝隔離法的可靠度。 本發明係參考上述的實施例而說明如上。然而,鑒於 '所描述的,對於熟習此技術的人士係易於瞭解有許多不同 的改良及變換。因此,本發明將包含所有落於所附申請專 利範圍之精神與範疇中之不同的改良及變換。 本紙張尺度適用中國國家樣準(CNS ) A4规格(210X297公慶)
Claims (1)
- Ο ϋ 1 79^ 43 91 79 六、申請專利範圍 i〜種淺溝隔離法,所包括的步驟爲: 形成一絕緣膜佈局圖案,其用於將一起始淺溝形成於 半導體基板之主動區中爲目的之遮罩; 形成該起始淺溝於半導體基板的場區域中; 形成一具有預定高度的絕緣膜,其僅使用在起始淺溝 中的淺溝隔離,並暴露出該半導體基板的主動區;以及 成長一外延磊晶層於暴露出的主動區中,而形成一最 終淺溝。 . 2. 根據申請專利範圍第1項之方法,其中暴露出該主 動區之步驟,包括的步驟爲: 將使用於淺溝隔離之絕緣膜沈積於該半導體基板上, 如此以淺溝隔離所使用的絕緣膜塡充該起始淺溝; 平坦化使用於淺溝隔離之絕緣膜以及使用於遮罩之絕 緣膜;以及 移除使用於遮罩之平坦化的絕緣膜佈局圖案,如此以 僅於該起始淺溝中留下使用於淺溝隔離的該絕緣膜,並暴 露出該主動區。 經濟部中央橾準局肩工消费合作社印装 (請先閲讀背面之注意事項本頁) 3. 根據申請專利範圍第1或2項之方法,其中具有對 應於該最終淺溝深度之高度而使用於淺溝隔離的該絕緣膜 ,係僅留置於該起始淺溝中。 4. 根據申請專利範圍第2項之方法,其中沈積使用於 淺溝隔離之絕緣膜的步驟^包括的步驟爲: 沈積使用於淺溝隔離之絕緣膜於使用於遮罩的絕緣膜 佈局圖案上; 各紙張尺度適用中國國家搮準(CNS)Α4规格(2〖0 χ 297公釐) 43 91 79 A8 BS C8 D8 六、申請專利範圍 沈積一保護膜於使用於淺溝隔離之絕緣膜上,如此以 保護該絕緣膜;以及 (請先閲讀背面之注意事項再『本頁) 將被保護的絕緣膜緻密化。 5. 根據申請專利範圍第4項之方法,其中保護膜係氧 化膜。 6. 根據申請專利範圍第4項之方法,其中在沈積使用 於淺溝隔離之絕緣膜的步驟之前,藉由將蝕刻損傷保護膜 形成於該起始淺溝的底部與內壁表面上,而移除當該起始 淺溝形成時所產生之蝕刻損傷。 7. 根據申請專利範圍第5項之方法,其中該蝕刻損傷 保護膜係熱成長的氧化膜》 8. 根據申請專利範圍第2項之方法,其中使用於淺溝 隔離之絕緣膜以及使用於遮罩之絕緣膜,係藉由化學機械 拋光法而平坦化。 9. 根據申請專利範圍第1項之方法,其中使用於淺溝 隔離之絕緣膜,係未摻雜的矽酸鹽玻璃(USG)膜。 經濟部中央標準局男工消费合作社印製 10. 根據申請專利範圍第1項之方法,其中該半導體基 板係單晶矽基板,而該外延磊晶層係雜質摻雜的單晶矽層 本紙張尺度適用令國國家榡芈(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980010256A KR100251280B1 (ko) | 1998-03-25 | 1998-03-25 | 샐로우 트랜치 아이솔레이션 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW439179B true TW439179B (en) | 2001-06-07 |
Family
ID=19535340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087119447A TW439179B (en) | 1998-03-25 | 1998-11-24 | Shallow trench isolation method |
Country Status (5)
Country | Link |
---|---|
US (1) | US6218273B1 (zh) |
JP (1) | JP3974286B2 (zh) |
KR (1) | KR100251280B1 (zh) |
CN (1) | CN1129179C (zh) |
TW (1) | TW439179B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100672768B1 (ko) * | 2000-05-23 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
KR100379612B1 (ko) | 2000-11-30 | 2003-04-08 | 삼성전자주식회사 | 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법 |
DE10110974C2 (de) * | 2001-03-07 | 2003-07-24 | Infineon Technologies Ag | Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat |
KR20040001856A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
KR100875072B1 (ko) * | 2002-07-02 | 2008-12-18 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
KR100474859B1 (ko) * | 2002-11-05 | 2005-03-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
CN100339971C (zh) * | 2004-11-03 | 2007-09-26 | 力晶半导体股份有限公司 | 浅沟槽隔离结构的制造方法 |
KR100571422B1 (ko) | 2004-12-23 | 2006-04-14 | 동부아남반도체 주식회사 | 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법 |
KR100571419B1 (ko) | 2004-12-23 | 2006-04-14 | 동부아남반도체 주식회사 | 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법 |
DE102005039667A1 (de) * | 2005-08-22 | 2007-03-01 | Infineon Technologies Ag | Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis |
JP2007266491A (ja) * | 2006-03-29 | 2007-10-11 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
US8269307B2 (en) | 2010-11-19 | 2012-09-18 | Institute of Microelectronics, Chinese Academy of Sciences | Shallow trench isolation structure and method for forming the same |
CN102468215B (zh) * | 2010-11-19 | 2015-06-10 | 中国科学院微电子研究所 | 沟槽隔离结构及其形成方法 |
US9337079B2 (en) * | 2012-10-09 | 2016-05-10 | Stmicroelectronics, Inc. | Prevention of contact to substrate shorts |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2855079A1 (de) * | 1978-12-20 | 1980-07-17 | Siemens Ag | Halbleiter-speicherschaltung |
FR2625333B1 (fr) * | 1987-12-24 | 1993-09-10 | Commissariat Energie Atomique | Procede de fabrication de microguides de lumiere a faibles pertes de propagation optique par depot de multicouches |
FR2672732B1 (fr) * | 1991-02-12 | 1997-03-21 | Sgs Thomson Microelectronics | Structure monolithique comprenant deux ensembles de diodes de protection bidirectionnelles. |
DE4108610A1 (de) * | 1991-03-16 | 1992-09-17 | Bosch Gmbh Robert | Senderendstufe |
US5739068A (en) * | 1995-02-22 | 1998-04-14 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node received within a mass of insulating dielectric material |
JPH09275196A (ja) * | 1996-04-03 | 1997-10-21 | Sony Corp | 半導体装置及びその製造方法 |
EP0915509B1 (en) * | 1997-10-24 | 2005-12-28 | STMicroelectronics S.r.l. | Process for integrating, in a same semiconductor chip, MOS technology devices with different threshold voltages |
TW410455B (en) * | 1998-02-16 | 2000-11-01 | United Microelectronics Corp | Forming method for dual damascene structure |
-
1998
- 1998-03-25 KR KR1019980010256A patent/KR100251280B1/ko not_active IP Right Cessation
- 1998-11-24 TW TW087119447A patent/TW439179B/zh not_active IP Right Cessation
- 1998-12-14 CN CN98125333A patent/CN1129179C/zh not_active Expired - Fee Related
-
1999
- 1999-03-22 US US09/273,868 patent/US6218273B1/en not_active Expired - Lifetime
- 1999-03-24 JP JP08048299A patent/JP3974286B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1129179C (zh) | 2003-11-26 |
CN1230020A (zh) | 1999-09-29 |
JPH11330226A (ja) | 1999-11-30 |
KR19990075821A (ko) | 1999-10-15 |
JP3974286B2 (ja) | 2007-09-12 |
KR100251280B1 (ko) | 2000-04-15 |
US6218273B1 (en) | 2001-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6297126B1 (en) | Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts | |
TW410425B (en) | Method for forming dual damascene contacts | |
JP4538272B2 (ja) | 湿式洗浄によるアタックを防止できる半導体装置の製造方法 | |
TW439179B (en) | Shallow trench isolation method | |
US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
US20110300689A1 (en) | Methods of Forming Trench Isolation in the Fabrication of Integrated Circuitry and Methods of Fabricating Integrated Circuitry | |
TW434786B (en) | Method for fabricating a trench isolation | |
TW389982B (en) | Method of manufacturing shallow trench isolation | |
KR100295782B1 (ko) | 얕은 트렌치 소자분리 방법 | |
US20010012675A1 (en) | Shallow trench isolation process | |
US20030107111A1 (en) | A 3-d microelectronic structure including a vertical thermal nitride mask | |
US5455198A (en) | Method for fabricating tungsten contact plug | |
JP2702007B2 (ja) | 半導体装置の製造方法 | |
KR19990015602A (ko) | 질화막 스페이서를 이용한 트랜치 소자분리방법 | |
KR101078720B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100358054B1 (ko) | 반도체 소자의 제조 방법 | |
KR100568849B1 (ko) | 반도체 소자의 제조방법 | |
KR100414743B1 (ko) | 반도체소자의소자분리막형성방법 | |
KR19990057375A (ko) | 반도체 소자의 소자분리막 형성방법 | |
TW404005B (en) | The isolation structure of combining LOCOS and shallow trench isolation (STI) and the manufacturing method thereof | |
TW436977B (en) | Method for producing shallow trench isolation | |
KR20040058798A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
TW465025B (en) | Manufacturing method of shallow trench isolation structure | |
KR101046376B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JP2002100670A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |