DE2855079A1 - Halbleiter-speicherschaltung - Google Patents

Description

SIEMENS AKTIENGESELLSCHAFT . Unser Zeichen Berlin und München VPA 7g P7 20 5 BRD

Halbleiter-Speicherschaltung

Die Erfindung bezieht sich auf eine Halbleiter-Speicherschaltung nach dem Oberbegriff des Patentanspruchs 1 und auf ein Verfahren zum Betrieb derselben.

Eine solche Speicherschaltung ist in dem IEEE Journal of Solid-state Circuits, Vol. SC-12, No. 5, Oktober 1977, Seiten 534 bis 536 im einzelnen beschrieben. Dabei sind die ersten Ansteuerleitungen als Wortleitungen, die zweiten Ansteuerleitungen als vergrabene Kollektoren oder als Bitleitungen und die Isolierschichtkondensatoren als MOS-Kondensatoren bezeichnet. Auch in der Deutschen Patentanmeldung P 27 43 948.1 (77 P 7158) wird eine solche Speicherschaltung näher erläutert.

Beim Auslesen einer eingeschriebenen, binären Information aus einem der Speicherelemente werden die beiden

St 1 Hub / 15.12.1978

030029/0040

zu dem Element gehörenden Ansteuerleitungen mit solchen Spannungen beschaltet, daß die in dem Isolierschichtkondensator gespeicherten Minoritätsladungsträger in den Halbleiterkörper injiziert und von der zweiten Ansteuerleitung bzw. dem vergrabenen Kollektor gesammelt werden. Dabei ändert sich der Ladungszustand der Sperrschichtkapazität der zweiten Ansteuerleitung, die zu diesem Zweck von äußeren Potentialen freigeschaltet ist, d. h. also sich in einem "floating"-Zustand befindet. Die Ladungsänderung führt bei sonst unveränderten Bedingungen zu einem um so größeren Auslesesignal auf der zweiten Ansteuerleitung, je kleiner der Quotient aus der genannten Sperrschichtkapazität und der Kapazität des Isolierschichtkondensator ist.

Der Erfindung liegt die Aufgabe zugrunde, die Amplitude des Auslesesignals bei Speicherschaltungen der eingangs genannten Art zu vergrößern, ohne hierdurch die Diffusion von injizierten Minoritätsladungsträgern in benachbarte Speicherelemente, die nicht gleichzeitig ausgelesen werden, zu erhöhen. Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst. · ;

Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß die beim Auslesen von Informationen aus den Isolierschichtkondensatoren in den Halbleiterkörper injizierten Minoritätsladungsträger, die von den gegenüber den herkömmlichen Speicherschaltungen dieser Art in der Breite verkleinerten, zweiten Ansteuerleitungen nicht aufgenommen werden, von den weiteren vergrabenen Leitungen gesammelt und abgeleitet werden, so daß sie nicht zu benachbarten Speicherelementen diffundieren oder während des nachfolgenden Einschreibevorgangs wieder in das Speicherelement zurückfließen können, aus dem sie beim Auslesen entfernt wurden.

030029/OOAO

Die Erfindung wird nachfolgend an Hand der Zeichnung näher beschrieben. Dabei zeigt:

Fig. 1 eine Draufsicht auf eine erfindungsgemäß aufgebaute Halbleiter-Speicherschaltung, Fig. 2 einen Querschnitt längs der Linie II-II durch die Speicherschaltung nach Fig. 1 und

Fig. 3 Spannungsdiagramme zur Erläuterung des Einschreibens und Auslesens von binären Informationen.

In den Figuren 1 und 2 ist eine matrixförmige Zusammenschaltung von vier Speicherelementen dargestellt, die an der Oberfläche eines dotierten Halbleiterkörpers 1 in zwei Zeilen und zwei Spalten angeordnet sind. Die in der unteren Zeile liegenden Speicherelemente befinden sich unterhalb einer ersten Ansteuerleitung L11, die aus einer streifenförmigen, elektrisch leitenden Beschichtung, z. B. aus hoch dotiertem, polykristallinen Silizium, besteht. Die Ansteuerleitung L11 ist durch eine elektrisch isolierende Schicht 2, z. B. aus SiO₂, von dem Halbleiterkörper 1 getrennt, der beispielsweise aus p-dotiertem Silizium besteht. A11 bezeichnet einen Anschluß der Leitung L11. Die innerhalb von den Bereichen 3 und 4 liegenden Teile 31 und 41 der Leitung L11 sind der oberen Grenzfläche 5 des Halbleiterkörpers 1 wesentlich stärker angenähert als die übrigen Leitungsabschnitte von L11. Dabei werden die innerhalb dieser Bereiche liegenden Teile 21 der Isolierschicht 2 auch als Dünnschichtbereiche bzw. als Gateoxid-Bereiche bezeichnet, die übrigen Bereiche 22 als Dickschichtbereiche bzw. Feldoxidbereiche.

Beim Anlegen einer hinreichend hohen positiven Spannung an den Anschluß A11 entstehen in dem über einen Anschluß 1d auf einer negativen Substratvorspannung oder auf 0 Volt liegenden Halbleiterkörper 1 unterhalb der Dünn-

030029/0(HO

Schichtbereiche 21 Raumladungszonen 11, die sich von der Grenzfläche 5 ausgehend in das Innere des Halbleiterkörpers 1 erstrecken, sowie aus Minoritätsladungsträgern gebildete Inversionsschichten 12, die sich nahe der Grenzfläche 5 und.innerhalb der Raumladungszonen 11 aufbauen. Die Teile 31» 41 der Ansteuerleitung L11 bilden zusammen mit den ihnen gegenüberstehenden Raumladungszonen 11 und den Inversionsschichten 12 jeweils sogenannte Isolierschichtkondensatoren, bzw. MIS-Kondensatoren, bei einer isolierenden Oxidschicht auch MOS-Kondensatoren genannt, die die Speicherkondensatoren der einzelnen Speicherelemente darstellen.

Im einzelnen sind also in Fig. 1 unterhalb der ersten Ansteuerleitung L11 zwei Isolierschichtkondensatoren vorgesehen, deren laterale Begrenzungen durch die Bereiche 3 und 4 gegeben sind. Diese Bereiche stellen gleichzeitig auch die entsprechenden Begrenzungen der Speicherelemente dar. Analog hierzu sind unterhalb der oberen, in Fig.■1 mit L12 bezeichneten ersten Ansteuerleitung zwei durch die Bereiche 6 und 7 lateral begrenzte Isolierschichtkondensatoren, bzw. Speicherelemente vorgesehen. Die Leitung L12 ist mit einem Anschluß A12 versehen.

.

Die in Fig. 1 gestrichelt gezeichneten Streifen L21 und L22 stellen Buried-Layer-Streifen bzw. vergrabene Halbleiterstreifen dar, die im Inneren des Halbleiterkörpers 1 in einem Abstand d1 (Fig. 2) von der Grenzfläche 5 angeordnet und zu diesem entgegengesetzt dotiert sind. Bei einem p-dotierten Halbleiterkörper 1 sind die Streifen L21 und L22 also n⁺-dotiert. Die mit Anschlüssen A21 und A22 versehenen Streifen stellen für die jeweils in einer Spalte liegenden Speicherelemente gemeinsame, zweite Ansteuerleitungen dar, wobei die

030029/0040

Leitung L21 den durch die Bereiche 3 und 6 begrenzten Speicherelementen zugeordnet ist, die Leitung L22 den durch die Bereiche 4 und 7 begrenzten Speicherelementen. Die Speicherelemente befinden sich jeweils innerhalb der Kreuzungsbereiche der ersten Ansteuerleitungen L11, L12 und der zweiten Ansteuerleitungen L21, L22.

Die Breite der Ansteuerleitungen L21 und L22 ist gemäß Fig. 2 wesentlich kleiner als die in derselben Richtung gemessene Breite der Teile 31 und 41 bzw. als die entsprechende Breite der einzelnen Speicherzellen. Hierdurch wird der Quotient, der aus der Kapazität eines Speicherkondensators und dem Anteil der auf ein Speicherelement entfallenden Sperrschichtkapazität der Ansteuerleitung L21 gebildet wird, ebenfalls stark verkleinert. Zwischen den zweiten Ansteuerleitungen L21, L22 sind dabei weitere vergrabene Leitungen D1 bis D3 vorgesehen, welche Anschlüsse AD1 bis AD3 aufweisen, die auch miteinander verbunden sein können.

Im folgenden sei das Einschreiben und Auslesen von binären Informationen in ein bzw. aus einem Speicherelement, z. B. dem im Bereich 3 angeordneten Element, näher beschrieben. Dabei wird die zugehörige erste Ansteuerleitung L11 als eine Wortleitung aufgefaßt, die zweite Ansteuerleitung L21 als Bitleitung, während die weiteren vergrabenen Leitungen D1 bis D3 als Drainleitungen bezeichnet werden. In Pig. 3 sind hierzu Spannungs-Zeitdiagramme der der Wortleitung L11 zugeführten Spannung U , der der Bitleitung L21 zugeführten Spannung U und

g ^c

der den Drainleitungen D1 bis D3 zugeführten Spannung U^ im einzelnen dargestellt.

Vor dem Einschreiben von Informationen werden zunächst die in den einzelnen Speicherelementen gespeicherten Minoritätsladungsträger durch Anlegen einer niedrigen

030029/0040

-/- ? VPA 73 P 7 2 0 5 BRD

Spannung U^ an die Wortleitungen und einer hohen Spannung U_c2 an die Bitleitungen und an die Drainleitungen in das Substrat 1 injiziert, von den Bit- und Drainleitungen gesammelt und über diese abgeleitet. In Fig. ist diesem Vorgang das Zeitintervall A zugeordnet. Das sich anschließende Zeitintervall B erläutert das Einschreiben einer ersten binären Information in das betrachtete Speicherelement, die durch das Vorhandensein ein Inversionsschicht 12 definiert ist. Zu diesem Zweck wird U_ auf einen hohen Wert U__o gebracht, während U auf einen niedrigen Wert U₀^ gesetzt wird. Dabei entsteht eine innerhalb des Bereiches 3 von der Grenzfläche 5 ausgehende Raumladungszone 11, die bis zur Bitleitung L21 reicht. Innerhalb dieser Raumladungszone treten Ladungsträger aus der Bitleitung aus-und bewegen sich in Richtung auf die Grenzfläche 5 zu, wobei eine Inversionsschicht 12 aufgebaut wird. Den Drainleitungen wird hierbei weiterhin die Spannung Up zugeführt, um zu verhindern, daß sich die Raumladungszone 11 bis zu den Drainleitungen D1 und D2 hin erstreckt. Zum Speichern der eingeschriebenen Information (Abschnitt C) reicht es aus, die Spannung U_ auf einen mittleren Wert U_^ abzusenken, wobei U Werte zwischen U <. und Up annehmen darf und U^ zweckmäßigerweise den Wert Up aufweist.

Das Auslesen der gespeicherten Information erfolgt im Zeitabschnitt D bei angelegten Spannungen U₁ und U_c2, wobei die Drainleitungen D1 bis D3 mit einer Spannung U^ beaufschlagt werden, die niedriger ist als U_c2. Damit wird erreicht, daß beim Auslesen die Zahl der von der Inversionsschicht 12 stammenden Ladungsträger, die in Richtung auf die Drainleitungen D1 und D2 diffundieren und dadurch für die Bitleitung L21 verloren gehen, möglichst klein gehalten wird. Diejenigen Ladungsträger, die trotzdem in Richtung der Drainleitungen D1 und D2 diffundieren, werden in diesen gesammelt und abgeleitet,

Ο30020/Ο0Λ0

so daß sie weder in benachbarte Speicherelemente diffundieren können, wo sie andere Informationen gegebenenfalls verfälschen könnten, noch beim nachfolgenden Einschreiben einer binären Information in das betrachtete Speicherelement wieder in dieses zurückfließen können, wobei ebenfalls eine Informationsverfälschung eintreten könnte.

Der Zeitabschnitt E erläutert das Einschreiben einer zweiten binären Information, die durch das Fehlen einer Inversionsschicht 12 gekennzeichnet ist. Hierzu werden Spannungen Up und. Up an die Leitungen L11 und L21 angelegt, wobei sowohl eine von der Grenzfläche 5 ausgehende Raumladungszone 11 als auch eine von der Bitleitung L21 ausgehenede Raumladungszone aufgebaut werden. Zwischen diesen Zonen befindet sich aber eine Potentialschwelle, so daß praktisch keine Ladungsträger von L21 zu der Grenzfläche 5 gelangen können. Der Aufbau einer Inversionsschicht 12 unterbleibt daher. Die Drainleitungen D1 bis D3 liegen dabei auf der Spannung U₀₂J um zu verhindern, daß Ladungsträger von D1 und D2 in den Speicherkondensator des Bereiches 3 gelangen. Das Auslesen der gespeicherten zweiten binären Information erfolgt wieder entsprechend dem Zeitabschnitt D.

Das Auslesen erfolgt im einzelnen in der Weise, daß die zunächst mit der Spannung Up beschaltete Bitleitung L21 nach dem Einstellen auf das Up entsprechende Potential von äußeren Spannungen freigeschaltet wird, so daß sie sich in einem Schwebepotentialzustand bzw. einem "floating"-Zustand befindet. Werden dabei injizierte Ladungsträger von der Bitleitung L21 aufgefangen, so verändert sich deren Ladungszustand. In einer nachgeschalteten Ausleseanordnung AL ist dann beispielsweise eine an den Anschluß A21 geschaltete Verbindungsleitung VL mit einem Gate einer MOS-FET-Verstärkerstufe verbun-

030029/0040

den, die aus der auf L21 entstehenden Potentialänderung ein Auslesespannungssignal ableitet.

Bei einer p-Dotierung des Halbleiterkörpers 1 von etwa 1O¹⁵ und einer n⁺-Dotierung der Streifen L21, L22, D1,

IQ

D2 und D3 von etwa 5· 10 ist es bei d1 = 3/im zweckmäßig, die Spannungswerte U₁ und U «. etwa mit 0 Volt, die Spannung U_p etwa mit 12V, U * etwa mit 5 Volt und

^Uc2 ^{e-fcwa 1}^ 5 Volt festzulegen, während U^ etwa in einem Bereich von 0 bis 2 Volt liegen kann. Der Halbleiterkörper 1 liegt dabei entweder auf einer negativen Substratvorspannung oder auf 0 Volt.

Bei der Herstellung der Halbleiter-Speicherschaltung nach der Erfindung wird zweckmäßigerweise von einem dotierten Halbleitersubstrat 1a ausgegangen, in das die Dotierungsmittel für die vergrabenen Streifen L21, L22 sowie D1 bis D3 von- der Oberfläche 1b her eindiffundiert werden. Danach wird eine epitaktische Schicht 1c aufgewachsen, die die gleiche Dotierung aufweist wie das Substrat 1a.

4 Patentansprüche
3 Figuren

03D029/OOAO

Claims (4)

Patentansprüche 2855Q79 -/- VPA 7δ ρ 7 2 O 5 BRO

1. Halbleiter-Speicher schaltung, "bei der eine Mehrzahl von mit Speicherkondensatoren versehenen, zeilen- und spaltenweise zusammengefaßten Speicherelementen auf einem dotierten Halbleiterkörper integriert sind, bei der die jeweils zu einer Zeile gehörenden Speicherelemente mit einer gemeinsamen, ersten Ansteuerleitung versehen sind, bei der die jeweils zu einer Spalte gehörenden Speicherelemente mit einer gemeinsamen, zweiten Ansteuerleitung versehen sind, bei der die ersten Ansteuerleitungen aus streifenförmigen, elektrisch leitenden Beschichtungen gebildet sind, die durch eine Isolierschicht von der Oberfläche des Halbleiterkörpers getrennt sind, bei der die zweiten Ansteuerleitungen aus im Inneren des Halbleiterkörpers verlaufenden, zu diesem entgegengesetzt dotierten vergrabenen Leitungen bestehen und bei der die Isolierschicht in den Kreuzungsbereichen der Ansteuerleitungen jeweils dünner ausgebildet ist als außerhalb derselben, so daß in diesen Bereichen Isolierschichtkondensatoren gebildet sind, die aus Teilen der ersten Ansteuerleitungen bestehende, äußere Elektroden aufweisen und die Speicherkondensatoren der Speicherelemente darstellen, dadurch gekennzeichnet, daß die Breite 'der die zweiten Ansteuerleitungen darstellenden vergrabenen Leitungen (L21, L22) kleiner bemessen ist als die quer zu diesen Streifen orientierten Abmessungen der genannten äußeren Elektroden (31, 41) und daß zwischen den die zweiten Ansteuerleitungen darstellenden vergrabenen Leitungen (L21, L22) . weitere vergrabene Leitungen (D1 bis D3) angeordnet sind, die über Anschlüsse (AD1 bis AD3) mit einer Spannungsquelle verbindbar sind.

030029/0040

ORiGiNAL INSPECTED

2. Halbleiter-Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (1) aus einem dotierten Halbleitersubstrat (1a) besteht, an dessen einer Oberfläche (1b) die vergrabenen Leitungen (L21, L22) und die weiteren vergrabenen Leitungen (D1 bis D3) vorgesehen sind, und daß diese Oberfläche (1b) durch eine dotierte, den gleichen Leitfähigkeitstyp wie das Substrat aufweisende Epitaxieschicht (1c) abgedeckt ist.
10

3. Verfahren zum Betrieb einer Halbleiter-Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Einschreiben einer ersten binären Information in ein Speicherelement (3) die zu diesem gehörige erste Ansteuerleitung (L11) mit einem ersten oberen Spannungswert (Up) ¹^d die zugehörige zweite Ansteuerleitung (L21) mit einem zweiten unteren Spannungswert (U ,.) beschaltet werden, daß zum Einschreiben einer zweiten binären Information die erste Ansteuerleitung (L11) mit dem ersten oberen Spannungswert (Up) und die zweite Ansteuerleitung (L21) mit einem zweiten oberen Spannungswert (U^) beaufschlagt werden, daß zum Speichern der eingeschriebenen Information die erste Ansteuerleitung (L11) mit einem mittleren Spannungswert (.ü ,) beschaltet wird, daß zum Auslesen der gespeicherten Information die erste Ansteuerleitung (L11) mit einem ersten niedrigen Spannungswert (U ^) beschaltet wird, während die zweite Ansteuerleitung (L21) zunächst mit dem zweiten oberen Spannungswert (Up) ^eschaltet und sodann von äußeren Potentialen freigeschaltet wird, wobei die auf der zweiten Ansteuerleitung (L21) durch injizierte Ladungsträger entstehende Ladungsveränderung in einer Ausleseanordnung (AL) ausgewertet wird, und daß die weiteren vergrabenen Leitungen (DIbLs D3) beim Einschreiben der ersten binären Information mit einer höheren Spannung (Up), beim Auslesen dagegen mit

030029/0040

-3- VPA 78 P 7 2 0 5 BRO

einer niedrigeren Spannung (U ·,,.) beaufschlagt werden als die zweiten Ansteuerleitungen (L21, L22).

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die weiteren vergrabenen Leitungen (D1 bis D3) beim Einschreiben der zweiten binären Information mit derselben Spannung (Up) beaufschlagt werden wie die zweite Ansteuerleitung (L21).

03 0 0 29/0040