DE2844762A1 - Dynamische speicherzelle - Google Patents
Dynamische speicherzelleInfo
- Publication number
- DE2844762A1 DE2844762A1 DE19782844762 DE2844762A DE2844762A1 DE 2844762 A1 DE2844762 A1 DE 2844762A1 DE 19782844762 DE19782844762 DE 19782844762 DE 2844762 A DE2844762 A DE 2844762A DE 2844762 A1 DE2844762 A1 DE 2844762A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- zone
- memory cell
- substrate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 210000000352 storage cell Anatomy 0.000 title claims description 15
- 230000015654 memory Effects 0.000 claims description 187
- 210000004027 cell Anatomy 0.000 claims description 167
- 239000000758 substrate Substances 0.000 claims description 64
- 238000010168 coupling process Methods 0.000 claims description 54
- 238000005859 coupling reaction Methods 0.000 claims description 51
- 230000008878 coupling Effects 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000003860 storage Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 241000183290 Scleropages leichardti Species 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 208000009989 Posterior Leukoencephalopathy Syndrome Diseases 0.000 claims 1
- 230000007717 exclusion Effects 0.000 claims 1
- 238000003306 harvesting Methods 0.000 claims 1
- 235000015250 liver sausages Nutrition 0.000 claims 1
- 210000004072 lung Anatomy 0.000 claims 1
- XYSQXZCMOLNHOI-UHFFFAOYSA-N s-[2-[[4-(acetylsulfamoyl)phenyl]carbamoyl]phenyl] 5-pyridin-1-ium-1-ylpentanethioate;bromide Chemical compound [Br-].C1=CC(S(=O)(=O)NC(=O)C)=CC=C1NC(=O)C1=CC=CC=C1SC(=O)CCCC[N+]1=CC=CC=C1 XYSQXZCMOLNHOI-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 239000002800 charge carrier Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000001066 destructive effect Effects 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 4
- 238000005381 potential energy Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Description
PATENTANMELDUNG
PRIORITÄT:
BEZEICHNUNG: ANMELDER:
ERFINDER:
13. Oktober 1977
(entspricht US-Anm. Serial-No. 841 735)
Dynamische Speicherzelle
Amr H. Mohsen
10476 Soby Meadow Court
Saratoga, Kalif., V.St.A.
Amr H. Monaen, Ingenieur 10476 Soby Meadow Court
Saratoga, Kalif.,V.St.A.
90 9 816/0996
Kontern Deutsche Bank AG Hamburg (BLZ 20070000) Konlo-Nr. 6/10055 · Postschocknml Hamburg (BLZ 20010020) Konlo-Nr. 262080-201
Die Erfindung betrifft eine dynamische Speicherzelle mit einem Substrat eines ersten Leitungstyps.
Die vorliegende Erfindung behandelt eine senkrecht angeordnete Speicherzellenkonfiguration für dynamische Direktzugriffsspeicher,
mit einer Überleitung oder Kopplung elektrischer Ladungen zwischen vertikal angeordneten
Potentialmulden.
In monolithischen integrierten Schaltungen ist es oft wünschenswert, die Größe der einzelnen Bauelemente in
den Schaltungen zum Zwecke der größeren Wirtschaftlichkeit zu verringern; denn je kleiner die Größe der Schaltung
ist, umso wirtschaftlicher ist die Herstellung dieser Schaltung. In den letzten Jahren wurde neuen Halbleiterbauelementen
erhöhte Bedeutung beigemessen, die zur Erhöhung der Packungsdichte der Bauelemente vertikal angeordnete
Strukturen in Einsatz bringen. Ein Beispiel für derartige vertikal angeordnete Strukturen sind MOS-Transistoren mit
v-förmigen Einschnitten (V-groove MOS transistors - VMOS),
die in dem Artikel 11VMOS Memory Technology" von T.J. Rodgers
u.a., ISOC Digest of Technical Papers, Februar 1976, Seite
74· bis 75 beschrieben sind, sowie Feldeffekttransistoren
mit statischer Induktion (static induction field effect transistors - SIT), beschrieben in dem Artikel "Static
Induction Transistor Cell", Electronics, September 1977, Seite 74. Das VMOS-Bauelement erfordert jedoch komplizierte
909816/0996
Herstellungsverfahren, die die Züchtung epitaktischer Schichten und die anisotrope Ätzung der V-förmigen Einschnitte
einschließen, und das SIT-Bauelement erfordert
ebenfalls verwickelte Herstellungsverfahren, die die Züchtung epitaktischer Schichten und tief eindringende
Isolationsdiffusionen umfassen, die eine verhältnismäßig große Fläche des Halbleiterplättchens einnehmen. Wenn auch
eine kleinere Bauelementgröße erreicht worden ist, so erhöhen diese Umstände die Kosten dieser Bauelemente.
Im Bereich der dynamischen Direktzugriffs-Halbleiterspeicher
(RAM random access memories) wird die Eintransistor-Speicherzelle,
wie sie in der US-PS 3 587 386 mit der Bezeichnung
"Feldeffekttransistorspeicher" vom 4.6.1968 beschrieben ist, weitgehend gegenwärtig eingesetzt und kann praktisch
als Industriestandard für 4-k-Bit- und 16-k-Bit-Speicher
angesehen werden. Diese Eintransistor-Speicherzelle besitzt vier physikalische Bestandteile, nämlich einen Speicherkondensator,
ein Auswählgatter, eine eindiffundierte Bitleitung und ein Isolationselement, die allesamt nebeneinander
angeordnet sind, woraus sich eine verhältnismäßig große seitliche Speicherzellenfläche ergibt. Zur Erhöhung
der Kapazität solcher Speicher sollte die Größe oder der Flächenbedarf des Speichers im wesentlichen gleich bleiben,
ohne gleichzeitig die Kosten pro Bit gespeicherter Daten zu erhöhen, was eine Speicherzelle kleinerer Größe erforderlich
macht.
909816/0996
Es ist eine Anzahl von Versuchen mit unterschiedlichem Ausmaß an Erfolg unternommen worden, die Fläche für die
einzelne Speicherzelle zu vermindern, und zwar durch Kombination eines oder mehrerer dieser Grundbestandteile.
Bei den ladungsgekoppelten Speicherzellen für den Direktzugriff, die in dem Artikel "The Charge-Coupled RAM Cell
Concept" von A. Tasch u.a., im IEEE Journal of Solid State Circuits, Vol. SC-11, Nr. 1, Februar 1976, Seite
58 bis 63j beschrieben werden, ist ein Speicherkondensatorelement
mit dem Auswählgatter zu einer einzigen Elektrode kombiniert, um die seitliche Ausdehnung der Speicherzelle
zu vermindern. Doch wird diese Verminderung auf Kosten einer beträchtlichen Verkleinerung der Speicherkapazität
der einzelnen Speicherzellen und mit einem beträchtlichen Anstieg der Ausrichtungserapfindlichkeit im Vergleich zu
der üblichen Speicherzelle erreicht. Bei der Speicherzelle mit vermischten Ladungen (Merged Charge Memory - MCM), die
in dem Artikel "Merged Charge Memory (MCM), a new Random Access Cell" von H.S.Lee und W.D.Pricer, Digest of Technical
Papers, IEDM, Dez„ 1976, Seite 15 bis 20 beschrieben wird,
ist der Speicherkondensator mit der Bitleitung kombiniert, und damit wird die seitliche Ausdehnung der Speicherzelle
vermindert. Doch leidet diese Speicherzelle unter dem nicht flexiblen Kapazitätsteilungsverhältnis zwischen der Bitleitung
und dem Speicherkondensator, an der Empfindlichkeit gegenüber Signalmustern und einer begrenzten Betriebsgeschwindigkeit.
909816/0996
- as* -
Bei der SIT-Speicherzeile (Feldeffekttransistor mit statischem
Induktionsfeld) wird der Speicherkondensator mit der Bitleitung kombiniert, und das Auswählgatter ist ein
senkrecht angeordneter Feldeffekttransistor. Dies ergibt ebenfalls ein unveränderliches Kapazitätsteilungsverhältnis
zwischen der Bitleitung und dem Speicherkondensator, sowie eine Empfindlichkeit gegenüber dem Signalmuster. Ebenso
ergibt die Verwendung einer ρ -Isolationsdiffusion als Auswählgatter eine verhältnismäßig große Speicherzellenfläche.
In der dreidimensionalen Speicherzelle mit doppelter Isolation, die von P.C. Arnett in dem Artikel M Three-Dimensional
Dual Dielectric Insulator Memory Cell11, IBM Technical Disclosure Bulletin, Vol. 16, Nr. 11,
April 1974-j beschrieben wird, wird ein Stapel von Speicherzellen
ausgebildet, wobei jede Speicherzelle aufgebrachte Wortleitungen in einer Richtung und dazu senkrecht verlaufende
aufgebrachte Bitleitungen einschließt, und eine doppelte Isolation die Leitungen voneinander trennt und
Ladungen an ihrer Grenzschicht zu speichern vermag. Diese Anordnung ergibt eine höchst zufriedenstellende Packungsdichte
der Bauelemente, erfordert jedoch hohe Spannungen, um einen Stromfluß durch die doppelte Isolation zu treiben,
und macht dadurch den Einschreibvorgang ziemlich langsam.
In einem Artikel mit der Bezeichnung "Three-Terminal CID
as Random Access Memory Cell" von Koch u.a., im IEEE Journal of Solid State Cicuits, Vol. SC-12, Nr. 5, Okt. 1977,
909816/0996
— Ί Η —
λ(Γ 28U762
Seite 534 bis 536, ist eine als CID-Aufbau mit drei Anschlüssen
ausgeführte Speicherzelle offenbart, die allerdings nicht auf dem Prinzip der senkrecht verlaufenden -^adungskopplung
zum Auslesen der Ladung aus dem Speicherkondensator
beruht, sondern hier werden Ladungen in die epitaktische Schicht injiziert, sie diffundieren anschließend und werden
von dem begrabenen Kollektor aufgefangen. Dieser Injektionsbetrieb ist ein wesentliches Unterscheidungsmerkmal gegenüber
der erfindungsgemäßen Speicherzelle; denn es liegen folgende Unterschiede vor:
(1) die begrabene Kollektor in der in dem Artikel beschriebenen
Speicherzelle muß gemäß Fig. 2 des Artikels wesentlich breiter als der Speicherkondensator sein, um
die in die epitaktische Schicht injizierten und dann diffundierenden Ladungen aufzufangen. Dies führt zu einer
größeren Bitleitungskapazität und einer größeren Speicherzellenfläche.
(2) Die Verkopplung bei benachbarten Speicherzellen in dem Aufbau nach dem Artikel begrenzt die Anzahl der Speicherzyklen
zwischen den Neuaufladungen des Speichers, weil einige der von dem Kondensator in die epitaktische Schicht
injizierten Ladungen von benachbarten Speicherzellen aufgefangen werden.
(3) Bei dem Auslesevorgang aus der Speicherzelle, die in
dem Artikel beschrieben wird, diffundieren die injizierten Minoritätsträger durch die epitaktische Schicht zum begrabenen
Kollektor. Die entstehende Ladungsträgerlaufzeit
9098 16/0996
begrenzt die Geschwindigkeit des Auslesevorgangs der Speicherzelle.
Demgegenüber beruht die Arbeitsweise der erfindungsgemäßen Speicherzelle auf der senkrecht verlaufenden
Überleitung oder Kopplung von Ladungen für den Auslese-,
wie auch für den Einschreibvorgang der Ladung in die Speicherzelle. Daher weist die erfindungsgemäße Speicherzelle
nicht die Nachteile der obigen CID-Speicherzelle auf,
die oben aufgeführt worden sind. Die begrabene Bitleitung der erfindungsgemäßen Speicherzelle besitzt eine seitliche
Ausdehnung, die geringer als diejenige des zugeordneten Kondensators ist, woraus sich ein kleinerer Flächenbedarf
für die Speicherzelle ergibt. Es gibt auch keine Verkopplungen zwischen benachbarten Speicherzellen. Die Ladungsträger
werden von dem Kondensator zu der begrabenen Bitleitung unter dem Einfluß starker elektrostatischer Felder
bewegt, die den Auslesevorgang weitaus schneller ablaufen lassen.
Daher ist es Aufgabe der Erfindung, eine integrierte Schaltung des Speichertyps zu schaffen, bei dem die einzelnen
Speicherzellen in ihrer seitlichen Ausdehnung zur Erzielung einer hohen Packungsdichte an Bauelementen oder
Zellen klein sind, dabei geht es insbesondere um einen dynamischen Direktzugriffsspeicher, der eine senkrecht
verlaufende ladungskopplung zum Laden und Entladen des
909816/0996
Speicherkondensators der Zelle in Einsatz bringt, dabei soll die senkrecht verlaufende Ladungskopplung in einem
Halbleitersubstrat verwendet werden, und es soll nicht mehr ein Strorafluß durch einen Isolator erzwungen werden,
um eine Ladung auf eine kapazitive Impedanz zu bringen oder von dieser zu entfernen.
Die zur Lösung der gestellten Aufgabe vorgeschlagene erfindungsgemäße Speicherzelle ist dadurch gekennzeichnet,
daß sie einen begrabenen Kanal eines zweiten Leitungstyps in dem genannten Substrat aufweist, daß eine erste Schicht
von Halbleitermaterial vom ersten Leitungstyp auf dem genannten Substrat angeordnet ist, daß eine zweite Schicht
eines Isolationsmaterials auf der ersten Schicht angebracht ist, daß eine dritte Schicht leitenden Materials auf der
zweiten Schicht angeordnet ist und einen Belag eines Kondensators zur Speicherung bildet, daß der zweite Belag
dieses Kondensators durch die Grenzschicht zwischen der ersten Schicht und der zweiten Schicht gebildet wird,
daß die Stärke und die Dielektrizitätskonstante der genannten zweiten Schicht zur Schaffung eines vorbestimmten kapazitiven
Impedanzwertes ausgelegt sind, daß eine Spannungsquelle an den begrabenen Kanal und die leitende Schicht
angeschlossen'ist, und daß zumindest die Stärke und das Dotierungsprofil der genannten ersten Schicht zur Erzielung
einer senkrecht verlaufenden Ladungskopplung zwischen dem begrabenen Kanal und der Grenzschicht zwischen der
909816/0996
ersten Schicht und der zweiten Schicht bei Anlegung eines
Potentials durch die genannte Spannungsquelle ausgelegt
sind.
Die vorliegende Aufgabe löst also die gestellte Aufgabe durch die Schaffung einer neuartigen integrierten Schaltungskonfiguration, bei der eine begrabene Diffusionszone unter
Einsatz der üblichen Bearbeitungsverfahren für monolithisch
integrierte Schaltungselemente in einem Substrat ausgebildet wird. Die begrabene Zone wirkt durch senkrecht verlaufende
Ladungskopplung mit einer Inversionszone oder einer Diffusionszone an der Oberfläche des Halbleiters zusammen. Diese Konfiguration
gestattet eine senkrecht verlaufende Ladungskopplung, und die Eelemente einer Speicherzelle, bei der
diese Ladungskopplung eingesetzt wird, können senkrecht übereinander zur Ausbildung eines Stapels angeordnet werden,
womit die Größe der Speicherzelle vermindert wird.
Es ist festzustellen, daß wegen der senkrecht verlaufenden
Ladungskopplung zwischen der begrabenen Bitleitung und der Inversionszone oder Diffusionszone der Speicherzelle die
seitliche Ausdehnung der Bitleitung viel geringer als diejenige der Inversionsschicht ist. Dies führt zu einer
erhöhten Leistung der Speicherzelle. Die schmale Bitleitung weist eine geringe Kapazität auf, dies ergibt einen geringen
Flächeribedarf bei der Speicherzelle, und die senkrecht verlaufende
Ladungskopplung ergibt ein schnelles Auslesen und
909816/0996
2844782
Einschreiben der Informationen in die Zelle, ohne eine
Überkopplung oder Übersprechen zwischen benachbarten Zellen.
Bei der Speicherzelle nach der Erfindung sind das Auswählgatter und der Speicherkondensator zu einem einzigen Element zusammengefaßt,
das in senkrechter Richtung mit einem begrabenen Kanal ausgerichtet ist. Infolgedessen beanspruchen nunmehr
die drei zusammengefaßten und senkrecht übereinander angeordneten Elemente nicht mehr seitlichen Raum als ein einziges
dieser Elemente nach dem vorbekannten Stand der Technik. Zur Herstellung gemeinsamer Verbindungen des kombinierten
Gatterelektroden/Kondensatorelementes sind die erfindungsgeraäßen Speicherzellen zur Ausbildung der Wortleitungen
in Reihen oder Zeilen angeordnet, und die begrabenen Bitleitungskanäle sind zur Ausbildung der Bitleitungen in
Spalten angeordnet. Der Abstand zwischen dem begrabenen Kanal und der Speicherkapazität der Speicherzelle, ebenso
wie das Fremdstoff-Konzentrationsprofil in senkrechter Richtung
werden derart ausgelegt, daß der Speicherkondensator der Speicherzelle durch Ladungskopplungsvorgänge aufgeladen
und entladen werden kann«
Im weiteren wird die Erfindung beispielsweise und anhand der beigefügten Zeichnungen ausführlich erläutert. Es
zeigen:
909818/0996
-Fig. 1 A,B: Seitenansichten in senkrechter Schnittdarstellunp;
einer nach der Erfindung aufgebauten Speicherzelle, zur Veranschaulichung einer bevorzugten
Ausführungsform,
. 2 A,B: den Ansichten nach Pig„ 1A,B entsprechende
Seitenansichten einer vereinfachten Speicherzelle in senkrechter Schnittdarstellung, zur
Erläuterung des Prinzips der senkrecht verlaufenden Ladungskopplung bei der Speicherzelle
.gemäß der Erfindung,
Fig. J, 4·: Diagramme des ortsabhängigen Fremdstoffkonzentrationsverlaufs
bzw. der Verteilung der potentiellen Energie der in Figo 2A und 2B gezeigten
vereinfachten Speicherzelle,
Fig. 5, 6: Diagramme zur Darstellung des Verlaufs der Fremdstoff
konzentration bzw. der potentiellen Energie als Funktion des Abstandes Abstandes von derjenigen
Oberfläche, auf welcher bei der in Fig. 1A und 1B gezeigten Speicherzelle die Ladung gespeichert,
Fig. 7: eine Draufsicht auf einen mit den Speicherzellen
nach der Erfindung aufgebauten Speicher,
Fig. 8A,B,C: Diagramme zur Darstellung des Potentialverlaufs
909816/0996
in Abhängigkeit von dem Abstand von derjenigen Oberfläche, auf der die Ladung bei der Speicherzelle
nach der Erfindung gespeichert wird, und zwar bei Einschreib-, bzw. Auslese- und Speicherbetrieb,
Fig. 9: ein Ersatzschaltbild der in Fig. 1 gezeigten
Speicherzelle,
Speicherzelle,
Fig. 1OA,B: seitliche Ansichten in senkrechter Schnittdarstellung
einer weiteren Ausführungsform der
Speicherzelle nach der Erfindung,
Speicherzelle nach der Erfindung,
Fig. 11A,B: seitliche Ansichten in senkrechter Schnittdarstellung
einer anderen Ausführungsform der
Speicherzelle nach der Erfindung,
Speicherzelle nach der Erfindung,
Fig. 12A,B: seitliche Ansichten in senkrechter Schnittdarstellung
einer noch anderen Ausführungsform
der Speicherzelle nach der Erfindung,
der Speicherzelle nach der Erfindung,
Fig. 13A,B: seitliche Ansichten in senkrechter Schnittdarstellung
einer weiteren anderen Ausführungsform der Speicherzelle nach der Erfindung,
Fig. 14A,B: seitliche Ansichten in senkrechter Schnittdarstellung
einer anderen, weiteren Ausführungsform der Speicherzelle nach der Erfindung,
909816/0966
Fig. i5A,Bs seitliche Ansichten in senkrechter Bchnittdar-
stellung einer noch anderen, weiteren Ausführungsform der Speicherzelle nach der Erfindung,
Fig. 16: ein Diagramm zur Veranschaulichung der Verteilung der potentiellen Energie als Funktion
des Abstandes von der Oberfläche, auf der die Ladung bei der in Fig. 1A,B gezeigten Speicherzelle
gespeichert wird, zur Erläuterung des nichtzerstörenden Auslesevorganges bei der
Speicherzelle nach der Erfindung,
Fig. 17A,B: Diagramme zur Veranschaulichung der Verteilung
der potentiellen Energie bei Einschreib- bzw. Auslesebetrieb, als Funktion des Abstandes von
derjenigen Oberfläche, auf der bei einer erfindungsgemäßen Speicherzelle die Ladung gespeichert
wird, wenn der begrabene Kanal als Wortleitung, und die Auswählgatter-Elektrode als Bitleitung
betrieben wird,
Fig. 18: eine Draufsicht auf einen nach einer anderen
Ausführungsform eines aus Speicherzellen nach der Erfindung aufgebauten Speichers, in dem die
Speicherzellen zur Ausbildung einer gefalteten Matrix angeordnet sind,
909816/0996
Fig. 19: eine seitliche Schnittansicht in senkrechter
Schnittdarstellung einer Ausführungsform der erfindungsgemäßen Speicherzelle, die für den
Einsatz in einer gefalteten Matrixanordnung geeignet ist und die bei dem in Fig. 18 dargestellten
Speicher verwendbar ist,
Fig. 22: eine seitliche Ansicht, in senkrechter Schnittdarstellung, eines Transistors, bei dem die
senkrecht verlaufende Ladungskopplung in Einsatz gebracht wird, und
Fig. 23= eine Draufsicht auf den in Fig. 22 dargestellten
Transistor.
Es wird nunmehr auf Fig. 1A und 1B aus den Zeichnungen bezug
genommen, die Jeweils senkrechte Schnittdarstellungen bei einer bevorzugten Ausfübrungsform der Speicherzelle nach der Erfindung
zeigen. Bei 10 ist ein Substrat aus einem halbleitenden Material dargestellt, das eine Störstellenkonzentration vom
p-Leitungstyp aufweist. In die obere Oberfläche des Substrats 1O ist eine Kanalzone 12 mittels einer Maske implantiert oder
eindiffundiert, mit einer Dotierung vom n-Leitungstyp. Eine epitaktische Schicht 13 vom p-Leitungstyp, mit einer oberen
Oberfläche 14, wird auf der Oberfläche des Substrats 10 und
der Kanalzone 12 gezüchtet und macht dadurch die Kanalzone 12 zu einer begrabenen Kanalzone. Anschließend daran wird mittels
einer weiteren Maske ein Kanal 17 vom p-Typ in die obere Ober-
909816/0996
- -2Θ- I0*
fläche 14- der epitaktischen Schicht 15 eindiffundrert oder
implantiert, um als herkömmliche Kanalbegrenzungszone zu wirken
und um die Abgrenzung der Speicherzelle in herkömmlicher Weise zu umschreiben. Dann wird eine dicke Siliziumdioxidschicht bei
18 unter Wärmeeinwirkung auf der Oberfläche 14 zu deren Abdeckung
gezüchtet, soweit sie von der Kanalbegrenzungszone umgeben ist. Dieser Oberflächenbereich innerhalb der Umgrenzung
wird mit der Bezugsziffer 99 bezeichnet und markiert die seitliche Ausdehnung des aktiven Teilbereichs der Speicherzelle.
Die Oxidschicht 18 überdeckt gleichfalls den benachbarte Teilbereich der Kanalbegrenzungszone 17· Unter Einsatz einer weiteren
Maske wird der über dem aktiven Oberflächenbereich 99 liegende Teilbereich 102 der Oxidschicht 18 vollständig fortgeätzt,
um den Oberflächenbereich 99 der epitaktischen Schicht 13 freizulegen. Der nächste Verfahrensschritt besteht in der
Ausbildung einer dünnen Siliziumdioxidschicht bei 15 unter
Wärmeeinwirkung über dem Oberflächeribereich 99> und schließlich wird ein Metallisierungsstreifen 16 auf die Siliziumdioxidschichten
15 und 18 aufgebracht.
Wie weiter unten erläutert wird, für denjenigen Fall, wo die Speicherzelle nach Fig. 1 mit einer Vielzahl anderer Speicherzellen
in Zeilen und Spalten kombiniert ist, wie in Fig. 7 gezeigt, um einen Speicher zu bilden, so stellt der Metallisierungsstreif
en 16 die Verbindung zwischen den eine Spalte bildenden Speicherzellen her, so daß diese zu einer Wortleitung
wird, und die begrabene Kanalzone 12 stellt die Verbindung zwischen den eine Zeile oder Reihe bildenden Speicherzellen
909816/0996
her und wird zur Bitleitung. Wie im weiteren noch besser erkennbar wird, ist die jeweils den logischen Spannungswert
"0" oder ";M darstellende Ladung gespeichert oder nicht gespeichert
in demjenigen Bereich der Oberfläche 14, der sich in dem Bereich des aktiven Teils, nämlich bei 99, der Speicherzelle
erstreckt, der zwischen der Siliziumdioxidschicht 15 und
der oberen Oberfläche 14 der epitaktischen Schicht 13 ausgebildet
ist und von der Kanalbegrenzungszone 17 umgrenzt wird. Dieser Bereich der Oberfläche 14 ist ebenfalls als Grenzschicht
1^ bezeichnet. In dieser Grenzschicht 14A wird die Ladung
durch die Ladungskopplung aufgebracht und und entfernt, im Gegensatz zum Treiben von Strömen durch Isolationszonen, und
infolgedessen müssen in der Speicherzelle nach der Erfindung die Bedingungen für die Ladungskopplung erfüllt werden. Da die
Speicherzelle auf der senkrecht verlaufenden Kopplung oder Überleitung zur Ablagerung oder Entfernung der Ladung an der
Grenzschicht 14A beruht, ist die seitliche Ausdehnung der durch die begrabene Kanalzone 12 gebildeten Bitleitung geringer als
die seitliche Ausdehnung des aktiven Bereichs 99 der Speicherzelle (siehe Fig. 1B).
Zum Zweck der Erläuterung des senkrecht verlaufenden Ladungskopplungsvorgangs
bei der in Fig. 1 veranschaulichten Speicherzelle ist eine etwas vereinfachte Form dieser Speicherzelle
in Fig. 2A und 2B dargestellt, wobei übereinstimmende Bezugszeichen gleiche Teile bezeichnen. Grundsätzlich umfaßt die
vereinfachte Speicherzelle nach Fig. 2 ein Substrat 10 aus
909816/0996
3ή
284Α762
p-Halbleitermaterial, in das eine n-Kanalzone 12 eingebettet
ist. Die obere Oberfläche des Substrats 10 ist mit einer epitaktischen
Schicht 13 vom p-Leitungstyp bedeckt, in die eine
herkömmliche Kanalbegrenzungszone 17 implantiert oder eindiffundiert ist, die die seitliche Ausdehnung der Speicherzelle umschreibt
und den aktiven Bereich 99 dieser Speicherzelle begrenzt. Auf der oberen Oberfläche 14- der epitaktischen Schicht
13 ist eine dicke Oxidschicht 18 ausgebildet, die dann bei fortgeätzt wird, d.h. innerhalb der Kanalbegrenzungszone 17»
um den aktiven Teil der Oberfläche 14- freizulegen. In den freigelegten
Bereich der Oberfläche 14 ist eine Dotierung implantiert
oder eindiffundiert, um eine Zone 20 vom n-Leitungstyp
zu bilden. Wie im weiteren noch besser zu erkennen sein wird,
ist die Zone 20 in Fig. 2 zum Zweck der Erläuterung des Ladungskopplungsvorganges
der Grenzschicht 14-A nach Pig. 1 gleichwertig.
Fig. 3 und 4· sind Diagramme zur Veranschaulichung des Fremdstoffkonzentrationsverlaufs
oder -profile und des Energiebandes oder der potentiellen Elektronenenergie des in Fig. 2 gezeigten
Halbleiterbausteins,, Geanu gesagt, zeigt Fig. 3 einen Verlauf 50, der die Variation der Fremdstoffkonzentration in Abhängigkeit
vom Abstand von der Oberfläche 14- der epitaktischen Schicht
13 darstellt. Der mit A bezeichnete Punkt der Abszisse entspricht der unteren Grenze der η-leitenden Zone 20, der mit B
bezeichnete Punkt auf der Abszisse entspricht der unteren Oberfläche der epitaktischen Schicht 13, und der mit C bezeichnete
Punkt auf der Abszisse entspricht der unteren Grenze der eindiffundierten Kanalzone 12. Infolgedessen kennzeichnet der
9 09816/0996
Anschnitt 0-A auf der Abszisse die Erstreckung der n-leitenden
Zone 20, der mit 0-B bezeichnete Abschnitt stellt die epitaktiscbe
Schicht 13 dar, und der mit B-G bezeichnete Abschnitt bezeichnet die Erstreckung der Kanalzone 12.
Fig. 4- zeigt den Verlauf der Variation in der potentiellen.
Elektronenenergie in Abhängigkeit vom Abstand von der oberen
Oberfläche 1A- (an der Abszisse entlang) unter Verwendung desselben
Maßstabes wie bei Fig. 5, wenn an die η-leitende Zone
20 und die Kanalzone 12 gegenüber dem Substrat 10 ein positives Potential angelegt wird» und das an die Zone 20 angelegte Potential
höher als das an die Kanalzone 12 angelegte ist, und stellt
die Energie dar, die benötigt wird, um eine Ladung in senkrechter Richtung von der Oberfläche 14- zum Substrat 10 hin zu
bewegen. Wie leicht ersochtlich, wird, wenn überhaupt, wenig Energie erforderlich, um eine Ladung von 0 nach A und von B
nach G zu bewegen, und diese beiden Bereiche sind als sogenannte "Potentialmulden" bekannt. Jedoch ist die zur Bewegung einer
Ladung von A nach B erforderliche Energie beträchtlich und zeigt das Vorhandensein einer Potentialbarriere zwischen den
beiden Potentialmulden an, die sich von A nach B erstreckt. Um Ladungen direkt von einer Potentialmulde zur anderen zu bewegen
-dies ist der allgemein als "Ladungskopplung" bezeichnete Vorgang - ist es erforderlich, zwischen den Potentialmulden
eine Potentialdifferenz anzulegen, die es vermag, die Ladung
über die Potentialbarriere hinweg zu bewegen. Pur ein vorgegebenes
FremdstOffkonzentrationsprofil, wie es durch den Verlauf
bei 50 in Fig. J dargestellt wird, ist die Potentialbarriere
909816/0996
eine Funktion der an die Zonen 20 und 12 angelegten Potentiale.
-Die Höhe der Potentialbarriere ist ebenfalls eine Funktion der
Starke der Schicht zwischen der B-leitenden Zone 20 und der Kanalzone 12 und, selbstverständlich, des Verlaufs der Fremdstoff
konzentration zwischen diesen beiden Punkten.
Zur Sicherstellung einer Ladungskopplung zwischen den beiden Potentialmulden sind bestimmte Bedingungen einzuhalten, sonst
könnte die Anlegung der Potentiale Ladungsträgerinjektionen
zur Folge haben, die zum Zwecke der Erfindung unerwünscht sind.
Zur Ermöglichung einer senkrecht verlaufenden Ladungskopplung
ist es nötig, daß das Dotierungsprofil zwischen der oberen und der unteren Potentialmulde nach Fig. 4- und der räumliche Abstand
zwischen beiden derart ausgelegt werden, daß sich bei der Anlegung geeigneter Spannungen die Ladungen senkrecht anstatt
in allen Richtungen bewegen können, was sonst zu unerwünschten Ladungsträgerinjektionen führen würde. Bei der senkrecht verlaufenden
Ladungskopplung zwischen der oberen und der unteren Potentialmulde ist die seitliche Ausdehnung der als Bitleitung
dienenden Kanalzone 12 geringer als die Ausdehnung des aktiven Teils 99 der Speicherzelle, dabei tritt keine Verkopplung bei
nebeneinanderliegenden Speicherzellen auf. So sollte beispielsweise
der Abstand der Potentialmulden im Bereich von 5 bis 1 /um
und die Dotierung der trennenden Schicht, d.h. der epitaktischen Schicht 13» im Bereich von etwa 5x10 Fremdstoffatomen
pro cnr bis 1x10 Fremdstoffatomen pro cnr liegen, damit die
Ladungen bei einem Spannungsunterschied von wenigen Volt
909816/0996
(beispielsweise 5V) in senkrechter Richtung zwischen den
Potentialmulden gekoppelt werden können. Aus Fig. 4· ist ebenfalls
zu entnehmen, daß die Potentialmulden und die Barriere zwischen den Potentialmulden vollständig von der epitaktischen
Schicht 13 und dem Substrat 10 getrennt sind. Die Dotierung
der begrabenen Kanalzone 12 ist nicht kritisch, sollte aber hoch genug sein, um eine Verarmung an Ladungsträgern zu verhindern,
wenn Ladungsträger von der Oberfläche 1A- bewegt werden,
wo sie gespeichert sind, zur Kanalzone 12. Gewöhnlich erfüllt eine Konzentration von über 1x10 Fremdstoffatomen/cnr diese
Bedingung. Ein anderer Weg um sicherzustellen, daß keine Ladungsträgerverarmung oder -abreicherung eintritt, wenn Ladungen
in die Kanalzone 12 bewegt werden, besteht darin, diese Kanalzone tiefer zu machen.
Fig. 5 und Fig. 6 veranschaulichen das Fremdstoffkonzentrationsprofil
bzw. das Diagramm des Energiebandes der in Fig. 1 dargestellten Speicherzelle in Abhängigkeit vom Abstand von den an
der Grenzschicht 1A-A abgelegten Ladungen in demselben Maßstab
wie Fig, 3. Genauer gesagt, zeigt der Verlauf 52 nach Fig. 5
die Fremdstoffkonzentration beginnend an der Grenzschicht 14-A
der epitaktischen Schicht 13, die bis zum Punkt B von dem in Fig. 3 gezeigten Verlauf wegen des Fortfalls der diffundierten
Zone 20 abweicht. Auf der Abszisse ist wiederum der Abstand von der Oberfläche 1A- aufgetragen, und die auf der Abszisse markierten
Punkte B und C stellen dieselben Punkte wie die in
909816/0996
Verbindung mit Fig. 3 erläuterten dar. Der Verlauf 53 zeigt die Variation der potentiellen Elektronenenergie als Funktion
des Abstandes von der Oberfläche 14-, und diese Kurve folgt recht genau der in Fig. 4 gezeigten Kurve, nur mit der Ausnahme,
daß der waagerechte Teil zwischen 0 und A wegen des Nichtvorhandenseins der Zone 20 nicht auftritt. Aus Fig. 5 ist jedoch
deutlich ersichtlich, daß die Speicherzelle nach Fig. 1 zwei
Potentialraulden aufweist, mit einer dazwischenleigenden Barriere,
die überwunden werden muß, wenn eine Ladungskopplung stattfinden
soll.
In Fig. 3 und Fig. 5, bei den Kurven 50 und 52 ist die Fremdstoffkonzentration
mit dem Buchstaben N bezeichnet, dem ein Index folgt, der das Gebiet mit einer solchen Konzentration
kennzeichnet. So bedeutet N.p beispielsweise die Fremdstoffkonzentration
der Kanalzone 12.
In ähnlicher Weise wie zuvor tritt eine senkrecht verlaufende Ladungskopplung zwischen der Potentialmulde an der Grenzschicht
14-A der epitaktischen Schicht 13 und an der begrabenen Kanalzone
12 durch Auswahl der an diese Kanalzone 12 und den leitenden Streifen 16, der gleichzeitig die Gatterelektrode der
Speicherzelle nach Fig. 1 ist, gelegten Potentiale und unter der Voraussetzung auf, daß die Dicke der trennenden epitaktischen
Schicht 13 und das ganze senkrechte Dotierungsprofil für die Bedingungen der Ladungskopplung ausgelegt worden sind.
Bs ist festzustellen, daß die senkrecht verlaufende Ladungs-
909816/0996
kopplung zwischen der Grenzschicht 14-A und der Kanalzone 12
völlig getrennt von dem Substrat 10 verläuft,, so daß die
Gesamtheit des Ladungspakets senkrecht ohne Ladungsverluste durch Rekombination mit Ma^oritätsladungsträgern (Lochern)
in der epitaktischen Schicht 15 bewegt wird, sowie ohne Verluste
durch Verkopplung mit daneben liegenden Speicherzellen»
Bs wird nunmehr auf Fig» 7 aus den Zeichnungen bezug genommen,
dort ist die Verbindunganordnung einer Vielzahl von Speicherzellen 69, wie die in Fig. 1 gezeigte, zum Aufbau eines
Speichers 68 veranschaulicht. Allgemein ausgedrückt, sind die Speicherzellen 69 in Zeilen und Spalten in einem üblichen
Matrixmuster angeordnet, und die Verbindungen zwischen Speicherzellen werden durch leitende Streifen oder Metallisierungsstreifen 16 bei allen Speicherzellen hergestellt, und zwar
an einer Zeile entlang zur Ausbildung einer Wortleitung 70,
und durch Herstellung einer Verbindung zwischen allen begrabenen Kanalzonen 12 aller Speicherzellen in einer Spalte zur
Ausbildung einer Bitleitung 72. Am Kreuzungspunkt einer Bit- und einer Wortleitung ist jeweils eine ladungsgekoppelte
Speicherzelle 69 zum Direkzugriff nach der Erfindung ausgebildet,,
Es ist allerdings selbstverständlich, daß die tatsächliche
Herstellung des Speichers 68 nach Verfahrensweisen aus der integrierten Schaltungstechnik abläuft und alle die
bei der Erläuterung der Speicherzelle nach Fig. 1 angegebenen Herstellungsschritte einschließt, mit der Ausnahme, daß sich
die begrabene Kanalzone 12 über die ganze Länge einer Spalte
909816/0996
erstreckt,, um eine Bitleitung 72 zu bilden,und daß sich
der leitende Streifen 16 über die gesamte Länge einer Zeile
zur Ausbildung einer Wor ti ei "feting 70 erstreckt.
3?ig. 8A9B1G veranschaulichen die Wirkungsweise der dynamischen
Speicherzelle nach 3?ig» 7 im Auslese-, Einschreib- bzw. Speicherbetrieb
,und 3?±ge 9 stellt ein Ersatzschaltbild der dynamischen
Speicherzelle nach I1IgO 1 dar, das zur Erläuterung der Arbeitsweise
in diesen verschiedenen Betriebsarten dient, weil es die senkrecht verlaufende -^adungskopplung zu zwei voneinander
unabhängigen Pfaden für den Auslese- und den Einschreibvorgang reduziert. Sy und Sg0 stellen die erforderliche Spannungsdifferenz
zwischen der Grenzschicht 14A und der begrabenen Kanalzone 12 für die in senkrechter Richtung zu koppelnde Ladung
zwischen den beiden Potentialmulden dar, und zwar für den Einschreib- und den Auslesevorgang. O stellt die Kapazität des
Gatterelektrodenoxids dar, CßBB s*e11^ die Kapazität der Grenzschicht
14A zum Substrat 10 dar, GgQj1 stellt die Kapazität der
Potentialmulde an der Grenzschicht 14A zu der begrabenen Kanalzone
12 dar, und ^IiBB s^e^ die Kapazität der begrabenen
Kanalzone 12 zum Substrat 10 dar.
Beim EinschreibVorgang liegt nach Fig, 8A die Spannung der
Gatterelektrode, die an die Wortleitung 70 gelegt wird, bei ^G/tf (beispielsweise etwa 10V), und die Bitleitung 72 wird
entweder (d.h. die begrabene Kanalzone 12) auf ^2L/V0 (bei"·
spielsweise etwa OV) zur Injektion der Ladung für den logischen Zustand H0H in die Potentialmulde an der Grenzschicht 14A
909816/0996
gehalten, oder es wird eine Spannung Vjjl/wi (beispielsweise
etwa 5V) zur Injektion einer Ladung für den logischen Zust and M1" in die Potentialmulde an sie gelegt. Beim Speicherbetrieb
gemäß Pig. 8C wird die an die Wortleitung 70 gelegte Gatterelektrodenspannung
auf V(JZs^ (von beispielsweise etwa 5V) vermindert,
dabei gilt'· ^Zst*"" VG/W* ^™1* wird die Ladung an
der Grenzschicht 14A unabhängig davon gespeichert, ob das Potential auf der Bitleitung 72 bei Vg^1 (von etwa 5V) oder
bei vbl/v/q (von etwa OV) liegt« Nach Pig« 8B wird das Potential
der Bitleitung 72 beim Auslesevorgang auf VgT/,,, (beispielsweise
etwa 5V) erhöht, und das an die Wortleitung 70 gelegte Gatterelektrodenpotential wird auf VßZRd (beispielsweise OV)
vermindert, wobei gilt: Vp/D,<. Vr/a. . Damit wird die für
7 ° ti/Kd is/OJi
den logischen Zustand M0M an der Grenzschicht 14A gespeicherte
Ladung zu der Bitleitung 72 abgeleitet, um am außen liegenden Anschlußende der Speicheranordnung abgefühlt zu werden. In
diesem Pail beträgt die der in der Potentialmulde gespeicherten
Ladung (an der Grenzschicht 14A) äquivalente Signalspannung VSig etwa 5V.
Die für die Ladungskopplung erforderlichen Werte Sw und SRd
stehen mit dem Dotierungsverlauf'.oder -profil, wie es oben
beschrieben wurde, nach einer Annäherung erster Ordnung für einen gleichförmigen Dotierungsverlauf nach der folgenden
Gleichung (unter der Annahme Ν-^^^-Π naclx FiS· 5) in
Beziehung:
^eTT13
- VBI
909816/0996
darin sind:
e die Elektronenladung
£* die Dielektrizitätskonstante des Substrats
V-nj die im Siliziumsubstrat entstehende Spannung
nach der Näherung:
ΛΤ kT IL,.
VBI^( — in-1-1. + o,55)
" -i
dabei ist:
n. - die Ladungsträgerkonzentration für
Eigenleitung
kT
. - die thermische Spannung
. - die thermische Spannung
1121 .Ax - die Ausdehnung der trennenden Schicht
zwischen den senkrecht zueinander angeordneten Potentialmulden.
Die oben nach Pig. 1 beschriebene Speicherzelle schafft Flexibilität im Aufbau und in der Anordnung. Die Kapazität
der Speicherzelle kann durch Verminderung der Dicke des Oxids bei 15 oder durch Erhöhung der Spannungsauslenkung auf der
Wortleitung und auf der Bitleitung erhöht werden, oder durch Vergrößerung der von der Speicherzelle eingenommenen Fläche
in Richtung der Reihen, ohne dabei die Kapazität der begrabenen Kanalzone 12 zu erhöhen. Die Vergrößerung der Speicherzellenfläche
in Richtung der Reihen trägt dazu bei, den Frequenzgang des am Anschlußende angeschlossenen Abfühlverstärkers
anzupassen. Ebenso vermindert die Aufrechterhaltung einer minimalen vertikalen Höhe der Speicherzelle die Kapazität
der begrabenen Kanalzone und daher der Bitleitung. Die Kapazität der begrabenen Kanalzone 12 umfaßt einen Kapazitätsanteil zum Substrat 10 hin (Ο Β^ΒΒ nach Fig. 9) und einen
anderen Kapazitätsanteil zu der Inversionschicht an der Grenzschicht 14A hin (CSBL nach Fig. 9). Um die von dem
909816/0996
Abfühlverstärker am Anschlußende festzustellende Signalspannungnauslenkung
auf einen Höchstwert zu bringen, sollte die Gesamtkapazität
der Bitleitung 72 auf einen Minimalwert herabgesetzt werden. Der Kapazitätsanteil der Bitleitung: wird durch Verkleinerung
der seitlichen Ausdehnung der begrabenen Kanalzone 12 in bezug auf den aktiven Bereich der Speicherzelle vermindert.
Aufgrund der senkrecht verlaufenden Kopplung zwischen der oberen und der unteren Potentialmulde ergibt sich keine Verkopplung
zwischen nebeneinanderliegenden Speicherzellen« Der obige erstgenannte
Kapazitätsanteil· zum Substrat hin kann durch Verminderung der Dotierungskonzentration des Substrats 10 und der epitaktischen
Schicht 13 vermindert werden. Der zweitgenannte Kapazitätsanteil kann durch Erhöhung der räumlichen Trennung
zwischen der Kanalzone 12 und der Potentialmulde an der Grenzschicht 14A reduziert werden. Die Zeitkonstante für die Einsammlung
der zur begrabenen Kanalzone 12 von der Grenzschicht 14-A während des in Fig. 8B veranschaulichten Auslesevorgangs
abgeleiteten Ladungen kann für den am Anschlußende der Speicheranordnung liegenden Abfühlverstärker dadurch auf einen Minimalwert herabgesetzt werden, daß, wie oben beschrieben, die Kapazität
der begrabenen Bitleitung 72 und ihr spezifischer Flächenwiderstand durch Erhöhung der η-Dotierung im begrabenen Kanal
herabgesetzt werden.
Es gibt eine Anzahl anderer Ausführungsformen der Speicherzelle nnch Fig.1, die nunmehr beschrieben werden sollen, und
einander entsprechende Teile der Anordnungen und/oder funktionell gieichwertige Teile werden durch gleiche Bezugszeichen bezeichnet.
909816/0996
Die in Pig.. 10 Λ nmd B ^esseißte i.pr-x^hcr^.elli1 101 umfnßt Hn
Substrat aus p-1un3 bleitendem Material, in das eim» n-K^nal
bei 12 eindiffundiert oder implantiert ist, r?owie nine epitaktische
Seliielat 13 τόπι ρ—Leitungstyp, die auf der Oberseite den
Substrats gezüchtet, wird, um die Kanalzone 12 in pinen begrabenen
Kanal umzuwandeln.. Anschließend daran wird eine Maske verwendpt,
um eine p-Zone 100 in die obere Oberfläche 14 der epibuk tischen
Schicht 13 einzudiffundieren oder zu implantieren, die in Verbindung
mit einer dicken Oxidschicht, wie es dem Fachmann geläufig ist, als Kanalbegrenzung wirkt. Dann wird eine dicke
SiIiziurnoxidschient 18 auf der Oberfläche 14 der epitaktischen
p-Schicht 13 gezüchtet, und ein Teilbereich 102 der Oxidschicht
18, der die über der Kanalzone 12 liegende Fläche einschließt, fortgeätzt, um die aktive Fläche der Speicherzelle zu umgrenzen.
Dann wird, wenn gewünscht, ein n-Dotierungsstoff durch die Ausnehmung im Oxid bei 102 zur Bildung einer Zone 104 vom n-Leitungstyp
implantiert oder eindiffundiert, und eine dünne Oxidschicht wird thermisch zur Abdeckung der Ausnehmung 102 und der n-Zone
104 ausgebildet. Darauf folgend wird ein Metallisierungsstreifen
16 über den Schichten 15 und 18 zur Bildung der Wortleitung
und eines Belages des Spexcherkondensators der Speicherzelle aufgebracht, während der andere Belag nun durch die n-Zone 104
gebildet wird. Ein Vorteil der in Fig. 10 gezeigten Ausführungsform gegenüber der in Fig.1 gezeigten besteht darin, daß der
Einsatz dieser Form einer Kanalbegrenzung, wie die p-Zone 100, und der Einsatz einer Zone wie die n-Zone 104 unter dem Speicherzellenkondensator
die Herstellung dieser Speicherzelle vereinfacht und damit die Kosten mindert.
909816/0996
Die Ausführungsform der Erfindung mit der in Fig. 1Ί gezeigten
Speicherzelle 111 ähnelt; der in Fig. 10 gezeigten Ausführungnform
bis auf den Unterschied, daß eine p-Zone 110 durch die
Ausnehmung 102 im Oxid vor der Ausbildung der dilnnen Oxidschicht 15 implantiert oder e.indiffundiert wird. In dem Fall,
daß als Option eine Zone 104 vom n-Leitungstyp gewünscht wird,
würde diese durch die Ausnehmung 102 in die p-Zone 110 bis zu
einer etwas geringeren Tiefe als diese letztere implantiert oder eindiffundiert werden. Der Vorteil der Verwendung einer
Zone wie die p-Zone 110 nach Fig. 11 liegt darin, daß das
Potential SR, höher als das in Verbindung mit der Beschreibung
der Anordnung nach Fig. 2 genannte Potential S^ gemacht werden
könnte, was in einigen Anwendungsfällen wünschenswert sein kann.
Die Ausführungsform der Speicherzelle 121 nach Fig. 12 ähnelt der in Fig. 1 gezeigten Ausführungsform mit der Ausnahme,
daß sie eine Zone 120 vom p-Leitungstyp einschließt, die in die Kanalzone 12 eindiffundiert oder implantiert ist, und zwar
durch dieselbe Maske, vor der Ausbildung der epitaktischen Schicht 13. Der übrige Ablauf in der Herstellung der Speicherzelle
121 ähnelt dem in Verbindung mit der Speicherzelle nach Fig. 1 beschriebenen Ablauf bis auf eine wahlweise einsetzbare
η-Zone 104in der Oberfläche 14 der epitaktischen Schicht 13,
die durch Implantation oder durch Eindiffundieren von Dotierungsstoffen vom n-Leitungstyp durch die Ausnehmung 102 im Oxid erhalten
wird, um den zweiten Belag des Spexcherkondensators der Speicherzelle 121 von der Oberfläche 14 zu der n-Zone 104
zu verlegen. Der aus der Schaffung der Zone 120 resultierende
909816/0996
284A762
Vorteil besteht darin, daß das Potential SOJ niedriger als dmi
Ku
Potential S^ gemacht werden kann, wobei diese Größen im Zusammenhang
mit der Erläuterung zn Fig. 9 definiert worden sind» Darnus
ergeben sich einige Vorteile bei gewissen Anwendungsfällen.
Nunmehr wird auf die drei in den Abbildungen, Fig. 13, 14, 15,
dargestellten Ausführungsformen der erfindungsgemäßen Speicherzelle
bezug genommen. In erster Linie unterscheiden sich diese von den zuvor beschriebenen Speicherzellen dadurch, daß sie
anstelle der Verwendung einer epitaktischen Schicht durch aufeinanderfolgende
Diffusions- oder Ionenimplantationsschritte aufgebaut werden.
Es wird nun insbesondere auf die in Fig. 13 gezeigte Speicherzelle
137 bezug genommen, demzufolge weist ein Substrat 10 vom p-Leitungstyp eine Oberfläche 130 auf, in die durch eine erste
Maske eine Kanalzone 131 vom n-Leitungstyp eindiffundiert oder
implantiert ist. Unter Verwendung derselben Maske wird daraufhin eine Diffusion oder Implantation vom p-Typ bis zu einer Tiefe
gebracht, die geringer als die erste Diffusion oder Implantation ist, um somit eine Kanalzone bei 132 auszubilden. Daraufhin
wird eine Zone 134 vom p-Typ über der gesamten Fläche der Speicherzelle 137 eindiffundiert oder implantiert, um eine herkömmliche
Kanalbegrenzung auszubilden, zusammen mit einer dicken Oxidschicht, wobei diese Kanalbegrenzung den aktiven
Bereich der Speicherzelle umgrenzt. Daran anschließend wird, zur Abdeckung der gesamten Oberfläche der im Substrat 10 befindlichen
Speicherzelle, eine starke Oxidschicht bei 18 gezüchtet,
9 09816/0996
und ein Teilbereich oder eine Ausnehmung bei 102, die den aktiven Bereich der Speicherzelle 137 umgrenzt, wird fortgeätKt,
um nochmals die Oberfläche 130 des Substrats 10 freizulegen. Danach wird eine n-Zone 136 in denjenigen Teil der Oberfläche
130 eindiffundiert oder implantiert, der durch die Ausnehmung
bei 102 freigelegt worden ist, und zwar bis zu einer geringeren
Tiefe als die Tiefe der Zone 132 gehend.
Dann wird die Ausnehmung 132 mit einer dünnen Oxidschicht 15
abgedeckt, und diese dünne Oxidschicht 15» ebenso wie ein Teil
der dicken Oxidschicht 18 werden dann mit einer Metalliseirungsschicht
16 abgedeckt, die die Wortleitung bildet, nachdem die
Speicherzellen in der Form einer Matrix zusammengefügt worden sind.
Die in Fig. 14 gezeigte Speicherzelle 140 unterscheidet sich von der Speicherzelle 137 nach Fig. 13 in erster Linie dadurch,
daß die Zone 132 nicht durch dieselbe Maske wie der Kanal 131»
sondern vielmehr durch die Ausnehmung 102 ausgebildet wird und in ihrer Ausdehnung daher beträchtlich breiter ist. Zur Vereinfachung
wird die dem Kanal 132 nach Fig. 13 entsprechende Zone
in Fig. 14 mit dem Bezugszeichen 132A bezeichnet, während die übrigen Zonen und Teile dieselben Bezugszeichen wie zuvor erhalten
haben.
Die Speicherzelle 150, die in Fig. 15 gezeigt wird, schließt
sowohl die durch die Maske zur Ausbildung des Kanals 131 hergestellte p-Zone nach Fig. 13» als auch die p-Zone 132A
nach Fig. 14 ein, die durch die Ausnehmung 102 ausgebildet wird.
909816/0996
Es werden wiederum dieselben Bezugszeichen verwendet, wie ate
in Verbindung mit der Beschreibung zu Fig. 13 und H Verwendung
gefunden haben.
Bei den Ausführungsformen der Speicherzelle, die in Fig. 13»
14, 15 veranschaulicht sind, wird die Kapazität der Speicherzelle jeweils durch die leitende (metallische) Schicht 16, die
Zone 136 und die trennende Oxidschicht 15 gebildet. Zur Schaffung
der Bedingungen zur Ladungskopplung ist zu beachten, daß die Ladungen von der unteren Oberfläche der Zone I36 zur unteren
Oberfläche der Zone 132 oder 132A wandern müssen, und dieser Abstand, ebenso wie das Fremdstoffkonzentrationsprofil der Zonen
131, 132 oder 132A und 136 gemäß den oben festgelegten Richtlinien
ausgelegt werden muß, zur Erzielung der Kopplung von Ladungen zwischen dem unteren Belag des Speicherkondensators
der Speicherzelle und der Kanalzone 131 (als Bitleitung). Der aus dem Einsatz der Ausführungsformen der Speicherzellen
nach Fig. 13 bis 15 entnehmbare Hauptvorteil liegt in der Einfachheit
des Aufbaus, und damit in einer Kostenersparnis, weil
es überflüssig ist, eine epitaktische Schicht auf der Oberfläche des Substrats zu züchten.
Die dynamischen Speicherzellen nach der Erfindung und die damit aufgebauten Speicher können auch in einer solchen Weise entworfen
werden, daß die Auslesung nichtzerstörend erfolgt. Um dies zu erreichen, besteht die eine zu erfüllende Bedingung
darin, daß beim Auslesebetrieb die Ladungsträger in der Kanalzone 12 abgereichert werden können, was die Anwesenheit von
909816/0996
weniger Ladungsträgern als zuvor als für die zerstörende
Auslesung al3 erforderlich genannt, notwendig macht. Die Anzahl der Ladungsträger in der Kanalzone 12 (oder in der
Kanalzone 131) kann durch Absenkung der Fremdstoffkonzentration auf beispielsweise einen Wert zwischen 10 und 10 Fremdatomen
pro cm oder durch Verminderung ihrer Tiefe, oder durch beide Maßnahmen gleichzeitig, reduziert werden.
Fig. 16 veranschaulicht die Wirkungsweise bei einem nichtzerstörenden
Auslesevorgang und zeigt Kurven 160, 161, die
einen Verlauf der potentiellen Elektronenenergie über dem Abstand von der Oberfläche 14 darstellen, wie zuvor in Verbindung
mit Fig. 4 und 6 beschrieben. Die Kurve 16O veranschaulicht den nichtzerstörenden Auslesevorgang beim logischen Zustand "0",
und die Kurve 161 veranschaulicht die nichtzerstörende Auslesung
beim logischen Zustand "1". Wie in Verbindung mit der Beschreibung von Fig. 8 erläutert wurde, ist das Gatterelektrodenpotential
VgMj auf null Volt vermindert worden. Für die
nichtzerstörende Auslesung und für den Fall, daß die Ladungsträger vollständig abgereichert werden können wird das Gatterelektrodenpotential
auf annähernd 10 Volt angehoben. In dem Fall, wo sich keine gespeicherte Elektronenladung an der Oberfläche
14 befindet, was den logischen Zustand "1" bedeutet, erstreckt sich die Verarmungszone innerhalb der begrabenen
Kanalzone 12, die einer Abschnürung unterliegt, womit der Widerstand dieser Zone sehr hoch wird. In dem Fall, wo eine Elektronenladung
an der Oberfläche 14 gespeichert wird, dies entspricht dem logischen Zustand "0", erstreckt sich die Verarmungszone
909 8 16/0996
nur teilweise bis in diese begrabene Kanalzone 12 hinein,
die dann einen endlichen Widerstand besitzt. Der Unterschied zwischen dem sehr hohen Widerstand der begrabenen Kanalzone
bei ihrer Abschnürung (Pinch-off), beim Auslesen einer "1"»
und dem endlichen Widerstand beim Auslesen einer "0" kann durch feststellung des Stromflusses im begrabenen Kanal 12 mit einer
Spannungsdifferenz an seinen Enden abgefühlt werden, ohne dabei die in der Speicherzelle gespeicherte Ladung zu zerstören.
Eine andere Art des Betriebs eines aus den Speicherzellen nach der Erfindung aufgebauten Speichers besteht darin, die Wort-
und Bitleitungen gegeneinander zu vertauschen. Eine solche Vertauschung der Wort- und Bitleitungen ändert nicht die
Speicherzellenkonfiguration oder die Bedingungen für die Kopplung der Ladungen, sondern ändert die Arbeitsweise des
Speichers. Die Auslese- und Einsehreibvorgänge bei einer solchen
Betriebsweise des Speichers sind in Fig. 17A bzw. 17B veranschaulicht.
Der Einschreibvorgang erfolgt durch Erhöhung des Potentials an der begrabenen Kanalzone 12 auf V£t/wt» beispielsweise
0 Volt, um eine "1" einzuschreiben, und auf VBT/m0 von
beispielsweise 5 Volt, um eine "0" einzuschreiben. Dies ist grafisch dargestellt, und zwar durch die Kurve 170, zum Einschreiben
einer "1", und durch die Kurve 171, zum Einschreiben einer "0", wobei diese Kurven die potentielle Elektronenenergie
gegenüber dem Abstand von der Oberfläche 14 darstellen. Das Auslesen erfolgt durch Erhöhung der Spannung an der Gatterelektrode
auf Vß/Rd» beispielsweise 10 Volt, und anschließendem
"Schwimmenlassen'· (floating). Dann wird das Potential der be-
909816/0996
grabenen Kanalzone 1? auf VBL/R(j» Ton beispielsweise 0 Volt,
herabgesetzt. Bei Speicherung einer "1" an der Grenzschicht 14Λ wird die Ladung in. senkrechter Richtung von der begrabenen
Kanalzone 12 zur Grenzschicht HA gekoppelt, dabei wird die
Gegenladung an der Gatterelektrode bei 16 (nun als Bitleitung) verändert, und ihr schwimmendes Potential vermindert, das durch
die Kurve 172 veranschaulicht ist. Bei Speicherung einer "0" an der Grenzschicht 14-A wird keine Ladung von der begrabenen
Kanalzone 12 zur Grenzschicht 14 gekoppelt, dies wird durch den Verlauf bei 173 veranschaulicht. Der oben beschriebene und
in Fig. 17B gezeigte Auslesevorgang ist zerstörend.
Eine andere Ausfürungsform als alternative Anordnung eines
Speichers unter Verwendung der Speicherzellen nach der Erfindung ist in Fig. 18 und 19 dargestellt und wird häufig als
"gefaltete Matrixanordnung" (folded matrix arrangement) bezeichnet. Der Speicher 180 umfaßt ein Substrat 10, mit Bitleitungen
181 in der Form begrabener Kanalzonen, und mit Wortleitungen 183 in der Form von rechtwinklig zu den Bitleitungen 181 verlaufenden
leitenden Streifen. Im Gegensatz zu der Matrixanordnung nach Fig. 7 sind die begrabenen Bitleitungen "gefaltet",
was bedeutet, daß der Speicherzellenkondensator einer jeden einzelnen Speicherzelle in einer Zeile, die mit einer Wortleitung
verbunden ist, in senkrechter Richtung dazu nur auf jede zweite Bitleitung 181 koppelt. Eine solche Anordnung erfordert den
Einsatz von Sperrzonen 182 für die begrabenen Kanalzonen, um jegliche senkrecht verlaufende Ladungskopplung zu nicht gewünschten
begrabenen Bitleitungen zu unterbinden, und macht
909816/0996
daher eine besondere Speicherzellenkonfiguration erforderlich.
Eine für eine gefaltete Matrixanordnung geeignete Speicherzelle 190 ist in Pig. 19 veranschaulicht, die ein Substrat 10 von
p-leitendem Halbleitermaterial zeigt, in dessen obere Oberfläche
eine begrabene Kanalzone 12 vom n-Leitungstyp eindiffundiert
oder implantiert ist. Anschließend daran werden p-Dotierungsstoffe durch eine andere Maske in jede zweite Kanailzone eindiffundiert
oder implantiert, zur Ausbildung von p-Kanalzonen 182, die als Sperrzonen für die begrabenen Kanalzonen wirken.
Stärke und Dotierung der Sperrzonen 182 werden derart ausgelegt, daß die senkrechte Ladungskopplung zwischen der Grenzschicht M
und den nicht gewünschten Bitleitungen 181 unterbunden wird. Es kann beispielsweise eine Schichtdicke von 2 bis 1 /um und
eine Dotierung mit 1x10 bis 5x10 ' Fremdatomen pro cm eingesetzt
werden. Es wird dann eine epitaktische Schicht 13 vom p-Leotungstyp gezüchtet, und die übrigen Verfahrensschritte
zur Herstellung sind dieselben wie die in Verbindung mit der in Fig. 1 beschriebenen Schreiberzelle erläuterten.
In allen Ausführungsformen des oben beschriebenen Speichers mit senkrecht verlaufender Ladungskopplung kann die Oberflächenkanalisolation,
die durch die p-Kanalbegrenzungszonen und die dicken Oxidschichten hergestellt wird, auch mit anderen
herkömmlichen Mitteln zur Isolation von Kanälen erhalten werden, wie beispielsweise das Verfahren mit den selbstausrichtenden
Kanalbegrenzung und das Verfahren mit dem dicken Peldoxido
909816/0996
Die senkrecht verlaufende Kopplung von Ladungen wie bisher
beschrieben kann auch dazu eingesetzt werden, einen MOS-FeIdeffekttransistor
zu betreiben, und Pig. 22 und 23 zeigen jeweils eine Schnittansicht und eine Draufsicht auf einen
solchen MOS-Feldeffekttransistor 220 mit senkrecht verlaufender
Ladungskopplung. Der Transistor 220 ähnelt in seinem Aufbau der Speicherzelle mit senkrechter Ladungskopplung nach Fig. 1,
mit Ausnahme von Zonen 224 und 226 vom n-Leitungstyp. Wo immer
es möglich war, sind dieselben Bezugszeichen wie oben verwendet worden. In die obere Oberfläche eine Substrats 10 vom p-Leitungstyp
ist eine begrabene Kanalzone 12 vom n-Leitungstyp eindiffundiert oder implantiert, und eine epitaktische Schicht
13 vom p-Leitungstyp wird auf dieser Oberfläche gezüchtet.
Daran anschließend wird eine Maske eingesetzt, um eine Kanalbegrenzungszone 17 vom p-Leitungstyp einzudiffundieren oder
zu implantieren, und es wird eine dicke Oxidschicht 18 auf die Oberfläche 14 der epitaktischen Schicht 13 aufgebracht. Dann
wird davon ein Teil bei 222 aus der Oxidschicht 18 entfernt, und eine dünne Gate-Elektrodenoxidschicht 15 wird selektiv
ausgebildet, und darauf ein Metallisierungsstreifen 16 aufgebracht.
Auch die Zonen 224 und 226 vom n-Leitungstyp werden zwischen der Gate-Elektrode 16 und der dicken Oxidschicht bei
18 eindiffundiert oder implantiert. Dotierung und Stärke der epitaktischen Schicht 13, zwischen der begrabenen Kanalzone
12 und der Inversionsschicht auf der Oberfläche 14, müssen für die senkrecht verlaufende Ladungskopplung, wie oben ausgeführt,
ausgelegt werden. Die an die Gate-Elektrode 16 und
909816/0996
28U762
an die Kanalzone 12 angelegten Spannungen steuern den Stromfluß zwischen den Zonen 224 und 226 vom n-Leitungatyp
und der begrabenen Kanalzone 12.
909816/0996
Leerseite
Claims (1)
- PATE N T A N VV Ά L "ι fc;TRICHTER F. WERDERMANN R. SPLAN EMAN N dr. B. REITZNERDIPL.-ING. DIPL.-ING. DIPL.-ΙΝΘ. DIPL.-CHEM.ZÜGEL. VERTRETER BEIM EPA · PROFESSIONAL REPRESENTATIVES BEFORE EPO · MANDATAIRES ASRiES PRES LOEB HAMBURG MÖNCHENAnm.: Amr H. Mohsen1 0476 Soby Meadow Court 2OOO HAMBURQ 3θ ] 2.1'. 73Saratoga, Kalif.. ,V.St.A. neuer wall ίοTEL. (O4O) 34ΟΟ45 34OO56 TELEGRAMME; INVENTIUS HAMBURGUNSEREAKTE: M 78 534 I)HIHR ZEICHEN:Patentansprüchefl .) Dynamische Speicherzelle mit einem Substrat eines ersten Leitungstyps, dadurch gekennzeichnet, daß sie einen begrabenen Kanal (12) eines zweiten Leitungstyps in dem genannten Substrat (10) aufweist, daß eine erste Schicht (13) von Halbleitermaterial vom ersten Leitungstyp auf dem genannten Substrat (10) angeordnet ist, daß eine zweite Schicht (15, 18) eines Iaolationsmaterlals auf der ersten Schicht (13) angebracht ist, daß eine dritte Schicht (16) leitenden Materials auf der zweiten Schicht (15, 18) angeordnet ist und einen Belag eines Kondensators zur Speicherung bildet, daß der zweite Belag dieses Kondensators durch die Grenzschicht (14A) zwischen der ersten Schicht (13) und der zweiten Schicht (15) gebildet wird, daß die Stärke und die Dielektrizitätskonstante der genannten zweiten Schicht (15) zur Schaffung eines vorbestimmten kapazitiven Impedanzwertes ausgelegt sind, daß eine Spannungsquelle an den begrabenen Kanal (12) und die leitende dritte Schicht (16) angeschlossen ist,909816/0996Konten: Doulscho Bank AG Hamburg (BLZ 200 70000) Konto-Nr. 6/10055 · Postsohccknmt Hamburg (BLZ JOO 100 20) Konlo-Nr 262080-201und daß zumindest die Stärke und das Dotierungsprofil der genannten ersten Schicht (13) zur Erzielung einer senrecht verlaufenden Ladungskopplung zwischen dem begrabenen Kanal (12) und der Grenzschicht (14A) zwischen der ersten Schicht (13) und der zweiten Schicht (15) bei Anlegung eines Potentials durch die genannte Spannungsquelle ausgelegt sind»2. Speicheranordnung mit einer Vielzahl von Speicherzellen nach Anspruch 1, die zur Bildung einer Matrix in Zeilen und Spalten miteinander verbunden sind, mit einem Substrat von einem ersten Leitungstyp, dadurch gekennzeichnet, daß ein begrabener Kanal (12) in dem genannten Substrat (10) von einem zweiten Leitungstyp vorhanden ist, und die begrabenen Kanäle (12) aller Speicherzellen (69) eine Spalte bilden und zur Bildung einer Bitleitung (72) miteinander verbunden sind, daß eine erste Schicht (13) eines halbleitenden Materials vom ersten Leitungstyp auf dem Substrat (10) angeordnet ist, daß eine zweite Schicht (15, 18) eines Isolationsmaterials auf der ersten Schicht (13) angeordnet ist, daß eine dritte Schicht (16) eines leitenden Materials auf der zweiten Schicht (15, 18) angeordnet ist und den einen Belag eines Kondensators zur Speicherung bildet, und der andere Belag dieses Kondensators durch die Grenzschicht (HA) zwischen der ersten Schicht (13) und der zweiten Schicht (15, 18) gebildet wird, daß die Stärke und die Dielektrizitätskonstante der zweiten Schicht (15)909816/09961844782zur Schaffung einer vorbestimmten kapazitiven Impedanz ausgelegt sind, daß die dritte Schicht (16) bei allen Speicherzellen (69) eine Reihe bildet und diese zur Bildung einer Wortleitung (70) in der Speicheranordnung (68) miteinander verbunden sind, daß eine Spannungsquelle mit dem begrabenen Kanal (12) und der dritten Schicht (16) aus leitendem Material verbunden ist, und daß zumindest die Stärke und das Dotierungsprofil der ersten Schicht (13) zur Erzielung»einer vertikal verlaufenden Ladungskopplung zwischen dem begrabenen Kanal (12) und der Grenzschicht -(14A) zwischen der ersten Schicht (13) und der zweiten Schicht (15) bei Anlegung eines ausgewählten Potentials, das von der genannten Spannungsquelle geliefert wird, ausgelegt sind.3. Dynamische Speicheranordnung für Direktzugriff, mit einer Vielzahl von Speicherzellen nach Anspruch 1, dadurch gekennzeichnet, daß jede Speicherzelle (69) ein Substrat (10), eine Auswählgatter/Speicherkondensator-Kombination (14A, 15, 16) und einen begrabenen Kanal (12) in dem genannten Substrat (10) mit einem zum Leitungstyp des Substrats (10) entgegengesetzten Leitungstyp einschließt, und der begrabene Kanal (12) eine unter der Gatterelektroden/Speicherkondensator-Kombination (HA, 15, 16) liegende Bitleitung (72) bildet, daß die genannten Speicherzellen (69) zur gemeinsamen Verbindung der Gatterelektroden/Speicherkondensator-Kombination (14A, 15, 16) in Reihen, und die begrabenen,909816/0996als Bitleitung (72) dienenden Kanäle (12) in Spalten angeordnet sind, und daß die Überleitung oder Kopplung von Ladungen zwischen dem Kondensator (14A, 16) zur Speicherung und der Bitleitung (72) senkrecht verläuft.4. Dynamische Speicherzelle mit einem Substrat von einem ersten Leitungstyp und einer oberen Oberfläche, dadurch gekennzeichnet, daß in dem Substrat (10) ein begrabener Kanal (12) von einem zweiten Leitungstyp angeordnet ist, daß eine erste Schicht (13) aus halbleitendem Material eines ersten Leitungstyps auf der genannten oberen Oberfläche des genannten Substrats (10) und zur Abdeckung dea genannten begrabenen Kanals (12) angeordnet ist, daß eine zweite Schicht (15, 18) aus isolierendem Material auf der genannten ersten Schicht (13) angeordnet ist, daß ein Leiter (16) auf der zweiten Schicht (15» 18) angeordnet ist und einen Belag eines Speicherkondensators bildet, daß die Grenzschicht (14A) zwischen der ersten Schicht (13) und der zweiten Schicht (15) den anderen Belag des genannten Speicherkondensators bildet, daß die Stärke und die Dielektrizitätskonstante der zweiten Schicht (15) zur Schaffung einer vorbestimmten kapazitiven Impedanz ausgelegt sind, daß eine Spannungsquelle an den genannten begrabenen Kanal (12) und den genannten Leiter (16) angeschlossen ist, und daß die Stärke und das Fremdstoffkonzentrationsprofil der genannten ersten Schicht (13) und des begrabenen Kanals (12) zur Erzielung einer senkrecht909816/0996" 284Λ762verlaufenden Ladungskopplung zwischen dem genannten begrabenen Kanal (12) und der Grenzschicht (14A) bei Anlegung eines ausgewählten Potentials durch die genannte Spannungsquelle ausgelegt sind.5· Dynamische Speicherzelle mit einem Substrat eines ersten Leitungstyps, dadurch gekennzeichnet, daß ein begrabener Kanal (12) eines zweiten Leitungstyps in dem genannten Substrat (10) ausgebildet ist und an dessen oberer Oberfläche endet, daß eine epitaktische Schicht (13) vom genannten ersten LeiLungstyp über der oberen Oberfläche des genannten Substrats (10) und des begrabenen Kanals (12) ausgebildet ist, daß eine Oxidschicht (15, 18) über der oberen Oberfläche (14) der epitaktischen Schicht (13) ausgebildet ist, daß eine leitende Schicht (16) auf die genannte Oxidschicht (15, 18) aufgebracht ist und einen Belag einea Kondensators zur Speicherung bildet, und die Grenzschicht (HA) zwischen der genannten epitaktischen Schicht (13) und der genannten Oxidschicht (15) den anderen Belag des Kondensators bildet, daß die Stärke und die Dielektrizitätskonstante der genannten Oxidschicht (15, 18) zur Schaffung einer vorbestimmten kapazitiven Impedanz des Kondensators ausgelegt sind, daß eine Spannungsquelle an den begrabenen Kanal (12) und die leitende Schicht (16) angeschlossen ist, und daß die Stärke und das Fremdstoffkonzentrationsprofil der genannten epitaktischen Schicht (13), sowie das Fremdstoffkonzentrationsprofil des genannten begrabenen Kanals (12) zur Erzielung einer senkrecht ver-909816/0996laufenden Ladungskopplung zwischen dem begrabenen Kanal(12) und der Grenzschicht (14A) bei Anlegung eines ausgewählten Potentials durch die genannte Spannungaquelle ausgelegt sind.6. Dynamische Speicherzelle nach Anspruch 5» dadurch gekennzeichnet, daß eine wannenförmige Kanalbegrenzungszone (17) vom genannten ersten Leitungstyp in der genannten ep 1 b'lictlachen Schicht (13) zur Umgrenzung des aktiven Bereichs (99) der Speicherzelle ausgebildet ist und an der oberen Oberfläche (14) der epitaktischen Schicht (13) endet.7. Dynamische Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß der über dem von der Kanalbegrenzungszone (17) umgrenzten Bereich (99) der epitaktischen Schicht(13) liegende Teilbereich (15) der genannten Oxidschicht wesentlich dünner als der über der Kanalbegrenzungszone (17) liegende Teilbereich (18) der Oxidschicht ist.8. Dynamische Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß eine erste Zone (100) des genannten ernten Leitungstyps in der epitaktischen Schicht (13) ausgebildet ist und an der oberen Oberfläche (14) dieser epitaktischen Schicht (13) endet, und daß eine zweite Zone (104) vom genannten zweiten Leitungstyp in der genannten ersten Zone (100) ausgebildet ist und an der909816/0996genannten oberen Oberfläche (14) der epitaktischen Schicht (13) und den aktiven Bereich (99) der Speicherzelle, bei Bildung des anderen Belags des genannten Kondensators zur Speicherung, begrenzt.9» Dynamische Speicherzelle nach. Anspruch 8, dadurch gekennzeichnet, daß der über der genannten zweiten Zone (104) liegende Teilbereich (15) der Oxidschicht wesentlich dünner als der außerhalb der zweiten Zone (104) liegende Teilbereich (18) derselben ist.10. Dynamische Speicherzelle nach Anspruch 5» dadurch gekennzeichnet, daß eine erste Zone vom genannten ersten Leitungstyp in der epitaktischen Schicht (13) ausgebildet ist und an der oberen Oberfläche (14) der epitaktischen Schicht (13) endet, daß eine zweite Zone vom genannten ersten Leitungstyp in der ersten Zone ausgebildet ausgebildet ist und an der oberen Oberfläche (14) der epitaktischen Schicht (13) endet, und daß eine dritte Zone vom zweiten Leitungstyp in der zweiten Zone ausgebildet ist und an der oberen Oberfläche (14) der epitaktischen Schicht (13) endet.11. Dynamische Speicherzelle nach Anspruch 10, dadurch gekennzeichnet, daß die Tiefe der dritten Zone geringer als die Tiefe der zweiten Zone ist»12. Dynamische Speicherzelle nach Anspruch 10, dadurch gekennzeichnet, daß die dritte Zone im wesentlichen im909816/0996Bereich der zweiten Zone erstreckt.13. Dynamische Speicherzelle nach Anspruch. 10, dadurch gekennzeichnet, daß der über der genannten dritten Zone liegende Teilbereich (15) der Oxidschicht wesentlich dünner als der außerhalb der dritten Zone liegende Teilbereich (18) der genannten Oxidschicht ist, und daß die dritte Zone den aktiven Bereich der Speicherzelle begrenzt und den anderen Belag des Kondensators für die Speicherung bild ob.14. Dynamische Speicherzelle nach Anspruch 5, dadurch gekennzeichnet, daß eine weitere Kanalzone von im wesentlichen derselben Erstreckung wie der genannte begrabene Kanal (12), doch vom genannten ersten Leitungstyp, vor der Ausbildung der genannten epitaktischen Schicht (13) in dem begrabenen Kanal ausgebildet worden ist, daß zur Umgrenzung des aktiven Bereichs der Speicherzelle eine wannenförmige Kanalbegrenzungszone vom ersten Leitungstyp in der epitaktischen Schicht (13) ausgebildet ist und an deren oberer Oberfläche (14) endet, und daß eine erste Zone, vom zweiten Leitungstyp, die sich im wesentlichen über den von der Kanalbegrenzungszone umgrenzten Bereich erstreckt, in der genannten epitaktischen Schicht (13) befindet und an der oberen Oberfläche (14) derselben endet.15. Dynamische Speicherzelle nach Anspruch 14, dadurch gekennzeichnet, daß der über der genannten ersten Zone909816/0996liegende Teilbereich (15) der Oxidschicht weaentLich dünner als der über der genannten Ka.nalbegrenzungs7.onF-liegende Teilbereich (18) der Oxidschicht int, und daß die genannte erste Zone den anderen Belag deii Kondensator« zur Speicherung bildet.16. Dynamische Speicherzelle nach Anspruch 6, dadurch gekennzeichnet, daß ein anderer Kanal vom zweiten Leitungstyp vor der Ausbildung der epitaktischen Schicht (13) in dem genannten Substrat (10) ausgebildet worden ist und unter der genannten Kanalbegrenzungszone liegt, und daß ein weiterer Kanal (182) vom ersten Leitungstyp in dem genannten anderen Kanal (12) als eine begrabene Sperrzone für den Betrieb der Speicherzelle in. einer gefalteten Matrixanordnung ausgebildet ist.17e Dynamische Speicherzelle mit einem Substrat von einem ersten Leitungstyp, dadurch gekennzeichnet, daß ein begrabener Kanal von einem zweiten Leitungstyp in dem genannten Substrat (10) ausgebildet ist und an dessen Oberfläche endet, daß eine erste Zone vom ersten Leitungstyp in dem genannten Substrat (10) und in dem genannten begrabenen Kanal ausgebildet ist und an der oberen Oberfläche des Substrats (10) endet, und die Tiefe der ersten Zone geringer als die Tiefe des begrabenen Kanals ist, daß eine zweite Zone vom zweiten Leitungstyp in der ersten Zone ausgebildet ist, an der oberen Oberfläche des Substrats (10) endet, über dem begrabenen Kanal liegt und den aktiven909816/0996Bereich der Speicherzel Ie umgrenzt, daß eine Oxidschicht (15, 18) auf der oberen Oberfläche des Substrats (10) ausgebildet ist, daß eine leitende Schicht (16) über der genannten Oxidschicht (15, 18) aufgebracht ist und einen Belag eines Kondensators zur Speicherung bildet, dai3 die genannte zweite Zone den anderen Belag des Kondensators zur Speicherung bildet, daß die Stärke und die Dielektrizitätskonstante dor genannten Oxidschicht (15) zur Schaffung einer vorbestimmten kapazitiven Impedanz des Kondensators ausgelegt sind, daß eine Spannungsquelle an den begrabenen Kanal und an die leitende Schicht (16) angeschlossen ist, und daß die Stärke und das Fremdstoffkonzentrationsprofil der begrabenen Schicht und zumindest die erste Zone zur Erzielung einer senkrecht verlaufenden Ladungskopplung zwischen dem begrabenen Kanal und der zweiten Zone bei Anlegung eines ausgewählten Potentials durch die genannte Spannungsquelle ausgelegt sind.18. Dynamische Speicherzelle nach Anspruch 17, dadurch gekennzeichnet, daß vor der Ausbildung der genannten ersten Zone ein weiterer Kanal von im wesentlichen derselben Erstreckung wie der genannte begrabene Kanal, doch vom ersten Leitungstyp, in diesem begrabenen Kanal ausgebildet ist, und seine Tiefe geringer als die Tiefe des begrabenen Kanals ist.19. Dynamische Speicherzelle nach Anspruch 17, dadurch gekennzeichnet, daß eine dritte Zone vom ersten Leitungstyp vor der Ausbildung der zweiten Zone in der ersten Zone aus-909816/0996gebildet ist und eine .seitliche Ausdehnung besitzt, dio . im wesentlichen gleich der Atisdehnung der zweiten Zone ist.20« Dynamische Speicherzelle nach Anspruch 17, dadurch gekennzeichnet, daß ein weiterer Kanal von im wesentlichen gleicher Ausdehnung wie der genannte begrabene Kanal, doch vom ersten Leitungstyp, vor der Ausbildung der ersten Zone in dem genannten begrabenen Kanal ausgebildet worden iet, und seine Tiefe geringer als die Tiefe des begrabenen Kanals ist, und daß eine dritte Zone vom ersten Leitungstyp in der ersten Zone vor der Ausbildung der zweiten Zone hergestellt ist und eine seitliche Ausdehnung besitzt, die im wesentlichen gleich der seitlichen Ausdehnung der zweiten Zone ist.21* Dynamische Speicherzelle mit einem Substrat eines ersten Leitungstyps, dadurch gekennzeichnet, daß ein begrabener Kanal von einem zweiten Leitungstyp in dem genannten Substrat (10) ausgebildet ist und an dessen oberer Oberfläche endet, daß ein weiterer Kanal von im wesentlichen derselben Ausdehnung wie d:er genannte begrabene Kanal, doch vom ersten Leitungstyp, in dem genannten begrabenen Kanal ausgebildet ist , und seine Tiefe geringer als die Tiefe des genannten begrabenen Kanals ist, daß eine erste Zone des zweiten Leitungstyps in dem genannten Substrat (10) ausgebildet ist, und der genannte weitere Kanal und der genannte begrabene Kanal an der oberen Oberfläche des Substrats (10) enden, daß die erste Zone den aktiven Bereich der Speicherzelle umgrenzt, dnß eine Oxidschicht (15, 18) über der oberen Oberfläche des oubotrats909816/0996(10) gezüchtet ist, daß eine leitende Schicht (16) auf die genannte Oxidschicht (15, 18) aufgebracht ist und einen Belag einen Kondensators zur Speicherung bildet, und die genannte erste Zone den anderen Belag des Kondensators bildet, daß die Stärke und die Dielektrizitätskonstante der Oxidschicht (15) zur Schaffung einer vorbestimmten kapazitiven Impedanz des Kondensators ausgelegt sind, daß eine Spannungsquelle an den genannten begrabenen Kanal und die genannte leitende Schicht (16) angeschlossen ist, und daß die Stärke und das Fremdstoffkonzentrationsprofil der begrabenen Schicht und zumindest die erste Zone zur Erzielung einer senkrecht verlaufenden Ladungskopplung zwischen dem begrabenen Kanal und der genannten ersten Zone bei Anlegung eines ausgewählten Potentials von der Spannungsquelle her ausgelegt sind.22. Dynamische Speicherzelle nach Anspruch 21, dadurch gekennzeichnet, daß eine wannenförmige Kanalbegrenzungszone vom ersten Leitungstyp in dem genannten Substrat (10) zur Umgrenzung der ersten Zone ausgebildet ist und an der oberen Cberflache des genannten Substrats (10) endet.23. Dynamische 3peicherzelle nach Anspruch 21, dadurch gekonnzeichnet, daß eine zweite Zone vom ersten Leitungstyp in dem genannten Substrat (10) vor der Ausbildung der ersten Zone hergestellt ist und an der oberen Oberfläche des Substrats (10) endet.909816/099624. MOS-Feldeffekttrrui.'-Tisfcor mit einem Substrat von «inen orsfcen Leitungstyp, dadurch g'ikennzei ohne t, d''ü »r f i non begrabenen Kanal (12) von einem zwo! I; on Lei Lungs typ 'H.ifwei.:;t, der in dem Substrat (10) ausgebildet ist und an d-or oberen Oberfläche dieses Subntrats (10) endet, daß eine ep Ltakt Lsche Schicht (13) von dem genannten ersten Leitungstyp /uif dnr oberen Oberfläche des Substrats (10) und des begrabenen Kanal.;; (12) gezüchtet wird, daß eine ersbe und eine zweite Zone ('■-:?'], 226) vom genannten zweiten Leitungstyp in der epitaktischen Schicht (13)» zu beiden Seiten des begrabenen Kanals (1?) ausgebildet 3ind und an der Oberfläche der epitaktischen Schicht enden, zur Ausbildung der Drain- und der Source-Elektrode des genannten Feldeffekttransistors-, daß eine Oxidschicht (15) auf der oberen Oberfläche (14) der epitaktischen Schicht (13) ausgebildet ist und sich im Oberflächenbereich zwischen der ersten Zone (224) und der zweiten Zone (226) erstreckt, daß eine leitende Schicht (16) über der genannten Oxidschicht (15) aufgebracht ist und die Gate-Elektrode des genannten Feldeffekttransistors bildet, daß die Grenzschicht zwischen der epitaktischen Schicht (13) und der Oxidschicht (15) den anderen Belag des Kondensators zur Speicherung bildet, daß die Stärke und die Dielektrizitätskonstante der genannten Oxidschicht (15) zur Erzielung einer vorbestimmten kapazitiven Impedanz des genannten Kondensators ausgelegt sind, daß eine Spannungsquelle mit dem begrabenen Kanal (12), der leitenden Schicht (16), der ersten Zone (224) und der zweiten Zone (226) verbunden ist., daß die StäTke und das Fremdstoffkonzentrationprofil der epitaktiachen Schicht (13) und das Fremdstoffkonzentrationaprofildes begrabenen Kanals (12) zur Erzielung909816/0996BAD ORIGINALeiner senkrecht verlaufenden Ladungskopplung zwischen dem genannten begrabenen Kanal (12) und der genannten Grenzschicht bei Anlegung ausgewählter Potentiale durch die Spannungsquelle ausgelegt sind.25. MOS-Feldeffekttransistor nach Anspruch 24, dadurch gekennzeichnet, daß eine wannenförmige Kanalbegrenzungszone (17) vom ersten Leifcungstyp in der genannten epitaktischen Schicht (13) zur Umgrenzung des aktiven Bereichs des Feldeffekttransistors ausgebildet ist und an der oberen Oberfläche der epitaktisehen Schicht (13) endet.909816/0996
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US84173577A | 1977-10-13 | 1977-10-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2844762A1 true DE2844762A1 (de) | 1979-04-19 |
Family
ID=25285575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782844762 Withdrawn DE2844762A1 (de) | 1977-10-13 | 1978-10-13 | Dynamische speicherzelle |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5465489A (de) |
DE (1) | DE2844762A1 (de) |
FR (1) | FR2406286A1 (de) |
GB (2) | GB2006523B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2855079A1 (de) * | 1978-12-20 | 1980-07-17 | Siemens Ag | Halbleiter-speicherschaltung |
DE3102175A1 (de) | 1980-01-25 | 1982-01-14 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleiter-speichervorrichtung |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2060997A (en) * | 1978-01-03 | 1981-05-07 | Erb D M | Stratified charge memory divide |
US4335450A (en) * | 1980-01-30 | 1982-06-15 | International Business Machines Corporation | Non-destructive read out field effect transistor memory cell system |
CN113363323B (zh) * | 2020-03-05 | 2023-08-18 | 苏州大学 | 单栅场效应晶体管器件及调控其驱动电流的方法 |
KR20230165567A (ko) * | 2022-05-27 | 2023-12-05 | 삼성전자주식회사 | 반도체 메모리 소자 및 그 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3740731A (en) * | 1971-08-02 | 1973-06-19 | Texas Instruments Inc | One transistor dynamic memory cell |
GB1412132A (en) * | 1972-10-10 | 1975-10-29 | Texas Instruments Inc | Dynamic data storage cell |
CA1030263A (en) * | 1973-05-21 | 1978-04-25 | James A. Marley (Jr.) | Single bipolar transistor memory cell and method |
FR2326761A1 (fr) * | 1975-09-30 | 1977-04-29 | Siemens Ag | Memoire d'informations pour la memorisation d'informations sous forme de porteurs de charge electriques et procede pour sa mise en oeuvre |
US4003036A (en) * | 1975-10-23 | 1977-01-11 | American Micro-Systems, Inc. | Single IGFET memory cell with buried storage element |
-
1978
- 1978-10-04 GB GB7839260A patent/GB2006523B/en not_active Expired
- 1978-10-04 GB GB8136432A patent/GB2095901B/en not_active Expired
- 1978-10-12 JP JP12567878A patent/JPS5465489A/ja active Pending
- 1978-10-12 FR FR7829137A patent/FR2406286A1/fr active Granted
- 1978-10-13 DE DE19782844762 patent/DE2844762A1/de not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2855079A1 (de) * | 1978-12-20 | 1980-07-17 | Siemens Ag | Halbleiter-speicherschaltung |
DE3102175A1 (de) | 1980-01-25 | 1982-01-14 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleiter-speichervorrichtung |
DE3153137C2 (de) * | 1980-01-25 | 1989-11-02 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, Jp |
Also Published As
Publication number | Publication date |
---|---|
JPS5465489A (en) | 1979-05-26 |
GB2095901A (en) | 1982-10-06 |
FR2406286A1 (fr) | 1979-05-11 |
GB2006523B (en) | 1982-12-01 |
FR2406286B1 (de) | 1983-04-15 |
GB2006523A (en) | 1979-05-02 |
GB2095901B (en) | 1983-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3885408T2 (de) | Nichtflüchtige Speicherzelle. | |
EP0783180B1 (de) | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE112004003060B4 (de) | Halbleitervorrichtung mit einem Feld aus Flashspeicherzellen sowie zugehöriges Betriebsverfahren und Prozess zum Herstellen einer System-on-Chip-Vorrichtung in einem Halbleitersubstrat | |
DE2807181C2 (de) | Halbleiterspeichervorrichtung | |
DE4208694C2 (de) | Halbleiter-Speicherelement | |
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
DE4121292C2 (de) | Halbleiterspeichervorrichtung | |
DE2547828A1 (de) | Halbleiter-speicherelement und verfahren zur herstellung desselben | |
DE69013094T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE3033333A1 (de) | Elektrisch programmierbare halbleiterspeichervorrichtung | |
DE3029125A1 (de) | Halbleiterspeicher | |
DE2654728B2 (de) | Programmierbarer Festwertspeicher und Verfahren zu seiner Herstellung | |
DE3029539A1 (de) | Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle | |
DE2705503C3 (de) | Halbleiterspeicheranordnung | |
DD152875A5 (de) | Verfahren zum herstellen eines hochintegrierten festwertspeichers | |
DE69839034T2 (de) | Halbleiter-Speicher-Vorrichtung und Verfahren zu deren Herstellung | |
DE2553203A1 (de) | Festkoerper-bildabtaster mit zerstoerungsfreiem, wahlfreiem zugriff | |
DE2356275A1 (de) | Leistungsunabhaengiger halbleiterspeicher mit doppelgate-isolierschichtfeldeffekttransistoren | |
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE2703871C2 (de) | Halbleiterspeicher mit wenigstens einem V-MOS-Transistor | |
DE19510042C2 (de) | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE3134233A1 (de) | Dynamische cmos-speicherzelle und verfahren zu deren herstellung | |
DE3780298T2 (de) | Nichtfluechtiger speicher mit isoliertem gate ohne dickes oxid. | |
DE2844762A1 (de) | Dynamische speicherzelle | |
DE2751591A1 (de) | Dynamische speichereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |