DE69013094T2 - Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. - Google Patents

Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.

Info

Publication number
DE69013094T2
DE69013094T2 DE69013094T DE69013094T DE69013094T2 DE 69013094 T2 DE69013094 T2 DE 69013094T2 DE 69013094 T DE69013094 T DE 69013094T DE 69013094 T DE69013094 T DE 69013094T DE 69013094 T2 DE69013094 T2 DE 69013094T2
Authority
DE
Germany
Prior art keywords
gate
forming
adjacent
gate electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69013094T
Other languages
English (en)
Other versions
DE69013094D1 (de
Inventor
Kuniyoshi Yoshikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69013094D1 publication Critical patent/DE69013094D1/de
Publication of DE69013094T2 publication Critical patent/DE69013094T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Description

  • Die vorliegende Erfindung betrifft eine nichtflüchtige Halbleiterspeichereinrichtung, die aus einer Vielzahl von in Zeilen und Spalten angeordneten Speicherzellen aufgebaut ist, wobei jede von diesen umfaßt ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; einen Source-Bereich und einen Drain-Bereich, die in einem Oberflächenbereich des Halbleitersubstrats gebildet sind und einen zweiten Leitfähigkeitstyp aufweisen und die Zeilenrichtung definieren; eine erste Gate-Elektrode, die über einem Kanalbereich zwischen den Source- und Drain-Bereichen gebildet ist und durch einen ersten Gate-Isolationsfilm in einem elektrisch schwebenden Zustand gehalten wird; und eine zweite Gate-Elektrode, die als Steuergate dient und über der ersten Gate-Elektrode mit einem dazwischen angeordneten zweiten Gate-Isolationsfilm gebildet ist, wobei die Source- und Drain-Bereiche unter benachbarten dritten Isolationsfilmen gebildet sind, die dicker als der erste Gate-Isolationsfilm sind und die den Kanalbereich einer Speicherzelle von demjenigen einer benachbarten mit der gleichen Zeile isoliert. Ferner betrifft die Erfindung ein Verfahren zur Herstellung einer derartigen nichtflüchtigen Halbleitereinrichtung.
  • Eine derartige nichtflüchtige Halbleitereinrichtung ist aus der US-A-4 326 331 bekannt. Bei der Miniaturisierung der Einrichtung ergeben sich Probleme mit den Auswahleigenschaften.
  • Das Problem der Erfindung wird nachstehend eingehend anhand eine in den Fig. 1 bis 5 gezeigten Beispiels erläutert.
  • Fig. 1 ist eine Ansicht, die das planare Muster eines herkömmlichen EPROMs vom ultravioletten Löschtyp, welcher beispielsweise eine Doppelschicht-Gate- Elektrodenstruktur aufweist;
  • Fig. 2 ist eine Querschnittsansicht entlang der Schnittlinie II-II in Fig. 1; und
  • Fig. 3 ist ein Schaltbild, welches dem in Fig. 1 und 2 dargestellten EPROM entspricht.
  • Unter Bezugnahme auf die Fig. 1 und 2 bezeichnet ein Bezugszeichen 1 eine Speicherzelle, 2 einen Elementisolationsbereich, 3 eine schwebende Gate-Elektrode, 4 eine als Wortleitung dienende Steuergateelektrode, 5 ein Kontaktloch, 6 eine aus Aluminium gebildete Bitleitung, 10 ein P-Typ-Substrat, 11 eine n&spplus;-Typ-Source, 12 eine n&spplus;-Typ- Drain und 13 eine isolierende BPSG-Schicht. Die schwebende Gate-Elektrode 3 und die Steuergateelektrode 4 bilden gemeinsam eine Doppelschicht-Gate-Elektrodenstruktur. Die n&spplus;- Typ Source 11 und die n&spplus;-Typ-Drain 12 sind eine gemeinsame Source bzw. eine Drain, die gemeinsam von benachbarten Speicherzellen verwendet werden. Die gemeinsame Source 11 ist eine Diffusionsschicht, die in einem Oberflächenbereich des p&spplus;-Tvp-Substrats 11 Parallel zu der Steuergate-Elektrode 4 gebildet ist. Das Kontaktloch 5 wird gemeinsam mit den benachbarten Speicherzellen verwendet. Um Informationen in die Speicherzelle einzuschreiben, wird eine hohe Spannung an die Steuergate-Eletkrode 4 und die Drain 12 angelegt. Genauer gesagt werden durch die Anlegung der hohen Spannung Kanal- Nicht-Elektronen erzeugt und Elektronen werden in die schwebende Gate-Elektrode 3 injiziert. Infolgedessen erhöht sich die Schwellspannung des Zellentransistors und somit wird ermöglicht, daß Informationen in die Speicherzelle eingeschrieben werden.
  • In dem voranstehend erwähnten Speicher müssen das Kontaktloch 5 und der Elementisolationsbereich 2 um einen gewissen Abstand (ein Spiel für eine Fehlausrichtung), der bei dem Maskierungsschritt bei der Herstellung benötigt wird, auseinanderliegend angeordnet werden. Genauso müssen das Kontaktloch 5 und die schwimmende Gate-Elektrode 3 voneinander um einen gewissen Abstand auseinanderliegend angeordnet werden. Aufgrund der Notwendigkeit, derartige Spielräume vorzusehen, kann das Kontaktloch 5 nicht ausreichend skaliert oder proportional verkleinert werden. Somit wird verhindert, daß jede Speicherzelle miniaturisiert wird oder eine große Kapazität aufweist. Zusätzlich muß eine Hälfte einer gemeinsamen Source-Diffusionsschicht jeder Speicherzelle zugeordnet werden.
  • Fig. 4 ist eine Querschnittsansicht, die den Aufbau eines herkömmlichen berührungslosen EPROM zeigt und Fig. 5 ist ein Schaltbild des berührungslosen EPROMs. Unter Bezugnahme auf die Fig. 4 und 5 bezeichnet ein Bezugszeichen 21 ein p-Typ- Substrat, 22 eine aus einer eingebetteten Diffusionsschicht (d.h. einer Souce/Drain-Diffusionsschicht) vom n&spplus;-Typ gebildete Bitleitung, 23 einen Feldisolationsfilm (d.h. einen Element-Isolations-Oxidfilm), 24 einen Gate-Isolationsfilm, 25 einen Isolationsfilm zwischen einem schwebenden Gate und einem Steuergate, 26 ein schwebendes Gate, 27 ein als Wortleitung dienendes Steuergate und 28 eine Speicherzelle. Um eine große Kapazität für dieses berührungslose EPROM vorzusehen, wird die Source/Drain-Diffusionsschicht 22 unter den Feldisolationsfilm 23 vergraben, der sich zwischen den benachbarten Speicherzellen befindet, die das Steuergate 27 gemeinsam verwenden. Kein Kontaktloch ist für die vergrabene Diffusionsschicht 22 vorgesehen. Aufgrund dieser Zellenstruktur benötigt das EPROM kein Kontaktloch oder eine gemeinsame Source-Diffusionsschicht, wie diejenigen, die in Fig. 3 gezeigt sind, so daß das EPROM miniaturisiert werden kann und eine große Kapazität aufweist. Die Zellengröße des in Fig. 4 gezeigten kontaktlosen EPROMs ist nicht mehr als 70% der Zellengröße des herkömmlichen EPROMs. Jedoch muß dieses kontaktlose EPROM mit einer (nicht dargestellten) Wählschaltung versehen werden, mit der die vergrabene Diffusionsschicht 22 gemäß der Betriebsbedingung jeder Speicherzelle selektiv entweder als Source oder als Drain verwendet wird. Somit besitzt das berührungslose EPROM Nachteile dahingehend, daß die Peripherieschaltungsabschnitte (d.h. die anderen Schaltungsabschnitte als jede Speicherzelle) unvermeidbar kompliziert sind. Je mehr das EPROM miniaturisiert wird, desto schlechter werden zusätzlich die Wähleigenschaften der Wählschaltung.
  • Die vorliegende Erfindung wurde angesichts der voranstehend erwähnten Umstände durchgeführt und eine Aufgabe der vorliegenden Erfindung besteht darin, einen nichtflüchtigen Halbleiterspeicher und ein Verfahren zur Herstellung einer derartigen nichtflüchtigen Halbleitereinrichtung vorzusehen, die eine ähnliche Array- oder Feldschaltung wie diejenige eines herkömmlichen EPROMs aufweist, und die miniaturisiert werden kann und eine große Kapazität aufweist.
  • Zur Lösung der Aufgabe sieht die vorliegende Erfindung einen nichtflüchtigen Halbleiter vor, so wie er in Anspruch 1 definiert ist.
  • Die Aufgabe wird auch durch ein Verfahren nach Anspruch 4 gelöst.
  • In der vorliegenden Erfindung ist der Graben im wesentlichen in Selbstausrichtung in bezug auf Endabschnitte von zwei schwebenden Gate-Elektroden gebildet und seine Tiefe wird so bestimmt, daß er den dazwischenliegenden benachbarten Gate- Isolationsfilm ausreichen isoliert, wobei die Source- und Drain-Bereiche unter einem dritten Isolationsfilm gebildet werden, der dicker ist als der erste Gate-Isolationsfilm und der den Kanalbereich eines Halbleiterelements von demjenigen eines benachbarten Elements isoliert und wobei die Source- und Drain-Bereiche unter dem dritten Isolationsfilm angeordnet und voneinander an einer Position entsprechend einem Endabschnitt der ersten Gate-Elektrode getrennt sind.
  • Zur Lösung der zweiten Aufgabe sieht die vorliegende Erfindung ein Herstellungsverfahren für eine nichtflüchtige Halbleitereinrichtung vor, die die folgenden Schritte umfaßt: Bilden von eingebetteten Schichten eines zweiten Leitfähigkeitstyps in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps; Bilden eines Kanalbereichs zwischen den eingebetteten Schichten durch Ionenimplantation und danach Bilden eines ersten Gate-Isolationsfilms auf dem Kanalbereich; Bilden eines Isolationsfilms, welcher dicker als der erste Gate-Isolationsfilm und auf der eingebetteten Schicht angeordnet ist; Bilden einer ersten Gate-Elektrode über dem Kanalbereich, so daß die erste Gate-Elektrode durch den ersten Gate-Isolationsfilm in einem elektrisch schwebenden Zustand gehalten wird, wobei die erste Gate- Elektrode für jedes Element gebildet wird; Bilden eines Grabens, der sich durch den Isolationsfilm und die eingebettete Schicht erstreckt und das Innere des Halbleitersubstrats erreicht, wodurch die eingebettete Schicht in einen Source-Bereich und einen Drain-Bereich geteilt wird; Auffüllen des Grabens mit einem isolierenden Material, wodurch ein Element von einem benachbarten isoliert und abgesondert wird; Bilden eines zweiten Isolationsfilms über der sich ergebenden Halbleiterstruktur und Bilden einer zweiten Gate-Elektrode auf der ersten Gate-Elektrode, dem Isolationsfilm und dem Graben, um so ein Element mit dem benachbarten elektrisch zu verbinden.
  • In der vorliegenden Erfindung ist der Graben in bezug auf Endabschnitte von zwei schwebenden Gate-Elektroden im wesentlichen in Selbstausrichtung gebildet und seine Tiefe wird so bestimmt, daß die benachbarten Source- und Drain- Diffusionsbereiche voneinander abgesondert werden. Da der Graben ein Durchstoßen und ein Stromleck an das benachbarte Element in zuverlässiger Weise verhindert, ist es möglich, die Zellengröße des nichtflüchtigen Speichers beträchtlich zu verkleinern. Ferner können die Peripherieschaltungen einfacher aufgebaut werden, da die Source- und Drainbereiche individuell vorgesehen sind.
  • Diese Erfindung kann aus der nachstehenden ausführlichen Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen vollständiger verstanden werden. In den Zeichnungen zeigen:
  • Fig. 1 eine Ansicht, die das planare Muster eines herkömmlichen EPROMs zeigt;
  • Fig. 2 eine Querschnittsansicht entlang einer Schnittlinie II-II in Fig. 1;
  • Fig. 3 ein Schaltbild, welches dem in Fig. 1 gezeigten EPROM entspricht;
  • Fig. 4 eine Querschnittsansicht, die die Struktur eines herkömmlichen berührungslosen EPROMs zeigt;
  • Fig. 5 ein Schaltbild, welches dem in Fig. 4 gezeigten berührungslosen EPROM entspricht;
  • Fig. 6 eine Ansicht, die das planare Muster einer nichtflüchtigen Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 7 eine Querschnittsansicht der in Fig. 6 gezeigten nichtflüchtigen Halbleitereinrichtung, wobei der Querschnitt entlang einer Schnittlinie VII-VII in Fig. 6 genommen ist; und
  • Fig. 8A bis 8F die Verfahrensschritte, mit denen die in Fig. 6 gezeigte nichtflüchtige Halbleitereinrichtung hergestellt wird.
  • Nachstehend wird unter Bezugnahme auf die beiliegenden Zeichnungen eine Ausführungsform der vorliegenden Erfindung beschrieben.
  • Fig. 6 zeigt ein planares Muster einer nichtflüchtigen Halbleitereinrichtung gemäß einer Ausführungsform der vorliegenden Erfindung. Fig. 7 ist eine Querschnittsansicht entlang einer Schnittlinie VII-VII in Fig. 6. In der nichtflüchtigen Halbleitereinrichtung der Ausführungsform sind in einem Oberflächengebiet eines p-Typ-Siliziumsubstrats 101 n&spplus;-Typ-Drain-Diffusionsschichten 102 und n&spplus;-Typ-Source- Diffusionsschichten 104 so gebildet, daß sich ein Graben 103 zwischen einer Drain-Diffusionsschicht 102 und seiner entsprechenden Source-Diffusionsschicht 104 befindet. Ein Kanalbereich 105 ist zwischen einer Drain-Schicht 102 und seiner benachbarten Source-Diffusionsschicht 104 vorgesehen und ist mit einem ersten Gate-Isolationsfilm 107 abgedeckt. Eine schwebende Gate-Elektrode 108 (d.h. eine erste Gate- Elektrode) wird auf dem ersten Gate-Isolationsfilm 107 gebildet und wird mit einem zweiten Gate-Isolationsfilm 109 überdeckt. Ein erster Oxidfilm 106 isoliert die benachbarten schwebenden Gate-Elektroden 108 voneinander. Die Drain- Diffusionsschicht 102 von einer Zelle und die Source- Diffusionsschicht 104 der benachbarten Zelle befinden sich unter dem gleichen Feldoxidfilm 106 und sind voneinander durch den Graben 103 getrennt, der sich unter dem im wesentlichen zentralen Abschnitt des Feldoxidfilms 106 befindet. Eine Steuer-Gate-Elektrode 110 (d.h. eine zweite Gate-Elektrode) ist gebildet, um den zweiten Gate- Isolationsfilm 109 abzudecken. Die Steuer-Gate-Elektrode 110 befindet sich über der schwebenden Gate-Elektrode 108 und erstreckt sich über den Feldoxidfilm 106 und den Graben 103. Ein CVD-Oxidfilm 111 ist über der sich ergebenden Halbleiterstruktur gebildet, um die voranstehend erwähnten Strukturkomponenten abzudecken. Ferner wird ein BPSG-Film 112 auf der gesamten Oberfläche des CVD-Oxidfilms 111 gebildet. Die schwebende Gate-Elektrode 108 und die Steuer-Gate- Elektrode 110 sind sowohl zur n&spplus;-Typ-Drain-Diffusionsschicht 102 als auch zur n&spplus;-Typ-Source-Diffusionsschicht 104 senkrecht angeordnet. Ein Bezugszeichen 120 bezeichnet eine Speicherzelle.
  • Das Verfahren zur Herstellung der voranstehend erwähnten nichtflüchtigen Halbleitereinrichtung wird nachstehend unter Bezugnahme auf die Fig. 8A bis 8F beschrieben.
  • Zunächst wird, wie in Fig. 8A gezeigt, in ausgewählten Oberflächenbereichen des p-Typ-Siliziumsubstrats 101 aus Einkristallsilizium unter Verwendung eines Lithographieverfahrens und einer Ionenimplantation eine eingebettete Schicht 100 vom n&spplus;-Typ gebildet. Bei der Ionenimplantation werden beispielsweise Arsen (As) und Antimon (Sb) verwendet. Die eingebettete Schicht 100 vom n&spplus;- Typ dient als eine Source/Drain-Diffusionsschicht.
  • Als nächstes werden, wie in Fig. 8B gezeigt, ein Feldoxidfilm 106 aus SiO&sub2; und ein erster Gate-Isolationsfilm 107 aus SiO&sub2; auf der eingebetteten Schicht 100 vom n&spplus;-Typ bzw. auf dem p- Typ-Silizium-Substrat 101 gebildet, und zwar unter einer derartigen Bedingung, daß ein Oxidfilm 106 auf der eingebetteten Schicht 100 vom n&spplus;-Typ ausreichend dicker aufwächst, als ein Oxidfilm 107 auf dem p-Typ-Silizium- Substrat 101, um dadurch die benachbarten Speicherzellen voneinander zu isolieren. Dabei kann der Kanalabschnitt aus SiO&sub2; entfernt werden, wobei die Stelle des Feldoxidfilm 106 maskiert wird, und danach kann eine erste Gate- Isolationsschicht 107 aus SiO&sub2; auf der Halbleiterstruktur gebildet werden. Kanalionen, z.B. Bor (B)-Ionen werden in denjenigen Abschnitt des Substrats 101 implantiet, welche sich zwischen den benachbarten eingbetteten Schichten 100 vom n&spplus;-Typ befinden, um dadurch einen Kanalbereich 105 zu bilden.
  • Dann werden, wie in Fig. 8C gezeigt, aufeinandergeschichtete Schichten bestehend aus einer ersten Polysiliziumschicht und einem Schutzoxidfilm 115 mit einer vorgegebenen Dicke und einer vorgegebenen Breite auf der gesamten Oberfläche der Halbleiterstruktur unter Verwendung eines CVD-Prozesses aufgebracht. Die Polysiliziumschichten auf Grabenbildungsgebieten in den zentralen Abschnitten der Feldoxidfilme 106 werden selektiv unter Verwendung des Maskenausrichtungsprozesses entfernt, um somit schwebende Gate-Elektroden 108 zu bilden. Die schwebende Gate-Elektrode 108 wird in bezug auf den Kanalbereich 105 durch die erste Gate-Isolationsschicht 107 in einem elektrisch schwebenden Zustand gehalten und erstreckt sich senkrecht zu der n&spplus;-Typ- Source-Drain-Diffusionsschicht 100.
  • Danach wird, wie in Fig. 8D gezeigt, durch einen Ätzschritt unter Verwendung des schwebenden Gate-Polysiliziums, des Schutzoxidfilms 115 und der Abdeckschicht 116 als Masken ein Graben 103 gebildet, so daß er sich durch Abschnitte des Feldoxidfilms 106 und die eingebettete Schicht 100 vom n&spplus;-Typ erstreckt und das Innere des p-Typ-Siliziumsubstrats 101 erreicht. Dieser Graben 103 kann in bezug auf die Endabschnitte der benachbarten schwebenden Gate-Elektroden 108 in einer selbstausrichtenden Weise gebildet werden. Genauer ausgedrückt, wird zunächst die schwebende Gate- Elektrode 108 (d.h. die erste Polysiliziumschicht) gebildet und dann werden der erste Feldoxidfilm 106 und die eingebettete Schicht 100 vom n&spplus;-Typ durch einen Ätzschritt teilweise entfernt, wobei die schwebende Gate-Elektrode 108 als eine Maske verwendet wird. Danach wird der freigelegte Oberflächenabschnitt des p&spplus;-Typ-Siliziumsubstrats 101 entfernt, wodurch der Gaben 103 gebildet wird, der sich in das Innere des Siliziumsubstrats 101 erstreckt. Es wird darauf hingewiesen, daß die Tiefe des Grabens 103 beliebig bestimmt werden kann. Infolge der Bildung des Grabens 103 wird die eingebettete Schicht 100 vom n&spplus;-Typ in eine n&spplus;-Typ- Drain-Diffusionsschicht 102 und eine n&spplus;-Typ-Source- Diffusionssicht 104 aufgeteilt.
  • Wie in Fig. 8E gezeigt, wird nach der Entfernung der Abdeckschichten 116 durch einen thermischen Oxidationsprozeß ein Oxidfilm auf den Oberflächen der schwebenden Gate- Elektrode 108 und der Ausnehmung 103 gebildet. Dann wird durch einen CVD-Prozeß ein SiO&sub2;-Film auf die gesamte Oberfläche aufgebracht und der Bereich innerhalb der Ausnehmung 103 wird zurückgeätzt und dann mit SiO&sub2; gefüllt, um so den Feldoxidfilm 106 in den ursprünglichen Zustand zurückzuführen. Infolgedessen werden die benachbarten Speicherzellen voneinander isoliert und durch das in die Ausnehmung 103 eingeführte Oxid (SiO&sub2;) voneinander getrennt.
  • Als nächstes wird, wie in Fig. 8F gezeigt, nach der Entfernung der Schutzoxidfilme 115 eine zweite Gate- Isolationsschicht 109 aus aufgeschichteten Schichten, bestehend aus einem Oxidfilm, einem Nitridfilm und einem Oxidfilm, auf der sich ergebenden Halbleiterstruktur gebildet. Danach wird eine zweite Polysiliziumschicht 110 auf den Abschnitt über der schwebenden Gate-Elektrode 108 gebildet, bis die zweite Polysiliziumschicht 110 eine vorgegebene Dicke aufweist. Die somit aufgebrachte zweite Polysiliziumschicht 110 dient als eine Steuer-Gate-Elektrode. Danach werden die Steuer-Gate-Elektroden strukturiert und erste und zweite Polysiliziumteile werden zur Bildung von schwebenden Gates und Steuer-Gates geätzt. Es wird darauf hingewiesen, daß die vorher erwähnte schwebende Gate- Elektrode 108 durch den Graben 103 in eine Vielzahl von Teilen aufgeteilt ist, so daß ein Teil jeder Speicherzelle zugeordnet ist, wohingegen die Steuer-Gate-Elektrode 110 nicht geteilt wird und von den Speicherzellen gemeinsam als eine Wortleitung verwendet wird. Abschließend wird ein CVD- Film 111 durch Verwendung eines CVD-Prozesses auf der sich ergebenden Halbleiterstruktur aufgebracht und dann wird ein als Isolationsfilm dienender BPSG-Film 112 auf dem CVD-Film 111 aufgebracht, um die Oberfläche der Halbleiterstruktur einzuebnen. In dieser Weise wird die in den Fig. 6 und 7 gezeigte Halbleitereinrichtung hergestellt.
  • In dem voranstehend beschriebenen EPROM wird das Intervall zwischen den benachbarten Zellen durch die Länge desjenigen Abschnitts des schwebenden Gates 108 bestimmt, welcher über den Feldoxidfilm 106 vorsteht, das heißt, den Abstand zwischen den benachbarten schwebenden Gates 108. Somit ist das Zellen-Array des EPROMs genauso klein, wie jenes des in Fig. 4 und 5 gezeigten herkömmlichen kontaktlosen EPROMs. Dementsprechend kann die vorliegende Erfindung eine nichtflüchtige Halbleitereinrichtung vorsehen, bei der es sich um einen Typ handelt, bei dem ein Transistor in einer Zelle eingebaut ist und die zu einem größeren Ausmaß miniaturisiert werden kann, als die herkömliche EPROM-Zelle. Da die Source-Diffusionsschicht 104 und die Drain- Diffusionsschicht 102 ihren eigenen Funktionen zugeordnet sind, kann die vorliegende Erfindung zusätzlich unter Verwendung einer ähnlichen Schaltungskonfiguration wie diejenige des herkömmlichen EPROMs ausgeführt werden. Somit sind die Peripherieschaltungen nicht kompliziert aufgebaut und die Auswähleigenschaften einer Wählschaltung stellen in der vorliegenden Erfindung kein Problem dar.
  • In der voranstehenden Beschreibung wurde die vorliegende Erfindung unter Beugnahme auf den Fall beschrieben, bei dem sie auf ein EPROM angewendet ist. Jedoch ist die vorliegende Erfindung nicht darauf beschränkt und kann in verschiedenen Vorgehensweisen ausgeführt oder modifiziert werden. Beispielsweise kann die vorliegende Erfindung auf ein EEPROM von einmaligen Löschungstyp oder ein Masken-ROM angewendet werden, vorausgesetzt, daß diese eine Doppelschicht- Polysiliziumstruktur ähnlich wie diejenige der vorliegenden Erfindung verwenden.
  • Die Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und beschränken den Umfang nicht.

Claims (6)

1. Eine nichtflüchtige Halbleiter-Speichereinrichtung, die aus einer Vielzahl von in Zeilen und Spalten angeordneten Speicherzellen aufgebaut ist, wobei jede von diesen umfaßt: ein Halbleitersubstrat (101) eines ersten Leitfähigkeitstyps; einen Source-Bereich (104) und einen Drain-Bereich (102), die in einem Oberflächenbereich des Halbleitersubstrats (101) gebildet sind und einen zweiten Leitfähigkeitstyp aufweisen und die Zeilenrichtung definieren; eine erste Gate-Elektrode (108), die über einem Kanalbereich (105) zwischen den Source- und Drain-Bereichen (104, 102) gebildet ist und durch einen ersten Gate-Isolationsfilm (107) in einem elektrisch schwebenden Zustand gehalten wird; und eine zweite Gate-Elektrode (110), die als ein Steuergate dient und über der ersten Gate-Elektrode (108) mit einem dazwischen liegenden zweiten Gateisolationsfilm (109) gebildet ist, wobei die Source- und Drain-Bereiche (104, 102) unter benachbarten dritten Isolationsfilmen (106) gebildet sind, die dicker sind als der erste Gate-Isolationsfilm (107) und die den Kanalbereich (105) einer Speicherzelle von demjenigen einer benachbarten mit der gleichen Zeile trennt,
dadurch gekennzeichnet, daß die Source- und Drainbereiche von benachbarten Zellen innerhalb der gleichen Zeile (104, 102) unter dem gleichen dritten Isolationsfilm (106) angeordnet und an einer Position, die einem Endabschnitt der ersten Gate-Elektrode (108 entspricht, voneinander getrennt sind.
2. Eine nichtflüchtige Halbleiter-Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Source- (104) und Drain-Bereiche (102) von benachbarten Zellen innerhalb der gleichen Zeile voneinander ferner durch einen Graben (103) getrennt sind, welcher sich von jedem dritten Isolationsfilm (106) in das Innere des Halbleitersubstrats (101) erstreckt.
3. Eine nichtflüchtige Halbleiter-Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß sich das Steuer-Gate (110) über der ersten Gate- Elektrode (108), dem dritten Isolationsfilm (106) und dem Graben (103) mit dem dazwischen angeordneten zweiten Isolationsfilm (109) befindet und benachbarte Elemente innerhalb einer Zeile elektrisch verbindet.
4. Ein Verfahren zur Herstellung einer nichtflüchtigen Halbleitereinrichtung, die aus einer Vielzahl von in Spalten und Zeilen angeordneten Speicherzellen aufgebaut ist;
gekennzeichnet durch die folgenden Schritte:
Bilden von eingebetteten Schichten (100) eines zweiten Leitfähigkeitstyps in einem Halbleitersubstrat (101) eines ersten Leitfähigkeitstyps, wobei die Schichten voneinander beabstandet angeordnet sind und die Spaltenrichtung definieren;
Bilden von Kanalbereichen (105) zwischen den eingebetteten Schichten (100) durch Ionenimplantation und dann Bilden von ersten Gate-Isolationsfilmen (107) auf dem Kanalbereich (105);
Bilden von Isolationsfilmen (106), welche dicker als der erste Gate-Isolationsfilm (107) und auf den eingebetteten Schichten (100) angeordnet sind;
Bilden von ersten Gate-Elektroden (108) über den Kanalbereichen (105), so daß die ersten Gate-Elektroden (108) durch die ersten Gate-Isolationsfilme (107) in einem elektrisch schwebenden Zustand gehalten werden;
Bilden von Gräben (103), die sich durch die Isolationsfilme (106) und die eingebetteten Schichten (100) erstrecken und das Innere des Halbleitersubstrats (101) erreichen, wodurch die eingebetteten Schichten (100) in Source-Bereiche (104) und Drain-Bereiche (102) von benachbarten Speicherzellen innerhalb der gleichen Zeile geteilt werden;
Auffüllen der Gräben (103) mit einem isolierenden Material (106), wodurch die Speicherzelle von einer benachbarten innerhalb der gleichen Zeile getrennt und isoliert wird;
Bilden eines zweiten Isolationsfilms (109) über der sich ergebenden Halbleiterstruktur; und
Bilden von zweiten Gate-Elektroden (110) auf den ersten Gate-Elektroden (108), den Isolationsfilmen (106) und den Gräben (103), um so eine Speicherzelle mit den benachbarten Zellen innerhalb der gleichen Zeile elektrisch zu verbinden.
5. Ein Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Grabenbildungsschritt durch selbstausrichtende Endabschnitte der ersten Gate-Elektroden (108) von zwei benachbarten Speicherzellen innerhalb der gleichen Zeile ausgeführt wird.
6. Ein Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß es ferner den Schritt eines Bildens eines BPSG-Films (112) auf der gesamten Oberfläche der sich ergebenden Halbleiterstruktur umfaßt.
DE69013094T 1989-07-25 1990-07-25 Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. Expired - Fee Related DE69013094T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1191839A JPH088313B2 (ja) 1989-07-25 1989-07-25 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69013094D1 DE69013094D1 (de) 1994-11-10
DE69013094T2 true DE69013094T2 (de) 1995-03-23

Family

ID=16281374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69013094T Expired - Fee Related DE69013094T2 (de) 1989-07-25 1990-07-25 Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.

Country Status (5)

Country Link
US (2) US5015601A (de)
EP (1) EP0410424B1 (de)
JP (1) JPH088313B2 (de)
KR (1) KR930009139B1 (de)
DE (1) DE69013094T2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051795A (en) * 1989-11-21 1991-09-24 Texas Instruments Incorporated EEPROM with trench-isolated bitlines
IT1236980B (it) * 1989-12-22 1993-05-12 Sgs Thomson Microelectronics Cella di memoria eprom non volatile a gate divisa e processo ad isolamento di campo autoallineato per l'ottenimento della cella suddetta
KR970000533B1 (ko) * 1990-12-20 1997-01-13 후지쓰 가부시끼가이샤 Eprom 및 그 제조방법
JPH05326978A (ja) * 1992-05-21 1993-12-10 Rohm Co Ltd 半導体記憶装置およびその製造方法
TW299475B (de) * 1993-03-30 1997-03-01 Siemens Ag
DE69330434T2 (de) * 1993-05-28 2002-05-02 Macronix Int Co Ltd Flash-eprom mit block-löschmarkierungen für überlöschschutz.
US6201277B1 (en) * 1993-08-31 2001-03-13 Texas Instruments Incorporated Slot trench isolation for flash EPROM
DE4333979A1 (de) * 1993-10-05 1995-04-13 Gold Star Electronics Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
JP3435786B2 (ja) * 1994-03-31 2003-08-11 株式会社日立製作所 不揮発性半導体記憶装置の製造方法
KR100456256B1 (ko) * 1996-04-03 2005-06-17 소니 가부시끼 가이샤 반도체장치및그제조방법
JPH09275196A (ja) * 1996-04-03 1997-10-21 Sony Corp 半導体装置及びその製造方法
US5849621A (en) * 1996-06-19 1998-12-15 Advanced Micro Devices, Inc. Method and structure for isolating semiconductor devices after transistor formation
US5808353A (en) * 1996-06-20 1998-09-15 Harris Corporation Radiation hardened dielectric for EEPROM
KR100247862B1 (ko) * 1997-12-11 2000-03-15 윤종용 반도체 장치 및 그 제조방법
US6066530A (en) * 1998-04-09 2000-05-23 Advanced Micro Devices, Inc. Oxygen implant self-aligned, floating gate and isolation structure
US6323516B1 (en) * 1999-09-03 2001-11-27 Advanced Micro Devices, Inc. Flash memory device and fabrication method having a high coupling ratio
US6242305B1 (en) * 1999-10-25 2001-06-05 Advanced Micro Devices, Inc. Process for fabricating a bit-line using buried diffusion isolation
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2001230390A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体不揮発性記憶装置およびその製造法
KR100452037B1 (ko) * 2002-07-18 2004-10-08 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 그 소자
JP4346322B2 (ja) * 2003-02-07 2009-10-21 株式会社ルネサステクノロジ 半導体装置
JP2006054283A (ja) * 2004-08-11 2006-02-23 Nec Electronics Corp 不揮発性半導体記憶装置，及びその製造方法
WO2019190525A1 (en) * 2018-03-29 2019-10-03 Nitto Belgium Nv Adhesive tape for automatic reel change

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5141515B2 (de) * 1971-11-29 1976-11-10
US4326331A (en) * 1979-09-17 1982-04-27 Texas Instruments Incorporated High coupling ratio electrically programmable ROM
JPS5681974A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
JPS61214446A (ja) * 1985-03-19 1986-09-24 Toshiba Corp 半導体装置の製造方法
JPS6288369A (ja) * 1985-10-15 1987-04-22 Fujitsu Ltd 半導体装置の製造方法
US4855800A (en) * 1986-03-27 1989-08-08 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
US4698900A (en) * 1986-03-27 1987-10-13 Texas Instruments Incorporated Method of making a non-volatile memory having dielectric filled trenches
JPS6386560A (ja) * 1986-09-30 1988-04-16 Toshiba Corp 半導体装置の製造方法
JPS63168053A (ja) * 1986-12-27 1988-07-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JPH0687500B2 (ja) * 1987-03-26 1994-11-02 日本電気株式会社 半導体記憶装置およびその製造方法
US4979004A (en) * 1988-01-29 1990-12-18 Texas Instruments Incorporated Floating gate memory cell and device
US4951103A (en) * 1988-06-03 1990-08-21 Texas Instruments, Incorporated Fast, trench isolated, planar flash EEPROMS with silicided bitlines

Also Published As

Publication number Publication date
EP0410424A3 (en) 1991-04-10
DE69013094D1 (de) 1994-11-10
JPH088313B2 (ja) 1996-01-29
US5015601A (en) 1991-05-14
KR910003661A (ko) 1991-02-28
JPH0355880A (ja) 1991-03-11
EP0410424B1 (de) 1994-10-05
KR930009139B1 (ko) 1993-09-23
US5159431A (en) 1992-10-27
EP0410424A2 (de) 1991-01-30

Similar Documents

Publication Publication Date Title
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE69432568T2 (de) Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE3037431C2 (de)
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE4016346C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung
DE3816358C2 (de)
DE68924849T2 (de) Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung.
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE3844120A1 (de) Halbleitereinrichtung mit grabenfoermiger struktur
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE10220923A1 (de) Nicht-flüchtiger Flash-Halbleiterspeicher und Herstellungsverfahren
DE69207386T2 (de) Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's
EP0838092B1 (de) Elektrisch schreib- und löschbare festwertspeicherzellenanordnung und verfahren zu deren herstellung
EP0946985B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE10258194B4 (de) Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
EP1535335B1 (de) Halbleiterspeicher mit vertikalen speichertransistoren in einer zellenfeldanordnung mit 1 - 2f² - zellen
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE19822523B4 (de) Nichtflüchtige Halbleiter-Speicherzelle, nichtflüchtiges Halbleiterspeicher-Bauteil und Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicher-Bauteils
DE4123158C2 (de) Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten
DE69009196T2 (de) EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben.
EP1504472A1 (de) Flash-speicherzelle und herstellungsverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee