DE2807181C2 - Halbleiterspeichervorrichtung - Google Patents

Description

Die Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung gemäß dem Oberbegriff des Anspruchs 1.

Es befinden sich derzeit Halbleiterspeicher in Entwicklung, die eine höhere Integrationsdichte und größere Kapazität besitzen. Bei RAM's ist derzeit eine Dichte von 16 k Bit pro Chip üblich. Da mittlerweile die Integrationsdichte auf ein solches Niveau angestiegen ist, wird eine Verminderung der Oberflächenbesetzungsfläche pro Speicherzelle erforderlich. Bei den meisten 4 k Bit RAM's wird die Speicherzelle unter Verwendung eines Lateraltransistorgebildes aufgebaut wobei bei den meisten 16 k Bit RAM's das Transistorgebilde ferner zur ladungsgekoppelten Bauart vereinfacht ist. In beiden Fällen besteht das Grundkonzept darin, daß ein Transistor pro Speicherzelle vorgesehen ist, wobei dieses Konzept nicht weiter vereinfacht wurde. Bei einer Speicherzelle gibt es eine zur Speicherung von Information dienende Zone, ein zur Informalionsenlnahme dic-

3 4

nende Zone und eine zwischen diesen beiden Zonen matische Darstellung der Oberflächenpotentialvertei-' angeordnete der Steuerung der Übertragung zum Spei- lungen in der Speicherzelle der F i g. 3A;
eher dienende Zone. Die Integrationsdichte der Spei- F i g. 4A, 4B and 4C einen Querschnitt einer weiteren cberzelle in einani Halbleiterspeicher ist dabei zum konventionellen Speicherzelle und schematische Dargrößten Teil durch die Oberflächenbesetzungsfläche ei- 5 Stellungen des Oberflächenpotentials der Speicherzelle nes als Speicherzelle arbeitenden Transistors oder der- der F i g. 4A entsprechend der F i g. 3A bis 3C;
gleichen bestimmt. Die sogenannte MOS-FET-Spei- Fig.5A—5D schematische Darstellungen des cherzelle und auch die Iadungsgekoppelten Speicherzel- Grundkonzepts einer Speicherzelle;
len können grob gesagt als Zellen mit Oberflächen- Fig.6A—6C Energiediagramme der Speicherzelle struktur klassifiziert werden und sie weisen daher unab- 10 der F i g. 5A in drei Betriebszuständen;
weichlich sine relativ große Oberflächenbesetzungsflä- F i g. 7A ein grundsätzliches Äquivalenzschaltbild eiche auf. Da ferner die Elektronen- und Loch-Beweglich- nes Ausführungsbeispiels einer Speicherzelle;
keil in der Oberfläche eines Halbleiterkörpers üblicher- F i g. 7B eine Äquivalentschaltung einer Speicherzelle weise niedriger liegt als die Volumen-Beweglichkeit so gemäß einem Ausführungsbeispiel der Erfindung;
wird durch die niedrige Trägerlaufzeit in der Oberflä- 15 Fig. 8A, 8B und 8C die Draufsicht auf eine Speicherchenzone ein Hochgeschwindigkeitsbetrieb zumindest vorrichtung gemäß einem Ausführungsbeispiel sowie teilweise beschränkt Querschnitte der Speicherzelle der F i g. 8A längs der

In der DE-OS 23 33 400 ist bereits allgemein ein Linien8ß-8B'und8C-8C"inFig.8A;

Sperrschicht-FET mit Speichereigenschaft in der Steu- Fig.9—12 Querschnitte von Speicherzellen, bei de-

erelektrodenzone beschrieben, während auf den S. 154, 20 nen eine Speicherzone im Volumen eines Halbleiterkör-

155 des Buches von R. Paul mit dem Titel »Feldeffekt- pers angeordnet ist;

Transistoren« Sperrschicht-Feldeffekttransistoren all- Fig. 13—18 Querschnitte von Speichervorrichtun-

' ! gemein erläutert sind. Ferner zeigt die US-PS 40 03 036 gen, bei denen die Speicherzone nahe der Oberfläche

bereits eine Speicherzelle unter Verwendung eines angeordnet ist;

IG FET, wobei ein im wesentlichen vertikaler Aufbau 25 Fig. 19A und 19B Querschnitte einer Speichervorbenutzt wird (V-MOS Technik). richtung gemäß einem weiteren Ausführungsbeispiel Die vorliegende Erfindung hat sich die Aufgabe ge- der Erfindung in unterschiedlichen Richtungen, wobei stellt eine Halbleiterspeichervorrichtung der eingangs die Speicherzone nahe der Oberfläche angeordnet ist; genannten Art derart auszubilden, daß sich insgesamt Fig.20A—26 vereinfachte Strukturen der Speicherein hochdichter Aufbau ergibt, und zwar aus einer Viel- 30 vorrichtung gemäß weiteren Ausführungsbeispielen zahl von in einer Matrix aus Zeilen und Spalten p.nge- wobei die F i g. 2OA und 2OB eine Draufsicht bzw. einen ordneten Speicherzellen, wobei insgesamt ein kosten- Querschnitt einer Speichervorrichtung gemäß einem günstiger Aufbau erreicht wird und ein Betrieb mit ho- Ausführungsbeispiel zeigen, während die F i g. 21 und 22 her Geschwindigkeit möglich ist Querschnitte durch Speichervorrichtungen weiterer Zur Lösung dieser Aufgabe sieht die Erfindung bei 35 Ausführungsbeispiele darstellen, wobei ferner die einer Halbleiterspeichervorrichtung gemäß dem Ober- Fig.23A und 23B Querschnitte einer Speichervorrichbegriff des Anspruchs 1 vor, daß, wie im kennzeichnen- tung gemäß einem weiteren Ausführungsbeispiel sind den Teil des PA 1 angegeben, der FET ein Sperrschicht- und schließlich die Fig. 24—26 Querschnitte durch feldeffekttransutor vom Typ des statischen Induktions- Speichervorrichtungen entsprechender Ausführungstransistors (SIT) mit elektrisch nicht kontaktierter (po- 40 beispielesind;

tentialfreier) Gateelektrode ist. Dadurch wird eine Fig.27—31 Speichervorrichtungen der Bauart mit

Platzersparnis; durch weniger Zuleitungen erreicht Punch-Through-Bipolartransistoren gemäß weiteren

Es sei darauf hingewiesen, daß nicht alle der in der Ausführungsbeispielen, wobei die F i g. 27 und 28A

folgenden Beschreibung genannten Figuren eine elek- Querschnitte von Speichervorrichtungen sind,

trisch nicht kontaktierte (potentialfreie) Gateelektrode 45 Fig. 28B—28D schematische Querschnitte sind, weiche

zeigen, wohl aber Merkmale der in den Unteransprü- darstellen wie die Speichervorrichtung der F i g. 28A

chen angegebenen bevorzugten Ausgestaltungen der hergestellt wird, während schließlich die Fig. 29—31

Erfindung. Die elektrisch nicht kontaktierte (potential- Querschnitte von Speicherzellen sind;

freie) Gateelektrode ist insbesondere aber in den F i g. 32 und 33 Querschnitte von Speichervorrichtun-

Fig. 17,18 sowie 19A und 19B veranschaulicht. 50 gen gemäß weiteren Ausführungsbeispielen.

- Der statische Induktionstransistor (SIT) ist in den US- Zur Erleichterung des Verständnisses der vorliegen-

Patentschriften 43 37 473, Re-Issue 29 971 sowie der Li- den Erfindung seien nunmehr zunächst übliche Halblei-

teraturstelle »IEEE Trans. Electron Device ED-22,185 terspeicherzellen beschrieben.

(1975)beschrieben. Fig. 1 zeigt eine Ein-Transistorspeicherzelle, wie sie

\ Es sei darauf hingewiesen, daß die erfindungsgemäße 55 in dynamischen 4 Kilobit-RAM's verwendet wird. Der

Halbleitervorrichtung sich auch durch eine niedrige Transistor weist n⁺-Typ-Sourcezonen 13 und eine

Verlustleistung auszeichnet. Ferner sind RAM-Schal- η⁺-Typ-Speicherzone 11 (die der Drainzone entspricht)

lungen mit hoher Integrationsdichte herstellbar. auf, und zwar ausgebildet in einer Oberfläche eines p-

Ausgestaltungen der Erfindung ergeben sich aus den Typ-Halbleiterplättchens oder -chips 5. Zwischen Sour-

Unleransprüchen. Nachstehend werden Ausführungs- 60 ce-und Speicherzonen 13 und 11 ist ein Metall-Isolator-

bcispiele anhand der Zeichnung erläutert; in der Zeich- Halbleiter (MIS)-Gategebilde mit einer Metallelektrode

nung zeigen 24, einem Isolationsfilm 16 und dem p-Typ-Substrat 5

F i g. 1 und 2 Querschnitte von konventionellen Spei- ausgebildet Eine Inversionslage 2 kann durch die Gate-

chcrzellen der Bauart mit einem Transistor pro Zelle; spannung induziert werden, um die beiden n⁺-Typ-Zo-

F i g. 3A, 3B und 3C einen Querschnitt durch eine übli- 65 nen zu verbinden. Da die die Speicherzone 1 begleiten-

che Speicherzelle, eine schematische Darstellung der de Kapazität nicht hinreichend groß ist, erstreckt sich

Änderung des Oberflächenpotentials bezüglich einer an eine Metallelektrode 3 von der Oberfläche der n⁺-Typ-

einen Isolatorfilm angelegten Spannung, und eine sehe- Speicherzone zur Außenseite des Transistors, und zwar

getrennt vom Halbleiterplättchen 5 durch die Isolationslage oder -Schicht 16, um so die Kapazität der Zelle zu erhöhen. Die Sourcezone 13 ist mit der Ziffernleitung 23 verbunden oder wird direkt als Ziffernleitung benutzt Die Adressiergateelektrode 24 ist mit der Zeilenwählleitung verbunden. Man erkennt, daß diese Lateraltransistorstruktur eine große Oberflächenbesetzungsfläche besitzt.

Eine Verminderung der Oberflächenbesetzungsfläche wird dadurch erreicht, daß man die in F i g. 2 gezeigte doppelpolykristalline Siliciumstruktur mit Oberflächenladung (ladungsgekoppelt) vorsieht. In F i g. 2 erkennt man, daß die dotierte Speicherzone eliminiert ist und eine weitere Struktur der MIS-Type ausgebildet ist, und zwar sind die polykristallinen Siliciumelektroden 24 und 4 über der Halbleiteroberfläche durch einen Isolierfilm 16 angeordnet, um darunter Inversionslagen 2 und 51 zu induzieren. Diese Zonen 2 und 51 dienen als die Kanalzone und die Speicherzonen. Bei dieser Struktur wird die Oberflächenbesetzungsfläche einer Speicherzelle durch das doppelpolykristalline Siliciumgebilde reduziert.

Weitere, aber ähnliche Abwandlungen der Speicherzonenstruktur sind in den F i g. 3A bis 3C und 4A bis 4C gezeigt

F i g. 3A zeigt schematisch den Querschnitt einer üblichen Speicherzelle. Eine zum Lesen und Schreiben von Daten verwendete Bitleitung ist an einer η+-Typ-Streifenzone 13 ausgebildet, die in einem Oberflächenteil eines p-Typ-Siliciumsubstrats 15 ausgebildet ist Eine Adressenleitung (eine Wortleitung) wird gebildet mit einer Elektrodenzone 24 aus Metallen, wie beispielsweise Aluminium (Al), Molybdän (Mo) oder dergleichen oder mit einem einen niedrigen Widerstandswert aufweisenden Halbleiter, wie beispielsweise dotiertem Polysilicium oder dgl. Eine Isolatorlage 16, gebildet aus Siliciumoxid oder dgl., wird zwischen der Elektrodenzone 24 und dem Substrat 15 ausgebildet, um beide zu trennen. p-Typ-Störstellen-Ionen, wie beispielsweise Bor (B) oder dgl. werden in einen Oberflächenzone 12 des p-Typ-Substrats 15, angeordnet benachbart zu der η+-Typ-Bitleitungszone 13, implantiert Auf diese Weise wird die Störstellenkonzentration in der implantierten Zone 12 größer gemacht als die der anderen p-Typ-Zone 15, und zwar um ungefähr eine Größenordnung.

F i g. 3B zeigt die Beziehung zwischen dem Oberflächenpotential und der an die Wortleitung 24 angelegten elektrischen Spannung Vc wobei F i g. 3C die Obeflächenpotentialverteilungen in der Speicherzelle der F i g. 3A zeigt

Wenn, wie bereits unter Bezugnahme auf F i g. 3A erwähnt ein Halbleiter aus einer Vielzahl von Halbleiterteilen mit unterschiedlichen Störstellenkonzentrationen besteht beispielsweise dann, wenn die Konzentration der p-Typ-Speicherzone 11 unterschiedlich von der p-Typ-Transportzone 12 der F i g. 3A ist so ändert sich das Oberflächenpotential des Halbleiters bezüglich der an die Wortleitung angelegten Spannung. Die Kennlinien des Oberflächenpotentials, abhängig von der an die Wortleitung angelegten Spannung V& sind in F i g. 3B gezeigt In Fig.3B zeigen die Kurven 3a und 3b die Änderungen des Oberflächenpotentials einer p-Typ-Zone mit einem Widerstandswert von ungefähr 15 Ohm-Zentimeter (9 χ 10¹⁴Cm-³) bzw. einer p-Typ-Zone mit einem Widerstandswert von ungefähr 1 Ohm-Zentimeter (9 χ 10¹⁶ cm-³). Die Kurve 3c zeigt die Änderung des Oberflächenpotentials einer p-Typ-Zone mit einem Widerstandswert von ungefähr 15 Ohm-Zentimeter, wobei aber zusätzlich, wie oben beschrieben, p-Typ-Störstellen-Ionen, wie beispielsweise Bor (B) implantiert sind. Wie F i g. 3B zeigt, wird die Änderung des Oberflächenpotentials des Halbleiters kleiner bei einem Anstieg des Widerstandswerts des Halbleiters. In Fig. 3C zeigt die Kurve 3/die Oberflächenpotentialverteilung der Speicherzelle der F i g. 3A. Wenn an die Wortleitung 24 eine Spannung von ungefähr 10 Volt angelegt wird, so erkennt man, daß das Oberflächenpotential Φ, in einer Speicherzone 11 beträchtlich erhöht wird (d. h. das Potential wird für Elektronen abgesenkt), und zwar bezüglich des Oberflächenpotentials <P_S in der B-implantierten Transportzone 12 und der Bitzone 13. Somit wird gestattet daß die Elektronen in der η ⁺-Typ-Bitzone in die Inversions(Speicher)-Zone 11 fließen. In ähnlicher Weise zeigt die Kurve 3e die Oberflächenpotentialverteilung in der Speicherzelle dann, wenn eine kleinere Spannung, beispielsweise ungefähr 5 Volt, an die Wortleitung 24 angelegt wird. Es ist eine klar definierte Potentialscnke in der Speicherzone 11 gezeigt Somit können in die Speicherzone 11 geflossene Elektronen dort gespeichert werden, da das Oberflächenpotential hinreichend positiv wird, um die Elektronen anzuziehen und zu halten. Wenn die Daten gelesen oder die gespeicherten Elektronen aus der Speicherzone 11 abgezogen werden sollen, so kann das Potential der Wortleitung auf oder nahe Erdpotential abgesenkt werden. Dabei ergibt sich die Oberflächenpotentialverteilung wie dies durch Kurve 3d dargestellt ist und somit können die gespeicherten Elektronen aus der Speicherzone zur Bitleitung 13 durch die Transportzone 12 herausfließen. Daher können die gespeicherten Daten aus der Speicherzelle auf diese Weise herausgelesen werden. In der Praxis weist eine Speichervorrichtung eine Vielzahl von in einer Matrix angeordneten Speicherzellen auf. Auf diese Weise ist eine Vielzahl von Speicherzellen mit einer Wortleitung verbunden. Nachdem Daten in einer Speicherzelle gespeichert sind, gibt es andere als die erwähnten Speicherzellen, die mit der gleichen Wortleitung verbunden sind, in die aber nicht eingeschrieben werden soll. Zur Verhinderung des Einschreibens in solche Zellen wird auch das Potential der mit diesen Zellen verbundenen Bitleitungen erhöht Beispielsweise wird die Bitleitung auf dem gleichen Potential wie das der Wortleitung gehalten.

Auf diese Weise sind die Elektronen nicht in der Lage, aus der Bitzone in die Speicherzone solcher Zellen zu fließen. Auf diese Weise wird das Einschreiben von Daten in nichterwünschte Zellen verboten. Speicherzellen sind an Kreuzungspunkten von Wortleitungen und Bitleitungen angeordnet In der oben beschriebenen Weise können Daten willkürlich in gewünschte Speicherzellen eingeschrieben und aus diesen abgezogen werden.
F i g. 4A, 4B und 4C zeigen einen Querschnitt einer weiteren üblichen Speicherzelle, die Beziehung des Oberflächenpotentials und der an die Wortleitung angelegten Spannung, sowie die Oberflächenpotentialverteilung in der Zelle der F i g. 4A. Die Speichervorrichtung gemäß diesen Figuren gehört auch zur Oberflächenladungs-Bauart und die Fig.4A, 4B und 4C sind jeweils analog den F i g. 3A, 3B und 3G Bei der in den F i g. 3A, 3B und 3C veranschaulichten Speicherzelle werden drei unterschiedliche Spannungen selektiv an die Wortleitung angelegt die jeweils zum Lesen, Speichern und Schreiben von Daten verwendet wird. Die in den F i g. 4A, 4B und 4C gezeigte Speicherzelle braucht jedoch nur zwei unterschiedliche an die Wortleitung angelegte Spannungen für die Operationen des Lesens,

Speicherns und Schreibens. In Fig.4A werden Bor (B)-Ionen und Phosphor(P)-lonen in die p-Typ-Speicherzone implantiert, auf welche Weise das flache Bandpotential (d. h.das Potential, welches erforderlich ist, um das sich nahe der Oberfläche biegende Band abzuflachen), geändert wird, und die Kennlinien der Oberflächenspannung abhängig von der an die Wortleitung angelegten Spannung werden, wie dies durch die Kurven der F i g. 4B dargestellt ist. Wenn eine Spannung an die Wortleitung zum Schreiben oder Lesen von Daten angelegt wird, so wird das Oberflächenpotential der Transport- und Speicher-Zonen höher als das derBitzone 13, um Elektronen anzuziehen. Obwohl hier das Oberflächenpotential der Transportzone 12 höher dargestellt ist als dasjenige der Speicherzone 11, wird die Differenz beim Absenken der an die Wortleitung angelegten Spannung fast die Gleiche wie das Erdpotential für den Zweck des Speicherns von Daten, wobei das Oberflächenpotential der Speicherzone in der positven Polarität höher wird, um dort Elektronen zu speichern. Wenn die an die Wortleitung angelegte Spannung Vc wiederum angehoben wird, so fließen die in der Speicherzone gespeicherten Elektronen aus der Speicherzone 11 heraus zur Transportzone 12. Auf diese Weise können Daten eingeschrieben, gespeichert und gelesen werden. Bei diesen Iadungsgekoppel.en(Oberflächenladungs-)RAM's kann die Oberflächenbesetzungsfläche jeder Speicherzelle in einem gewissen Ausmaß reduziert werden, wobei sich aber eine Grenze für das Anheben der Integrationsdichte ergibt. Da ferner Ladungsträger nur im Oberflächenteil eines Haibleiterkörpers transportiert werden, begrenzt die niedrige Oberflächenbeweglichkeit die maximal mögliche Operationsgeschwindigkeit.

■ Das Grundkonzept der vorliegenden Erfindung besteht darin, SIT-Gebilde als Speicherzellen zu verwen-,den, wobei eine elektrisch nicht kontaktierte (potentialfreie) Gateelektrode vorgesehen ist. Der SIT hat verglichen mit konventionellen Transistoren ein extrem großes Potential für das Vergrößern der Integrationsdichte und der Operationsgeschwindigkeit.

Darüber hinaus ist festzuhalten, daß dann, wenn eine Struktur der Vertikalbauart verwendet wird, wie dies im folgenden anhand von Ausführungsbeispielen beschrieben wird, der Ti ägertransport im wesentlichen im VoIumen eines Halbleiterkörpers erfolgt. Auf diese Weise kann die Betriebsgeschwindigkeit infolge der größeren Volumenbeweglichkeit erhöht werden.

Bei dem SIT-Gebilde kann nämlich eine Potentialbar rierc in der Strombahn zwischen der Source und der so Drain gebildet werden. Hierbei wird die Potentialbarriere mit einer im wesentlichen verarmten Zone gebildet, und zwar sowohl in der Struktur der Unipolar-Bauart als auch in der Struktur der Bipolar-Bauart Wenn eine der Source- und der Drainzone potentialfrei (erdfrei) ist, kann sie als Speicherzelle arbeiten und es wird dadurch eine vollständige Speicherzelle gebildet Obwohl es keine Begrenzung hinsichtlich des Punktes gibt, welche der Source- und Drainzonen potentialfrei (schwebend) gehalten werden soll, so wird zur Vereinfachung der Beschreibung die potentialfreie Zone Speicherzone und die andere Zone Sourcezone oder Bitzone genannt Die potentialfreie Speicherzone kann entweder im Oberflächenteil oder in der Volumenzone angeordnet sein. In der Tat kann sowohl die Sourcezone als auch die Speicherzone nahe der Oberfläche in einer Lateralstruktur ausgebildet sein. In einem solchen Fall wird jedoch die Oberflächenbesetzungsfläche groß und die Vorteile der vorliegenden Erfindung werden νιτ-mindert. Wenn die Anforderung hinsichtlich der in u... Speicherzone zu speichernden Ladungsmenge nicht groß ist, so kann die Störstellenkonzentration in der Speicherzone gleich mit derjenigen der Kanalzone ausgewählt werden, um die Herstellung zu vereinfachen. Es kann ein Substitut für den SIT mit einer Struktur des Bipolartyps gebildet werden, und zwar mit einer im wesentlichen verarmten dünnen Basiszone, da eine ähnliche Potentialbarriere durch eine solche Basiszone gebildet werden kann. In diesem Fall ist das Operationsprinzip das gleiche wie oben. Bei dieser bipolaren Struktur kann auch die Speicherzone mit einer Inversionslage, ausgebildet nahe der Halbleiteroberfläche, gebildet werden.

Es ist insbesondere bekannt, daß dann, wenn ein Halbleiterkörper mit einer bestimmten Störstellenkonzentration (der Ausdruck »Halbleiter« sollte auch einen Isolator im üblichen Sinne umfassen) in Kontakt mit einem anderen Körper aus einer unterschiedlichen Substanz oder dem gleichen Material, aber mit unterschiedlicher Störstellenkonzentration oder aber Kontakt mit der Umgebungsatmosphäre gebracht wird, eine Differenz im Kontaktpotential aufgebaut wird, welche eine Potentialbarriere für Elektronen oder Löcher bildet. Erfindungsgemäß wird eine durch eine derartige Potentialbarriere definierte Speicherzelle in einem Halbleiterkörper gebildet, und die Ladungsträger werden in diese Speicherzelle eingegeben oder entnommen, um die Speicheroperation durchzuführen. Der Ausdruck »Speicheroperation« umfaßt Schreiben, Speichern und Lesen. Die Zone zur Lieferung und Abführung der Ladungsträger wird die Sourcezone genannt. Zwischen der Sourcezone und der Speicherzone ist eine Potentialbarriere aufgebaut, von der zumindest ein Teil mit einer Halbleiterzone gebildet wird, die die gleiche Leitfähigkeitsart besitzt wie die Sourcezone, aber eine niedrigere Störstellenkonzentration aufweist oder aber die Bildung erfolgt mit einer Halbleiterzone mit einer Leitfähigkeitsart entgegengesetzt zu derjenigen der Sourcezone, ist aber im wesentlichen eingeschnürt (pinched off), wodurch die Effizienz und die Geschwindigkeit des Trägertransports erhöht wird. Ferner kann die Speicherzone und die Sourcezone im wesentlichen senkrecht zur Halbleiteroberfläche angeordnet werden, um eine Verbesserung der Operationsgeschwindigkeit, der Integrationsdichte und der Speichereffizienz zu erhalten.

Bei einer Klasse von Speichervorrichtungen wird der Widerstand von der Sourcezone zur Speicherzone bei mindestens den Lese- und Schreiboperationen niedriger gemacht als der Leckwiderstand. Eine Potentialbarriere ist zwischen der Sourcezone und der Speicherzone vorhanden. Unabhängig von der Art der diese Potentialbarriere bildenden Halbleiterzone wird die Höhe der Potentialbarriere durch die an die Speicherzone oder die Sourcezone angelegte Spannung abgesenkt, um zu bewirken, daß die Ladungsträger leicht über die Potentialbarriere gehen. Es gibt verschiedene Möglichkeiten, die Möglichkeit des Hinübergehens der Ladungsträger zu vergrößern, und zwar beispielsweise die folgenden: Verbreiterung der Breite des Teils mit niedriger Barrierenhöhe, Verkleinerung der Höhe der Potentialbarriere und Verkleinerung der Breite der Zone mit Niedrigdrift-Feldintensität

Die Fig.5A, 5B, 5C und 5D sind Diagramme zur Erläuterung der Axbeitsprinzipien typischer Beispiele der Speicherzelle.

Die Fig.6A bis 6C zeigen drei Arten der Potential-

verteilung in einer Speicherzelle der Fig.5A bis 5D. F i g. 5A zeigt ein Beispiel einer Speicherzelle mit einer η+-Typ-Speicherzone 11, einer n~-Typ-Kanalzone 12 und einer n+-Typ-Sourcezone 13, gebildet im Volumen eines p-Typ-Substrats 15. Praktisch können die zwei n+-Typ-Zonen in einem p-Typ-Substrat 15 mit einem hohen Widerstandswert (d. h. niedriger Störstellenkonzentration) gebildet werden. Auf dieser Stufe bildet das eingebaute Potential zwischen den n+-Typ-Zonen 11 und 13 und dem p-Typ-Substrat Potentialbarrieren, welche die zwei n⁺-Typ-Zonen umgeben. Auf diese Weise sind leitende Elektronen in den n+-Typ-Zonen durch das eingebaute Potential umschlossen. Die Zone zwischen den zwei η⁺-Typ-Zonen 11 und 13 wird mit einer n--Typ-Siliziumzone von hohem Widerstandswert gebildet, beispielsweise durch Diffusion oder selektives Wachsen. Auf dieser Stufe existiert auch ein eingebautes Potential zwischen der η--Typ-Zone 12 und dem p-Typ-Substrat 15 und auch zwischen der n~-Typ-Zone

12 und den η⁺-Typ-Zonen 11 und 13. Die Potentialverteilung dieser Speicherzelle ist in Fig.6A gezeigt. Die Potentialbarriere wird zwischen der Sourcezone 13 und der Speicherzone 11 gebildet und besitzt eine Höhe Φ. Es sei nun angenommen, daß die Speicherzone 11 und die Sourcezone 13 im wesentlichen senkrecht zur (nicht gezeigten) Halbleiteroberfläche angeordnet sind, und daß die Speicherzone 11 auf der Oberflächenseite angeordnet ist. Wenn eine positive Spannung an die Halbleiteroberfläche angelegt wird, um das Potential der η⁺-Typ-Zone 11 bezüglich desjenigen der η⁺-Typ-Zone

13 zu erhöhen, so wird die angelegte Spannung hauptsächlich in der verarmten oder einen hohen Widerstandswert aufweisenden Zone konsumiert um eine Potentialverteilung, wie in F i g. 6B gezeigt, zu bilden. Die Höhe der Potentialbarriere Φ für Elektronen in der η+-Typ-Zone 13 in Richtung zur η+-Typ-Zone 11 hin wird verringert und die Elektronen in der η+-Typ-Zone 13 fangen an, über die Potentialbarriere in die Speicherzone 11 zu fließen. Sodann wird die Sourcezone 13 positiv geladen (Knappheit an Elektronen) und die Speicherzone 11 wird negativ (Überschuß an Elektronen), und zwar infolge des Stromflusses zwischen der Sourcezone 13 und der Speicherzone Ii. Infolgedessen wird die Potentialbarriere Φ zwischen der Sourcezone 13 und der n--Typ-Zone 12 vergrößert, und der Potentialabfall zwischen der n--Typ-Zone 12 und der Speicherzone 11 wird verringert. Auf diese Weise wird die Potentialverteilung so, wie dies durch die gestrichelte Linie in F i g. 6B dargestellt ist Daher wird der Stromfluß allmählich kleiner und hört schließlich auf. Wenn die an die Halbleiteroberfläche angelegte Spannung während des Ladeprozesses abgeschaltet wird, so ist die Speicherzone 11 negativ geladen und die Sourcezone ist ⁿositiv geladen. Auf dkse Weise ist das Potential (für Elektronen) der Speicherzone 11 höher als das der Sourcezone 13, und zwar im Gegensatz zur Potentialverteilung im Ladeprozeß. Dieser Zustand ist in F i g. 6C gezeigt

Man erkennt daß die Source-Zone und die Speicherzone ausgetauscht werden können. In der obigen Beschreibung speichert die Speicherzone freie Ladungsträger, aber die Speicherzone kann auch verarmt sein (freie Ladungsträger verlieren) beim Speichern. Anders ausgedrückt kann entweder der Überschuß an Ladungsträgern oder die Knappheit an Ladungsträgern als der Speicherzustand verwendet werden. In diesem Falle ändert sich abhängig von der Störstellenkonzentration des Substrats 15 und auch infolge des effektiven Bereichs des durch diese Ladungen aufgebauten elektrischen Feldes die Potentialverteilung von der ausgezogenen Kurve zur gestrichelten Kurve (dies ist der Fall eines idealen Isolators, d. h. unendlicher Debye-Länge). Betrachtet man den Leckstrom von der Speicherzone, so ist es nicht vorzuziehen, daß sich die einen hohen Widerstandswert aufweisende Zone zu weit zur Außenseite der Speicherzone in das Substrat erstreckt. Für den Hochgeschwindigkeitsbetrieb einer Speicherstelle ist es wichtig, die die pn-Grenzschicht begleitende Kapazität zu vermindern, d. h. die Verarmungsschichtbreite zu vergrößern; und es ist somit zweckmäßig, eine einen hohen Widerstandswert aufweisende Schicht benachbart zu und um die n-Typ-Zonen 11 und 13 herum auszubilden. Ferner i*; c- -om Standpunkt der Herstellung einer Halbleitervorrichtung aus gesehen vorzuziehen, die umgebende Zone mit einer Halbleiterzone einer "leichförmi^en Störstellenkonzentration auszubilden. Es gibt eine optimale Störstellenkonzentration des Substrats für eine Halbleitervorrichtung mit einer bcstimmten (gewünschten) Betriebsgeschwindigkeit Bei den in den Fig.5B, 5C und 5D gezeigten Speicherzcllengebilden ist die Verhinderung des Leckstroms verbessert. In den F i g. 5B und 5C ist die verbindende Kanalzone 12 verglichen mit mindestens einer Speicherzone und Sourcezone schmäler geruchi. in F i g. 5D ist die verbindende Kanalzone 12 in der Weise ausgebildet daß die sog. »normalerweise aus« -Struktur &fcüiidet wird, bei der die Träger durch die Mittel- oder Zentralzone der Kanalzone 12 fließen, die durch die Schreibspannung geöffnet wird und dann nach der Speicherung von Ladungsträgern geschlossen wird, was durch das Abschalten der Schreibspannung bewirkt wird.

Das Lesen des gespeicherten Speichers kann auf verschiedene Weisen erfolgen. Der einfachste Weg besteht darin, die Source-Zone zur Außenseite hin zu erstrekken und das Vorhandensein oder NichtVorhandensein eines Stromes beim Anlegen einer Lesespannung festzustellen. In Fig.6C erkennt man, daß sich der Effekt der gespeicherten Ladung zur Außenseite der Speicherzelle 11 hin erstreckt typischerweise zur Debye-Länge. Wenn daher ein Fühler oder Sensor, der auf ein elektrisches Feld oder eine Spannung anspricht nahe der Speicherzone innerhalb der Debye-Länge angeordnet wird, so ist es möglich, die gespeicherte Information nicht zerstörend abzufühlen. Beispielsweise kann ein FET oder SIT nahe der Speicherzone 11 innerhalb der Debye-Länge angeordnet werden, um die Widerstandsänderung durch das elektrische Feld festzustellen. Alternativ kann eine Halbleiterdiode mit Source- und Speicherzonen derart verbunden sein, daß die gespeicherte Ladung nicht durch die Diode fließt Wenn beispielsweise die Speicherzone mit einer η+-Typ-Zone gebildet ist und Elektronen speichert so wird die Anode einer Diode mit der Speicherzone verbunden. In einem solchen Fall wird ein Leseimpuls von negativer Polarität an die Sourcezone angelegt Wenn keine Speichergröße (kein Überschuß an Elektronen) in der Speicherzone vorhanden ist so erzeugt der Leseimpuls ein Vorwärtsfeld an der Diode, und ein Strom kann fließen. Wenn ein Speicherwert (Überschußelektronen) in der Speicherzone vorhanden ist so vermindert der Leseimpuls nur das umgekehrte oder Rückwärtsfeld an der Diode, und es kann kein Strom fließen. Auf diese Weise kann ein nicht zerstörender Lesevorgang durch das Abfühlen des NichtVorhandenseins eines Stromms erreicht werden. Es können verschiedene übliche Verfahren benutzt werden, um den einen Speicherwert enthaltenden Speicher auszulesen. Eine der effektivsten Lesearten zur Erhö-

hung der Integrationsdichte und der Diskriminierfähigkeit besteht darin, ein elektrisches Feld entgegengesetzt zu dem beim Speicherverfahren verwendeten anzulegen. Der Speicher kann dadurch ausgelesen werden, daß man den Rückfluß des Stromes von der Speicherzelle 11 zur Sourcezone 13 durch Strom- oder statische Kopplung abfühlt. In diesem Fall ist dann, wenn der Speicher nicht mit einem sehr kleinen Strom ausgelesen wird, der Leseprozeß zerstörend. Ein weiteres destruktives Leseverfahren verwendet eine Lesespannung der gleichen Polarität wie die Speicherspannung und wird an die •Speicherzelle angelegt, wobei das NichtVorhandensein oder eine Reduktion im Strom ausgelesen wird als kein Speicherwert.

Es seien nunmehr konkrete Ausführungsbeispiele des erfindungsgemäßen Halbleiterspeichers beschrieben.

Fig. 7A zeigt die Prinzipschaltung einer Ein-Transistorspeicherzelle. Eine Kapazität 101 liegt an einer der Stromelektroden (in der Zeichnung eine Sourcezone) eines statischen Induktionstransitors 100. Ein Gate des Transistors 100 ist mit der Adressenleitung 124 verbunden, und eine Source liegt an einer Ziffernleitung 123. Die Kapazität 101 wird zumindest teilweise durch die Drain-Kapazität gebildet. Fig. 7B zeigt die Prinzip-Schaltung einer Ein-Transistorspeicherzelle, wobei aber hier die Gate-Elektrode des Transistors 100 potentialfrei ist. Die Adressierung erfolgt durch Änderung des Erdpotentials bezüglich der Ziffernleitung, wie in Fig.7B. Offensichtlich können p-Kanal-Typ-Transistoren ebenso wie n-Kanal-Typ-Transistoren verwendet werden, vorausgesetzt, daß die Polarität der Spannungen umgekehrt wird. Ferner kann der Transistor 100 der statischen Bauart auch gebildet werden mit einem Punch-Through-Bipolartransistor mit einer im wesentlichen abgeschnürten (pinched off) Basiszone.

F i g. 8A bis 8C zeigen schematisch eine Halbleiterspeichervorrichtung. F i g. 8A ist eine Draufsicht, während die F i g. 8B und 8C Querschnitte längs der Linien 8Ö-8S' und 8C-8C in Fig.8A sind. Die Struktur ist teilweise übertrieben dargestellt Eine ähnliche Übertreibung wird bei den meisten der Strukturfiguren verwendet In der Oberfläche eines p-Typ-Substrats 115 sind η⁺-Typ-Zonen 111 ausgebildet. Jede dieser η⁺-Typ-Zonen 111 ist schwimmend oder potentialfrei, und sie dienen als die Speicherzone. Auf dem Substrat 115 ist eine n--Typ-Lage 112 ausgebildet Weitere η *-Typ-Sourcezonen 113 und p-Typ-Gate-Zonen 114 umgeben dien +-Typ-Zonen 111 und sind in der η--Typ-Lage 112 ausgebildet Man erkennt daß die Gate-Zonen 114 das Substrat 115 nicht erreichen, aber sich dicht zu dem Substrat 115 hin erstrecken. Die Elektroden 125, 123 und 124 sind zur Berührung der entsprechenden Halbleiterzor.en 115, 113 und 114 ausgebildet Ein Iso ; lierfilm 116 bedeckt die Halbleiteroberfläche mit Aus-

i nähme der Elektrodenkontaktflächen, und ein weiterer Isolierfilm 117 isoliert die kreuzenden Gate-Elektroden (Wortleitungen) 124 und die Source-Elektroden (Bit-

• oder Ziffernleitungen) 123. Die Wortleitungen und Bit-Leitungen können mit igendeinem leitenden Material, wie beispielsweise Metall oder dotiertem Halbleiter ausgebildet sein. In ähnlicher Weise können die Isolierlagcn 116,117 aus irgendeinem Isoliermaterial, wie beispielsweise Siliziumoxid, Siliziumnitrit Aluminiumoxid, Polyimid oder irgendeinem Material mit hohem Widerstandsweri ausgebildet sein. Die Auswahl des Materials für die Isolatoren und Elektroden wird durch die beabsichtigten Zwecke bestimmt. Jede Kombination der n+-Typ-Sourcezone 113, der n+-Typ-Gate-Zone 114, der n--Typ-Kanalzone 112 und der η+-Typ-Speicher (Drain)-Zone 111 bildet einen statischen Induktionstransistor. Die Speicherzone 111 bildet eine pn-Grenzschicht mit dem p-Typ-Substrat und bildet somit eine Kapazität (vgl. F i g. 7). Wenn die sich von der Gate-Zone 114 aus erstreckende Verarmungslage die Kanalzone 112 abschnürt und die Speicherzone 111 elektrisch von der Sourcezone 113 und auch von den Nachbarzellen (die Verarmungslage berührt das p-Typ-Substrat) iso-Hert, so bildet die Speicherzone 111 eine potentialfreie oder schwimmende Elektrode und kann Ladung speichern.

Typische Störstellenkonzentrationen in den entsprechenden Zonen bei aus Silizium bestehenden Halbleitern sind die folgenden: ungefähr 10¹⁷ bis 10²¹ cm-³ für die Speicherzone 111, ungefähr 1O¹⁰ bis 10¹⁶Cm-³ für die Kanalzone 112, ungefähr 10^!8 bis 10²¹ cm-³ für die Speicherzone 113, ungefähr 10¹⁵ bis 10²' cm-³ für die Gate-Zone 114 und ungefähr 10¹⁴ bis 10^l8cm-³ für das Substrat 115. Die Breite (Durchmesser in diesem Ausführungsbeispiel) der Kanalzone 112 umgeben von der Gate-Zone 114 ist hauptsächlich durch die Störstellenkonzentration der Kanalzone 112 in der Weise bestimmt, daß der Kanal vollkommen abgeschnürt (pinched off) ist, um einen »Aus«-Zustand selbst nur durch das eingebaute Potential zwischen Gate- und Kanalzone vorzusehen. Speziell ist die Wahl derart getroffen, daß selbst dann, wenn Ladung in der Speicherzone 111 (die der Speicherkondensator ist) gespeichert ist, um das Potential der Speicherzone 111 auf eine gewisse Höhe anzusehen, die Träger nicht über die Potentialbarriere laufen. Die Polarität der in der Speicherzone zu speichernden Ladung kann + (Mangel an Elektronen) oder — (Überschuß an Elektronen) sein. Wenn beispielsweise die η--Typ-Kanalzone eine Störsieilenkonzentration von 1 χ 10¹³ cm-³, 1 χ 10¹⁴ cm~³ und 1 χ 10¹⁵ cm-³ besitzt so wird die Kanalbreite vorzugsweise mit bestimmten Werten weniger als 20 Mikrometer, 6 Mikrometer und 2 Mikrometer ausgewählt. Der Abstand zwisehen der Sourcezone 113 und der Speicherzone 111 ist umso besser je kürzer er ist, um die Trägerdurchgangszeit bei den Schreib- und Lesekombinationen zu verkürzen. Typische Werte für diesen Source-Speicher-Abstand liegen oberhalb 1 bis 15 Mikrometer. Die Speicherkapazität wird — vgl. F i g. 7 — mit der Sperrschichtkapazität zwischen Speicherzone 111 und Substrat 115 gebildet

Beim Schreiben von Daten wird eine vorbestimmte positive Spannung an die Bit-Leitung 123 angelegt Sodann wird die Höhe der Potentialbarriere, die durch die sich von der Gate 114 aus erstreckende Verarmungslage aufgebaut ist herabgezogen, um Elektronen von der Speicherzone in die Sourcezone 113 fließen zu lassen. Wenn die Elektronen aus der Speicherzone 111 herausfließen, wird die Speicherzone positiv aufgeladen. Somit geht das Potential der Speicherzone 113 auf einem positiven hohen Wert Der Elektronenfluß hört dann auf, wenn die Schreibspannung und das Speicherzellenpotential einander ausgleichen. Wenn die Schreibspannung abgeschaltet wird, so gewinnt der Kanal 112 eine ausreichende Potentialbarriere zurück, und die Speicherzone 113 wird geladen gehalten.

Das Adressieren der Schreiboperation kann in der folgenden Weise erreicht werden. Wenn die Kanalbreite hinreichend schmal ist und die Störstellenkonzentration in der Kanalzone 112 hinreichend niedrig liegt so wird eine Potentialbarriere von hinreichend großer Höhe in dem Kanal erzeugt Die Schreiboperation kann

nicht einfach durch Anlegen einer positiven Spannung an die Bit-Leitung 123 erreicht werden, da die Barrierenhöhe nicht hinreichend verringert werden kann. In einem solchen Fall wird gleichzeitig mit dem Anlegen einer positiven Spannung an die Bit-Leitung 123 eine mehr in Vorwärtsrichtung gerichtete (höher positive) Spannung an die Wortleitung 124 angelegt (und somit an die Gatezone 114), um die Potentialbarriere abzusenken und das Schreiben zu erreichen. In einem solchen Falle werden jedoch keine Daten in denjenigen Speicherzellen gespeichert, an deren Gatezonen 114 (Wortleitung) 124 die Vorwärtsspannung nicht angelegt ist

Hierbei wird die an die Wortleitung angelegte Spannung 124 mit einem solchen Wert ausgewählt, daß die hinreichende Absenkung der Barrierenhöhe, aber nicht irgendeine merkliche Injektion von Minoritätsträgern bewirkt wird. Wenn andererseits der Kanalteil 112 eine solche Breite und eine Störstellenkonzentration besitzt, daß ein hinreichender Elektronenfluß einfsch durch Anlegen einer positiven Spannung an die Bit-Leitung 123 erreicht wird, so kann in diesem Fail eine umgekehrte Vorspannung (Spannung in Sperrrichtung) an die Gate-Zone 114 über die Wortleitung 124 für diejenigen Speicherzellen angelegt werden, in welche Daten eingeschrieben werden sollen. Man erkennt, daß bei der Schreiboperation die SIT-Struktur invers betrieben wird, da die Zone 113 in dieser Bescheibung »Sourcezone« genannt ist.

Der Lesebetrieb wird wie folgt erreicht Im Falle einer hohen Barrierenhöhe (erstgenannter Fall) wird eine vorbestimmte negative Spannung an die Bit-Leitung 123 (und somit an die Zone 113) angelegt, und eine Vorwärts- (positiv in diesem Ausführungsbeispiel)-Spannung wird an die Wortleitung 124 (und somit an die Gate-Zone 114) angelegt Sodann ist Elektronen der Fluß von der Sourcezone 113 zur positiv geladenen Speicherzone 111 gestattet. Das Vorhandensein oder NichtVorhandensein von Strom wird bei diesem Leseprozeß zum Abfühlen des Speicherinhalts festgestellt Im Falle einer niedrigeren Barrierenhöhe (letztgenannter Fall) wird das Lesen durch das Anlegen einer vorbestimmten negativen Spannung an die Bit-Leitung erreicht. Eine umgekehrte (in diesem Ausführungsbeispiel negative) Vorspannung in Sperrichtung) wird durch die Wortleitung 124 an die Gates der Speicherzellen angelegt, die nicht gelesen werden sollen.

Bei der Struktur gemäß den F i g. 8A bis 8C kann sich dann, wenn das Potential der Speicherzone 111 hoch wird, die Verarmungslage graduell oder allmählich in das Substrat 115 hinein erstrecken, und die Kapazität kann abnehmen. Wenn eine derartige Kapazitäuänderung sehr unerwünscht ist, so kann eine einen hohen Widerstandswert aufweisende Zone 119 zwischen der Speicherzone und dem Substrat angeordnet werden, wie dies in Fig.9 gezeigt ist. Die Leitfähigkeitstype einer solchen einen hohen Widerstandswert aufweisenden Zone 119 kann entweder von der p-- oder der η--Type sein. Bei der Struktur gemäß F i g. 9 sollte jedoch die Kapazität der pn-Grenzschicht zwischen der Speicherzone 111 und dem Substrat 115 unvermeidbar abnehmen.

In F i g. 9 sind trennende N-Typ-Zonen 132 auch zwischen Gate-Zonen 114 benachbarter Speicherzellen vorgesehen. Solche Trennzonen verhindern den möglichen Punch-Through-Strom zwischen Gate-Zonen 114 von benachbarten Speicherzellen und können bei jedem der in dieser Beschreibung beschriebenen Ausführungsbeispiele angewandt werden.

Fig. 10 zeigt eine Ausnehmungs-Gate-Struktur, bei der ein Gate ia einem herausgeschnittenen oder Ausnehmungsteil einer Halbleiterzone 112 derart ausgebildet ist, daß sich die Verarmungslage sehr tief in den Kanal auf im wesentlichen den Mittelteil der Kanallänge hinein erstreckt, die sich von der Source 113 zur Drain (Speicherzone) 111 erstreckt In dieser Figur sind die Ausnehmungsteile in der n--Typ-Zone 112 ausgebildet, und die Gate-Zonen 114 sind in den Bodentcilcn dieser Ausnehmungsteile ausgebildet, wohingegen die Sourcezonen 113 in dem Oberteil der vorstehenden n--Typ-Zone 112 ausgebildet sind. Die n--Typ-Zonc 112 ist an der Oberseite einer p-Typ-Zone 115 ausgebildet, und die Speicherzonen 111 sind in der n--Typ-Zoae 112 und auf der p-Typ-Zone 115 ausgebildet Die freiliegenden Seitenwandteile der herausragenden Teile der Kana'izone, die in Fig. 10 zu sehen sind, sind mit einer Oxidlage 116 zur Passivierung der Oberflächen überzogen. Die herausgeschnittenen oder Ausnehmungsteile 118 sind mit einem Isoliermaterial, wie beispielsweise Polyimid oder einen hohen Widerstandswert aufweisendem polykristallinem Silizium gefüllt Im Kanalteil der n--Typ-Halbleiterzone 112 ist eine Potentialbarriere durch die Verarmungslagen gebildet weiche sich von den Gatezon^n 114 aus erstrecken. Eine Source-Elektrode 123 ist auf der Source-Zone 113 ausgebildet und erstreckt sich senkrecht zur Zeichenebene zur Bildung von Spaltenelektroden (die Elektroden sind in einer Zeilen- und Spaltenmatrix angeordnet). Die Gate-Elektroden sind nicht gezeigt Die Speicherzone 111 kann auch in der p-Typ-Zone 115 und benachbart zur Kanalzone 112 ausgebildet sein. In einem solchen Fall sollte der Abstand zwischen der ρ⁺-Typ-Gate-Zone 114 und der p-Typ-Zone 115 klein genug ausgebildet sein, um die entsprechenden Speicherzellen (Transistoren) zu trennen, und zwar durch die Verarmungslagen, die sich von diesen p-Typ-Zonen 114 und 115 aus erstrecken. Eine kleine positive Spannung kenn an die p-Typ-Zone 115 im Speicherzustand angelegt werden. Wenn jedoch ein gewisses Ausmaß an Verringerung der Integrationsdichte zulässig ist so kann der Zelle-zu-Zelle-Abstand vergrößert werden, um den Widerstandswert der n- -Typ-Zone zu vergrößern, die zwischen benachbarten Speicherzellen 111 liegt

F i g. 11 zeigt schematisch den Querschnitt eines weiteren Ausführungsbeispiels der Ausnehmungs-Gate-Struktur, bei welchen die ρ ⁺-Typ-Gate-Zone 114 nur in einem Teil der Seitenwand oder im Eckenteil des Bodens der Ausnehmung ausgebildet ist. Dieser Querschnitt der Fig. 11 ist längs der Spaltenelektrode 123 gelegt Eine Gate(Zeilen)-Elektrode 124 ist auf der Gate-Zone 114 ausgebildet, welche die Kanalzone 112 umgibt. Die Gate-Elektrode 124 erstreckt sich senkrecht zur Zeichenebene. Die Bodenoberfläche der Ausnehmung(n--Typ-Zone 112) ist mit einer Oxidlage oder mit einer geeigneten Isolierlage überzogen. Andere Teile sind ähnlich wie beim vorhergehenden Ausführungsbeispiel ausgebildet. Man erkennt, daß die Zeilen(Gate)-Elektrode zur Oberfläche der die Ausnehmung füllenden Isolatorzone 118 herausgeführt sein kann. Dieses Ausführungsbeispiel bringt eine weitere Verminderung der Gate-Kapazität (Gate-Source und Gate-Drain(Speicherzellen)-Kapazitäten). Daher werden weitere Verbesserungen der Betriebsgeschwindigkeit und hinsichtlich der Verminderung der Verlustleistung möglich. Die Auswahl der Abmessungen und der Slörstellenkonzentrationen der entsprechenden Zonen ist fast gleich wie beim Ausführungsbeispiel der Fig.8A

15 16

bis 8C. Gemäß dem vorliegenden Ausführungsbeispiel Speicherung mit nur einer Tast-(Sampling)- und Halteist der Gate-zu-Gaie-DurchEtoß (Punch-Through) zwi- Schaltung erfolgen, ohne einen AD-Umsetzer erforderschen benachbarten Speicherzellen fast völlig eliminiert Hch zu machen. Auf diese Weise sind die Speichervor-F ig. 12 zeigt ein weiteres Ausführungsbeispiel der richtungen der vorangegangenen Ausführungsbeispiele Ausnehmungs-Gate-Struktur. bei welcher der Ausneh- 5 für die Analogspeicherung von Bild, Ton u. dgl. recht ■ mungsteil das Substrat berüiirt Die +-Typ-Speicherzo- geeignet Ferner wird der Trägertransport im Volumen nelll ist in dem ρ+-Typ-Substrat 115 ausgebildet, und und auch in einem elektrischen Feld erreicht, die ¹ die n~-Typ-Kanalzone 112 ist auf der η+-Typ-Speicher- Schreib- und Lesegeschwindigkeit wird sehr hoch, und zone 111 ausgebildet Die Oberfläche des p+-Typ-Sub- zwar deshalb, weil die Innenseitenbeweglichkeit hoch strats 115 einschließlich der η+-Typ-Zone 111 ist mit 10 ist und weil das elektrische Feld angelegt ist Da die einer dicken Isolierlage 116 mit Ausnahme derjenigen Zellenstruktur senkrecht zur Halbleiteroberfläche ver-Teile bedeckt, die an die n~-Typ-Kanalzone 112 angren- läuft, kann die Oberflächenbesetzungsfläche einer Speizen. Gemäß diesem Ausführungsbeispiel wird das Flie- cherzelle reduziert werden. Es ist sehr leicht, jede Zelle ßen von fast keinem Durchbruchsstrom zwischen be- in einem Quadrat von 10 Mikrometer Größe unterzunachbarten Gates und zwischen dem Gate und dem 15 bringen, und somit kann leicht eine Kapazität von Substrat gestattet Da ferner die in der Speicherzone 1 Mbit/cm² erreicht werden. Auf diese Weise ergibt sich 111 gespeicherte Ladung kaum ein Leck haben kann, ein Analogspeicher mit hoher Geschwindigkeit und grokönnen die gewünschten Spannungen an die entspre- ßer Kapazität

chenden Elektroden angelegt werden. Insbesondere Bei den vorangegangenen Ausführungsbeispielen ist können die angelegten Spannungen und Ladungsspan- 20 die Speicherzone im Volumen des Halbleiterkörpers, nungen bis zu solchen Pegeln angelegt werden, weiche d. h. unterhalb der Oberflächenzone, ausgebildet Es nicht denjenigen Pegel überschreitet oberhalb von wel- können jedoch ähnliche Effekte auch durch Umkehr der ehern der Durchbruch zwischen den entsprechenden Positionen der Sourcezone und der Speicher(Drain)-Zo-Zonen auftritt Dies kann zu einem weiterem dynami- ne erreicht werden, wie man ohne weiteres aus der Tatschen Bereich führen, der für Analogspeicher geeignet 25 sache erkennt daß die Funktionen von Source und sein kann. Die Source-Gate- und die Gate-Drain-Kapa- Drain bei den Schreib- und Leseoperationen umgekehr- ; zitäten werden ferner reduziert, um die Geschwindig- bar sind. Es seien nunmehr Ausführungsbeispiele be-' keit der Schreib- und Lese-Operationen zu erhöhen. In schrieben, bei denen die Speicherzone im Oberflächen- , j jeder Speicherzelle umgibt die Gate-Zone die Kanalzo- teil positioniert ist. _; I , ne. Der Querschnitt der Kanalzone kann irgendeine 30 Fig. 13 zeigt einen schematischen Querschnitt eines | t Form aufweisen und beispielsweise kreisförmig, oval, dynamischen Halbleiterspeichers gemäß einem Ausfüh-' quadratisch und rechteckig sein. Im übrigen, soweit rungsbeispiel. Die n+-Typ-Speicherzone 211 ist an der nicht beschrieben, gleicht dieses Ausführungsbeispiel Oberseite der Kanalzone 212 ausgebildet und die Medem vorhergehenden Ausführungsbeispiel. tall- oder leitende Lage 221 ist über der Speicherzone § Die Datenspeicherung kann sowohl in analoger als 35 ausgebildet wohingegen die Isolierlage 216 zwischen | auch digitaler Weise erfolgen. Wenn die an die Bit-Lei- der Metallage 221 und der Speicherzone 211 ausgebiltung angelegte Schreibspannung festliegt so wird eine det ist, wodurch eine Metallisolator-Halbleikonstante Ladung in jeder Speicherzelle gespeichert ter(MIS)-Struktur gebildet wird. Die η+-Typ-Sourcezo- und die Speicherzelle arbeitet als ein Digitalspeicher. ne 213 ist in das p-Typ-Substrat 215 eingebettet und Wenn die Schreibspannung auf der Bit-Leitung verän- 40 bildet eine Spalte der Speicherzellenmatcix, während dert wird, so wird die in der Speicherzone gespeicherten die Metallage 221 eine Zeile der Matrix bildet Die Sei-Ladung ebenfalls verändert Die in der Speicherzone tenoberfläche der Speicherzone 211 und ein Teil der gespeicherte Ladung wird natürlich groß, wenn die n--Typ-Zone 212 wird durch die p+-Typ-Gatezone 214 Schreibspannung erhöht wird. Das Speicherzellenpo- definiert Die einen hohen Widerstandswert aufweisentential im Speicherzustand wird also auch hoch. Wenn 45 de n~-Typ-Zone 212 (diese Zone kann auf der Intrinsicdie Schreibspannung vermindert wird, so nimmt die ge- Halbleiterzone sein) wird zwischen der Speicherzone speicherte Ladung und das Speicherzonenpotential 211 und der Sourcezone 213 gebildet. Der Teil der ^; ebenfalls ab. Wenn Daten durch Anlegen einer konstan- n~-Typ-Zone 212, der effektiv von der Gate-Zone 214 '■ ten Spannung an die Bit-Leitung ausgelesen werden, so (gezeigt durch die gestrichelte Linie) umgeben ist bildet fließt ein Strom proportional zur gespeicherten Ladung 50 einen effektiven Stromkanal mit einer Potentialbarriere (Speicherspannung). Somit kann das Analoglesen erfol- zur Steuerung des Stromflusses zwischen der Speicher- » gen. Die oben beschriebenen Halbleiterspeicher können zone 211 und der Sourcezone 213. Diese Potentialbarals Analogspeicher und auch als Digitalspeicher ver- riere kann auch ohne Verwendung einer Hochwiderwcndet werden. Beispielsweise wird im Falle eines Bild- standszone gebildet werden, wenn die Breite der Kanalspeichers die Helligkeit an jedem Punkt in 16 Grade 55 zone zwischen der Speicherzone 211 und der Sourcezoklassifiziert und gespeichert In einem Digitalsystem ne 213 verschmälert wird, und wenn die Bodenoberfläwird im allgemeinen jedes Signal in einem AD-Umset- chenzone der ρ+-Typ-Gate-Zone 214 vergrößert wird, zer in ein 4 Bit-Signal digitalisiert und in 4 1-Bit-Spei- Die Höhe der Potentialbarriere in der Mitte des Kanals ehern gespeichert. Somit sind zur Speicherung eines ist nämlich definiert durch die Störstellenkonzentration f Punktes 4 Speicherzellen erforderlich. Wenn der Signal- 60 und die Abmessungen (insbesondere die Breite) der Ka- I pegel 256 Gradierungen haben kann, d. h. 8 Bits, so sind nalzone. In der Tat kann der hohe Widerstandswert des | dann 8 Speicherzellen pro Punkt erforderlich, und fer- eingeengten und auch lang sein könnenden Stromkanals ner wird die Struktur des AD-Umsetzers komplizierter zur Bewahrung der gespeicherten Ladung dienen,
und anfälliger. Wenn jedoch die Speicherzellen der vor- Wenn Daten in die Speicherzellen eingeschrieben hergehenden Ausführungsbeispiele für den Bildspeicher 65 werden sollen, so kann das Potential der Speicherzelle verwendet werden, so kann ein Punkt in einer Speicher- 211 durch das Potential der Metallage 221 abgesenkt zelle gespeichert werden. Selbst wenn sich die Hellig- werden, und das Potential der Gate-Zone 214 wird derkeit jedes Punktes mit der Zeit verändert, so kann die art angeordnet, daß es die Höhe der Potentialbarriere

17 18

der Kanalzone zwischen der Sourcezone und der Spei- beispiel. Die Speicherzellen sind gebildet aus: einer

cherzone steuert n+-Typ-Source-Zone 213, die in ein p-Typ-Substrat 215

Aut diese Weise kann die Tiefe und die Breite und eingebettet ist, einer n~-Typ-Lage 212 über dem Subauch die Höhe der Potentialbarriere gesteuert werden, strat 215, einer p+-Typ-Gate-Zone 214 in der n~-Typ- und somit können Elektronen in der Sourcezone 213 s Lage 212, und einer n+-Typ-Speicherzone 211 von hodurch die Kanalzone 212 in die Speicherzone 211 flie- her Störstellenkonzentration, angeordnet in der Ober-Ben, um die Speicherzone negativ aufzuladen. Unter den fläche der n--Typ-Zone 212. Die n--Typ-Zone 212 bil-Zellen der gleichen Spalte (Wortleitung) können dieje- det die entsprechenden Stromkanäle in den durch die nigen Zellen während der Schreiboperation vorhanden Gate-Zonen 214 definierten Teilen. Eine Potentialbarsein, wo Elektronen nicht gespeichert werden sollen, io riere wird in dem Kanal aufgebaut. Es ist darauf hinzu-4 h. Zellen, in die Daten nicht eingeschrieben werden weisen, daß zur Bezeichnung der oben erwähnten Kasollen. Um zu verhindern, daß Daten in solche Zellen nalzone der Ausdruck »n--Typ-Kanalzone 212« vereingeschrieben werden, ist es erforderlich, daß keine wendet wird. Eine Metallage 221 ist über der Speicher-Schreibspannung an diejenige Gate-Zone 213 angelegt zone 211 durch Isolationslage 216 zur Bildung einer wird, die solchen Zellen entspricht, so daß irgendein 15 MIS-Struktur ausgebildet Diese Metallage entspricht Strom nicht zwischen Source-Zone 213 und Speicherzo- der Zeile der Speicherzellenmatrix, wohingegen die ne 211 fließen kann. Daher erfolgt die Schreiboperation n+-Typ-Source-Zone 213 der Spalte der Matrix entselektiv bei den Speicherzellen. Wie zuvor beschrieben spricht Die Speichereone 211 ist von der Gate-Zone kanr die Speicherzone Ladungsträger verlieren anstelle durch die n~-Typ-Zone 212 getrennt, wodurch die Trä-Ladungsträger zu speichern. In der Tat sollte die Polari- 20 gerkombination verhindert wird, wenn mit der Speichetät der Spannung auf der Bit-Leitung umgekehrt wer- rung von Elektronen begonnen wird,
den. Während des Zustands der Datenspeicherung kön- Da das Potential der n+-Typ-Speicherzone 211 niedhen die Potentiale sämtlicher Elektrodenzonen, d. h. das riger ist als das der n--Typ-Zone 212, können von der Potential der Source-Zone 213, dasjenige der Gate-Zo- Source-Zone (Bit-Leitung) 213 injizierte Elektronen in ne 214 und das der Metallzone 221 auf Erdpotential 2s die Speicherzone 211 fließen. Wenn, wie oben erwähnt, oder ein »Abtrenn«-Potential gesetzt werden. Die in der eine positive Spannung an die Metallage 221 (die Wort-Speicherzone 211 in diesem Haltezustand gespeicherten leitung) angelegt ist, so kann die Spannung der Spei-Elektronen können nicht aus der Speicherzone 211 her- cherzone 211 höher in der positiven Polarität als die der ausfließen. Wenn die Daten aus der Speicherzelle aus- Source-Zone 213 (Bit-Leitung) werden, und somit köngelesen werden sollen, so wird die Gate-Spannung an 30 nen Elektronen in die Speicherzelle fließen und dort die Gate-Zone 214 angelegt, um so die Kanalzone 212 gespeichert werden.

zu steuern. Das heißt, die Höhe der Potentialbarriere in Das Betriebsverhalten der Vorrichtung der F i g. 14

der Kanalzone 212 wird durch die Steuerung der an die zum Zwecke des Schreibens, Speicherns und Lesens der

Gate-Zone 214 angelegten Spannung abgesenkt Wenn Speicherzelle ist im wesentlichen das gleiche, wie dies

es in einem Fall notwendig sein sollte, so kann das Po- 35 unter Bezugnahme auf Fig. 13 beschrieben wurde. Aus

tential der Source-Zone 213 und somit der Teil der ho- diesem Grunde wird eine weitere Beschreibung hier

hen Widerstandszone in der Nachbarschaft der Source- weggelassen. Die Speicherzelle 211 der F i g. 14 hat je-

Zone 213 verkleinert werden. In der oben erwähnten doch keinen Kontakt mit der Oberfläche der Gate-Zone

Weise können die in der Speicherzone 211 gespeicher- 214, und dies bedeutet daß die Rekombination der ge-

ten Elektronen aus der Speicherzone 211 durch die Ka- 40 speicherten Elektronen mit den Löchern in den Gate-

nalzone 212 in die Source-Zone 213 herausfließen, wo- Zonen 214 außerordentlich vermindert werden kann,

durch die Daten aus der Speicherzelle ausgelesen wer- Daher ist der Trägerverlust infolge Rekombination auf

den können. einen sehr niedrigen Wert heruntergedrückt Wenn not

Beim obigen Ausführungsbeispiel ist die Speicherzo- wendig, kann im Speicherzustand der ρ⁺ -Typ-Gate-Zone 211 in direktem Kontakt mit der Gate-Zone 214 45 ne 214 eine kleine negative Spannung gegeben werden, angeordnet um die Kapazität der Speicherzelle zu er- um in effektiver Weise den Speicherwert zu halten und höhen. Es besteht jedoch eine gewisse Möglichkeit der somit eine hohe Leistungsfähigkeit der Vorrichtung zu Trägerrekombination an der pn-Grenzschicht zwischen erreichen.

der Speicherzone und der Gate-Zone beim Speichern Fig. 15 zeigt einen schematischen Querschnitt eines

von Elektronen in der Speicherzone. Es besteht jedoch 50 dynamischen RAM gemäß einem weiteren Ausfüh-

nahezu kein Problem, wenn die gespeicherten Elektro- rungsbeispiel. Die Speichervorrichtung weist folgendes

nen herausgeholt, oder aber wenn die Löcher angesam- auf: ein Isolatorsubstrat Z35, eine n ⁺ -Typ-Source 213

melt werden. und eine p-Typ-Isolationszone 215, ausgebildet benach-

Man erkennt, daß dann, wenn die Kapazität der Bit- bart zueinander auf dem Substrat 235, eine η--Type-Leitung (oder Ziffernleitung) und die Größe der Spei- 55 Zone 212 ausgebildet darauf, eine η ⁺ -Typ-Speicherzone cherspannung gegeben sind, auch die in jeder Speicher- 211 und eine p⁺-Typ-Gaie-Zone 214. Der Ausdruck zone zu speichernde Ladung und die erforderliche Ka- »Kanalzone« wird im gleichen Sinn wie bei F i g. 14 verpazität der Speicherzelle bestimmt sind. Zur Erhöhung wendet Das Isolatorsubstrat hat den Vorteil, daß die der Packungsdichte sollte die von einer Speicherzelle zwischen Sourcezone und Substrat gebildete Kapazität mit der erforderlichen Kapazität eingenommene Fläche 60 vermindert werden, und somit wird die Betriebsgereduziert werden. Zu diesem Zweck hat die Speicherzo- schwindigkeit der Vorrichtung beim Schreiben und Lcne eine Oberfläche, die so breit als möglich ist Somit ist sen der Speicherzellen erhöht Das Isolatormaterial für die durch die Gate-Zone gemäß F i g. 13 definierte Spei- das Substrat 235 kann Saphir, Spinell od. dgl. sein,
cherzone für eine Erhöhung der Packungsdichte vorteil- Fig. 16 zeigt eine Abwandlung eines dynamischen haft, obwohl die Möglichkeit der Trägerrekombination 65 Halbleiters-RAM gemäß einem weiteren Ausführungsais Begleiterscheinung auftritt beispiel. Die Bestandteilskomponenten der Speicher-

Fig. 14 zeigt einen schematischen Querschnitt eines vorrichtung sind fast die gleichen wie bei Fig. 14. Die

dynamischen RAM gemäß einem anderen Ausführungs- Betriebsweise des Schreibens, Speicherns und Lesens

der Speich irzelle ist ebenfalls im wesentlichen so, wie bei F i g. 14. In F i g. 16 ist jedoch die Speicherzone 211 so ausgebildet, daß sie eine Struktur besitzt, daß die Oberfläche der Speicherzone nicht an der Halbleiteroberfläche erscheint und somit nicht die isolationslage 216 berührt Dies hat den Vorteil, daß die Verschlechterung der Betriebseigenschaften der Vorrichtung infolge Rekombination von Elektronen und Löchern in der Nähe der Oberfläche der Speicherzone 211, wenn überhaupt vorhanden, jedenfalls vermindert wird.

F i g. 17 zeigt einen schematischen Querschnitt eines dynamischen erfindungsgemäßen RAM des Typs mit Ausnehmungs-Gate. Bei dieser Struktur wird ein P ⁺-Typ-Halbleitersubstrat 215 verwendet. Eine Isolalorzone 218 füllt die Ausnehmungszone zwischen den Speicherzonen 211 und dient zur Vermeidung eines Stromes, wie beispielsweise des Punch-Through- oder Durchstoßstromes u. dgl, eines Stromes, der zwischen den Bit-Leitungen 213 (Sourcezonen 213) fließen kann. Die Gate-Zone 214 ist potentialfrei und b^;ldet eine Polentialbarriere im Stromkanal nur durch das eingebaute Potential. Die Sourcezone 213 ist von einer n~- (oder P ~ -)Typ-Zone 231 umgeben, und somit wird die Kapazität zwischen der Sourcezone 213 und dem Substrat 215 vermindert Die Reduktion der Bit-Leitungs-Kapazität führt zu einer kleineren Zellenkapazität und somit zu einer erhöhten Packungsdichte.

Fig. 18 zeigt ein weiteres Beispiel einer Halbleiterspeichervorrichtung, die ein Isolatorsubstrat 235 verwendet Diese Struktur ist fast gleich der Struktur der F i g. 17 mit der Ausnahme des Isolationssubstrats 235.

Wie zuvor unter Bezugnahme auf Fig. 15 beschrieben, hat das Isolatorsubstrat den Vorteil, daß die Kapazität zwischen der Source-Zone 213 und dem Substrat 235 reduziert wird, und daß daher die Betriebsgeschwin-'digkeit der Speicherzelle erhöht wird. Das Betriebsverhalten der Vorrichtung ist fast das gleiche, wie das bei Fig. 17. Daher kann die weitere Erläuterung weggelassen werden.

Fig. 19A und 19B zeigen schematisch eine erfindungsgemäße dynamische Speicherzellenstruktur. Bei diesem Beispiel weist die Speicherzelle folgendes auf: ein Isolatorsubstrat 235, eine η ⁺-Typ-Source-Zone 213 (Bit-Leitung), eine n~- (oder p--)Typ-Zone 231, welche die Source-Zone 213 umgibt, eine isolierende p-Typ-Zone 215, eine ρ+ -Typ-potential- oder erdfreie Gate-Zone 214 zur Steuerung des Stromflusses zwischen der η *-Typ-Speicherzone 211 und der η+-Typ-Source-Zone 213, eine n~-Typ-Kanalzone 212, eine Isolatorzone des Ausnehmungsteils 218 die Speicherzonen 211, umgebend, eine Isolationslage 216, eine mit Source-Zone 213 verbundene Elektrodenzone 223 und eine Metalllage 221, welche das Potential der Speicherzone 211 durch die Isolationslage 216 steuert Bei diesem Ausführungsbeispiel kann der Widerstandswert und auch die Kapazität in der Nähe der Source-Zone reduziert werden, und somit kann die Betriebsgeschwindigkeit der Vorrichtung erhöht werden. Zur Reduzierung des Widerstandes der Source- oder Bit-Zonen 213 ist eine Elektrode 223 mit der Source-Zonen 213 ist eine Elektrode 223 mit der Source-Zone 213 verbunden. Das Isolatorsubstrat 235 wird zur Reduktion der Kapazität zwischen Source-Zone 213 und Isolatorsubstrat 235 ver-■ wendet Fig. 19B ist ein Querschnitt längs Bit-Leitung 213, die in Fi g. 19A gezeigt ist. Der Kontakt der Sourcc-Zone 213 mit der Elektrodenzone 223 ist deutlich zu sehen.

Wie bereits oben beschrieben, kann die Speicherzone Ladungsträger zum Zwecke der Datenspeicher ansammeln oder an Ladungsträgern verarmen. Wenn die Ladungsträger aus der Speicherzone verarmt werden sollen, so sollte die Speicherzone praktisch mit einer stark dotierten Zone ausgebildet sein, da eine an Trägern knappe Zone keine Träger liefern kann. Wenn die Speicherzone verarmt ist, wird eine Umkehrvorspannung (Vorspannung in Sperrichtung) zwischen Gate- und Speicherzonen aufgebaut Wenn jedoch die Speicherzone Ladungsträger ansammelt, so würden diese eine Vorwärtsspannung für die pn-Grenzschicht oder Sperrschicht zwischen der Gate-Zone und der Speicherzelle (oder dem Kanal) aufbauen. Daher sollte die Gate-Zone umgekehrt vorgespannt sein. Hier kann jedoch die Speicherzone nicht eine stark dotierte Zone sein, wenn das Bandpotential durch eine externe Kraft in der Speicherzoite gebogen wird. Ausführungsbeispiele von Speicherzellen ohne stark dotierte Speicherzone werden im folgenden beschrieben.

Fig.2OA und 2OD zeigen eine schematische Draufsicht bzw. einen Querschnitt eines Beispiels von dynamischen RAM-Zellen. Die Speicherzellen sind gebildet aus: einem p-Typ-Substrat 515, einer η⁺-Source-Zone (der Bit-Leitung) 513, einer n--Typ-Zone 512, die eine Kanalzone 512 zwischen Source-Zone und n-Typ-Speicherzone 511 vorsieht, einer p-Typ-Gate-Zone 514, angeordnet benachbart zur Speicherzone 511, einer Isolatorlage 516, ausgebildet über der Oberfläche und einer Metallage (der Wortleitung) 521 oberhalb der Isolatorlage 516. Diese Struktur hat die Vorteile, daß Träger mit der Beweglichkeit im Halbleitervolumen verschoben werden können, und daß sie durch den Effekt des eingebauten Potentials des Halbleiters gesteuert werden, und daß ferner die von einer Zelle eingenommene Oberfläehe praktisch sehr klein wird, so daß eine hochintegrierte Halbleitervorrichtung möglich ist.

F i g. 2OA zeigt, daß an der Kreuzungszone der Bit-Leitungszone 513 und der Wortleitungszone 521 durch Kreise die Speicherzonsn 511 der Vorrichtung angedeutet sind. In Fig. 2OB ist die η--Typ-Kanalzone fast vollständig verarmt und zwar durch das Diffusionspotential der p⁺n- -Grenzschicht zwischen Gate-Zone 514 und Kanalzone 512. Die Bit-Leitung 513 ist im Substrat 515 eingebettet. Das Betriebsverhalten der Vorrichtungen sei im folgenden beschrieben. Wenn es erforderlich ist, Daten in den Speicher einzuschreiben, so wird eine Spannung zum Schreiben von Daten, beispielsweise ungefähr 10 Volt, an Wortleitung 521 angelegt. Daraufhin werden Elektronen von Bit-Leitung 513 injiziert und in der Nachbarschaft der Oberflächenzone (der Speicherzone) 511 gespeichert. Während des Zustandes der Datenspeicherung wird das Potential der Wortleitung 521 auf ungefähr 1/2 der Spannung der Schreibdaten reduziert, so daß die gespeicherten Elektronen nicht aus der Speicherzone 511 herausfließen. Unter den Speicherzellen gibt es einige Speicherzellen, wo Daten nicht gespeichert werden sollen. Für solche Zellen wird die an die Bit-Leitung 513 angelegte Spannung auf fast dem gleichen Potential gehalten, wie das an die Wortleitung 521 angelegte, und auf diese Weise werden die Elektronen nicht injiziert und auch nicht in diesen Zellen gespeichert. Das Auslesen von Daten aus den Speicherzellen kann nur durch Verminderung des Potentials der Wortleitung 521 auf Edpotential erreicht werden. Daraufhin fließen die gespeicherten Elektronen aus der Speicherzone 511 heraus, und ferner können infolge des eingebauten Potentials der p⁺n~-Grenzschicht od. dgl. die Elektronen durch Drift und auch durch Diffusion flie-

ßen, und es ergibt sich somit ein Lesevorgang mit hinreichend hoher Geschwindigkeit. Nach dem Einschreiben von Daten in die Speicherzellen fließen die Elektronen aus der Bit-Leitung 513 durch die Potentialbarriere 512 in die Speicherzone 511. Zwischen der Potentialbarriere und der Speicherzone ist ein hohes elektrisches Feld angelegt und die Elektronen fließen mit einer hohen Geschwindigkeit in die Speicherzone 511. Dies ergibt eine sehr hohe Schreibgeschwindigkeit für die Vorrichtung. Verglichen mit den üblichen Speicherzellen, deren Leistungsfähigkeit hauptsächlich durch die Oberflächenleitung bestimmt ist, hat die erwähnte Struktur die genannten vorteilhaften Eigenschaften, daß nämlich die Träger durch ein Halbleitervolumen zum Zwecke der Ausnutzung der Volumenbeweglichkeit transportiert werden, wodurch die Betriebsgeschwindigkeit beim Schreiben und Lesen erhöht wird, und wobei ferner die Packungsdichte vergrößert werden kann. Hinsichtlich der Störstellenkonzentrationen der ρ+-Gate-Zone 514, der n--Typ-Kanalzone 512, usw. und auch hinsichtlich des Abstandes zwischen den Bit-Zonen sei bemerkt, daß diese in entsprechender Weise derart ausgewählt werden, daß die Zone zwischen den Bit-Zonen vollständig verarmt und somit kein Strom dazwischen fließen kann. Fig.21 ist eine schematische Darstellung dynamischer Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Vorrichtung wird in einer Struktur ausgebildet, die fast derjenigen der F i g. 2OB gleicht, allerdings mit Ausnahme des Isolatorsubstrats 535 und der flachen Oberflächenausrichtung der Bit-Zone 513 bezüglich der isolierenden p-Typ-Zone 515. Das Isolatorsubstrat reduziert die Kapazität zwischen der η⁺-Typ-Bit-Zone 513 und Substrat 535, und darüber hinaus trennt die p-Typ-Zone 515 die Bit-Zonen in effizienter Weise, wodurch der Hochgeschwindigkeitsbetrieb der Vorrichtung erhöht wird. Das Substrat 535 kann aus Isolatormaterialien wie Saphir, Spinell und dgl. gebildet werden. Die Arbeitsprinzipien dieser Vorrichtung sind fast die gleichen wie der Vorrichtung gemäß F i g. 2OB.

F i g. 22 zeigt einen schematischen Querschnitt eines dynamischen Halbleiterspeichers gemäß einem weiteren Ausführungsbeispiel der Erfindung. Diese Vorrichtung ist gebildet aus: einem p-Typ-Substrat 515, einer η+ -Typ-Sourcezone 513 und einer n--Typ-Zone512 auf der Sourcezone 513, und zwar hergestellt durch Epitaxialwachstum. Der Umfang der Kanalzone 512 ist herausgeschnitten oder weist eine Ausnehmung auf, und sodann wird die Gatezone 514 durch das Akzeptorendiffusionsverfahren hergestellt und Isolatormaterial füllt die Ausnehmung. Da die Speicherzelle inmitten der Isolatorzone 516 angeordnet ist, ist der Leckstrom und auch die elektrostatische Kapazität wirkungsvoll vermindert Die Speicherzone ist auf der Kanalzone 512 ausgebildet, wobei über dieser eine Metallelektrode 521 durch die Isolatorzone 512 zur Bildung einer MIS-Struktur ausgebildet ist Die Arbeitsprinzipien dieser Vorrichtung sind fast die gleichen wie bei der Vorrichtung gemäß F i g. 21. Bei dieser Struktur wird eine Metall-Isolator-Halbleiter-Typestruktur (MIS) verwendet Wenn eine zweidimensional Matrix von Speicherzellen gebildet werden soll, so kann die Metallzone 521 als Wortleitung und die n⁺-Type-Sourcezone 513 als Bit-Leitung verwendet werden. In diesem Falle kann anstelle der Bit-Leitung 513 die Gatezone verwendet werden beim Adressieren der Zelle, wenn die Spannung derselben in entsprechender Weise gesteuert wird bezüglich derjenigen der Wortleitung 521. Die Gatezonen 514 können nämlich durch die Metallzone verbunden sein. Eine derartige Struktur kann durch bekannte Verfahren der Halbleiterherstellung ausgebildet werden, wie beispielsweise Diffusion, Ätzen, Ionenimplantation, Vakuumabschcidung, Molekularstrahlverdampfung oder ähnliche Verfahren. Die Matrix einer derartigen Speicherzelle weist die Wortleitungen 521 und die Bit-Leitung 514 auf.

Fig.23A und 23B zeigen schematische Querschnitte einer Struktur, die in Speicherzellen gemäß einem andcren Ausführungsbeispiel der Erfindung verwendet werden. Fig.23A ist eine Ansicht längs einer Wortleitung 521 und Fig.23B ist eine Ansicht längs einer Bit-Leitung 513. Die Vorrichtung wird gebildet aus: einem p-Typ-Substrat 515, n-(p-)-Typ-Umhül!ungszonen 531 um die Sourcezonen 513 (Bit-Leitungen) herum, η--Typ-Kanalzonen 512, Gatezonen 514 zur Steuerung des Stromflusses zwischen Sourcezone 513 und Speicherzone 511, Metallelektroden 523 zur Reduktion des Widerstandswerts der Bit-Zonen 513, und einer Isolationslage 516 zur Passivierung der Oberfläche und Trennung jeder Zelle von der Metallelektrode der Wortleitung 521. Wie zuvor erwähnt, ist die Kanalzone 512 fast vollständig durch das eingebaute Potential der p⁺n--Grenzschicht, gebildet durch Gatezonen 514 und Kanalzone 512, verarmt. Der Stromfluß zwischen der Bit-Leitung 513 und der Speicherzone 511 wird durch die Potentiale gesteuert, welche der Wortleitung 521, der Bit-Leitung 513 und der Gatezone 514 aufgeprägt sind, und auch durch die Potentialbarriere in der Kanalzone 512. Die Isolatorzonen 516 sind mit Siliciumoxid (SiO₂), Siliciumnitrit (S13N4), Aluminiumoxid (AI₂O₃) oder dergleichen oder mit Kombinationen daraus gebildet Die Wortleitung besteht aus einem Metall wie Aluminium (AI), Molybdän (Mo) oder dergleichen oder aus einem einen niedrigen Widerstandswert aufweisenden Material wie dotiertem polykristallinem Silicium oder dergleichen. Die Isolatorzone 518 besteht aus dem gleichen Material wie die Isolatorzone 516 oder aus Polyimid oder einem Isolatorharz oder dergleichen. Die Stör-Stellenkonzentration der entsprechenden Halbleiter (Si-Iicium)-Zonen sind ungefähr die folgenden: 10¹⁷ bis 10²¹ cm-³fürdie Bit-Leitung513,10" bis 10¹⁶Cm-JfOr die Speicherzone 511,10¹⁵ bis 10²⁰ cm-³ für das Substrat 515,10¹⁵ bis 10²¹ cm-* für die Gatezone 514 und 10" bis 10¹⁵ cm-³ für die n- (oder p-)-Zone 531. Die Gatezone 514 kann erfindungsgemäß in einer potentialfreien Gatestruktur ausgebildet sein. Die Kanalbreite zwischen der Gatezone 514 ist bestimmt durch die Slörstellenkonzentration der Zonen 512 und 514, und durch den Abstand zwischen der Bit-Leitung 513 und der Oberfläche der n-Typ-Speicherzone oder dergleichen. Die n--Typ-Zone zwischen den Gatezonen 514 muß fast verarmt sein, wenn daher die Störsteiienkonzentration der Speicherzone 511 aus IxIO¹³Cm-³ bzw. 1 χ 10¹⁴ cm~³ bzw. 1 χ 10¹⁵ cm-³ ausgewählt ist, dann ist der Abstand der Kanalzone 512 fast 20 Mikrometer bzw. 6 Mikrometer bzw. 2 Mikrometer.

F i g. 24 zeigt eine Querschnittsdarstellung längs einer Wortleitung der Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Struktur der Vorrichtung und auch die Arbeitsprinzipien sind fast die gleichen wie bei der Vorrichtung gemäß F i g. 23A und 23B. In diesem Falle ist jedoch das Isolatorsubstrat 535 mit einem Isolatormaterial wie beispielsweise Saphir, Spinell oder dergleichen hergestellt, und ferner umgibt eine n- (oder p-)-Typ-Zone 531 die Bit-Zone 513 zur Reduzierung der Kapazität welche die n+-Typ-Zone 513 begleitet Daher wird ein Hochgeschwindigkeitsbe-

trieb der Vorrichtung erreicht. Die Gatezone 514 ist als beispielsweise zur Sperrschicht-Bauart gehörend dargestellt, es sind aber auch die Metall-Isolator-Halbleitertype (einschließlich Metall-Oxid-Halbleitertype) und die Schottky-Type verwendbar, um eine Potentialbarriere in der Kanalzone vorzusehen.

Die Zugriffszeit einer Halbleiterspeicherzelle hängt fast vollständig von den Pufferschaltungen der Eingangs- und Ausgangs-Logikschaltungen ab. Der statische Induktionstransistor (SIT) besitzt eine hohe Eingangsimpedanz und eine kleine Gatekapazität (zwischen Gate und Source und zwischen Gate und Drain) und kann als Eingangs- oder Ausgangs-Schaltung verwendet werden, um so den Hochgeschwindigkeitsbetrieb der Speicherzelle zu verbessern. Es können natürlich bipolare Transistoren in den Pufferschaltungen verwendet werden. Ferner verstärken die Fühlverstärker die Auslesesignale und liefern einen großen Teil der gesamten Verlustleistung der Halbleiterspeichervorrichtung. Da die Anzahl der erforderlichen Fühlverstärker notwendigerweise identisch mit der der Bit-Leitungen ist, steigt die Zahl entsprechend dem Anstieg der Speicherkapazität an und somit steigt auch die Verlustleistung an. Daher hat der statische Induktionstransistor große Vorteile, wie große Spannungsverstärkung und ausgezeichnete Kennlinien, die selbst in der Zone niedrigen Stroms sich nicht verschlechtern, und deshalb findet dieser statische Induktionstransistor auch bevorzugt beim Abfühlverstärker Verwendung, um die Verlustleistung zu minimieren.

F i g. 25 zeigt einen schematischen Querschnitt einer Speichervorrichtung gemäß einem weiteren Ausführungsbeispiel. Bei dieser Struktur wird ein Isolatorsubstrat 535 verwendet, welches aus Saphir, Spinell oder einem anderen Isolatorkristall oder aus einem einen hohen Widerstandswert besitzenden Silicium, Galliumphosphor, usw. besteht. Die Speicherzone 511 ist auf der Oberseite ausgebildet und elektrisch gegenüber der Wortleitung 521 mit einer p-Typ-Lage 520 isoliert. Die Gatezone 514 ist in der Mitte einer n-Typ-Kanalzone 512 ausgebildet, so daß die Potentialbarriere in der Kanalzone 512 zwischen Speicherzone 511 und Sourcezone 513 ausgebildet ist, die ihrerseits mit der Elektrodenzone 523 in Verbindung steht (vgl. F i g. 30). Die Speicherzone 511 kann in der p-Typ-Zone ausgebildet sein, sollte aber darin nicht eingebettet sein und muß freiliegend gegenüber der unteren Oberfläche der p-Typ-Zone 520. Der Abstand zwischen den Speicherzellen ist 'derart ausgewählt, daß er hinreichend lang ist, um den großen Widerstandswert dazwischen zu erhöhen. In einem solchen Falle wird während des Zustands der Datenspeicherung eine kleine an die p-Typ-Zone 520 angelegte Spannung in effektiver Weise einen Trägerverlust minimieren.

F i g. 26 zeigt einen Querschnitt von Halbleiterspeicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung, wobei die Speicherzellen in unteren Teilen angeordnet sind. Die Vorrichtung weist ein p-Typ-Substrat 515 auf, n-Typ-Speicherzonen 511, n~-Typ-Kanalzonen 512, n⁺-Typ-Sourcezonen 513, auf denen Bit-Leitungen 523 ausgebildet sind, Gatezonen 514und eine Isolatorzone 518. Wie zuvor erwähnt, ist in der Kanalzone 512 eine Potentialbarriere durch das eingebaute Potential der p⁺n--Grenzschicht der Gatezone 514 und der Kanalzone 512 aufgebaut Der Strom zwischen der η <-Type-Sourcezone 513 und der Speicherzone 511 wird durch die Potentialbarriere in der Kanalzone 512 und auch durch das Potential gesteuert, welches auf die Bit-Leitung 523 und das Substrat 515 aufgebracht wird. Elektronen werden von der n+-Typ-Sourcezone 513 durch die Kanalzone 512 in die Speicherzone 511 injiziert.

Der sogenannte Punch-Through-Bipolartransistor kann als ein Ersatz für den statischen Induktionstransistor dienen, wenn die Basiszone im wesentlichen verarmt ist, und doch eine Potentialbarriere für Ladungsträger in der Emitterzone bildet.

ίο Daher können bipolare Strukturen auch anstelle unipolarer Strukturen der beschriebenen Art verwendet werden. Obwohl die Bipolarstruktur Zonen von zwei Leitfähigkeitstypen in der Strombahn (d. h. Emitter- und Kollektorzonen eines Leitfähigkeitstyps und eine Basiszone eines anderen Leitfähigkeitstyps) aufweist, ist die Basiszone des Punch-Through-Bipolartransistors gemäß den Ausführungsbeispielen im wesentlichen verarmt. Daher verliert der Leitfähigkeitstyp der Basiszone den größten Teil seiner Bedeutung, mit der Ausnahme, daß die Basiszone ionisierte Störstellenatome einer solchen Polarität enthält, wie sie Ladungsträger von Emitter- und Kollektorzonen ausstößt. Daher kann der Punch-Through-Bipolartransistor gemäß dem Ausführungsbeispiel analog zum Unipolartransistor betrachtet werden. Wenn eine nichtverarmte Zone des gleichen Leitfähigkeitstyps benachbart zu einer im wesentlichen verarmten Basiszone gebildet wird, so wird eine solche nichtverarmte Zone in dieser Beschreibung eine »Gatezone genannt.

Fig.27 zeigt einen schematischen Querschnitt von Speicherzellen der Punch-Through-Bipolartransistor-Bauart.

Jede Speicherzelle besitzt ein p-Typ-Substrat 715, eine n⁺-Typ-Sourcezone 713, eine n--Typ-Zone 713' (die als eine Sourcezone verwendet werden kann; diese Zone kann in dieser Struktur, wenn gewünscht, weggelassen werden), eine n~-Typ-Zone 71Γ, eine n⁺-Typ-Speicherzone 711, eine p-Typ-Basiszone 754, angeordnet zwischen der n~-Typ-Zone 71Γ und 713', eine Metalllage 721, angeordnet auf der η ⁺-Typ-Speicherzone 711 durch eine Isolatorzone 716, eine Isolatorzone 718, angeordnet zwischen und trennend benachbarte der Speicherzellen, eine p-Typ-Gatezone 714, angrenzend an die p-Typ-Basiszone 754, und eine Metallzone 724, verbunden mit der p-Typ-Gatezone 714.

Wenn die Schreiboperation ausgeführt werden soll, so wird das Potential der Speicherzelle 711 durch die Spannung an der Metallelektrode 721 vermindert, und gleichzeitig wird eine solche Vorwärtsspannung an die Gateelektrode 724 angelegt, daß die in der Kanalzone gebildete Potentialbarriere durch Einengung oder Absenkung der Barrierezone in der Kanalzone zwischen der Sourcezone 713 und der Speicherzone 711 vermindert wird. Daher werden die Ladungsträger in die Speicherzone hineingedriftet und in der Speicherzone durch einen Stromfluß durch die Kanalzone gespeichert An solche Speicherzellen, in der Träger (Elektronen) nicht gespeichert werden sollen, wird eine solche Spannung nicht an die Gateelektrode 724 angelegt. Wenn Speicherzellen eine zweidimensionale Matrix bilden, so können die Speicherzellen durch die an die sogenannte Spalienelektrode 721 und die sogenannte Zeilenelektrode 724 angelegte Spannung gesteuert werden.
Während des Speicherzustandes der Speicherzellen kann jede Elektrode geerdet werden oder die Leistungsversorgung kann abgeschaltet werden.

Wenn die Speicherzellen ausgelesen werden sollen, so wird die Potentialbarriere der Kanalzone durch die an

die Gateelektrode 754 angelegte Spannung reduziert, und darüber hinaus kann — wenn notwendig — das Potential der Sourcezonen 713 und 713' leicht vermindert werden.

F i g. 28A zeigt einen schematischen Querschnitt von Speicherzellen der Punch-Through-Bipolar-Bauart. Die Speichervorrichtung besitzt ein p-Typ-Substrat 715, n+-Typ-Sourcezonen 713, eingebettet in Substrat 715, eine n--Typ-Zone 713', p-Typ-Basiszonen 754 zwischen Sourcezone 713 und Speicherzonen 711, Isolatorzonen 718 zwischen Speicherzellen und Metallzonen 721, angeordnet auf der Speicherzone 711 durch die Isolatorla-' ge 718. In diesem Falle ist eine Elektrode für die Basiszone 754 nicht vorgesehen. Die Basiszone 754 ist mit einem p-Typ- (oder Intrinsic), einen hohen Widerstandswert aufweisenden Halbleiter ausgebildet. Die Speicherzelle ist mit einer Metall-Isolator-Halbleiter-Struktur versehen.

Die Einschreiboperation in die Speicherzelle wird hauptsächlich durch eine positive Spannung erreicht, die an die sogenannte Spaltenelektrode 721 angelegt ist, wohingegen der Lesevorgang hauptsächlich durch die an die sogenannte Zeilenelektrode 713 (Sourcezone) angelegte positive Spannung ausgeführt wird. Wenn zusätzliche Elektroden in der Gatezone 754 vorgesehen sind, so kann die Leistungsfähigkeit der Speicherzelle weiter verbessert werden.

Die Fig.28B, 28C und 28D zeigen schematisch Herstellungsschritte der Speicherzellen der F i g. 28A.

F i g. 28B zeigt den Schritt, wo die n⁺-Typ-Sourcezone 713 durch die selektive Diffusion eines n-Typ-Störstellenmaterials, wie Arsen (As), Stibium oder Antimon (Sb) und Phosphor (P) oder dgl. ausgebildet wird und zwar unter Verwendung einer Siliciumoxid (SiO₂)-Lage 785 ausgebildet auf dem p-Type-Siliciumsubstrat 715 als eine Maske. Das Substrat besitzt eine Störstellenkonzentration von ungefähr 10¹⁴ bis 10²⁰Cm-³. Die Siliciumoxidlage 785 in Fig.28B wird nach der Diffusion entfernt In Fig.28C wird unter Verwendung des bekannten Epitaxialwachstumsverfahrens eine n-Typ-Lage 713' mit einer Störstellenkonzentration von ungefähr 10'° bis 10¹⁷cm-³ ausgebildet, ferner eine p-Typ-Lage 754 mit einer Störstellenkonzentration von ungefähr 10¹⁰ bis 10¹⁷Cm-³ und eine n-Typ-Lage 711 mit einer Störstellenkonzentration von ungefähr 10¹⁰ bis 10¹⁷cm-³, worauf dann die Siliciumoxid (SiO₂)-Lage 716 durch Oxidation ausgebildet wird. In der Oxidlage 716 wird ein Maskenmuster (oder Fenster) durch das fotolithographische Verfahren ausgebildet, und der Ausnehmungsteil wird durch die p-Typ-Lage 754 (in einigen Fällen kann die p-Typ-Lage 754 verbleiben) durch Verwendung des Richtungsätzverfahrens ausgebildet, wie beispielsweise des Plasmaätzens, des chemischen Ätzens oder des Sprühätzens oder dgl. Sodann kann ein Isoliermaterial und darauf eine Obeflächenelektrode abgeschieden werden. Derartige Gateelektroden, wie in F i g. 27 gezeigt, können durch eine Richtungsabscheidung eines Isolatormaterials, selektives Ätzen des Isolators und Verdampfung oder Abscheidung von Metall oder polykristallinem Silicium ausgebildet werden.

Fig.29 zeigt schematisch einen Querschnitt von Speicherzellen der Punch-Through-Bipolar-Bauart gemäß einem weiteren Ausführungsbeispiel, wobei jede Bit-Leitung von anderen getrennt ist, und zwar umgeben durch eine Zone mit hohem Widerstandswert. Die Vorrichtung besitzt ein p-Typ-Substrat 715, n- (oder p-)-Typ-Zonen 731 zwischen n+-Typ-Sourcezonen 713 und Substrat 715, ρ+-Typ-Gatezonen 714, p--Typ-Basiszonen 754, Metallagen 723, n~-Typ-Kanalzonen 711', n+-Typ-Speicherzone 711, Isolatorzonen 716 und 718, ausgebildet zwischen und um die entsprechenden Speicherzellen herum, und Metallzonen 721, ausgebildet auf der Speicherzone 711 durch die Isolatorlage 716. Die Sourcezone (Bit-Leitung) 713 ist mit der Metallzone 723 außerhalb der Zelle derart verbunden, daß das Potential der Sourcezone 713 durch die an die Metallzone 723 angelegte Spannung gesteuert werden kann. Die durch die n+-Typ-Sourcezone 713, die p--Typ-Kanalzone 754 und die n~-Typ-Kanalzone gebildete Struktur 71Γ kann ein Transistor der Bipolar-Typ genannt werden, aber die p--Typ-Kanalzone 754 und die n~-Typ-K.analzone sind fast vollständig durch Ha- eingebaute Potential abgcschnürt (pinched off). Oie Dimensionen dieser Zonen und auch die Störstellenkonzentrationen sind in entsprechender Weise ausgewählt, um eine entsprechende Potentialbarriere durch das eingebaute Potential zu bilden. Die Metallzone 721 (die Wortleitung) wird auf der Speicherzone 711 durch die Isola«orzone 716 gebildet. Die Isolatorzone 718 in dem Ausnehmungsteil ist zur Trennung der Speicherzellen vorgesehen. Die n~ (oder p-)-Typ- einen hohen Widerstandswert aufweisende Zone 731, angeordnet zwischen der Sourcezone 713 und dem Substrat 715, ist vorgesehen, .γρ die Bit-Leitungskapazität zu reduzieren und den Hochgeschwindigkeits betrieb der Vorrichtung zu erhöhen.

Fig.30 zeigt ein Querschnittsdiagramm einer Speicherzelle der Punch-Through-Bipolar-Bauart, wobei die Speicherzone in einem unteren Teil der Speicherzelle ausgebildet ist. Die Speicherzelle besitzt eine Metallagc 725, ein ρ ⁺-Typ-Substrat 715, eine η ⁺-Typ-Speicherzone 711, eine p-Typ-Kanalzone 754, eine η ⁺ -Typ-Sourcezone 713, eine Metallzone 723, die mit der η * -Typ-Zone 713 verbunden ist eine p⁺-Type-Gatezone 714 und eine n-Type-Zone 732. Die Struktur, gebildet aus der n⁺-Typ-Sourcezone 713, der p--Typ-Kanalzone 754 und der η⁺-Typ-Speicherzone 711, kann als Bipolartransistor-Typ bezeichnet werden. Die ρ--Typ-Zone 754 kann die Basiszone genannt werden, ist aber fast vollständig durch die Verarmungslage, gebildet durch das eingebaute Potential, abgeschnürt (pinched off). Der Strom fließt zwischen der Speicherzone 71! und der Sourcezone 713 durch die Kanalzone 754, und dieser Strom wird hauptsächlich durch die Potentialbarriere gesteuert, die durch die Gatezone 714 und die an die Metallzone 723 angelegte Spannung gebildet wird.

Fig.31 zeigt schematisch einen Querschnitt von Speicherzellen gemäß einem weiteren Ausführungsbeispiel, wobei ein Ausnehmungsteil um die Zelle herum vorgesehen ist Die Speicherzelle besteht aus einer Metallage 725, einem ρ⁺-Typ-Substrat 715, einer η+ -Typ-Speicherzone 711. einer p--Typ-Kanalzone 754. einer P⁺-Typ-Gatezone 714, einer n⁺-Typ-Sourcezone 713, Isolatorzonen 716, 717 und 718, gebildet zwischen den Speicherzellen, und einer Metallage 723, die mit der Sourcezone 713 verbunden ist Die Arbeitsweise der Speicherzelle der Fig.31 ist ähnlich derjenigen der Fig.30. Jedoch wird der Punch-Through-Strom zwisehen Speicherzellen durch die Gatezone 714, die mit der Metallzone 724 verbunden ist oder zwischen der Gatezone 724 und dem Substrat 715 effektiv verhindert Ferner wird auch der Leckstrom von der Sourcezone 713 verhindert Daher kann eine gewünschte Spannung angelegt werden, ohne einen solchen Leckstrom und Punch-Through-Strom zu erzeugen. Dieses Merkmal ist besonders effektiv, um einen großen Betriebsbereich dann vorzusehen, wenn diese Speicherzelle auf dem Ge-

biet des Analogspeichers angewendet wird.

Bei den obigen Punch-Through-Bipolar-Typ-Speicherzellen wird die Speicherzone durch eine stark dotierte Zone oder Region gebildet. Die Speicherzone kann keine stark dotierte Zone sein, kann aber mit einer Inversionslage ausgebildet sein, wie man dies bei ladungsgekoppelten Vorrichtungen sieht.

F i g. 32 zeigt einen schematischen Querschnitt von Speicherzellen gemäß einem weiteren Ausführungsbeispiel. Die Speicherzelle besitzt ein p-Typ-Substrat 815, eine n⁺-Typ-Sourcezone 813, ausgebildet im p-Typ-"Substrat eine p~-Typ-Kanalzone 854, eine p--Typ-" Speicherzone 851, eine ρ⁺-Typ-Gatezone 814, eine Isolatorzone 816, ausgebildet auf der Halbleiteroberfläche, und eine Metallage 821, die mit der Speicherzone 851 durch die Isolatorzone 816 gekoppelt ist.

Die ρ--Typ-Kanalzone 854 ist fast vollständig durch das eingebaute Potential infolge der η-^--Grenzschicht zwischen der p--Type-Zone 854 und der η *-Typ-Zone 813 verarmt Die Störstellenkonzentrationderp--Typ-Zone854ist ungefähr 10¹²bis 10^l6cm-³.

Wenn Daten in die Speicherzelle eingeschrieben werden sollen, so wird eine Spannung von beispielsweise 10 Volt an die Metallage 821 (Wortleitung) angelegt. Daraufhin werden Elektronen von der Sourcezone 813 (Bit-Leitung) injiziert und in der Speicherzone 851 gespeichert.

Im Speicherzustand der Vorrichtung wird das Potential der Wortleitung auf der Hälfte des Schreibpotentials gehalten, wodurch die Elektronen in der Speicherzone 851 eingeschlossen sind.

Für diejenigen Speicherzellen, in welche Daten nicht eingeschrieben werden sollen, wird das Potential der Bit-Leitung 831 entsprechend diesen Speicherzellen erhöht und auf nahezu dem gleichen Potential wie das der Wortleitung 821 gehalten, auf welche Weise das Injizieren von Elektronen in die Speicherzelle verhindert wird.

Zum Auslesen der Daten aus der Speicherzelle wird das Potential der Wortleitung 821 reduziert und auf Erdpotential gehalten. Daraufhin fließen die in der Speicherzone 851 gespeicherten Elektronen in die Bit-Leitung 813. Die Elektronen werden zum Fließen durch Diffusion und auch durch Drift gesteuert, und zwar infolge des Effekts des eingebauten Potentials der p ⁺ n--Grenzschicht; daher wird eine hohe Elektronengeschwindigkeit erhalten und es kann ein Hochgeschwindigkeitsbetrieb beim Lesen und Schreiben der Speicherzelle vorgesehen werden. Besonders das elektrische Driftfeld zwischen der Oberfläche des Halbleiters und der Sourcezone 813 erhöht in wirkungsvoller Weise die Betriebsgeschwindigkeit der Speicherzelle.

Fig.33 zeigt ein Querschnittsdiagramm von Speicherzellen gemäß einem weiteren Ausfühningsbeispie! der Erfindung. Diese Struktur ist ähnlich der Fig.3Z Jedoch ist das Substrat 835 mit einem isolierenden oder einem einen hohen Widerstandswert aufweisenden Material ausgebildet Das Isolatormaterial kann Saphir, Spinell oder dgl. sein. Die Arbeitsprinzipien sind ähnlich wie bei der Vorrichtung gemäß F i g. 32. Jedoch erhöht das Isolationssubstrat 835 die hohe Arbeitsgeschwindigkeit der Vorrichtung. Wie bereits erwähnt, ergibt sich bei einem Vergleich mit üblichen Halbleiter-Speicherzellen, die hauptsächlich die Oberflächenleitung von Ladungsträgern verwenden, daß die Speicherzellen gemäß F i g. 32 und 33 hauptsächlich die Volumenleitung benutzen, die durch die Volumenbewegiiehkeit dominiert ist Daher kann eine höhere Betriebsgeschwindigkeit erreicht werden. Der Abstand zwischen der Metallelektrode 821 und der Bit-Leitung 813 wird mit ungefähr 4 bis 5 Mikrometer gewählt, die Durchgangszeit der Elektronen, d. h. die Zeit, die notwendig ist, damit die Elektronen durch die Kanalzone fließen, kann bis auf 0,1 Nanosekunden reduziert werden. Ferner wird bei dem Gebilde gemäß F i g. 32 und 33, wie auch bei den anderen gezeigten Gebilden, die Kapazität jeder Speicherzelle stark verbessert. Es sei beispielsweise angenommen, daß der Durchmesser der Speicherzone 851 5 Mikrometer ist, und daß der Mitte-zu-Mitte-Abstand zwischen solchen Speicherzonen 10 Mikrometer ist. Dann kann eine Speicheranordnung mit einer Dichte von 1 000 000 Bits/cm² realisiert werden, wenn nur Spei-

, cherzellen betrachtet werden.

Bei den verschiedenen beschriebenen Ausführungsbeispielen weist die Speicherzelle eine Source- und eine Speicherzone auf, von denen die eine potentialfrei ist, und wobei ferner eine Kanalzone vorgesehen ist welche die Source- und die Speicherzone verbindet und eine Potentialbarrierc besitzt, deren Höhe mindestens durch die Spannung der Sourcezone relativ zu der der Speicherzone steuerbar ist Es ist offensichtlich, daß die Potentialbarriere durch die Gatespannung gesteuert wird. Die pn-Grenzschichttyp-Gatestruktur ist offensichtlich durch die Schottky-Barrieren- oder MIS-Struktur einschließlich MOS-Struktur ersetzt Das Halbleitermaterial kann eines der folgenden sein: Silicium, Germanium, Verbindungen der Gruppen IH-V des periodischen Systems, Verbindungen der Gruppen H-VI des periodisehen Systems und andere Halbleiter. Eine breite Energielücke aufweisende Halbleiter sind für die Erzeugung hoher Potentialbarrieren geeignet Auch ist das Isolationsmaterial nicht auf das beschriebene beschränkt Jedes Isolationsmaterial mit geeigneten Isolationseigenschäften kann benutzt werden. Ferner erkennt man, daß die in den Figuren gezeigten Strukturen schematische Darstellungen sind, die das Verständnis des erfindungsgemäßen Konzepts erleichtern sollen. Beispielsweise behält eine eingebettete η+-Zone in einem p⁺-Typ-Substrat nicht genau ihre Form, sondern deformiert sich in einem gewissen Ausmaß durch Diffusion nach außen oder durch Wiederverteilung dotierter Störstellen. Auch kann der mit einem Isolator gefüllte Ausnehmungsteil irgendeine Form besitzen, wie auch die gezeigte quadratische Form. Ferner sind die genannten Störstellenkonzentrationen der entsprechenden Halbleiterzone lediglich solche in einigen Ausführungsbeispielen. Dem Fachmann ist jedoch klar, daß Störstellenkonzentrationen und die Abmessungen der entsprechenden Zonen leicht entsprechend dem gewünschten Zweck bestimmt werden können, und zwar unter Berücksichtigung der beschriebenen Ausführungsbeispiele.
Das Ausnehmungs-Gate-Gebilde, die metallische Elektrode, die sich längs der Bit-Leitung erstreckt, und die einen hohen Widerstandswert aufweisende Zone, welche die Bit-Leitung umgibt, sind zur Erhöhung des Hochgeschwindigkeitsbetriebs vorgesehen. Sie können daher in dem Falle weggelassen werden, wenn keine derart hohe Geschwindigkeit erforderlich ist

Hierzu 18 Blatt Zeichnungen

Claims (19)

Patentansprüche:

1. Halbleiterspeichervorrichtung mit einem mindestens eine Speicherzelle aufweisenden Halbleiterkörper,

wobei die Speicherzelle einen Speicherkondensator mit einem daran angeschlossenen Feldeffekttransistor (FET) umfaßt, der eine Steuerelektrode (Gate) und zwei Hauptelektroden (Source und Drain) besitzt, und zwar derart, daß der zwischen den Hauptelektroden verlaufende Kanal im wesentlichen senkrecht zur Halbleiterkörperoberfläche angeordnet ist, wobei eine der Hauptelektroden die eine Speicherkondensatorplatte (Speicherzone) bildet,
dadurch gekennzeichnet, daß der FET ein Sperrschichtfeldeffekttransistor vom Typ des statischen Induktionstransistor- (SIT) mit elektrisch nicht kontaktierter (potentialfreier) Gateelektrode ist

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Drainelektrode (Drainzone) die Speicherzone (111, 211, 511, 711, 851) bildet

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzone (211,511,711,851) an die Oberfläcne des Halbleiterkörpers (215,515,715,815) angrenzt.

4. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzone (111,511,711) im Volumendes Halbleiterkörpers ausgebildet ist.

5. Halbleiterspeichervorrichtung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Speicherzone (111,211) hochdotiert ist und den gleichen Leitfähigkeitstyp wie die Sourcezone (113,213) aufweist

6. Halbleiterspeichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die andere Speicherkondensatorplatte (115,715) durch einen Halbleiterbereich gebildet ist, dessen Leitfähigkeitstyp entgegengesetzt ?um Leitfähigkeitstyp tier einen Speicherkondensatorplatte (Speicherzone; Ul, 711) ist, wobei ein pn-übergang gebildet wird.

7. Halbleiterspeichervorrichtung nach einem der Ansprüche 1—6, dadurch gekennzeichnet daß der ■ Halbleiterkörper auf einem Isoliersubstral (235,535, 835) ausgebildet ist

8. Halbleiterspeichervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Sourcezone (213, 513, 813) benachbart zu dem Isoliersubstrat (235, 535, 835) angeordnet ist, und daß die Speicherzone (211, 511,851) in der Nachbarschaft der Oberfläche des Halbleiterkörpers angeordnet ist.

9. Halbleiterspeichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Speicherzelle eine Isolierschicht (216,516,716,816) auf der Oberfläche des Halbleiterkörpers aufweist und daß die andere Speicherkondensatorplatte durch eine auf der Isolierschicht angeordnete leitende Elektrodenschicht (221,521,721,821) gebildet ist.

10. Halbleiterspeichervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Isolierschicht (216, 516, 716, 816) mindestens über einem Teil der Speicherzone (211, 511, 711, 851) eine reduzierte Dicke besitzt.

11. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Gateelektrode aus Metall besteht und eine Schott-

ky-Elektrode auf der Kanalzone bildet

12. Halbleiterspinchervorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet daß die Kanalzone einen Bereich (754) niedriger Störstellenkonzentration des zur Speicherzone (711) entgegengesetzten Leitfähigkeitstyps besitzt und im wesentlichen verarmt ist

13. Halbleiterspeichervorrichtung nach Anspruch 12, dadurch gekennzeichnet daß die Gateeleklrodc eine Gatehalbleiterzone (714) aufweist und zwar mit einer hohen Störstellenkonzentration des zur Spcicherzone (711) entgegengesetzten Leitfähigkeitstyps, angeordnet benachbart zum Bereich (754) niedriger Störstellenkonzentration.

14. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet daß der Halbleiterkörper (115, 215, 515, 715) mindestens einen Ausnehmungsteil aufweist und daß die Gateelektrode (114, 214, 514, 714) in dem Ausnehmungsteil des Halbleiterkörpers ausgebildet ist

15. Halbleiterspeichervorrichtung nach Anspruch 14, gekennzeichnet durch eine Isolatorzone (118, 116,218,216,516,518,718,717,716) zur Füllung des Ausnehmungsteils.

16. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 — 15, dadurch gekennzeichnet daß die Kanalzone (112,212,512, 754, 711', 713', 854) einen Widerstandswert besitzt, der mindestens um eine Größenordnung höher liegt als der an sich bereits niedrige Widerstandswert der Sourcezone (113,213, 513,713,813).

17. Halbleiterspeichervorrichtung nach Anspruch 16, dadurch gekennzeichnet daß die Kanalzone (112, 212,512,754,711', 713', 854) eine Störstellenkonzentration von ungefähr 10^l0bis 10^If> cm-³ aufweist.

18. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 — 17, dadurch gekennzeichnet, daß die Kanalzone (112, 212) eine niedrige Störstellenkonzentration und Abmessungen derart besitzt, daß eine Potentialbarriere für Ladungsträger darin ausgebildet wird.

19. Halbleiterspeichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Sourcezone (213, 513, 713, 813) Teil einer Bitleitung (213,223,513,713,813) ist.